[go: up one dir, main page]

CN103367420B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103367420B
CN103367420B CN201310018356.3A CN201310018356A CN103367420B CN 103367420 B CN103367420 B CN 103367420B CN 201310018356 A CN201310018356 A CN 201310018356A CN 103367420 B CN103367420 B CN 103367420B
Authority
CN
China
Prior art keywords
electrode
layer
compound semiconductor
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310018356.3A
Other languages
English (en)
Other versions
CN103367420A (zh
Inventor
小谷淳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103367420A publication Critical patent/CN103367420A/zh
Application granted granted Critical
Publication of CN103367420B publication Critical patent/CN103367420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供化合物半导体器件及其制造方法。所述化合物半导体器件包括：衬底；形成在衬底上的缓冲层；形成在缓冲层上的电子传输层和电子供给层；形成在电子供给层上的栅电极、源电极和漏电极；以及包埋电极，该包埋电极被提供独立于栅电极、源电极和漏电极的电位以控制缓冲层的电位。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
氮化物半导体具有高饱和电子速率、宽带隙等特性。因此，针对通过利用这些特性将氮化物半导体应用于高击穿电压和高输出的半导体器件进行了各种研究。例如，作为氮化物半导体之一的GaN的带隙为3.4eV，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。因此，GaN具有高击穿电场强度，并且非常有望作为用于能够实现高电压操作及高输出的电源的半导体器件的材料。
关于使用氮化物半导体的半导体器件，已经有许多关于场效应晶体管，特别是关于高电子迁移率晶体管(HEMT)的报道。例如，作为GaN基HEMT，将GaN用于电子传输层以及将AlGaN用于电子供给层的AlGaN/GaN-HEMT吸引了关注。在AlGaN/GaN-HEMT中，由于GaN和AlGaN之间的晶格常数的差异，因此在AlGaN中发生了畸变。因而，可通过AlGaN的自发极化和因畸变引起的压电极化产生高浓度二维电子气(2DEG)。因此，AlGaN/GaN-HEMT有望作为高效开关元件、用于电动车辆的高击穿电压功率器件等。
然而，具有良好结晶性的GaN衬底非常难以制造。因此，通常通过在Si衬底、蓝宝石衬底或SiC衬底上的异质外延生长来形成氮化物半导体层，例如GaN层和AlGaN层。特别地，容易以低成本获得具有大直径和高品质的Si衬底。因此，正积极地进行关于如下结构的研究：在该结构中在Si衬底上方生长GaN层和AlGaN层。
然而，使用Si衬底的普通GaN基HEMT在抑制源极和漏极之间的漏电流流动方面存在困难。
日本公开特许公报第2008-235738号讨论了一种GaN基半导体元件，并且日本公开特许公报第2010-103236号讨论了一种氮化物半导体器件。
发明内容
因此，本实施方案的一个方面中的一个目的在于提供一种能够抑制在源极和漏极之间流动的漏电流的化合物半导体器件。
根据本发明的一个方面，化合物半导体器件包括：衬底；形成在衬底上的缓冲层；形成在缓冲层上的电子传输层和电子供给层；形成在电子供给层上的栅电极、源电极和漏电极；以及包埋电极，该包埋电极被提供有独立于栅电极、源电极和漏电极的电位以控制缓冲层的电位。
附图说明
图1A和图1B是示出根据第一实施方案的化合物半导体器件的结构的截面图；
图2是示出根据第一实施方案的化合物半导体器件的布局的图；
图3是示出漏极电压与漏极电流之间的关系的曲线图；
图4A至图4D是按步骤的顺序示出用于制造根据第一实施方案的化合物半导体器件的方法的截面图；
图4E至图4G是按步骤的顺序示出继图4D之后的用于制造化合物半导体器件的方法的截面图；
图4H至图4J是按步骤的顺序示出继图4G之后的用于制造化合物半导体器件的方法的截面图；
图5A和图5B是示出第一实施方案的一个修改实施例的截面图；
图6是示出第一实施方案的另一修改实施例的布局的图；
图7A至图7C是按步骤的顺序示出用于制造根据第一实施方案的化合物半导体器件的方法的一个修改实施例的截面图；
图8是示出根据第二实施方案的化合物半导体器件的布局的图；
图9是示出根据第二实施方案的化合物半导体器件的结构的截面图；
图10是示出在第一实施方案中的位错的截面图；
图11A至图11C是示出位错的变化的截面图；
图12是示出根据第三实施方案的化合物半导体器件的结构的截面图；
图13是示出根据第四实施方案的分立封装件的图；
图14是示出根据第五实施方案的功率因子校正(PFC)电路的连接图；
图15是示出根据第六实施方案的电源装置的连接图；以及
图16是示出根据第七实施方案的高频放大器的连接图。
具体实施方案
本发明人对在使用Si衬底的普通GaN基HEMT中难以抑制在源极和漏极间流动的漏电流的原因进行了研究。结果发现：漏电流流动通过存在于Si衬底与GaN层和AlGaN层之间的缓冲层。在Si衬底与GaN层和AlGaN层之间存在大的晶格常数差异。因此，通过在Si衬底上直接生长GaN层和AlGaN层不可能实现良好的结晶性。另外，在Si衬底与GaN层和AlGaN层之间存在大的热膨胀系数差异。另一方面，GaN层和AlGaN层的外延生长需要在高温下进行处理。由于热膨胀系数的差异，在高温下的这种处理可在Si衬底中引起翘曲和裂纹。因此，通常的GaN基HEMT包括设置在Si衬底与GaN层和AlGaN层之间的缓冲层，以显著地降低晶格常数的差异和热膨胀系数的差异，所述缓冲层用作泄漏路径。尽管可以通过使缓冲层变薄来抑制泄漏电流，但是难以实现良好的结晶性，并且在热处理期间容易出现翘曲和裂纹。在所述认知的基础上，本申请的发明人构思出下述构造：该构造能够在不将缓冲层变薄的情况下控制泄漏路径附近的电位。
下面参照附图详细地描述本申请的实施方案。
(第一实施方案)
首先，描述第一实施方案。图1A和图1B是示出根据第一实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。图2是示出根据第一实施方案的GaN基HEMT(化合物半导体器件)的布局的图。
在第一实施方案中，如图1A所示，在衬底11(如Si衬底)上形成化合物半导体层叠结构10。化合物半导体层叠结构10包括初始层12、缓冲层16、电子传输层17以及电子供给层18。例如，使用厚度为约200nm的AlN层作为初始层12。例如，使用多个AlxGa1-xN层(0.2＜x＜0.8)的层叠体作为缓冲层16，其中Al组成从初始层12侧至电子传输层17侧逐渐增加。缓冲层16的厚度为例如约500nm。使用厚度例如约为1μm并且非有意掺杂有杂质的i-GaN层作为电子传输层17。另外，使用厚度为例如约20nm的n型Al0.2Ga0.8N作为电子供给层18。电子供给层18掺杂有n型杂质，例如浓度为约5×1018cm-3的Si。
在本实施方案中，在初始层12上形成多个绝缘膜13，并且在绝缘膜13中的每一个上形成包埋电极14。此外，在绝缘膜13中的每一个上形成绝缘膜15以覆盖包埋电极14的上表面和侧表面。多个绝缘膜13例如以格状图案布置在初始层12上。使用厚度为例如50nm的氧化硅膜作为绝缘膜13中的每一个。使用厚度为例如30nm的导电膜作为包埋电极14。优选地使用难熔金属(例如，W、Ta等)作为导电膜的材料。这是因为难熔金属是热稳定的。还可以使用Pt、Ni、Au、Ti等作为用于导电膜的材料。例如，使用厚度为50nm的氧化硅膜作为绝缘膜15。绝缘膜13、包埋电极14以及绝缘膜15还包括在化合物半导体层叠结构10中。
如图1B所示，包埋电极14连接至与焊垫24(即外部端子)相连接的包埋导线28。例如，使用Au等作为用于焊垫24的材料。
在化合物半导体层叠结构10中，形成限定元件区域的元件隔离区域19。在元件区域内，在电子供给层18上形成源电极20s和漏电极20d。在电子供给层18上形成绝缘膜21以覆盖源电极20s和漏电极20d。另外，在绝缘膜21中形成开口22以使开口22定位于源电极20s和漏电极20d之间，并且通过开口22来设置栅电极20g以使栅电极20g与电子供给层18肖特基接触。另外，在绝缘膜21上形成绝缘膜25以覆盖栅电极20g。用于绝缘膜21和绝缘膜25的材料没有具体限制，但是例如使用氮化硅膜。绝缘膜21和绝缘膜25是终端化膜的实例。
如上所述，多个绝缘膜13以例如格状图案布置在初始层12上。因此，如图2所示，形成在各个绝缘膜13上的包埋电极也以格状图案进行布置。包埋电极14之间的距离为例如约2μm。包埋电极14通过包埋导线28共同连接至焊垫24。图1A示出沿着图2中的线IA-IA截取的截面，图1B示出沿着图2中的线IB-IB截取的截面。
在如上述构造的GaN基HEMT中，可以从外部向焊垫24施加任意电位。所施加的电位施加于包埋电极14中的每一个。因此，可以任意地控制包埋电极14中的每一个附近的电位。也就是说，可以任意地控制在通常的GaN基HEMT中用作泄漏路径的区域的电场。因而，通过向焊垫24施加足以将可能变成泄漏路径的区域耗尽的电位(例如，约-5V的电位)，可以显著地控制源极和漏极之间的漏电流。
图3示出漏极电压与漏极电流之间的关系。如图3所示，在第一实施方案与未使用包埋电极14来控制电位的参考实施例之间的比较表明：当通过施加-5V的栅极电位Vg来关断栅电极20g时，在第一实施方案中可以显著地控制漏极电流(即，源极与漏极之间的漏电流)。
另外，由于包埋电极14中的每一个均覆盖有绝缘膜13和绝缘膜15，所以即使在向包埋电极14施加电位时，在包埋电极14与周围的化合物半导体层(缓冲层16、电子传输层17等)之间流动的电流也是可忽略的。当相对大的电流在包埋电极14中的每一个与周围的化合物半导体层之间流动时，即使通过控制源极和漏极之间的漏电流，也难以实现令人满意的特性。
根据本实施方案可以实现优良的特性。
接下来，描述用于制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法。图4A至图4J各自是按步骤的顺序示出用于制造根据第一实施方案的GaN基HEMT(化合物半导体器件)的方法的截面图。图4I示出沿着图2中的线IB-IB截取的截面，其它图分别示出沿着图2中的线IA-IA截取的截面。
首先，如图4A所示，在衬底11上形成初始层12。初始层12可以通过例如金属有机化学气相沉积(MOCVD)法或晶体生长法(如分子束外延(MBE)法)形成。接下来，如图4B所示，在初始膜12上形成绝缘膜13，并且在绝缘膜13上形成包埋电极14。包埋电极14可以通过例如剥离法形成。也就是说，形成具有露出区域(在露出区域中待形成包埋电极14)的光刻胶图案，使用所述图案作为生长掩模、通过气相沉积法形成金属膜，然后将所述图案与形成在所述图案上的金属膜一起移除。此外以与包埋电极14平行的方式形成包埋导线28。然后，如图4C所示，在绝缘膜13上形成绝缘膜15以覆盖包埋电极14和包埋导线28。然后，如图4D所示，将绝缘膜15和绝缘膜13图案化。
接下来，如图4E所示，在初始层12上形成缓冲层16以覆盖各自包括绝缘膜13、包埋电极14和绝缘膜15的层叠体，并且在缓冲层16上形成电子传输层17和电子供给层18。缓冲层16、电子传输层17和电子供给层18通过例如MOCVD法、MBE法等形成。结果，制造出包括初始层12、绝缘膜13、包埋电极14、绝缘膜15、电子传输层17以及电子供给层18的化合物半导体层叠结构10。
当通过MOCVD法形成包括在化合物半导体层叠结构10中的化合物半导体层时，使用例如包含作为Al源的三甲基铝(TMA)气体、作为Ga源的三甲基镓(TMG)气体以及作为N源的氨(NH3)气的混合气体。在这种情况下，根据待生长的化合物半导体层的组成，来适当地确定三甲基铝气体和三甲基镓气体的供给的存在以及流量。用作化合物半导体层共用的原料的氨气的流量为约100sccm至10slm。另外，例如，生长压力为约50托至300托，并且生长温度为约900℃至1100℃。例如，在生长n型化合物半导体层(例如，电子供给层18)的过程中，通过以预定的流量将含Si的SiH4气体添加至混合气体来使化合物半导体层掺杂有Si。Si的掺杂浓度为约1×1018cm-3至1×1020cm-3，例如约5×1018cm-3。即使在包埋电极14在形成缓冲层16的期间部分分解时，也能通过绝缘膜13和绝缘膜15来抑制电极14的元素扩散到缓冲层16等当中。
另外，难以在绝缘膜15的表面上沿着层叠方向生长化合物半导体层。因此，在本实施方案中，通过外延横向过生长(ELO)形成缓冲层16。在这种情况下，缓冲层16首先从初始层12的在绝缘膜15之间露出的表面部分起沿着层叠方向(与绝缘膜15的表面垂直的方向)来进行外延生长。当缓冲层16到达绝缘膜15的表面处时，开始横向生长以覆盖绝缘膜15的表面且同时继续在沿着层叠方向生长。因而，缓冲层16形成为覆盖绝缘膜15的表面。
如图4F所示，在形成电子供给层18之后，在化合物半导体层叠结构10中形成限定元件区域的元件隔离区域19。为了形成元件隔离区域19，在化合物半导体层叠结构10上形成光刻胶图案以露出例如待形成元件隔离区域19的区域，并且使用所述图案作为掩模来注入Ar离子等。可以使用所述图案作为蚀刻掩模、以氯基气体来执行干法蚀刻。然后，如图4G所示，在元件区域内，在电子供给层18上形成源电极20s和漏电极20d。源电极20s和漏电极20d可以通过例如剥离法形成。也就是说，形成光刻胶图案以露出待形成源电极20s的区域和待形成漏电极20d的区域并且覆盖其它区域。然后，使用所述图案作为掩模、通过气相沉积法形成金属膜，然后将所述图案与形成在所述图案上的金属膜一起移除。在形成金属膜的过程中，例如，形成厚度为约100nm的Ti膜，然后形成厚度为约300nm的Al膜。然后，在例如400℃至1000℃(例如，600℃)下的N2气氛围中执行热处理(例如，RTA：快速热退火)，从而使其欧姆接触。在形成源电极20s和漏电极20d之后，在电子供给层18上形成绝缘膜21以覆盖源电极20s和漏电极20d。绝缘膜21优选地通过例如原子层沉积(ALD)法、等离子体化学气相沉积(CVD)法或溅射法形成。
然后，如图4H所示，在绝缘膜21中的待形成栅电极的区域中形成开口22。开口22可以通过例如干法蚀刻、湿法蚀刻或离子铣削形成。然后，在开口22中形成栅电极20g。栅电极20g可以通过例如剥离法形成。也就是说，形成光刻胶图案以露出待形成栅电极20g的区域，使用所述图案作为掩模、通过气相沉积法形成金属膜，然后将所述图案与形成在所述图案上的金属膜一起移除。在形成金属膜的过程中，例如，形成厚度为约50nm的Ni膜，然后形成厚度为约300nm的Au膜。
然后，如图4I所示，在绝缘膜21、电子供给层18、电子传输层17、缓冲层16以及绝缘膜15中形成开口23，直到到达包埋导线28。开口23可以通过例如干法蚀刻(如反应性离子蚀刻(RIE))形成。在这种情况下，例如，可以使用氯基气体(如Cl2、BCl3等)作为蚀刻气体。在形成开口23之后，通过开口23在绝缘膜21上形成焊垫24以使焊垫24连接至包埋导线28。然后，如图4J所示，在绝缘膜21上形成绝缘膜25以覆盖栅电极20g和焊垫24。与绝缘膜21类似，绝缘膜25优选地通过例如ALD法、等离子体CVD法或溅射法形成。
因而，可以制造出根据第一实施方案的GaN基HEMT。
另外，对于各自包括有包埋电极14以及围绕包埋电极14的绝缘膜13和绝缘膜15的层叠体在化合物半导体层叠结构10的层叠方向上的位置没有具体限制，只要可以通过施加至包埋电极14的电位来抑制流过缓冲层16的漏电流即可。例如，如图5A所示，层叠体可以设置在缓冲层16的上表面和下表面之间，或者如图5B所示，层叠体可以设置在缓冲层16上。也就是说，层叠体可以设置在电子传输层17的上表面和下表面之间。为了抑制流过缓冲层16的漏电流，包埋电极14优选地设置在缓冲层16的上表面和下表面之间。
另外，包埋电极14的布置形式没有具体限制，例如，如图6所示，可以将电极以梳状的形式布置。在包埋电极14的任意布置形式(例如，格状形式或梳状形式)中，包埋电极14之间的距离优选地为10μm或更小。其目的在于有效地耗尽可能变成泄漏路径的区域。
此外，可以通过图7A至图7C示出的方法形成包括包埋电极14以及围绕包埋电极14的绝缘膜13和绝缘膜15的层叠体。在这种方法中，首先，如图7A所示，形成初始层12，然后形成绝缘膜13并将其图案化。接下来，如图7B所示，在绝缘膜13上形成包埋电极14。然后，形成绝缘膜15并将其图案化。如上所述可以形成层叠体。
(第二实施方案)
接下来，描述第二实施方案。图8是示出根据第二实施方案的GaN基HEMT(化合物半导体器件)的布局的图，图9是示出根据第二实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。图9示出沿着图8中的线IX-IX截取的截面。
如图8和图9所示，在第二实施方案中，绝缘膜15形成为从源电极20s的下方向漏电极20d的下方延伸。也就是说，绝缘膜15形成在元件区域的基本上整个表面之上。相应地，电极14和绝缘膜13也形成为比第一实施方案中的电极14和绝缘膜13更宽。其余构造与第一实施方案中的构造相同。
在第二实施方案中，可以实现与第一实施方案相同的优点。另外，将缓冲层16的在元件区域内的大部分设置在绝缘膜15上方。这表示缓冲层16的在元件区域内的大部分是通过外延横向过生长形成的。尽管化合物半导体层包括多个位错，但是在通过外延横向过生长所形成的区域中沿着层叠方向延伸的位错密度比在通过垂直生长所形成的区域中的位错密度低。例如，如图9所示，在第二实施方案中，在缓冲层16中容易包括沿着横向方向(垂直于层叠方向)延伸的位错30，但是沿着垂直方向(层叠方向)延伸的位错30非常少。这归因于位错容易沿着晶体生长方向延伸的事实。另一方面，在第一实施方案中，即使在缓冲层16是通过外延横向过生长形成的情况下，如图10所示，在绝缘膜15之间的区域中也存在到达缓冲层16的表面处的位错。也就是说，存在从下表面向上表面穿过缓冲层16的位错。位错30可以被称为“穿透位错”(threadingdislocation)。穿透位错被传递至在其上外延生长的化合物半导体层。因此，与第一实施方案相比，在第二实施方案中，包括在电子传输层17和电子供给层18中的位错(即，晶体缺陷)显著更少。因此，在第二实施方案中，可以实现进一步提高电子迁移率和减少电流崩塌的效果。
在此处，描述外延横向过生长与位错之间的关系。图11A至图11C是示出第一实施方案中的位错状态变化的图。图11A表明：初始层12必然包括位错30，位错30的一部分到达初始层12的表面。在形成绝缘膜13、包埋电极14和绝缘膜15之后，当通过外延横向过生长来形成缓冲层16时，位错30在初始层12中的部分从在各自包括绝缘膜13、包埋电极14和绝缘膜15的层叠体之间露出的部分传递至缓冲层16。在这种情况下，如图11B所示，位错30的一部分沿着绝缘膜15的表面在横向方向上延伸，并且位错30的一部分到达缓冲层16的上表面。也就是说，发生了穿透位错。因此，当随后形成电子传输层17和电子供给层18时，如图11C所示，在电子传输层17和电子供给层18中容易包括穿透位错。另一方面，在第二实施方案中，缓冲层16包括很少的穿透位错，因此电子传输层17和电子供给层18也包括很少的穿透位错。
在第一实施方案和第二实施方案两者中，可以使用导电化合物半导体用于包埋电极14。也就是说，包埋电极14可以包括导电化合物半导体层。化合物半导体层的一个实例为掺杂有高浓度n型杂质的GaN层(N+-GaN层)。与其它化合物半导体层类似，包埋电极14可以通过MOCVD法或MBE法形成。另外，可以使用Si作为n型杂质，并且为了此目的，可以将例如SiH4气体添加至混合气体。此外，优选地使用与用于源电极20s和漏电极20d相同的材料来用于焊垫24的材料，以使其欧姆接触。例如，优选地使用Ti膜和Al膜的层叠体。
在使用这样的化合物半导体用于包埋电极14的情况下，与使用金属用于包埋电极14相比，包埋电极14在形成缓冲层16、电子传输层17和电子供给层18的期间具有更高的稳定性。因此，几乎不发生包埋电极14的材料的分解和外部扩散。
(第三实施方案)
接下来，描述第三实施方案。图12是示出根据第三实施方案的GaN基HEMT(化合物半导体器件)的结构的截面图。
与第一实施方案中不同，在第三实施方案中，如图12所示，不设置开口23和焊垫24，而是部分地露出了包埋电极14中的一个。其余结构与第一实施方案中的结构相同。使用部分露出的包埋电极14作为焊垫40，即，作为用于连接至露出的包埋电极14的其它包埋电极14的外部端子。
在第三实施方案中，能够实现与第一实施方案中相同的效果。另外，可以通过处理(如干法蚀刻)露出包埋电极14的一部分来形成焊垫40，因此与第一实施方案相比可以更简单地制造出半导体器件。
第三实施方案中的焊垫40可以应用于第二实施方案。
(第四实施方案)
第四实施方案涉及包括GaN基HEMT的化合物半导体器件的分立封装件。图13是示出根据第四实施方案的分立封装件的图。
在第四实施方案中，如图13所示，使用管芯粘合剂234如钎料将根据第一实施方案至第三实施方案中任一个的化合物半导体器件的HEMT芯片210的背侧固定至焊盘(管芯焊垫)233。另外，导线235d如Al导线的一端连接至与漏电极20d相连接的漏极焊垫226d，导线235d的另一端连接至与焊盘233为一体的漏极引线232d。导线235s如Al导线的一端连接至与源电极20s相连接的源极焊垫226s，并且导线235s的另一端连接至独立于焊盘233的源极引线232s。导线235g如Al导线的一端连接至与栅电极20g相连接的栅极焊垫226g，导线235g的另一端连接至独立于焊盘233的栅极引线232g。导线235b如Al导线的一端连接至与包埋电极14相连接的焊垫24(在第三实施方案中为焊垫40)，导线235b的另一端连接至独立于焊盘233的电位提供引线(potential-impartinglead)232b。此外，使用模制树脂231来封装焊盘233和HEMT芯片210等，以使电位提供引线232b的一部分、栅极引线232g的一部分、漏极引线232d的一部分以及源极引线232s的一部分突出。
可以通过例如以下步骤来制造该分立封装件。首先，使用管芯粘合剂234如钎料将HEMT芯片210固定至引线框的焊盘233上。接下来，分别使用导线235b、导线235g、导线235d和导线235s，通过接合将焊垫24(在第三实施方案中为焊垫40)、栅极焊垫226g、漏极焊垫226d和源极焊垫226s分别连接至引线框的电位提供引线232b、栅极引线232g、漏极引线232d和源极引线232s。然后，通过传递模制法来进行使用模制树脂231的密封。然后分离引线框。
(第五实施方案)
接下来，描述第五实施方案。第五实施方案涉及包括包含有GaN基HEMT的化合物半导体器件的功率因子校正(PFC)电路。图14是示出根据第五实施方案的PFC电路的连接图。
PFC电路250设置有开关元件(晶体管)251、二极管252、扼流圈253、电容器254和电容器255、二极管电桥256以及交流电源(AC)257。开关元件251的漏电极连接至二极管252的阳极端子和扼流圈253的一个端子。开关元件251的源电极连接至电容器254的一个端子和电容器255的一个端子。电容器254的另一端子连接至扼流圈253的另一端子。电容器255的另一端子连接至二极管252的阴极端子。另外，栅极驱动器连接至开关元件251的栅电极。AC257通过二极管电桥256连接在电容器254的两个端子之间。直流电源(DC)连接在电容器255的两个端子之间。在本实施方案中，将根据第一实施方案至第三实施方案中任一个的化合物半导体器件用于开关元件251。
在制造PFC电路250的过程中，通过使用例如钎料将开关元件251连接至二极管252和扼流圈253。
(第六实施方案)
接下来，描述第六实施方案。第六实施方案涉及设置有包括GaN基HEMT的化合物半导体器件的电源装置。图15是示出根据第六实施方案的电源装置260的连接图。
电源装置260包括：高压一次侧电路261；低压二次侧电路262；以及设置在一次侧电路261和二次侧电路262之间的变压器263。
一次侧电路261设置有根据第五实施方案的PFC电路250和连接在PFC电路250的电容器255的两个端子之间的逆变电路，例如全桥逆变电路260。全桥逆变电路260包括多个(在本实施方案中为四个)开关元件264a、264b、264c和264d。
二次侧电路262包括多个(在本实施方案中为三个)开关元件265a、265b和265c。
在本实施方案中，使用根据第一实施方案至第三实施方案中任一个的化合物半导体器件作为构成一次侧电路261的PFC电路250的开关元件251，并作为全桥逆变电路260的开关元件264a、264b、264c和264d。另一方面，将使用硅的普通MIS型FET(场效应晶体管)用作二次侧电路262的开关元件265a、265b和265c。
(第七实施方案)
接下来，描述第七实施方案。第七实施方案涉及设置有包括GaN基HEMT的化合物半导体器件的高频放大器(高输出放大器)。图16是示出根据第七实施方案的高频放大器270的连接图。
高频放大器270包括数字预失真电路271、混频器272a和混频器272b以及功率放大器273。
数字预失真电路271补偿输入信号274的非线性失真。混频器272a将交流(AC)信号275a与非线性失真已经被补偿的输入信号混合。功率放大器273包括根据第一实施方案至第三实施方案中任一个的化合物半导体器件，以放大与AC信号275a混合的输入信号。在本实施方案中，例如，可以转换开关277以使用混频器272b将AC信号275b与输出276侧上的信号混合，并将混合后的信号输出至数字预失真电路271。
在化合物半导体层叠结构中使用的化合物半导体层的组成没有具体限制，可以使用例如GaN、AlN和InN。同样地，可以使用GaN、AlN和InN的混合晶体。
另外，栅电极、源电极和漏电极的结构不限于上述实施方案中的结构。例如，这些电极中的每一个均可以包括单层。此外，用于形成电极的方法不限于剥离法。进一步地，形成源电极和漏电极之后的热处理可以略去，只要实现欧姆特性即可。另外，可以对栅电极执行热处理。
另外，可以使用碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底或GaAs衬底作为衬底。衬底可以是导电的、半绝缘的或绝缘的。然而，考虑到成本，优选地使用Si衬底(例如，具有(111)平面的Si衬底)、SiC衬底或蓝宝石衬底。多个层中的每一个的厚度、材料等不限于上述实施方案中的厚度、材料等。
附记
附记1.一种化合物半导体器件，包括：
衬底；
形成在所述衬底上的缓冲层；
形成在所述缓冲层上的电子传输层和电子供给层；
形成在所述电子供给层上的栅电极、源电极和漏电极；以及
包埋电极，所述包埋电极被提供有独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位。
附记2.根据附记1所述的化合物半导体器件，还包括：
抑制来自所述包埋电极的原子扩散的绝缘膜。
附记3.根据附记2所述的化合物半导体器件，
其中所述绝缘膜覆盖所述包埋电极的整个表面。
附记4.根据附记2或3所述的化合物半导体器件，
其中在所述电子传输层中产生二维电子气的区域的整个下方形成所述绝缘膜。
附记5.根据附记1至4中任一项所述的化合物半导体器件，
其中所述包埋电极设置在所述缓冲层的上表面和下表面之间。
附记6.根据附记1至4中任一项所述的化合物半导体器件，
其中所述包埋电极设置在所述电子传输层的上表面和下表面之间。
附记7.根据附记1至6中任一项所述的化合物半导体器件，
其中所述包埋电极包括导电化合物半导体层。
附记8.根据附记1至6中任一项所述的化合物半导体器件，
其中所述包埋电极包括金属层。
附记9.根据附记1至8中任一项所述的化合物半导体器件，
其中所述包埋电极的一部分用作外部端子。
附记10.一种电源装置，包括：
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底上的缓冲层；
形成在所述缓冲层上的电子传输层和电子供给层；
形成在所述电子供给层上的栅电极、源电极和漏电极；以及
包埋电极，所述包埋电极被提供有独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位。
附记11.一种高输出放大器，包括：
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底上的缓冲层；
形成在所述缓冲层上的电子传输层和电子供给层；
形成在所述电子供给层上的栅电极、源电极和漏电极；以及
包埋电极，所述包埋电极被提供有独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位。
附记12.一种用于制造化合物半导体器件的方法，所述方法包括：
在衬底上形成缓冲层；
在所述缓冲层上形成电子传输层和电子供给层；
在所述电子供给层上形成栅电极、源电极和漏电极；以及
形成包埋电极，所述包埋电极被提供有独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位。
附记13.根据附记12所述的方法，还包括：
形成抑制来自所述包埋电极的原子扩散的绝缘膜。
附记14.根据附记13所述的方法，
其中所述绝缘膜形成为覆盖所述包埋电极的整个表面。
附记15.根据附记13或14所述的方法，
其中在所述电子传输层中产生二维电子气的区域的整个下方形成所述绝缘膜。
附记16.根据附记12至15中任一项所述的方法，
其中所述包埋电极设置在所述缓冲层的上表面和下表面之间。
附记17.根据附记12至16中任一项所述的方法，
其中所述包埋电极设置在所述电子传输层的上表面和下表面之间。
附记18.根据附记12至17中任一项所述的方法，
其中所述包埋电极包括导电化合物半导体层。
附记19.根据附记12至17中任一项所述的方法，
其中所述包埋电极包括金属层。

Claims (14)

1.一种化合物半导体器件，包括：
衬底；
形成在所述衬底上的缓冲层；
形成在所述缓冲层上的电子传输层和电子供给层；
形成在所述电子供给层上的栅电极、源电极和漏电极；
包埋电极，所述包埋电极被提供有独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位；以及
抑制来自所述包埋电极的原子扩散的氧化硅绝缘膜，
其中所述氧化硅绝缘膜完全覆盖所述包埋电极的所有表面。
2.根据权利要求1所述的化合物半导体器件，
其中在所述电子传输层中产生二维电子气的区域的整个下方形成所述绝缘膜。
3.根据权利要求1所述的化合物半导体器件，
其中所述包埋电极设置在所述缓冲层的上表面和下表面之间。
4.根据权利要求1所述的化合物半导体器件，
其中所述包埋电极设置在所述电子传输层的上表面和下表面之间。
5.根据权利要求1所述的化合物半导体器件，
其中所述包埋电极包括导电化合物半导体层。
6.根据权利要求1所述的化合物半导体器件，
其中所述包埋电极包括金属层。
7.根据权利要求1所述的化合物半导体器件，
其中所述包埋电极的一部分用作外部端子。
8.一种高输出放大器，包括：
化合物半导体器件，所述化合物半导体器件包括：
衬底；
形成在所述衬底上的缓冲层；
形成在所述缓冲层上的电子传输层和电子供给层；
形成在所述电子供给层上的栅电极、源电极和漏电极；
包埋电极，所述包埋电极被提供有独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位；以及
氧化硅绝缘膜，所述氧化硅绝缘膜抑制来自所述包埋电极的原子扩散，
其中所述氧化硅绝缘膜完全覆盖所述包埋电极的所有表面。
9.一种用于制造化合物半导体器件的方法，所述方法包括：
在衬底上形成缓冲层；
在所述缓冲层上形成电子传输层和电子供给层；
在所述电子供给层上形成栅电极、源电极和漏电极；
形成包埋电极，所述包埋电极被提供独立于所述栅电极、所述源电极和所述漏电极的电位以控制所述缓冲层的电位；
形成抑制来自所述包埋电极的原子扩散的氧化硅绝缘膜，
其中所述氧化硅绝缘膜完全覆盖所述包埋电极的所有表面。
10.根据权利要求9所述的方法，
其中在所述电子传输层中产生二维电子气的区域的整个下方形成所述绝缘膜。
11.根据权利要求9所述的方法，
其中所述包埋电极设置在所述缓冲层的上表面和下表面之间。
12.根据权利要求9所述的方法，
其中所述包埋电极设置在所述电子传输层的上表面和下表面之间。
13.根据权利要求9所述的方法，
其中所述包埋电极包括导电化合物半导体层。
14.根据权利要求9所述的方法，
其中所述包埋电极包括金属层。
CN201310018356.3A 2012-03-30 2013-01-17 化合物半导体器件及其制造方法 Active CN103367420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-080877 2012-03-30
JP2012080877A JP5895666B2 (ja) 2012-03-30 2012-03-30 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103367420A CN103367420A (zh) 2013-10-23
CN103367420B true CN103367420B (zh) 2016-03-09

Family

ID=49234115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310018356.3A Active CN103367420B (zh) 2012-03-30 2013-01-17 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9024358B2 (zh)
JP (1) JP5895666B2 (zh)
KR (1) KR101418205B1 (zh)
CN (1) CN103367420B (zh)
TW (1) TWI475696B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6534791B2 (ja) * 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US9660064B2 (en) * 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6372172B2 (ja) * 2014-06-02 2018-08-15 富士通株式会社 化合物半導体装置及びその製造方法
TWI563631B (en) * 2015-07-21 2016-12-21 Delta Electronics Inc Semiconductor Device
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
EP3818568A4 (en) 2018-07-06 2022-08-03 Analog Devices, Inc. COMPOSITE DEVICE WITH REAR SIDE FIELD PLATE
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
JP2021114590A (ja) * 2020-01-21 2021-08-05 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
CN111613670B (zh) * 2020-06-02 2022-10-18 华南师范大学 一种三明治弧形栅极结构的hemt器件及其制备方法
CN113130645A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113964179B (zh) * 2021-08-30 2023-11-17 西安电子科技大学 一种基于包裹埋层和扩散阻挡层的Si基AlGaN/GaN HEMT及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771075A (zh) * 2008-12-26 2010-07-07 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164078B2 (ja) * 1998-10-05 2001-05-08 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP3129298B2 (ja) * 1998-11-11 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
TWI240969B (en) * 2003-06-06 2005-10-01 Sanken Electric Co Ltd Nitride semiconductor device and method for manufacturing same
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
US7714359B2 (en) * 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
CN101238560B (zh) * 2005-06-10 2011-08-31 日本电气株式会社 场效应晶体管
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
US8283699B2 (en) * 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
JP4691060B2 (ja) * 2007-03-23 2011-06-01 古河電気工業株式会社 ＧａＮ系半導体素子
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010103236A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 窒化物半導体装置
JP4550163B2 (ja) 2010-02-01 2010-09-22 パナソニック株式会社 半導体装置及びその製造方法
JP5768340B2 (ja) * 2010-07-14 2015-08-26 富士通株式会社 化合物半導体装置
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
KR20130031690A (ko) * 2011-09-21 2013-03-29 삼성전자주식회사 파워 소자 및 그 제조 방법
US9024356B2 (en) * 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
JP2013201266A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 電力用半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771075A (zh) * 2008-12-26 2010-07-07 富士通株式会社 化合物半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 174 W high-efficency GaN HEMT power amplifier for W-CDMA base station application;K.Joshion et al.;《Electron Devices Meeting, 2003.IEDM‘03 Technical Digest. IEEE International》;20031210;12.6.1-12.6.3 *

Also Published As

Publication number Publication date
JP5895666B2 (ja) 2016-03-30
US9024358B2 (en) 2015-05-05
TWI475696B (zh) 2015-03-01
CN103367420A (zh) 2013-10-23
TW201340325A (zh) 2013-10-01
JP2013211423A (ja) 2013-10-10
US20130257539A1 (en) 2013-10-03
KR101418205B1 (ko) 2014-07-09
KR20130111259A (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
CN103367420B (zh) 化合物半导体器件及其制造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
KR101465306B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103715241B (zh) 半导体器件和半导体器件的制造方法
JP5896667B2 (ja) 化合物半導体装置及びその製造方法
KR20130034587A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN103545361A (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
US10964805B2 (en) Compound semiconductor device
KR101437274B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US10665710B2 (en) Compound semiconductor device and fabrication method
KR101302847B1 (ko) 화합물 반도체 장치 및 그의 제조 방법
JP6631057B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
CN103000683A (zh) 化合物半导体器件及其制造方法
JP6304304B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant