[go: up one dir, main page]

JP2001267555A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001267555A
JP2001267555A JP2000080242A JP2000080242A JP2001267555A JP 2001267555 A JP2001267555 A JP 2001267555A JP 2000080242 A JP2000080242 A JP 2000080242A JP 2000080242 A JP2000080242 A JP 2000080242A JP 2001267555 A JP2001267555 A JP 2001267555A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000080242A
Other languages
English (en)
Inventor
Katsunori Nishii
勝則 西井
Kaoru Inoue
薫 井上
Toshinobu Matsuno
年伸 松野
Yoshito Ikeda
義人 池田
Hiroyuki Masato
宏幸 正戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000080242A priority Critical patent/JP2001267555A/ja
Priority to US09/813,304 priority patent/US7285806B2/en
Priority to CN2010102289234A priority patent/CN101902015A/zh
Priority to CNB011098570A priority patent/CN1287465C/zh
Priority to CN2008101460952A priority patent/CN101359667B/zh
Priority to CNB2005101099477A priority patent/CN100438100C/zh
Priority to KR1020010014801A priority patent/KR100740399B1/ko
Priority to EP01107227A priority patent/EP1137072A3/en
Priority to TW090106741A priority patent/TW499759B/zh
Publication of JP2001267555A publication Critical patent/JP2001267555A/ja
Priority to US11/898,951 priority patent/US7585706B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 III 族窒化物半導体との密着性、電気的特性
又は光学的特性に優れる絶縁膜を形成できるようにす
る。 【解決手段】 半導体装置は、ＳｉＣからなる基板１１
上に成長したＧａＮ系半導体からなる活性領域１２Ａ
と、該活性領域１２Ａの周囲にＧａＮ系半導体が酸化さ
れてなる絶縁酸化膜１２Ｂとを有している。活性領域１
２Ａの上には、該活性領域１２Ａとショットキ接触する
と共に、絶縁酸化膜１２Ｂの上に延びるように形成され
該絶縁酸化膜１２Ｂ上に引き出し部１３ａを有するゲー
ト電極１３と、該ゲート電極１３のゲート長方向側の両
側部と間隔をおき、それぞれがソース電極及びドレイン
電極となるオーミック電極１４とが形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般式ＩｎxＡｌy
Ｇａ1−x−y Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ
≦１）で表わされるIII 族窒化物半導体からなる半導体
装置に関し、特にIII 族窒化物半導体が酸化されてなる
酸化膜を有する半導体装置に関する。
【０００２】
【従来の技術】ＩｎxＡｌyＧａ1−x−y Ｎの組成を持つ
III 族窒化物半導体、いわゆる窒化ガリウム（ＧａＮ）
系化合物半導体は、電子のバンド間遷移が直接遷移であ
り且つバンドギャップが１．９５ｅＶ〜６ｅＶまで広範
囲にわたって変化するため、ＬＥＤや半導体レーザ素子
等の発光デバイスの材料として有望視されている。
【０００３】近年、特に情報処理機器の高密度化及び高
集積度化を実現するため、青紫色の波長を出力できる半
導体レーザ素子の開発が盛んに行なわれている。また、
ＧａＮは高い絶縁破壊電界強度、高い熱伝導率及び高い
電子飽和速度を有しているため、高周波用のパワーデバ
イス材料としても有望である。なかでも、ＡｌＧａＮ／
ＧａＮからなるヘテロ接合構造は、電界強度が１×１０
5 Ｖ／ｃｍにまで及び、ヒ化ガリウム（ＧａＡｓ）の２
倍以上の電子速度を有するため、素子の微細化と共に高
周波動作が期待できる。
【０００４】III 族窒化物半導体は、IV族元素のシリコ
ン（Ｓｉ）又はゲルマニウム（Ｇｅ）等からなるｎ型ド
ーパントをドープすることによりｎ型特性を示すことか
ら、電界効果トランジスタ（ＦＥＴ）への展開が図られ
ている。また、III 族窒化物半導体は、II族元素のマグ
ネシウム（Ｍｇ）、バリウム（Ｂａ）又はカルシウム
（Ｃａ）等からなるｐ型ドーパントをドープすることに
よりｐ型特性を示すことから、ｐ型半導体とｎ型半導体
とのｐｎ接合構造からなるＬＥＤや半導体レーザ素子へ
の展開が図られている。電子デバイスでは、電子の輸送
特性に優れたＡｌＧａＮ／ＧａＮ系ＨＥＭＴ（Ｈｉｇｈ
Ｅｌｅｃｔｒｏｎ ＭｏｂｉｌｉｔｙＴｒａｎｓｉｓ
ｔｏｒ）が広く検討されている。
【０００５】以下、従来のＡｌＧａＮ／ＧａＮ系ＨＥＭ
Ｔについて図面を参照しながら説明する。
【０００６】図２３（ａ）及び図２３（ｂ）は従来のＡ
ｌＧａＮ／ＧａＮ系ＨＥＭＴであって、（ａ）は平面構
成を示し、（ｂ）は（ａ）のXXIIIb−XXIIIb線における
断面構成を示している。図２３（ａ）及び図２３（ｂ）
に示すように、シリコンカーバイド（ＳｉＣ）からなる
基板１０１の上には、第１のＨＥＭＴ１００Ａと第２の
ＨＥＭＴ１００Ｂとが、基板１０１をトランジスタごと
にチップとして分割するためのスクライブ領域１１０を
隔てて形成されている。
【０００７】第１のＨＥＭＴ１００Ａ及び第２のＨＥＭ
Ｔ１００Ｂは、それぞれ、基板１０１の上に成長したＧ
ａＮからなるバッファ層１０２の上に形成され、ＡｌＧ
ａＮ／ＧａＮのヘテロ接合層がメサエッチングされてな
る活性領域１０３を有している。
【０００８】各活性領域１０３の上には、該活性領域１
０３とショットキ接触するゲート電極１０４と、該ゲー
ト電極１０４のゲート長方向側の両側部と間隔をおき且
つ活性領域１０３とそれぞれオーミック接触するオーミ
ック電極１０５とが形成されている。
【０００９】各活性領域１０３の上方及びその周辺部は
ゲート電極１０４及びオーミック電極１０５を含めて全
面にわたって絶縁膜１０６により覆われており、各絶縁
膜１０６の上には、各ゲート電極１０４及び各オーミッ
ク電極１０５とそれぞれ電気的に接続されたパッド電極
１０７が形成されている。各絶縁膜１０６は各パッド電
極１０７が露出するように表面保護膜１０８により覆わ
れている。
【００１０】活性領域１０３を覆う絶縁膜１０６は、一
般にシリコン酸化膜等からなり、活性領域１０３の表面
保護と、ゲート電極１０４を形成する際にリフトオフ法
による該ゲート電極１０４の形成を容易にするために設
けられている。
【００１１】ところで、図２３（ａ）に示すように、ゲ
ート電極１０４は、パッド電極１０７と接続される引き
出し部１０４ａを設ける必要があるため、ゲート電極１
０４は活性領域１０３の上だけでなく、メサエッチング
により露出したＧａＮからなるバッファ層１０２の上に
も形成される。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴは、引き出し部１０
４ａとバッファ層１０２とは金属と半導体との接触、い
わゆるショットキ接触となるため、メサエッチング時の
半導体表面のダメージ等によりリーク電流が発生し易い
という問題がある。このリーク電流はトランジスタのピ
ンチオフ特性に大きく影響し、トランジスタ特性の劣化
を引き起こす。
【００１３】また、ＧａＮからなるバッファ層１０２と
絶縁膜１０６との密着性が十分ではないため、絶縁膜１
０６上に形成されているパッド電極１０７のワイヤボン
ディング工程において該絶縁膜１０６が剥がれるという
問題がある。
【００１４】さらに、ＳｉＣからなる基板１０１及びＧ
ａＮ系半導体はいずれも硬度が高く、ＳｉやＧａＡｓと
比べてチップ分割のためのスクライブ処理を行なうこと
が極めて困難である。そのため、スクライブ時に活性領
域１０３に達するようなクラックが発生して歩留りが低
下したり、スクライブ領域１１０の近傍の表面保護膜１
０８や絶縁膜１０６が剥がれてしまい、信頼性が低下す
るという問題がある。
【００１５】また、III 族窒化物半導体を積層してなる
レーザ構造体を用いた半導体レーザ素子には、一般にサ
ファイアからなる基板が用いられる。サファイアを基板
に用いる場合には、サファイアと該サファイア上に形成
されたレーザ構造体との結晶軸の違いから、劈開によっ
てレーザ共振器構造を形成するのが困難なため、共振器
構造をドライエッチングにより形成する場合が多い。し
かしながら、ドライエッチングにより共振器を形成する
と、形成された共振器端面に固有の欠陥が生じて非発光
中心が形成されるため、動作電流（しきい値電流）が大
きくなったり、信頼性を低下させたりするという問題が
ある。
【００１６】本発明は、前記従来の問題に鑑み、その目
的は、III 族窒化物半導体との密着性、電気的特性又は
光学的特性に優れる絶縁膜を形成できるようにすること
にある。
【００１７】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、III 族窒化物半導体からなる半導体装置
を該III 族窒化物半導体自体が直接酸化されてなる酸化
膜を有する構成とする。
【００１８】具体的に、本発明に係る第１の半導体装置
は、基板の上に形成されたIII 族窒化物半導体からなる
活性領域と、基板上における活性領域の周辺部に形成さ
れ、III 族窒化物半導体が酸化されてなる絶縁酸化膜と
を備えている。
【００１９】第１の半導体装置によると、基板上におけ
る活性領域の周辺部に形成され、III 族窒化物半導体が
酸化されてなる絶縁酸化膜を備えているため、後述する
ように、III 族窒化物半導体と該III 族窒化物半導体の
酸化物からなる酸化膜との結合強度は、例えばIII 族窒
化物半導体とシリコン酸化膜との結合強度よりも３倍程
度も大きくなる。このため、絶縁酸化膜と基板又は絶縁
酸化膜と活性領域との密着性が良好となり、絶縁酸化膜
の剥がれ等を防止できるので、その結果、装置の歩留ま
り及び信頼性が向上する。
【００２０】第１の半導体装置は、活性領域の上に形成
されたオーミック電極と、活性領域から絶縁酸化膜の上
に延びるように形成されたゲート電極とをさらに備えて
いることが好ましい。このようにすると、ゲート電極に
おける絶縁酸化膜上に位置する部分をゲート電極の引き
出し部として用いても、該引き出し部はIII 族窒化物半
導体が酸化されてなる絶縁酸化膜との間でショットキ接
触とならないため、この引き出し部にリーク電流が発生
することがなくなるので、装置の信頼性が向上する。
【００２１】本発明に係る第２の半導体装置は、ウェハ
状の基板のスクライブ領域に囲まれてなる複数の素子形
成領域にそれぞれ形成されたIII 族窒化物半導体からな
る複数の半導体装置を対象とし、基板の上におけるスク
ライブ領域の周辺部に形成され、III 族窒化物半導体が
酸化されてなる保護酸化膜を備えている。
【００２２】第２の半導体装置によると、基板上におけ
るスクライブ領域の周辺部に、III族窒化物半導体が酸
化されてなる保護酸化膜が形成されており、III 族窒化
物半導体と該保護酸化膜との結合強度はシリコン酸化膜
等よりも大きいため、一のウェハ上に形成された複数の
半導体装置をチップごとに分割する際に、素子形成領域
を覆っている絶縁膜が剥がれたり、素子形成領域にクラ
ックが発生したりすることがないので、装置の歩留まり
及び信頼性が向上する。
【００２３】本発明に係る第３の半導体装置は、基板の
上に形成されたIII 族窒化物半導体からなる活性領域
と、基板の上に形成され、活性領域と電気的に接続され
ているパッド電極とを備え、基板とパッド電極との間に
は、III 族窒化物半導体が酸化されてなる絶縁酸化膜が
形成されている。
【００２４】第３の半導体装置によると、基板とパッド
電極との間には、III 族窒化物半導体が酸化されてなる
絶縁酸化膜が形成されているため、III 族窒化物半導体
とその絶縁酸化膜との結合強度はシリコン酸化膜等より
も大きいので、パッド電極が基板から剥がれることがな
くなり、装置の歩留まり及び信頼性が向上する。
【００２５】本発明に係る第４の半導体装置は、基板の
上に形成され、複数のIII 族窒化物半導体からなる共振
器を有するレーザ構造体と、レーザ構造体における共振
器の端面を含む側面に形成され、III 族窒化物半導体が
酸化されてなる保護酸化膜とを備えている。
【００２６】第４の半導体装置によると、レーザ構造体
における共振器の端面を含む側面に、III 族窒化物半導
体が酸化されてなる保護酸化膜が形成されているため、
共振器ミラーのミラー面が、エッチング端面と保護酸化
膜との界面により形成されてエッチング端面のままでな
くなるので、エッチングによる欠陥等の影響を受けなく
なる。その上、III 族窒化物半導体を直接酸化させてい
るため、端面コートの不具合によるリーク電流も生じな
くなるので、高い信頼性を得ることができる。
【００２７】本発明に係る第１の半導体装置の製造方法
は、基板の上にIII 族窒化物半導体層を形成する半導体
層形成工程と、III 族窒化物半導体層の上に該III 族窒
化物半導体層の活性領域を覆う保護膜を形成する保護膜
形成工程と、形成された保護膜をマスクとしてIII 族窒
化物半導体層を酸化することにより、基板の上の活性領
域を除く領域にIII 族窒化物半導体層が酸化されてなる
絶縁酸化膜を形成する酸化膜形成工程と、保護膜を除去
することにより活性領域を露出する活性領域露出工程と
を備えている。
【００２８】第１の半導体装置の製造方法によると、II
I 族窒化物半導体層の素子形成領域を覆う保護膜を形成
した後、形成された保護膜をマスクとしてIII 族窒化物
半導体層を酸化することにより、基板の上の活性領域を
除く領域に絶縁酸化膜を形成するため、本発明の第１の
半導体装置を確実に実現できる。
【００２９】第１の半導体装置の製造方法は、活性領域
露出工程よりも後に、活性領域の上にオーミック電極を
形成するオーミック電極形成工程と、活性領域の上に絶
縁酸化膜上にわたって延びるゲート電極を形成するゲー
ト電極形成工程とをさらに備えていることが好ましい。
【００３０】第１の半導体装置の製造方法は、半導体層
形成工程と保護膜形成工程との間に、III 族窒化物半導
体層をアンモニアにさらすアンモニア処理工程をさらに
備えていることが好ましい。このようにすると、活性領
域となる素子形成領域の表面がアンモニアにより酸化物
等が除去されて清浄化されるため、活性領域のコンタク
ト抵抗率が低減するので、装置の電気的特性が良好とな
る。
【００３１】この場合に、アンモニア処理工程が、アン
モニアをプラズマ化する工程を含むことが好ましい。
【００３２】本発明に係る第２の半導体装置の製造方法
は、ウェハ状の基板の上にIII 族窒化物半導体層を形成
する半導体層形成工程と、III 族窒化物半導体層に、該
III族窒化物半導体層に形成される複数の素子形成領域
と、各素子形成領域をそれぞれチップ状に分割する際の
分割領域であるスクライブ領域とを設定する領域設定工
程と、スクライブ領域の上に該スクライブ領域を覆う保
護膜を形成する保護膜形成工程と、形成された保護膜を
マスクとしてIII 族窒化物半導体層を酸化することによ
り、基板の上のスクライブ領域の側方の領域にIII 族窒
化物半導体層が酸化されてなる保護酸化膜を形成する酸
化膜形成工程とを備えている。
【００３３】第２の半導体装置によると、スクライブ領
域の上に該スクライブ領域を覆う保護膜を形成した後、
形成された保護膜をマスクとしてIII 族窒化物半導体層
を酸化することにより基板の上のスクライブ領域の側方
の領域に保護酸化膜を形成するため、スクライブ工程に
おいて、素子形成領域を覆っている絶縁膜が剥がれた
り、素子形成領域にクラックが発生したりしない本発明
の第２の半導体装置を確実に実現できる。
【００３４】第１及び第２の半導体装置の製造方法にお
いて、保護膜がシリコン、酸化シリコン又は窒化シリコ
ンからなることが好ましい。
【００３５】本発明に係る第３の半導体装置は、基板の
上にIII 族窒化物半導体層を形成する半導体層形成工程
と、III 族窒化物半導体層に、該III 族窒化物半導体層
に形成される素子形成領域と、該素子形成領域に形成さ
れる素子の外部との導通を図るパッド電極形成領域とを
設定する領域設定工程と、III 族窒化物半導体層の上に
おけるパッド電極形成領域を除く領域を覆う保護膜を形
成する保護膜形成工程と、形成された保護膜をマスクと
してIII 族窒化物半導体層を酸化することにより、基板
の上のパッド電極形成領域にIII 族窒化物半導体層が酸
化されてなる絶縁酸化膜を形成する酸化膜形成工程と、
絶縁酸化膜の上にパッド電極を形成する工程とを備えて
いる。
【００３６】第３の半導体装置の製造方法によると、II
I 族窒化物半導体層の上におけるパッド電極形成領域を
除く領域を覆う保護膜を形成した後、形成された保護膜
をマスクとしてIII 族窒化物半導体層を酸化することに
より、基板の上のパッド電極形成領域に絶縁酸化膜を形
成するため、本発明の第３の半導体装置を確実に実現で
きる。
【００３７】第１〜第３の半導体装置の製造方法におい
て、酸化膜形成工程がIII 族窒化物半導体層を酸素雰囲
気で熱処理を行なう工程を含むことが好ましい。
【００３８】また、第１〜第３の半導体装置の製造方法
において、酸化膜形成工程がIII 族窒化物半導体層に対
して酸素のイオン注入を行ないながら熱処理を行なう工
程を含むことが好ましい。
【００３９】本発明に係る第４の半導体装置の製造方法
は、基板の上に、複数のIII 族窒化物半導体層を形成す
ることにより、複数のIII 族窒化物半導体層からなり共
振器を含むレーザ構造体を形成するレーザ構造体形成工
程と、レーザ構造体における共振器の両端面を露出する
工程と、レーザ構造体における共振器の両端面を含む両
側面を酸化することにより、両側面にIII 族窒化物半導
体層が酸化されてなる保護酸化膜を形成する酸化膜形成
工程とを備えている。
【００４０】第４の半導体装置の製造方法によると、レ
ーザ構造体における共振器の両端面を露出した後、レー
ザ構造体における共振器の両端面を含む両側面を酸化す
ることにより、該両側面にIII 族窒化物半導体層が酸化
されてなる保護酸化膜を形成するため、本発明の第４の
半導体装置を確実に実現できる。また、端面コートを形
成する工程を省くことができるため、製造工程を簡略化
できる。
【００４１】第４の半導体装置の製造方法において、酸
化膜形成工程がIII 族窒化物半導体層を酸素雰囲気で熱
処理を行なう工程を含むことが好ましい。
【００４２】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。
【００４３】図１（ａ）及び図１（ｂ）は本発明の第１
の実施形態に係るＧａＮ系酸化分離型ＨＥＭＴであっ
て、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−
Ｉｂ線における断面構成を示している。図１（ａ）及び
図１（ｂ）に示すように、本実施形態に係るＨＥＭＴ
は、例えば、ＳｉＣからなる基板１１上に成長したＧａ
Ｎ系半導体からなる活性領域１２Ａと、該活性領域１２
Ａの周囲にＧａＮ系半導体が酸化されてなる絶縁酸化膜
１２Ｂとを有している。
【００４４】活性領域１２Ａの上には、該活性領域１２
Ａとショットキ接触すると共に、絶縁酸化膜１２Ｂの上
に延びるように形成され該絶縁酸化膜１２Ｂ上に引き出
し部１３ａを有するゲート電極１３と、該ゲート電極１
３のゲート長方向側の両側部と間隔をおき、それぞれが
ソース電極及びドレイン電極となるオーミック電極１４
とが形成されている。
【００４５】ここで、従来のメサ分離型ＨＥＭＴと本実
施形態に係る酸化分離型ＨＥＭＴとにおけるショットキ
電極とオーミック電極との間の電圧−電流特性を比較す
る。図２４は従来のメサ分離型ＨＥＭＴを模した擬似素
子の断面構成を示している。すなわち、ＳｉＣからなる
基板１２１上には、ＧａＮ系半導体からなる島状の活性
層１２２と、該活性層１２２の上に形成された島状のオ
ーミック電極１２３と、活性層１２２と間隔をおき且つ
基板とショットキ接触するショットキ電極１２４とが設
けられている。ここでは、このショットキ電極１２４が
図２３（ａ）に示す引き出し部１０４ａと対応する。こ
の擬似素子は、図２５のような整流特性を示し、逆方向
耐圧は大きいもののリーク電流はマイクロアンペア（μ
Ａ）オーダーで流れる。このように、図２３（ａ）及び
図２３（ｂ）に示す従来のメサ分離型ＨＥＭＴはゲート
電極１０４の引き出し部１０４ａがメサ分離されたＧａ
Ｎからなるバッファ層１０２上に形成されているため、
ゲート電極１０４の引き出し部１０４ａとバッファ層１
０２との接触がショットキ接触となり、リーク電流が発
生し易いことが分かる。
【００４６】一方、本実施形態に係る酸化分離型ＨＥＭ
Ｔにおける絶縁酸化膜１２Ｂ上のショットキ電極１３と
活性領域１２Ａ上のオーミック電極１４との間の電圧−
電流特性は、図２に示すように、各電極間に１００Ｖ以
上の電圧を印加してもナノアンペア（ｎＡ）オーダーの
電流しか流れない。
【００４７】図３はそれぞれのゲート幅が１００μｍ
の、本実施形態に係る酸化分離型ＨＥＭＴと従来のメサ
分離型ＨＥＭＴとのドレイン電流のゲート電圧依存性を
示している。ゲート電圧が高く、ドレイン電流が大きく
流れる領域では特性に差は現われないが、ドレイン電流
を絞り込んだピンチオフ付近では大きな差が現われてい
る。すなわち、従来のメサ分離型ＨＥＭＴにおいては、
ゲート電極１０４の引き出し部１０４ａに生じるリーク
電流によってピンチオフ特性が劣化していることが分か
る。
【００４８】このように、本実施形態に係る酸化分離型
ＨＥＭＴは、従来のメサ分離型ＨＥＭＴのようにゲート
電極の引き出し部１３ａにおけるリーク電流が発生せ
ず、ピンチオフ特性に優れたＨＥＭＴを得ることができ
る。
【００４９】また、本実施形態に係る酸化分離型ＨＥＭ
Ｔは、絶縁酸化膜１２Ｂが、活性領域１２ＡとなるIII
族窒化物半導体（ＧａＮ）自体の酸化により形成されて
いるため、活性領域１２Ａの側端部と絶縁酸化膜１２Ｂ
との境界部分にはメサ型ＨＥＭＴのような段差部が形成
されず、なだらかとなる。このため、従来のＨＥＭＴの
ゲート電極１０４は、例えば製造時に活性領域１０３の
側端部とバッファ層１０２の上面とからなる段差部によ
りゲート電極１０４が途切れる、いわゆる段切れが発生
する虞があるが、本実施形態はその虞がなく、高い信頼
性を確保することができる。
【００５０】なお、本実施形態においては、ＨＥＭＴに
ついて説明したが、これに限らず電界効果型トランジス
タ（ＭＥＳＦＥＴ）やヘテロバイポーラトランジスタ
（ＨＢＴ）等の素子分離が必要なデバイスであれば同様
の効果を奏する。
【００５１】また、本実施形態に係るＨＥＭＴは基板に
ＳｉＣを用いたが、これに限らず、サファイア等の、II
I 族窒化物半導体からなる活性領域がエピタキシャル成
長可能な基板であればよい。
【００５２】以下、前記のように構成された酸化分離型
ＨＥＭＴの製造方法について図面を参照しながら説明す
る。
【００５３】図４（ａ）〜図４（ｃ）及び図５（ａ）〜
図５（ｃ）は本実施形態に係る酸化分離型ＨＥＭＴの製
造方法の工程順の断面構成を示している。
【００５４】まず、図４（ａ）に示すように、例えば電
子線エピタキシ（ＭＢＥ）法を用いて、ＳｉＣからなる
基板１１の上に、ＧａＮ／ＡｌＧａＮの積層体１２を形
成する。なお、積層体１２の詳細な構成は後述する。
【００５５】次に、図４（ｂ）に示すように、例えば化
学的気相成長（ＣＶＤ）法又はＭＢＥ法等を用いて積層
体１２の上に全面にわたってＳｉからなる保護膜形成膜
を形成し、その後、形成した保護膜形成膜に対してリソ
グラフィ法によるパターニングを行なって、積層体１２
の上の島状の活性領域形成領域２０を覆う保護膜２１を
形成する。
【００５６】次に、図４（ｃ）に示すように、積層体１
２上に保護膜２１を形成したまま、温度が約９００℃の
酸素雰囲気で１時間程度の熱処理を行なうことにより、
積層体１２における活性領域１２Ａを除く領域に積層体
１２が酸化されてなる絶縁酸化膜１２Ｂを形成する。
【００５７】次に、図５（ａ）に示すように、保護膜２
１を弗硝酸を用いて除去することにより、活性領域１２
Ａを露出し、その後、図５（ｂ）に示すように、蒸着法
及びリソグラフィ法を用いて、活性領域１２Ａの上に、
それぞれＴｉ／Ａｌからなるオーミック電極１４を選択
的に形成する。
【００５８】次に、図５（ｃ）に示すように、蒸着法及
びリソグラフィ法を用いて、活性領域１２Ａの上に、各
オーミック電極１４の間にそれぞれ間隔をおくと共に絶
縁酸化膜１２Ｂ上にわたって延びるように、例えばＰｄ
／Ｔｉ／Ａｕからなるゲート電極１３を選択的に形成す
る。この後は、図示はしていないが、活性領域１２Ａの
上方及び周辺部にゲート電極１３及び各オーミック電極
１４を含めて全面に、例えばシリコン酸化膜からなる保
護絶縁膜を形成する。さらに、該保護絶縁膜の上に、各
ゲート電極１３及びオーミック電極１４とそれぞれ電気
的な導通を図る、例えばＴｉ／Ａｕからなるパッド電極
を形成する。
【００５９】このように、本実施形態に係るＨＥＭＴ
は、活性領域１２Ａを構成するIII 族窒化物半導体をそ
のまま酸化させることにより素子分離を行なっている。
そこで、前記のように形成された活性領域１２Ａと絶縁
酸化膜１２Ｂとの素子間分離特性及び活性領域１２Ａの
基板特性は、ＨＥＭＴの動作特性に極めて重要となるの
で、以下これを検証する。
【００６０】図６は検証に用いた積層体１２の断面構成
を示している。積層体１２は、基板１１上に順次成長し
た、厚さが約１００ｎｍのＡｌＮからなるバッファ層３
１、厚さが約３μｍの真性ＧａＮからなる活性層３２、
厚さが約２ｎｍの真性ＡｌＧａＮからなる第１障壁層３
３、厚さが約２５ｎｍのｎ型ＡｌＧａＮからなる第２障
壁３４層及び厚さが約３ｎｍの真性ＡｌＧａＮからなる
第３障壁層３５により構成されている。
【００６１】図７は積層体１２を９００℃の酸素雰囲気
で熱処理を行なった際の絶縁酸化膜１２Ｂの膜厚の熱処
理時間依存性を示している。図７に示すように、熱処理
を１時間行なうと、膜厚が約１００ｎｍの絶縁酸化膜が
形成され、４時間の熱処理を行なうと膜厚は約２００ｎ
ｍとなる。図６に示すように、ＨＥＭＴの障壁層３３〜
３５の総膜厚は約３０ｎｍであるため、絶縁酸化膜１２
Ｂの膜厚は１００ｎｍ程度であれば十分である。
【００６２】図８は絶縁酸化膜１２Ｂの膜厚と素子間の
リーク電流との関係を示し、絶縁酸化膜１２Ｂの膜厚が
８０ｎｍ以上であれば良好な分離特性が得られることが
分かる。従って、図７及び図８の関係から、熱処理温度
が９００℃の場合には、１時間程度の熱処理を行なえ
ば、十分な素子分離を実現できることが分かる。
【００６３】なお、酸化膜形成工程において、熱処理を
酸素雰囲気で行なう代わりに、酸素イオンを積層体１２
に注入しながら絶縁酸化膜１２Ｂを形成してもよい。
【００６４】次に、基板特性を検証する。
【００６５】ＨＥＭＴの活性領域１２Ａは熱処理によっ
てその基板特性が劣化してはならない。そのため、本実
施形態においては、熱処理による活性領域１２Ａの酸化
を防止するため、保護膜２１にシリコン（Ｓｉ）を用い
ている。
【００６６】図９（ａ）〜図９（ｃ）は本実施形態に係
るＨＥＭＴのオージェ電子分光（ＡＥＳ）分析による基
板の深さ方向の原子のプロファイルであって、図９
（ａ）は温度が９００℃で１時間の熱処理を行ない保護
膜２１を除去した後の素子分離部（絶縁酸化膜１２Ｂ）
を示し、図９（ｂ）は膜厚が約１００ｎｍの保護膜２１
によりマスクされた状態の活性領域１２Ａを示し、図９
（ｃ）は比較用であって熱処理を施さない状態の積層体
１２を示している。ここで、各グラフ中における、Ｇａ
はガリウム原子のプロファイルを示し、Ｎは窒素原子の
プロファイルを示し、Ｏは酸素原子のプロファイルを示
している。また、積層体１２における酸素原子のプロフ
ァイルに着目しているため、微量のアルミニウム原子は
省略している。ここで、横軸はサンプルの表面からの深
さ（ｎｍ）を表わし、縦軸は相対値（ピークトゥピー
ク）を表わしている。
【００６７】図９（ａ）に示すように、素子分離部にお
いて熱処理前の積層体１２の構造が大きく崩れ、酸素原
子が上面から活性層３２にまで拡散して絶縁酸化膜１２
Ｂが形成されていることが分かる。この場合の絶縁酸化
膜１２Ｂの膜厚は約１００ｎｍである。
【００６８】また、図９（ｂ）に示すように、Ｓｉから
なる保護膜２１でマスクされた活性領域１２Ａは、保護
膜２１の上部の酸化が観測されるものの保護膜２１と活
性領域１２Ａとの界面の反応もなく、図９（ｃ）におけ
る未処理のプロファイルと比べても、活性領域１２Ａの
構造が変化せず熱処理前の構造が維持されていることが
分かる。
【００６９】さらに、［表１］に熱処理の前後における
積層体１２のシートキャリア濃度とキャリア移動度とを
ホール測定法により室温で測定した評価結果を示す。
【００７０】
【表１】
【００７１】シートキャリア濃度及びキャリア移動度は
共に熱処理の前後で大きな変化はなく、ＡＥＳ分析によ
る分析結果と同様、この測定結果からも保護膜２１によ
り活性領域１２Ａが保護されていることが分かる。
【００７２】また、本発明においては、熱処理後の保護
膜２１の除去処理も重要となる。保護膜２１が完全に除
去できなかったり、除去時に活性領域１２Ａが損傷を負
うと、トランジスタ特性に劣化を来たす。その上、保護
膜２１の除去時に絶縁酸化膜１２Ｂがエッチングされて
はならない。
【００７３】そこで、本実施形態においては、Ｓｉから
なる保護膜２１の除去に弗硝酸を用いたウェットエッチ
ングを行なっている。
【００７４】図１０は熱処理後の保護膜２１と絶縁酸化
膜１２Ｂとの弗硝酸によるウェットエッチングのエッチ
ング量の時間依存性を示している。図１０に示すよう
に、保護膜２１は容易にエッチングされるが、絶縁酸化
膜１２Ｂはほとんどエッチングされていないことが分か
る。
【００７５】なお、本実施形態においては、弗硝酸を用
いたウェットエッチングにより保護膜２１の除去を行な
ったが、他のエッチング液を用いてもよい。また、エッ
チングにはドライエッチングを用いてもよい。
【００７６】また、保護膜２１にシリコンを用いたが、
酸化シリコンや窒化シリコン等の、熱処理による活性領
域１２Ａの劣化を防止できる材料であればよい。この場
合のエッチング液は、酸化シリコンであれば弗酸を含む
溶液、例えばバッファード弗酸（ＢＨＦ）であればよ
く、窒化シリコンであれば熱燐酸のような燐酸を含む溶
液であればよい。
【００７７】（第１の実施形態の一変形例）以下、本実
施形態の一変形例に係る半導体装置の製造方法について
図面を参照しながら説明する。本変形例は、図４（ａ）
に示す積層体形成工程と図４（ｂ）に示す保護膜形成工
程との間に、積層体１２の上面をプラズマ化されたアン
モニアガスにさらすアンモニア処理工程を設けることを
特徴とする。
【００７８】図１１は活性領域１２Ａ上に形成されたオ
ーミック電極１４のコンタクト抵抗をＴＬＭ（Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅｔｈｏｄ）法により評
価した評価結果を示している。ここでは、オーミック電
極１４の幅を約１００μｍとし、各オーミック電極１４
の間隔を２μｍ、４μｍ、６μｍ及び８μｍの４通りと
している。また、実線は本変形例のアンモニア処理の結
果を表わし、破線は比較用のアンモニア処理を施さない
場合を表わしている。図１１に示すように、アンモニア
処理を施した場合と未処理の場合の直線の傾きはほぼ同
一であり、活性領域１２Ａの両者のシート抵抗には差が
ないことが分かる。一方、コンタクト抵抗は、アンモニ
ア処理を施した場合は未処理の場合と比べて３０％程度
も低減している。このグラフから求めたコンタクト抵抗
率は、未処理の場合でも６×１０ -6Ωｃｍ2 と比較的良
好な値を示すが、アンモニア処理を施した場合には、３
×１０-6Ωｃｍ2 にまで低減する。これは、アンモニア
処理によって活性領域１２Ａの表面の酸化物等の変質物
が除去されて清浄化されるためと考えられる。
【００７９】なお、本変形例においては、アンモニア処
理をプラズマ化されたアンモニアガスを用いて行なった
が、アンモニア溶液による煮沸処理を行なってもよい。
【００８０】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
【００８１】図１２は本発明の第２の実施形態に係るＧ
ａＮ系半導体装置におけるスクライブ領域の断面構成を
示している。本実施形態に係るＧａＮ系半導体装置は、
ウェハ上に複数の半導体装置が形成され、その後、各半
導体装置をチップとして分割する際のスクライブ領域の
周辺部に、ＧａＮ系半導体自体が酸化されてなる保護酸
化膜を備えていることを特徴とする。図１２に示すよう
に、例えばＳｉＣからなるウェハ状の基板４２の主面
は、チップ形成領域４０と該チップ形成領域４０同士の
間に設けられたスクライブ領域４１とに区画されてい
る。
【００８２】基板４２の主面上におけるスクライブ領域
４１には、チップ形成領域４０の中央部に設けられる素
子形成領域（図示せず）においてトランジスタ等の活性
層となるＧａＮ系半導体からなる積層体４３Ａが形成さ
れており、該主面上におけるスクライブ領域４１のチッ
プ形成領域４０側の周辺部には、積層体４３Ａが酸化さ
れてなる保護酸化膜４３Ｂと、該保護酸化膜４３Ｂの上
に形成されたシリコン酸化膜等からなる表面保護膜であ
る絶縁膜４４とが形成されている。
【００８３】従来のＧａＮ系半導体装置にあっては、ス
クライブ領域４１の周辺部がＧａＮ系半導体との結合強
度が相対的に小さいシリコン酸化膜等からなる絶縁膜４
４によって覆われているため、スクライブ（チップ分
割）時に、絶縁膜４４が剥がれ易い。しかしながら、本
実施形態の絶縁膜４４は、該絶縁膜４４と結合強度が相
対的に大きい、ＧａＮ系半導体が酸化されてなる保護絶
縁膜４３Ｂの上に形成されているため、基板４２をチッ
プごとに分割する際に、積層体４３Ａや基板４２にクラ
ックが生じたり、絶縁膜４４が剥がれたりすることを防
止できる。
【００８４】図１３は本実施形態に係るウェハ状態の半
導体装置と従来のウェハ状態の半導体装置とにおけるス
クライブ時の不良率とスクライブ領域の幅との関係を比
較した結果を表わしている。スクライブ領域の幅が１０
０μｍの場合の各チップの表面状態を観察すると、従来
の半導体装置のチップは、約２０％のサンプルに不良が
生じ、スクライブ領域の積層体に生じたクラックがチッ
プの周縁部又はその内側にまで入り込み、素子形成領域
上の絶縁膜に剥がれが生じている。
【００８５】一方、本実施形態に係る半導体装置を観察
すると、スクライブ領域４１における積層体４３Ａにク
ラックが発生しても、該クラックは保護酸化膜４３Ｂと
の境界部分で止まっており、チップ形成領域４０への侵
入は見られない。
【００８６】図１３から分かるように、スクライブ領域
４１の周辺部に、ＧａＮ系半導体を酸化した保護酸化膜
４３Ａを設けているため、スクライブ領域４１の幅を１
００μｍ程度にまで縮小しても、幅が１５０μｍのスク
ライブ領域を持つ従来の半導体装置よりも不良率は低
い。その結果、本実施形態に係る半導体装置は、スクラ
イブ領域４１の幅を小さくしてもスクライブ時の不良率
を小さくできるため、一の基板４１（ウェハ）からの半
導体装置の取れ数を増大できる。その上、絶縁膜４４の
剥がれを防止できるため、装置の信頼性も大幅に向上す
る。
【００８７】なお、本実施形態においては、保護酸化膜
４３Ｂをチップ形成領域４０にまで形成しているが、図
１４に示すように、その一変形例として、保護酸化膜４
３Ｃをスクライブ領域４１の側部に沿うように環状に設
けてもよい。この保護酸化膜４３Ｃの幅は５μｍ程度で
あれば十分である。
【００８８】また、本実施形態においては、基板４２に
ＳｉＣを用いたが、サファイア等のＧａＮ系半導体から
なる積層体４３Ａがエピタキシャル成長可能な基板であ
ればよい。
【００８９】以下、前記のように構成された半導体装置
の製造方法について図面を参照しながら説明する。
【００９０】図１５（ａ）〜図１５（ｃ）、図１６
（ａ）及び図１６（ｂ）は本実施形態に係る半導体装置
の製造方法の工程順の断面構成を示している。
【００９１】まず、図１５（ａ）に示すように、例えば
電子線エピタキシ（ＭＢＥ）法を用いて、ＳｉＣからな
るウェハ状の基板４２の上に、ＧａＮ／ＡｌＧａＮの積
層体４３Ａを形成する。
【００９２】次に、図１５（ｂ）に示すように、複数の
チップ形成領域４０と該複数のチップ形成領域４０同士
の間にスクライブ領域４１を設ける。該スクライブ領域
４１には、ＣＶＤ法等を用いて積層体４３Ａの上にＳｉ
からなる保護膜形成膜を形成し、その後、形成した保護
膜形成膜に対してリソグラフィ法によるパターニングを
行なうことにより、基板４２の上におけるスクライブ領
域４１を覆う保護膜２１を形成する。
【００９３】次に、図１５（ｃ）に示すように、積層体
４３Ａ上に保護膜２１を形成したまま、温度が約９００
℃の酸素雰囲気で１時間程度の熱処理を行なうことによ
り、積層体４３Ａにおけるスクライブ領域４１の両側に
位置するチップ形成領域４０に積層体４３Ａが酸化され
てなる保護酸化膜４３Ｂが形成される。
【００９４】この保護酸化膜４３Ｂの形成工程は、チッ
プ形成領域４０の中央部の素子形成領域（図示せず）に
トランジスタ等の半導体素子を形成する前であっても後
であってもよい。但し、比較的高温の熱酸化処理を行な
うため、良好な素子特性を維持するためには、素子を形
成する前の方が好ましい。この場合には、第１の実施形
態の図４（ｃ）に示した保護膜２１の形成工程と同一の
工程で行なえばよい。
【００９５】次に、図１６（ａ）に示すように、保護膜
２１を弗硝酸を用いて除去し、その後、図１６（ｂ）に
示すように、ＣＶＤ法等を用いてチップ形成領域４０の
上に全面にわたって、例えば酸化シリコンからなる表面
保護用の絶縁膜４４を形成し、その後、リソグラフィ法
を用いて絶縁膜４４に対して選択的にエッチングを行な
って、積層体４３Ａにおけるスクライブ領域４１を露出
する。
【００９６】このように、本実施形態によると、保護酸
化膜４３ＢがＧａＮ系半導体からなる積層体４３Ａの酸
化物であるため、基板４２及び絶縁膜４４との密着性が
高い。また、スクライブ領域４１において、積層体４３
Ａと保護酸化膜４３Ｂとが連続しているため、該保護酸
化膜４３Ｂによって基板４２のスクライブ時にクラック
が生じたとしても、生じたクラックがチップ形成領域４
０の周縁部又はその内側にまで達することを阻止でき
る。
【００９７】なお、本実施形態においては、保護酸化膜
４３Ｂの形成時に、積層体４３Ａのスクライブ領域４１
をマスクする保護膜２１にシリコンを用いたが、これに
限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理
による積層体４３Ａの劣化を防止できる材料であればよ
い。
【００９８】また、弗硝酸を用いたウェットエッチング
により保護膜２１の除去を行なったが、他のエッチング
液を用いてもよく、エッチングにはドライエッチングを
用いてもよい。
【００９９】また、保護酸化膜４３Ｂを形成する熱酸化
工程は、酸素雰囲気の代わりに、ＧａＮ系半導体からな
る積層体４３Ａに対して酸素イオンを注入することによ
り行なってもよい。
【０１００】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。
【０１０１】図１７は本発明の第３の実施形態に係るＧ
ａＮ系半導体装置における外部との入出力端子となるパ
ッド電極部の断面構成を示している。図１７に示すよう
に、例えばＳｉＣからなるウェハ状の基板５２の主面
は、素子形成領域５０と該素子形成領域５０に隣接して
設けられたパッド電極形成領域５１とに区画されてい
る。
【０１０２】基板５２の主面上における素子形成領域５
０にはトランジスタ等の活性層となるＧａＮ系半導体か
らなる積層体５３Ａが形成されており、パッド電極形成
領域５１には、積層体５３Ａが酸化されてなる絶縁酸化
膜５３Ｂと、該絶縁酸化膜５３Ｂの上に形成された、例
えばＴｉ／Ａｕ／からなるパッド電極５４とが形成され
ている。なお、図示はしていないが、該パッド電極５４
は素子形成領域５０に形成される素子と（図示せず）と
配線によって電気的に接続されることはいうまでもな
い。
【０１０３】このように、本実施形態に係るパッド電極
５４は、ＧａＮ系半導体からなる積層体５３Ａの上に、
該積層体５３Ａが酸化されてなる絶縁酸化膜５３Ｂを介
在させて設けられているため、パッド電極５４と基板５
２との密着性が高くなる。このため、例えば、パッド電
極５４のワイヤボンド工程において該パッド電極５４が
基板５２から剥がれることを防止できる。
【０１０４】［表２］はＳｉＣからなる基板上にエピタ
キシャル成長したＧａＮ層と種々の薄膜材との密着性、
及びＧａＮ層の上部を酸化させた酸化層と種々の薄膜材
との密着性を定量的に評価した結果を表わしている。こ
こでは、評価方法としてセバスチャン法を用いている。
【０１０５】
【表２】
【０１０６】［表２］から、ＧａＮ層と密着性が高い絶
縁膜は、ＧａＮ層を酸化させたＧａＮ酸化層のみである
ことが分かる。さらに、ＧａＮ酸化層は、金属材のみな
らずシリコンからなる絶縁膜との密着性にも優れている
ことが分かる。従って、高い密着性が必要とされるパッ
ド電極部は、ＧａＮ系半導体からなる積層体５３Ａを酸
化させてなる絶縁酸化膜５３Ｂの上に形成することが極
めて有効となる。
【０１０７】また、本実施形態においては、基板５２に
ＳｉＣを用いたが、サファイア等のＧａＮ系半導体から
なる積層体５３Ａがエピタキシャル成長可能な基板であ
ればよい。
【０１０８】以下、前記のように構成された半導体装置
のパッド電極部の製造方法について図面を参照しながら
説明する。
【０１０９】図１８（ａ）〜図１８（ｃ）、図１９
（ａ）及び図１９（ｂ）は本実施形態に係る半導体装置
のパッド電極部の製造方法の工程順の断面構成を示して
いる。
【０１１０】まず、図１８（ａ）に示すように、例えば
電子線エピタキシ（ＭＢＥ）法を用いて、ＳｉＣからな
る基板５２の上に、ＧａＮ／ＡｌＧａＮの積層体５３Ａ
を形成する。
【０１１１】次に、図１８（ｂ）に示すように、積層体
５３Ａの全領域を素子形成領域５０とパッド電極形成領
域５１とに区画する。続いて、素子形成領域５０には、
ＣＶＤ法等を用いて積層体５３Ａの上にＳｉからなる保
護膜形成膜を形成し、その後、形成した保護膜形成膜に
対してリソグラフィ法によるパターニングを行なうこと
により、基板５２の上における素子形成領域５０を覆う
保護膜２１を形成する。
【０１１２】次に、図１８（ｃ）に示すように、積層体
５３Ａ上に保護膜２１を形成したまま、温度が約９００
℃の酸素雰囲気で１時間程度の熱処理を行なうことによ
り、積層体５３Ａにおけるパッド電極形成領域５１に積
層体５３Ａが酸化されてなる絶縁酸化膜５３Ｂが形成さ
れる。
【０１１３】この絶縁酸化膜５３Ｂの形成工程は、素子
形成領域５０にトランジスタ等の半導体素子を形成する
前であっても後であってもよい。但し、比較的高温の熱
酸化処理を行なうため、素子の特性を良好に維持するた
めには、素子を形成する前の方が好ましい。この場合に
は、第１の実施形態の図４（ｃ）に示した保護膜２１の
形成工程、又は第２の実施形態の図１５（ｃ）に示した
保護膜２１の形成工程と同一の工程で行なえばよい。
【０１１４】次に、図１９（ａ）に示すように、保護膜
２１を弗硝酸を用いて除去した後、図１９（ｂ）に示す
ように、例えば蒸着法及びリソグラフィ法を用いて、パ
ッド電極形成領域５１における絶縁酸化膜５３Ｂの上
に、Ｔｉ／Ａｕからなるパッド電極５４を選択的に形成
する。
【０１１５】このように、本実施形態によると、パッド
電極５４がＧａＮ系半導体からなる積層体５３Ａが酸化
されてなる絶縁酸化膜５３Ｂ上に形成されるため、高い
密着性を得ることができる。
【０１１６】なお、本実施形態においては、パッド電極
５４を絶縁酸化膜５３Ｂの上に直接形成しているが、
［表２］に示すように、シリコンを含む絶縁膜はＧａＮ
系半導体の酸化物との密着性が高いため、ＧａＮ系半導
体の酸化物からなる絶縁酸化膜５３Ｂとパッド電極５４
との間にシリコン酸化膜やシリコン窒化膜等の絶縁膜を
介在させてもよい。
【０１１７】また、積層体５３Ａの素子形成領域５０を
保護する保護膜２１としてシリコンを用いたが、これに
限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理
による積層体５３Ａの劣化を防止できる材料を用いても
よい。
【０１１８】また、弗硝酸を用いたウェットエッチング
により保護膜２１の除去を行なったが、他のエッチング
液を用いてもよく、エッチングにはドライエッチングを
用いてもよい。
【０１１９】また、絶縁酸化膜５３Ｂは、酸素雰囲気の
代わりに、積層体５３Ａに対して酸素イオンを注入する
ことにより形成してもよい。
【０１２０】（第４の実施形態）以下、本発明の第４の
実施形態について図面を参照しながら説明する。
【０１２１】図２０（ａ）及び図２０（ｂ）は本発明の
第４の実施形態に係るIII 族窒化物半導体レーザ装置で
あって、（ａ）は斜視図であり、（ｂ）は（ａ）のXXb
−XXb線における断面構成を示している。図２０（ａ）
に示すように、本実施形態に係る半導体レーザ装置は、
主面の面方位が（０００１）面のサファイアからなる基
板６１の上に順次形成された、ｎ型ＧａＮからなるｎ型
コンタクト層６２と、ｎ型ＡｌＧａＮからなるｎ型クラ
ッド層６３と、ＧａＩｎＮからなる活性層６４と、ｐ型
ＡｌＧａＮからなるｐ型クラッド層６５と、ｐ型コンタ
クト層６６とを有している。このように、Ｉｎを含む活
性層６４がＡｌを含むｎ型クラッド層６３とｐ型クラッ
ド層６５によりその上下方向から挟まれたダブルヘテロ
接合からなる共振器を含むレーザ構造体６０Ａを持つ。
ここで、図２０（ａ）及び図２０（ｂ）に示すように、
レーザ構造体６０Ａにおける出射端面６０ａと反射端面
６０ｂとが対向する方向が共振器におけるレーザ光の共
振方向となる。
【０１２２】また、図２０（ａ）に示すように、ｐ型コ
ンタクト層６６の上面には、例えばＮｉ／Ａｕからなる
ｐ側電極６７が形成されている。一方、ｎ型コンタクト
層６２の一部は露出され、露出された上面には、例えば
Ｔｉ／Ａｌからなるｎ側電極６８が形成されている。
【０１２３】本実施形態の特徴として、図２０（ｂ）の
レーザ光の出射光方向の断面図に示すように、レーザ構
造体６０Ａにおける共振器ミラーとなる出射端面６０ａ
及び反射端面６０ｂは、ｎ型クラッド層６３、活性層６
４及びｐ型クラッド層６５が、基板６１の主面に対して
垂直な方向にエッチングされてなり、エッチングされた
端面は、該端面が酸化されてなる保護酸化膜７０により
覆われている。従って、実質的な共振器端面は、活性層
６４の端面と保護酸化膜７０との界面となる。
【０１２４】このように、本実施形態に係る半導体レー
ザ装置は、共振器ミラーがエッチング端面のままでな
く、保護酸化膜７０により覆われているため、エッチン
グによる欠陥等の影響を受け難い。さらに、保護酸化膜
７０は、レーザ構造体６０Ａを形成する半導体層を直接
に酸化させているため、リーク電流も発生せず、高い信
頼性を得ることができる。
【０１２５】さらに、本実施形態に係る半導体レーザ装
置は、共振器端面の端面コートが不要となるため、製造
工程を削減できる。なお、保護酸化膜７０の膜厚等によ
り、出射端面と反射端面とにおけるレーザ光の反射率を
最適化する必要がある。
【０１２６】以下、前記のように構成された半導体レー
ザ装置の製造方法について図面を参照しながら説明す
る。
【０１２７】図２１（ａ）〜図２１（ｃ）及び図２２
（ａ）〜図２２（ｄ）は本実施形態に係る半導体レーザ
装置の製造方法の工程順の断面構成を示している。ここ
では、図２０（ａ）のXXb−XXb線における断面を示し、
図２１（ｃ）は正面図である。
【０１２８】まず、図２１（ａ）に示すように、例えば
有機金属気相成長（ＭＯＶＰＥ）法を用いて、サファイ
アからなる基板６１上に、ｎ型コンタクト層６２、ｎ型
クラッド層６３、活性層６４、ｐ型クラッド層６５及び
ｐ型コンタクト層６６を順次形成する。
【０１２９】次に、図２１（ｂ）の断面図及び図２１
（ｃ）の正面図に示すように、例えば電子サイクロトロ
ン共鳴（ＥＣＲ）エッチング法を用い、レーザ構造体形
成領域６０をマスクしてｐ型コンタクト層６６、ｐ型ク
ラッド層６５、活性層６４、ｎ型クラッド層６３に対し
てｎ型コンタクト層６２が露出するまでエッチングを行
なうことにより、ｎ型コンタクト層６２、ｎ型クラッド
層６３、活性層６４、ｐ型クラッド層６５及びｐ型コン
タクト層６６からなるレーザ構造体６０Ａを形成すると
共に、ｎ型コンタクト層６２にｎ側電極形成領域６８Ａ
を形成する。
【０１３０】次に、図２２（ａ）の断面図に示すよう
に、ｐ側電極形成領域６７Ａ及びｎ側電極形成領域（図
示せず）を覆うように、Ｓｉからなる保護膜２１を選択
的に形成する。
【０１３１】次に、図２２（ｂ）に示すように、レーザ
構造体６０Ａに保護膜２１を形成したまま、温度が約９
００℃の酸素雰囲気で１時間程度の熱処理を行なうこと
により、レーザ構造体６０Ａにおけるｐ側電極形成領域
６７Ａ及びｎ側電極形成領域を除く上面及び側面にレー
ザ構造体６０Ａが酸化されてなる保護酸化膜７０を形成
する。
【０１３２】次に、図２２（ｃ）に示すように、保護膜
２１を弗硝酸を用いて除去することにより、ｐ型コンタ
クト層におけるｐ側電極形成領域６７Ａ及びｎ側電極形
成領域を露出する。
【０１３３】次に、図２２（ｄ）に示すように、ｐ側電
極形成領域６７Ａにｐ側電極６７を形成し、また、ｎ側
電極形成領域のｎ側電極を形成して、図２０（ａ）に示
す半導体レーザ装置を得る。
【０１３４】このように、本実施形態に係る製造方法に
よると、レーザ構造体６０Ａを構成するＧａＮ系半導体
層及びそのエッチング端面を酸化させることにより、出
射端面６０ａと反射端面６０ｂとに端面コートが不要と
なると共に、共振器ミラーが保護酸化膜７０とレーザ構
造体６０Ａとの界面に形成できる。
【０１３５】なお、本実施形態に係る半導体レーザ装置
は、レーザ光の横モードの制御性を高めるために、活性
層６４をストライプ形状に加工したり、ｐ型クラッド層
６５に電流狭窄層を設けたりしてもよい。
【０１３６】また、本実施形態においては、保護酸化膜
７０の形成時に、ｐ側電極形成領域６７Ａ及びｎ側電極
形成領域６８Ａをマスクする保護膜２１にシリコンを用
いたが、これに限らず、シリコン酸化膜又はシリコン窒
化膜等の熱処理によるｐ型コンタクト層６６及びｎ型コ
ンタクト層６２の劣化を防止できる材料であればよい。
【０１３７】また、弗硝酸を用いたウェットエッチング
により保護膜２１の除去を行なったが、他のエッチング
液を用いてもよく、エッチングにはドライエッチングを
用いてもよい。
【０１３８】また、基板６１にサファイアを用いたが、
これに限らず、ＳｉＣ等のＧａＮ系半導体層がエピタキ
シャル成長可能な基板であればよい。
【０１３９】
【発明の効果】本発明に係る第１の半導体装置及びその
製造方法によると、基板上における活性領域の周辺部
に、III 族窒化物半導体が酸化されてなる絶縁酸化膜を
形成するため、該絶縁酸化膜と基板又は絶縁酸化膜と活
性領域との密着性が良好となるので、装置の歩留まり及
び信頼性が向上する。
【０１４０】本発明に係る第２の半導体装置及びその製
造方法によると、基板上におけるスクライブ領域の周辺
部に、III 族窒化物半導体が酸化されてなる保護酸化膜
を形成するため、素子形成領域へのクラックの侵入等を
防止できるので、スクライブ時の歩留まり及び信頼性を
向上できる。
【０１４１】本発明に係る第３の半導体装置及びその製
造方法によると、基板とパッド電極との間に、III 族窒
化物半導体が酸化されてなる絶縁酸化膜を形成するた
め、パッド電極が基板から剥がれることがなくなるの
で、装置の歩留まり及び信頼性が向上する。
【０１４２】本発明に係る第４の半導体装置及びその製
造方法によると、レーザ構造体における共振器の端面を
含む側面に、III 族窒化物半導体が酸化されてなる保護
酸化膜を形成するため、エッチングによる欠陥等の影響
を受けなくなるので、装置の信頼性を向上できる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に
係るＧａＮ系酸化分離型ＨＥＭＴを示し、（ａ）は平面
図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における構成
断面図である。
【図２】本発明の第１の実施形態に係る酸化分離型ＨＥ
ＭＴにおける絶縁酸化膜上のショットキ電極と活性領域
上のオーミック電極との電圧−電流特性を示すグラフで
ある。
【図３】本発明の第１の実施形態に係る酸化分離型ＨＥ
ＭＴと従来のメサ分離型ＨＥＭＴとのドレイン電流のゲ
ート電圧依存性を示すグラフである。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る酸化分離型ＨＥＭＴの製造方法を示す工程順の構成断
面図である。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る酸化分離型ＨＥＭＴの製造方法を示す工程順の構成断
面図である。
【図６】本発明の第１の実施形態に係る酸化分離型ＨＥ
ＭＴのＧａＮ系半導体からなる積層体の詳細を示す構成
断面図である。
【図７】本発明の第１の実施形態に係る酸化分離型ＨＥ
ＭＴにおける絶縁酸化膜の膜厚の熱処理時間依存性を示
すグラフである。
【図８】本発明の第１の実施形態に係る酸化分離型ＨＥ
ＭＴにおける絶縁酸化膜の膜厚と素子間のリーク電流と
の関係を示すグラフである。
【図９】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る酸化分離型ＨＥＭＴにおける基板の深さ方向の原子の
プロファイルを示し、（ａ）は熱処理を行ない保護膜を
除去した後の絶縁酸化膜のグラフであり、（ｂ）は保護
膜によりマスクされた状態の活性領域を示すグラフであ
り、（ｃ）は熱処理を施さない状態の積層体を示す比較
用のグラフである。
【図１０】本発明の第１の実施形態に係る酸化分離型Ｈ
ＥＭＴにおける熱処理後の保護膜と絶縁酸化膜との弗硝
酸によるウェットエッチングのエッチング量の時間依存
性を示すグラフである。
【図１１】本発明の第１の実施形態に係る酸化分離型Ｈ
ＥＭＴにおけるオーミック電極のコンタクト抵抗のアン
モニア処理の有無による電極間隔依存性を示すグラフで
ある。
【図１２】本発明の第２の実施形態に係るウェハ状態の
ＧａＮ系半導体装置におけるスクライブ領域を示す構成
断面図である。
【図１３】本発明の第２の実施形態に係るウェハ状態の
半導体装置と従来のウェハ状態の半導体装置とにおける
スクライブ時の不良率とスクライブ領域の幅との関係を
示すグラフである。
【図１４】本発明の第２の実施形態の一変形例に係るウ
ェハ状態のＧａＮ系半導体装置におけるスクライブ領域
を示す構成断面図である。
【図１５】（ａ）〜（ｃ）は本発明の第２の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図１６】（ａ）及び（ｂ）は本発明の第２の実施形態
に係る半導体装置の製造方法を示す工程順の構成断面図
である。
【図１７】本発明の第３の実施形態に係るＧａＮ系半導
体装置におけるパッド電極部を示す構成断面図である。
【図１８】（ａ）〜（ｃ）は本発明の第３の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。
【図１９】（ａ）及び（ｂ）は本発明の第３の実施形態
に係る半導体装置の製造方法を示す工程順の構成断面図
である。
【図２０】（ａ）及び（ｂ）は本発明の第４の実施形態
に係るIII 族窒化物半導体レーザ装置を示し、（ａ）は
斜視図であり、（ｂ）は（ａ）のXXb−XXb線における構
成断面図である。
【図２１】（ａ）〜（ｃ）は本発明の第４の実施形態に
係る半導体レーザ装置の製造方法を示し、（ａ）エピタ
キシャル成長後の構成断面図であり、（ｂ）は（ｃ）の
XXIb−XXIb線における構成断面図であり、（ｃ）はレー
ザ構造体の正面図である。
【図２２】（ａ）〜（ｄ）は本発明の第４の実施形態に
係る半導体レーザ装置の製造方法を示す工程順の構成断
面図である。
【図２３】（ａ）及び（ｂ）は従来のウェハ状態のＧａ
Ｎ系半導体装置を示し、（ａ）は平面図であり、（ｂ）
は（ａ）のXXIIIb−XXIIIb線における構成断面図であ
る。
【図２４】従来のメサ分離型ＨＥＭＴを模した擬似素子
の構成断面図である。
【図２５】図２４に示す擬似素子のショットキ電極と活
性領域上のオーミック電極との電圧−電流特性を示すグ
ラフである。
【符号の説明】
１１ 基板 １２ 積層体 １２Ａ 活性領域 １２Ｂ 絶縁酸化膜 １３ ゲート電極 １３ａ 引き出し部 １４ オーミック電極 ２０ 活性領域形成領域 ２１ 保護膜 ３１ バッファ層 ３２ 活性層 ３３ 第１障壁層 ３４ 第２障壁 ３５ 第３障壁層 ４０ チップ形成領域（素子形成領域） ４１ スクライブ領域 ４２ 基板 ４３Ａ 積層体 ４３Ｂ 保護酸化膜 ４３Ｃ 保護酸化膜 ４４ 絶縁膜 ５０ 素子形成領域 ５１ パッド電極形成領域 ５２ 基板 ５３Ａ 積層体 ５３Ｂ 絶縁酸化膜 ５４ パッド電極 ６０Ａ レーザ構造体 ６０ レーザ構造体形成領域 ６０ａ 出射端面 ６０ｂ 反射端面 ６１ 基板 ６２ ｎ型コンタクト層 ６３ ｎ型クラッド層 ６４ 活性層 ６５ ｐ型クラッド層 ６６ ｐ型コンタクト層 ６７ ｐ側電極 ６７Ａ ｐ側電極形成領域 ６８ ｎ側電極 ６８Ａ ｎ側電極形成領域 ７０ 保護酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/205 Ｈ０１Ｌ 21/306 Ｂ 21/331 29/72 29/73 Ｈ０１Ｓ 5/028 5/323 (72)発明者 松野 年伸 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 池田 義人 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 正戸 宏幸 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F003 BA11 BA13 BM01 BM03 BP23 BP46 BZ03 5F043 AA09 AA31 AA35 BB01 BB22 BB23 5F058 BA10 BA20 BB01 BC02 BC20 BF55 BF62 BJ01 5F073 AA04 AA84 CA07 CB05 DA05 DA25 DA27 DA33 DA35 EA29 5F102 GB01 GC01 GD01 GJ02 GJ10 GK04 GL04 GM08 GQ00 GQ01 GS03 GT03 GV03 GV06 GV07 GV08 HC01 HC10 HC15

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 基板の上に形成されたIII 族窒化物半導
    体からなる活性領域と、 前記基板上における前記活性領域の周辺部に形成され、
    前記III 族窒化物半導体が酸化されてなる絶縁酸化膜と
    を備えていることを特徴とする半導体装置。
  2. 【請求項２】 前記活性領域の上に形成されたオーミッ
    ク電極と、 前記活性領域から前記絶縁酸化膜の上に延びるように形
    成されたゲート電極とをさらに備えていることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 ウェハ状の基板のスクライブ領域に囲ま
    れてなる複数の素子形成領域にそれぞれ形成されたIII
    族窒化物半導体からなる複数の半導体装置であって、 前記基板の上における前記スクライブ領域の周辺部に形
    成され、前記III 族窒化物半導体が酸化されてなる保護
    酸化膜を備えていることを特徴とする半導体装置。
  4. 【請求項４】 基板の上に形成されたIII 族窒化物半導
    体からなる活性領域と、 前記基板の上に形成され、前記活性領域と電気的に接続
    されているパッド電極とを備え、 前記基板と前記パッド電極との間には、前記III 族窒化
    物半導体が酸化されてなる絶縁酸化膜が形成されている
    ことを特徴とする半導体装置。
  5. 【請求項５】 基板の上に形成され、複数のIII 族窒化
    物半導体からなる共振器を有するレーザ構造体と、 前記レーザ構造体における前記共振器の端面を含む側面
    に形成され、前記III族窒化物半導体が酸化されてなる
    保護酸化膜とを備えていることを特徴とする半導体装
    置。
  6. 【請求項６】 基板の上にIII 族窒化物半導体層を形成
    する半導体層形成工程と、 前記III 族窒化物半導体層の上に、該III 族窒化物半導
    体層の活性領域を覆う保護膜を形成する保護膜形成工程
    と、 形成された保護膜をマスクとして前記III 族窒化物半導
    体層を酸化することにより、前記基板の上の前記活性領
    域を除く領域に前記III 族窒化物半導体層が酸化されて
    なる絶縁酸化膜を形成する酸化膜形成工程と、 前記保護膜を除去することにより、前記活性領域を露出
    する活性領域露出工程とを備えていることを特徴とする
    半導体装置の製造方法。
  7. 【請求項７】 前記活性領域露出工程よりも後に、 前記活性領域の上にオーミック電極を形成するオーミッ
    ク電極形成工程と、 前記活性領域の上に前記絶縁酸化膜上にわたって延びる
    ゲート電極を形成するゲート電極形成工程とをさらに備
    えていることを特徴とする請求項６に記載の半導体装
    置。
  8. 【請求項８】 前記半導体層形成工程と前記保護膜形成
    工程との間に、 前記III 族窒化物半導体層をアンモニアにさらすアンモ
    ニア処理工程をさらに備えていることを特徴とする請求
    項６又は７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記アンモニア処理工程は、前記アンモ
    ニアをプラズマ化する工程を含むことを特徴とする請求
    ８に記載の半導体装置の製造方法。
  10. 【請求項１０】 ウェハ状の基板の上にIII 族窒化物半
    導体層を形成する半導体層形成工程と、 前記III 族窒化物半導体層に、該III 族窒化物半導体層
    に形成される複数の素子形成領域と、各素子形成領域を
    それぞれチップ状に分割する際の分割領域であるスクラ
    イブ領域とを設定する領域設定工程と、 前記スクライブ領域の上に該スクライブ領域を覆う保護
    膜を形成する保護膜形成工程と、 形成された保護膜をマスクとして前記III 族窒化物半導
    体層を酸化することにより、前記基板の上の前記スクラ
    イブ領域の側方の領域に前記III 族窒化物半導体層が酸
    化されてなる保護酸化膜を形成する酸化膜形成工程とを
    備えていることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 前記保護膜は、シリコン、酸化シリコ
    ン又は窒化シリコンからなることを特徴とする請求項６
    〜１０のいずれか１項に記載の半導体装置の製造方法。
  12. 【請求項１２】 基板の上にIII 族窒化物半導体層を形
    成する半導体層形成工程と、 前記III 族窒化物半導体層に、該III 族窒化物半導体層
    に形成される素子形成領域と、該素子形成領域に形成さ
    れる素子の外部との導通を図るパッド電極形成領域とを
    設定する領域設定工程と、 前記III 族窒化物半導体層の上における前記パッド電極
    形成領域を除く領域を覆う保護膜を形成する保護膜形成
    工程と、 形成された保護膜をマスクとして前記III 族窒化物半導
    体層を酸化することにより、前記基板の上の前記パッド
    電極形成領域に前記III 族窒化物半導体層が酸化されて
    なる絶縁酸化膜を形成する酸化膜形成工程と、 前記絶縁酸化膜の上にパッド電極を形成する工程とを備
    えていることを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 前記酸化膜形成工程は、前記III 族窒
    化物半導体層を酸素雰囲気で熱処理を行なう工程を含む
    ことを特徴とする請求項６、１０又は１２に記載の半導
    体装置の製造方法。
  14. 【請求項１４】 前記酸化膜形成工程は、前記III 族窒
    化物半導体層に対して酸素のイオン注入を行ないながら
    熱処理を行なう工程を含むことを特徴とする請求項６、
    １０又は１２に記載の半導体装置の製造方法。
  15. 【請求項１５】 基板の上に、複数のIII 族窒化物半導
    体層を形成することにより、前記複数のIII 族窒化物半
    導体層からなり共振器を含むレーザ構造体を形成するレ
    ーザ構造体形成工程と、 前記レーザ構造体における前記共振器の両端面を露出す
    る工程と、 前記レーザ構造体の前記両端面を含む両側面を酸化する
    ことにより、前記両側面に前記III 族窒化物半導体層が
    酸化されてなる保護酸化膜を形成する酸化膜形成工程と
    を備えていることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 前記酸化膜形成工程は、前記III 族窒
    化物半導体層を酸素雰囲気で熱処理を行なう工程を含む
    ことを特徴とする請求項１５に記載の半導体装置の製造
    方法。
JP2000080242A 2000-03-22 2000-03-22 半導体装置及びその製造方法 Pending JP2001267555A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2000080242A JP2001267555A (ja) 2000-03-22 2000-03-22 半導体装置及びその製造方法
CNB2005101099477A CN100438100C (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法
CN2010102289234A CN101902015A (zh) 2000-03-22 2001-03-21 半导体装置及其制造方法
CNB011098570A CN1287465C (zh) 2000-03-22 2001-03-21 半导体装置及其制造方法
CN2008101460952A CN101359667B (zh) 2000-03-22 2001-03-21 Ⅲ族氮化物半导体装置及其制造方法
US09/813,304 US7285806B2 (en) 2000-03-22 2001-03-21 Semiconductor device having an active region formed from group III nitride
KR1020010014801A KR100740399B1 (ko) 2000-03-22 2001-03-22 반도체장치 및 그 제조방법
EP01107227A EP1137072A3 (en) 2000-03-22 2001-03-22 Semiconductor device comprising a group III / nitride material and method of fabricating the same
TW090106741A TW499759B (en) 2000-03-22 2001-03-22 Semiconductor device and method of fabricating the same
US11/898,951 US7585706B2 (en) 2000-03-22 2007-09-18 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000080242A JP2001267555A (ja) 2000-03-22 2000-03-22 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008183181A Division JP2009016848A (ja) 2008-07-14 2008-07-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001267555A true JP2001267555A (ja) 2001-09-28

Family

ID=18597378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000080242A Pending JP2001267555A (ja) 2000-03-22 2000-03-22 半導体装置及びその製造方法

Country Status (6)

Country Link
US (2) US7285806B2 (ja)
EP (1) EP1137072A3 (ja)
JP (1) JP2001267555A (ja)
KR (1) KR100740399B1 (ja)
CN (4) CN101359667B (ja)
TW (1) TW499759B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017810A (ja) * 2001-07-02 2003-01-17 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
JP2003142774A (ja) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその製造方法
JP2003347316A (ja) * 2002-05-30 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004056146A (ja) * 2002-07-17 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005072571A (ja) * 2003-08-07 2005-03-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005277358A (ja) * 2004-03-26 2005-10-06 Ngk Insulators Ltd 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP2006032454A (ja) * 2004-07-13 2006-02-02 Nichia Chem Ind Ltd 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
JP2006066480A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7091524B2 (en) 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2006216816A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
US7170108B2 (en) 2001-09-17 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
WO2008036681A1 (en) * 2006-09-18 2008-03-27 Intel Corporation Active regions with compatible dielectric layers
JP2008227287A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
JP2009012172A (ja) * 2007-07-03 2009-01-22 Em Microelectronic-Marin Sa 機械部品と微細機械部品を製造する方法
JP2009295952A (ja) * 2008-05-02 2009-12-17 Nichia Corp 窒化物半導体レーザ素子の製造方法
JP2010074195A (ja) * 2002-03-28 2010-04-02 Osram Opto Semiconductors Gmbh 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法
US7795630B2 (en) 2003-08-07 2010-09-14 Panasonic Corporation Semiconductor device with oxidized regions and method for fabricating the same
WO2014174863A1 (ja) * 2013-04-22 2014-10-30 シャープ株式会社 電界効果トランジスタ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100767697B1 (ko) * 2001-03-29 2007-10-17 엘지전자 주식회사 반도체 레이저 다이오드 제조방법
US6580054B1 (en) 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6806544B2 (en) 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
US6960813B2 (en) 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
TWI248244B (en) 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US20050191777A1 (en) * 2003-09-22 2005-09-01 National Chung-Hsing University Method for producing light emitting diode with plated substrate
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
US7497907B2 (en) * 2004-07-23 2009-03-03 Memc Electronic Materials, Inc. Partially devitrified crucible
US7098093B2 (en) * 2004-09-13 2006-08-29 Northrop Grumman Corporation HEMT device and method of making
CN101160699A (zh) 2005-02-18 2008-04-09 宾奥普迪克斯股份有限公司 高可靠性的蚀刻小面光子器件
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
US7964895B2 (en) * 2006-10-05 2011-06-21 International Rectifier Corporation III-nitride heterojunction semiconductor device and method of fabrication
JP5358893B2 (ja) * 2007-04-03 2013-12-04 三菱電機株式会社 トランジスタ
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
JP2009152276A (ja) * 2007-12-19 2009-07-09 Mitsubishi Electric Corp 窒化物半導体レーザの製造方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US8253175B2 (en) * 2009-01-19 2012-08-28 Pan Zhong Sealed semiconductor device
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4876478A (ja) 1972-01-14 1973-10-15
US4331737A (en) 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
US4325182A (en) * 1980-08-25 1982-04-20 General Electric Company Fast isolation diffusion
FR2514566A1 (fr) * 1982-02-02 1983-04-15 Bagratishvili Givi Dispositif emetteur de lumiere semi-conducteur a base de nitrure de gallium et procede de fabrication dudit dispositif
US5021365A (en) * 1986-06-16 1991-06-04 International Business Machines Corporation Compound semiconductor interface control using cationic ingredient oxide to prevent fermi level pinning
US5030583A (en) * 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
JPH05218011A (ja) 1992-01-30 1993-08-27 Nec Corp 化合物半導体装置の保護膜の形成方法
DE69425186T3 (de) * 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JP2704931B2 (ja) * 1993-11-19 1998-01-26 光技術研究開発株式会社 選択成長用マスクの形成方法及びその除去方法
US5604763A (en) * 1994-04-20 1997-02-18 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser diode and method for producing same
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JPH09232522A (ja) 1996-02-22 1997-09-05 Sony Corp 半導体装置およびその製造方法
US6433355B1 (en) * 1996-06-05 2002-08-13 International Business Machines Corporation Non-degenerate wide bandgap semiconductors as injection layers and/or contact electrodes for organic electroluminescent devices
JPH1041502A (ja) 1996-07-22 1998-02-13 Toshiba Corp 半導体装置
JPH10223901A (ja) 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JPH10326750A (ja) 1997-03-24 1998-12-08 Mitsubishi Electric Corp 高品質ＧａＮ系層の選択成長方法、高品質ＧａＮ系層成長基板および高品質ＧａＮ系層成長基板上に作製した半導体デバイス
JP3423598B2 (ja) 1997-11-28 2003-07-07 古河電気工業株式会社 ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
US6207976B1 (en) * 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
TW364204B (en) 1997-12-19 1999-07-11 Nanya Technology Corp Method for producing semiconductor capacitor of the semiconductor and its eletrode plate
US6127272A (en) * 1998-01-26 2000-10-03 Motorola, Inc. Method of electron beam lithography on very high resistivity substrates
JP2000164926A (ja) 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
US6373188B1 (en) * 1998-12-22 2002-04-16 Honeywell International Inc. Efficient solid-state light emitting device with excited phosphors for producing a visible light output
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017810A (ja) * 2001-07-02 2003-01-17 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
US7170108B2 (en) 2001-09-17 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP2003142774A (ja) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその製造方法
JP2010074195A (ja) * 2002-03-28 2010-04-02 Osram Opto Semiconductors Gmbh 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法
JP2003347316A (ja) * 2002-05-30 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004056146A (ja) * 2002-07-17 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4546051B2 (ja) * 2002-07-17 2010-09-15 パナソニック株式会社 半導体装置の製造方法
US7091524B2 (en) 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7834366B2 (en) 2003-03-25 2010-11-16 Panasonic Corporation Semiconductor device having a group III nitride semiconductor layer
JP2005072571A (ja) * 2003-08-07 2005-03-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7795630B2 (en) 2003-08-07 2010-09-14 Panasonic Corporation Semiconductor device with oxidized regions and method for fabricating the same
JP2005277358A (ja) * 2004-03-26 2005-10-06 Ngk Insulators Ltd 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP4642366B2 (ja) * 2004-03-26 2011-03-02 日本碍子株式会社 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP2006032454A (ja) * 2004-07-13 2006-02-02 Nichia Chem Ind Ltd 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
JP2006066480A (ja) * 2004-08-25 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4630019B2 (ja) * 2004-08-25 2011-02-09 パナソニック株式会社 半導体装置の製造方法
JP2006216816A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP4718852B2 (ja) * 2005-02-04 2011-07-06 パナソニック株式会社 窒化物半導体装置及びその製造方法
WO2008036681A1 (en) * 2006-09-18 2008-03-27 Intel Corporation Active regions with compatible dielectric layers
US9287364B2 (en) 2006-09-18 2016-03-15 Intel Corporation Active regions with compatible dielectric layers
US9397165B2 (en) 2006-09-18 2016-07-19 Intel Corporation Active regions with compatible dielectric layers
US9646822B2 (en) 2006-09-18 2017-05-09 Intel Corporation Active regions with compatible dielectric layers
US9847420B2 (en) 2006-09-18 2017-12-19 Intel Corporation Active regions with compatible dielectric layers
JP2008227287A (ja) * 2007-03-14 2008-09-25 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
JP2009012172A (ja) * 2007-07-03 2009-01-22 Em Microelectronic-Marin Sa 機械部品と微細機械部品を製造する方法
JP2009295952A (ja) * 2008-05-02 2009-12-17 Nichia Corp 窒化物半導体レーザ素子の製造方法
WO2014174863A1 (ja) * 2013-04-22 2014-10-30 シャープ株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
CN1767224A (zh) 2006-05-03
CN100438100C (zh) 2008-11-26
US7585706B2 (en) 2009-09-08
EP1137072A2 (en) 2001-09-26
CN101359667A (zh) 2009-02-04
US20080038856A1 (en) 2008-02-14
TW499759B (en) 2002-08-21
US7285806B2 (en) 2007-10-23
KR100740399B1 (ko) 2007-07-16
CN1287465C (zh) 2006-11-29
EP1137072A3 (en) 2003-11-12
CN101902015A (zh) 2010-12-01
US20030205721A1 (en) 2003-11-06
CN1314712A (zh) 2001-09-26
CN101359667B (zh) 2010-12-01
KR20010100831A (ko) 2001-11-14

Similar Documents

Publication Publication Date Title
JP2001267555A (ja) 半導体装置及びその製造方法
US10396249B2 (en) Semiconductor light emitting element and method of manufacturing the same
KR100859060B1 (ko) 반도체장치 및 그 제조방법
CN101853881B (zh) 半导体装置以及半导体装置的制造方法
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
JP5183913B2 (ja) 半導体装置の製造方法
JP2007149794A (ja) 電界効果トランジスタ
JP4134575B2 (ja) 半導体装置およびその製造方法
JP5520432B2 (ja) 半導体トランジスタの製造方法
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
JP4209136B2 (ja) 半導体装置及びその製造方法
JP4439955B2 (ja) 半導体装置及び半導体レーザ装置の製造方法
JP2008118044A (ja) 電界効果トランジスタ及びその製造方法
JP2001274140A (ja) 半導体装置の製造方法
JP2018101755A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
US6933181B2 (en) Method for fabricating semiconductor device
JP2009016848A (ja) 半導体装置及びその製造方法
JP6176677B2 (ja) 窒化物半導体装置
JP4546051B2 (ja) 半導体装置の製造方法
JP4175157B2 (ja) 炭化珪素半導体装置とその製造方法
JP3980432B2 (ja) 赤外光源
CN102169894B (zh) 化合物半导体装置
JPH09260781A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513