JP4546051B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、III-Ｖ族窒化物半導体を用いた半導体装置の製造方法に関し、特に、半導体素子同士の間を分離する素子分離絶縁膜を選択酸化法により形成する半導体装置の製造方法に関する。

III-Ｖ族窒化物半導体は、絶縁破壊電界強度、熱伝導率及び電子飽和速度が大きいという材料特性を有していることから、高周波用のパワーデバイスを構成する材料として有望である。III-Ｖ族窒化物半導体として、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）等が用いられている。特に、ＡｌＧａＮとＧａＮとのヘテロ接合構造を用いた半導体装置では、ヘテロ接合の界面付近に電子が蓄積されることにより、いわゆる２次元電子ガス層が形成されるため、高い電子移動度を実現することができる。

ここで、ＡｌＧａＮとＧａＮとのヘテロ接合を用いた従来のヘテロ構造電界効果型トランジスタ（Heterojunction Field Effect Transistor：ＨＦＥＴ）は、アンドープのＧａＮ層と、該ＧａＮ層の上に形成され且つドナー不純物が添加されたＡｌＧａＮ層とを有し、該ＡｌＧａＮ層の上にはゲート電極、ソース電極及びドレイン電極が設けられている。従来のＨＦＥＴによると、ＡｌＧａＮとＧａＮとのヘテロ接合を用いることにより、１×１０⁵ Ｖ／ｃｍ程度の高電界において、砒化アルミニウムガリウム（ＡｌＧａＡｓ）と砒化インジウムガリウム（ＩｎＧａＡｓ）とのへテロ接合を用いたＨＦＥＴと比べて、２倍以上の電子速度を実現できる。また、ＧａＮ層におけるＡｌＧａＮ層との界面付近に形成される２次元電子ガス層は、ＡｌＧａＮ層のドナー不純物と空間的に離れて配置されてるため、高い電子移動度を実現できると共に、ソース抵抗成分を低減することが可能となる。また、このように構成された電界効果型トランジスタでは、ゲート電極と２次元電子ガス層との距離を数十ｎｍ程度に設計できるため、ゲート長を短くしても短チャネル効果を抑制することができるので、ＨＦＥＴの微細化を実現しながらも良好な飽和特性を得ることができる。

このように構成された従来のＨＥＦＴを製造する場合に、トランジスタ素子同士を分離する素子分離絶縁膜を形成する際には、選択酸化法と呼ばれる方法を用いることができる。選択酸化法は、III-Ｖ族窒化物半導体が積層されてなるデバイス構造体の上に、活性領域を覆うように酸化保護膜を選択的に形成し、酸化性の雰囲気で熱処理を行うことにより、デバイス構造体における酸化保護膜の間に露出した領域を酸化する。これにより、III-Ｖ族窒化物半導体の酸化物から素子分離絶縁膜が形成される。そして、酸化保護膜を除去した後、デバイス構造体の活性領域にゲート電極、ドレイン電極及びソース電極を形成することにより従来のＨＦＥＴが完成する。

従来のＨＦＥＴの製造方法において、酸化保護膜を構成する材料としてシリコンを用いる方法が知られている（例えば、非特許文献１参照）。

また、従来のＨＦＥＴの製造方法において、酸化保護膜を構成する材料にシリコンを用いて、温度が９００℃以上の酸化性雰囲気中で熱酸化を行うことにより、酸化保護膜からＧａＮ層へとシリコンを拡散させる方法が知られている（例えば、非特許文献２参照）。この方法を用いることにより、ＧａＮ層の不純物濃度を増大させてソース電極及びドレイン電極のコンタクト抵抗を低減することができる。
正戸（Ｈ．Ｍａｓａｔｏ）他、アイイーディーエム・テクニカル・ダイジェスト（ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ）、２０００年、第３７７ページ〜第３８０ページ シー・エフ・リン（Ｃ．Ｆ．Ｌｉｎ）他、アプライド・フィジックス・レターズ（Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ Ｌｅｔｔｅｒｓ）、２０００年、第７６巻、第１８７８ページ〜第１８８０ページ

しかしながら、前記従来のＨＦＥＴの製造方法において、温度が約９００℃の酸素雰囲気中にて選択酸化を行うと、素子分離に十分な厚さを有するように素子分離絶縁膜を形成するためには、４時間以上にわたって酸化処理を行う必要があり、半導体積層構造体の構成によっては１２時間以上の酸化処理が必要となる場合もある。つまり、素子分離膜形成工程においてシリコンを拡散することによりコンタクト抵抗を低減しようとすると、素子分離絶縁膜形成工程の作業効率が低下し、ＨＦＥＴの製造コストが増大してしまう。

また、酸化処理の時間を短縮する目的で酸素雰囲気の温度を上昇させると、酸化保護膜からのシリコンの拡散量が大きくなるため、デバイス構造体の表面から内部にまでシリコンが拡散してｎ型の半導体層に変換されてしまう。従って、III-Ｖ族窒化物半導体からなるデバイス構造体の電気的特性が損なわれて、ゲート電流のリークが増大することや２次元電子ガス層の電子移動度が低下する等といった問題が生じることとなる。

本発明は、前記従来の問題を解決し、III-Ｖ族窒化物半導体からなる半導体装置において、且つ短時間に素子分離絶縁膜を形成することと、素子分離絶縁膜の形成工程において電気特性を損なうことなくシリコンを拡散することとを両立できるようにすることを目的とする。

前記の目的を達成するため、本発明に係る半導体装置の製造方法は、窒化アルミニウムガリウムからなる第１の半導体層の上に、熱処理によってシリコンを拡散する保護膜を形成し、該保護膜をマスクとして第１の半導体層に対する熱処理を行うものとする。

具体的に、本発明に係る半導体装置の製造方法は、窒化アルミニウムガリウムからなる第１の半導体層の上に、シリコンを含み且つ開口部を有する保護膜を形成する工程と、第１の半導体層に対して、温度が９５０℃以上且つ１０５０℃以下の範囲に調整された酸化性雰囲気中において熱処理を行う工程とを備えている。

本発明に係る半導体装置の製造方法によると、保護膜から第１の半導体層よりも下側へのシリコンの拡散を防止できるため、熱処理によって素子分離絶縁膜を形成する場合に、半導体装置の電気的特性を損なうことなく且つ短時間に形成できる。さらに、熱処理の温度を９５０℃以上且つ１０５０℃以下とすることにより、第１の半導体層の表面に確実にシリコンを拡散できるので、半導体装置のコンタクト抵抗を低減することができる。

本発明の半導体装置の製造方法において、熱処理を行う工程は、第１の半導体層における保護膜の開口部の下側部分を酸化する工程と、保護膜から下側にシリコンを拡散する工程とを含むことが好ましい。

本発明の半導体装置の製造方法において、保護膜を形成する工程よりも前に、第１の半導体層の上に、窒化ガリウムを主成分とする第２の半導体層を形成する工程を含むことが好ましい。

このようにすると、熱処理によって保護膜から拡散されたシリコンは、第２の半導体層を通って第１の半導体層で停止する。従って、第２の半導体層をキャップ層として用いることにより、半導体装置の電気的特性を改善することが可能となる。

本発明の半導体装置の製造方法において、保護膜を形成する工程は、第１の半導体層の上にシリコンを含むシリコン供給層を形成する工程と、シリコン供給層の上に酸化保護層を形成する工程とを含むことが好ましい。

このようにすると、熱処理を行うことにより、シリコン供給層から第１の半導体層へとシリコンを選択的に拡散できると共に、酸化保護層をマスクとして素子分離用絶縁膜を選択的に形成できる。

本発明の半導体装置の製造方法は、シリコン供給層を形成する工程において、第１の半導体層の活性領域におけるゲート形成領域を除く部分の上にシリコン供給層を形成し、酸化保護層を形成する工程において、第１の半導体層の活性領域の上にシリコン供給層の上を含むように酸化保護層を形成することが好ましい。

このようにすると、活性領域において、ゲート形成領域を除く部分に選択的にシリコンを拡散できるので、ゲート電極のショットキー障壁を大きくすることができる。

本発明の半導体装置の製造方法において、酸化保護層は酸化シリコン又は窒化シリコンからなることが好ましい。

本発明の半導体装置の製造方法において、酸化保護層は、シリコン酸化膜と、シリコン膜又はシリコン窒化膜とが順次積層された積層膜であることが好ましい。

本発明の半導体装置の製造方法によると、第１の半導体層はシリコンに対する拡散防止膜として機能するため、酸化保護膜から拡散されるシリコンが第１の半導体層よりも下方へと拡散することがないので、温度が９００℃以上の酸化性雰囲気で熱処理を行って素子分離絶縁膜の形成工程にかかる時間を短縮しても、半導体装置の電気的特性が損なわれることがない。従って、素子分離絶縁膜を短時間に形成して製造プロセスの低コスト化できると共に、オーミック電極を低抵抗に形成して半導体装置の電気的特性を向上することができる。

本発明に係る半導体装置の製造方法に用いる選択酸化法について図面を参照しながら説明する。

図１（ａ）及び図１（ｂ）は、本発明に係る半導体装置の製造方法に用いる選択酸化法の一例を示す工程順の断面構成図である。

まず、図１（ａ）に示すように、有機金属気相成長法（ＭＯＶＰＥ法）又は分子線エピタキシ法（ＭＢＥ法）を用いて、膜厚が約３μｍのＧａＮ層１１と、膜厚が約２８ｎｍのＡｌＧａＮ層１２とを基板（図示せず）上に成長させ、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、ＡｌＧａＮ層１２の上に、シリコンからなる酸化保護膜１３を選択的に形成する。ここで、ＡｌＧａＮ層１２のＡｌＮ組成は約０．２５である。

次に、図１（ｂ）に示すように、酸化保護膜１３が形成された半導体積層構造体を酸素ガス等の酸化性雰囲気に投入し、該酸化性雰囲気の温度を約１０００℃に調節して約２時間にわたって熱処理を行う。これにより、酸化保護膜１３は酸化性雰囲気により表面側から酸化されてシリコン酸化膜１３Ａとなる。また、ＡｌＧａＮ層１２における酸化保護膜１３によって覆われていない領域においても、酸化性雰囲気により表面側から酸化を受けるため、III-Ｖ族窒化物半導体の酸化物からなる絶縁膜１４が形成される。また、ＡｌＧａＮ層１２における酸化保護膜１３によって覆われた領域は、酸化保護膜１３からシリコンが拡散されてシリコン含有ＡｌＧａＮ層１２Ａとなる。

ここで、熱処理の温度を約１０００℃とすることにより、熱処理の期間を２時間程度としても、絶縁膜１４の深さ方向の寸法を素子分離絶縁膜として用いるために十分な値を確保できる。

また、以上に説明した選択酸化法に伴うヘテロ接合の電気的特性の変化を評価するため、熱処理後にシリコン含有ＡｌＧａＮ層１２Ａよりも下側にシリコンが拡散しているか否かをＧａＮ層１１とシリコン含有ＡｌＧａＮ層１２Ａとからなるヘテロ接合構造のシート抵抗を測定した。シート抵抗を測定するために、図１（ｂ）に示す工程の後、弗酸と硝酸との混合液を用いてシリコン酸化膜１３Ａを除去し、シリコン含有ＡｌＧａＮ層１２Ａの上に２つのオーミック電極を互いに間隔をおいて形成する。そして、オーミック電極間のシート抵抗をＴＬＭ法により測定することができる。その結果、熱処理後のシート抵抗の値は約４００Ω／□であり、熱処理前の値からほとんど変化していないことが確認された。

ここで、熱処理によって酸化保護膜１３のシリコンがシリコン含有ＡｌＧａＮ層１２Ａを通ってＧａＮ層１１にまで到達しているのであれば、ＧａＮ層１１とシリコン含有ＡｌＧａＮ層１２Ａとのヘテロ接合の界面付近に形成される２次元電子ガス層は、拡散されたシリコンによりイオン化不純物散乱が生じるので、シート抵抗は著しく増大するはずである。従って、前述の熱処理によって、酸化保護膜１３のシリコンはＡｌＧａＮ層１２よりも下側にはほとんど拡散していないといってよい。

さらに、熱処理の時間を約６時間程度にまで延長しても、シート抵抗の値は、実験誤差の範囲を超える程には変化しないことが確認された。特に、ＡｌＧａＮ層１２の膜厚が約２８ｎｍと薄いことを考慮すると、酸化保護膜１３のシリコンは、ＡｌＧａＮ層１２におけるＧａＮ層１１との界面付近には拡散はほとんど生じないと考えられる。

一方、熱処理の後、ＡｌＧａＮ層１２のオーミック電極のコンタクト抵抗を測定した結果、熱処理を行う前のコンタクト抵抗と比べて、コンタクト抵抗の値が５分の１程度にまで低減されていることが確認された。従って、約１０００℃の熱処理により、酸化保護膜１３のシリコンがＡｌＧａＮ層１２の表面付近に拡散され、ＧａＮ層１１との界面付近にまでは拡散されていないことがわかる。

なお、熱処理の温度は約１０００℃に限られず、９５０℃以上で且つ１０５０℃以下の範囲であればよい。熱処理の温度が９５０℃よりも小さいと、シリコンの拡散量が低減するため、コンタクト抵抗を低減する効果を十分に得られない。また、１０５０℃よりも大きいと、酸化保護膜１３が溶融して、半導体積層構造体の表面構造や絶縁膜１４の形状が劣化してしまう。

図２（ａ）及び図２（ｂ）は、本発明に係る半導体装置の製造方法に用いる選択酸化法の他の例を示す工程順の断面構成図である。

図２（ａ）及び図２（ｂ）に示す選択酸化法では、ＡｌＧａＮ層１２の上に、ＧａＮからなるキャップ層２１が設けられている点が図１（ａ）及び図１（ｂ）の選択酸化法と異なっている。

まず、図２（ａ）に示すように、ＭＯＶＰＥ法又はＭＢＥ法を用いて、ＧａＮ層１１、ＡｌＧａＮ層１２及びＧａＮからなるキャップ層２１を基板（図示せず）上に成長させ、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、キャップ層２１の上に、シリコンからなる酸化保護膜１３を選択的に形成する。

次に、図２（ｂ）に示すように、酸化保護膜１３が形成された半導体積層構造体を酸素ガス等の酸化性雰囲気に投入し、該酸化性雰囲気の温度を約１０００℃に調節して約２時間にわたって熱処理を行う。これにより、酸化保護膜１３は酸化性雰囲気により表面側から酸化されてシリコン酸化膜１３Ａとなる。また、キャップ層２１における酸化保護膜１３によって覆われていない領域においても、酸化性雰囲気により表面側から酸化を受けるため、III-Ｖ族窒化物半導体の酸化物からなる絶縁膜１４が形成される。また、ＡｌＧａＮ層１２及びキャップ層２１における酸化保護膜１３によって覆われた領域は、酸化保護膜１３からシリコンが拡散されてシリコン含有ＡｌＧａＮ層１２Ａ及びシリコン含有キャップ層２１Ａとなる。

本発明に用いる熱酸化法によると、ＡｌＧａＮ層１２の上にＧａＮからなるキャップ層２１が設けられていても、熱処理によってキャップ層２１の深さ方向の全体にわたってシリコンが拡散されるが、ＡｌＧａＮ層１２の上部においてシリコンの拡散が停止するため、ＡｌＧａＮ層１２よりも下側における電気的特性には影響を与えない。

なお、キャップ層２１を構成する材料は、ＧａＮに限られず、ＧａＮを主成分とする他のIII-Ｖ族窒化物半導体であっても、ＡｌＧａＮ層１２によってシリコンの拡散を防止できる。

以上に説明したように、本発明の熱処理では、III-Ｖ族窒化物半導体からなる半導体積層構造体において、上部にＡｌＧａＮ層１２を設け、温度が９５０℃以上で且つ１０５０℃以下の範囲に調節された酸化性雰囲気において熱処理を行うことにより、素子分離用の絶縁膜１４を短時間に形成することができるのに加えて、ＡｌＧａＮ層１２の表面付近に酸化保護膜１３からシリコンを拡散して所望の電気的特性を実現できる。

（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。

図３（ａ）〜図３（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。

まず、図３（ａ）に示すように、サファイア又は炭化珪素（ＳｉＣ）からなる基板３１の上に、ＭＯＶＰＥ法又はＭＢＥ法を用いて、ＡｌＮ層３２、膜厚が約３μｍでアンドープのＧａＮ層３３、膜厚が約５ｎｍの第１のアンドープＡｌＧａＮ層３４、膜厚が約２０ｎｍのｎ型ＡｌＧａＮ層３５及び膜厚が約３ｎｍの第２のアンドープＡｌＧａＮ層３６を順次エピタキシャル成長させて、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、形成した半導体積層構造体の上に、活性領域を覆い且つ素子分離領域を開口するように、厚さ２００ｎｍのシリコンからなる酸化保護膜３８を選択的に形成する。ここで、ｎ型ＡｌＧａＮ層３５には、ｎ型不純物として濃度が約４×１０¹⁸ｃｍ^-3のシリコンが添加されている。また、第１のアンドープＡｌＧａＮ層３４、ｎ型ＡｌＧａＮ層３５及び第２のアンドープＡｌＧａＮ層３６（以下、ＡｌＧａＮからなるこれら３つの半導体層をＡｌＧａＮ層３７と称する）のＡｌＮ組成は約０．２５である。

なお、基板３１を構成する材料はサファイア又は炭化珪素に限定する必要はなく、他の材料からなる基板を用いてもよい。

次に、図３（ｂ）に示すように、酸化保護膜３８が形成された半導体積層構造体を温度が約１０００℃の酸化性雰囲気に投入し、１時間〜２時間程度にわたって熱処理を施す。これにより、酸化保護膜３８は、表面が酸化されてシリコン酸化膜３８Ａとなる。このとき、半導体積層構造体における酸化保護膜３８によって覆われていない領域が表面側から酸化されて、III-Ｖ族窒化物半導体の酸化物からなる素子分離絶縁膜３９が形成される。また、酸化保護膜３８に覆われた領域では、ＡｌＧａＮ層３７の表面に酸化保護膜３８からシリコンが拡散する。これにより、第１のアンドープＡｌＧａＮ層３６は、表面付近にシリコンが拡散されたシリコン含有ＡｌＧａＮ層３６Ａとなる。

ここで、温度が約１０００℃の熱処理を行うことにより、従来の９００℃の熱処理と比較すると４分の１から５分の１程度の時間で素子分離用に十分な厚さを有する素子分離絶縁膜３９を形成することができる。

次に、図３（ｃ）に示すように、熱処理により形成されたシリコン酸化膜３８Ａをフッ酸と硝酸との混合液を用いて除去した後、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）からなるゲート電極４０と、それぞれが、チタン（Ｔｉ）及びアルミニウム（Ａｌ）が順次積層された積層膜からなるソース電極４１及びドレイン電極４２とを形成する。ソース電極４１及びドレイン電極４２を形成する工程では、温度が５００℃以上で且つ９００℃以下の範囲に設定された水素雰囲気において熱処理を行い、オーミック電極として形成する。

なお、ソース電極４１及びドレイン電極４２を構成する材料はチタン及びアルミニウムからなる積層膜に限られず、半導体積層構造体の表面とオーミックに接触する金属材料であればよい。また、ゲート電極を構成する材料はニッケル又はパラジウムに限られず、半導体積層構造体の表面との間に十分なショットキー障壁が形成される材料であればよい。

以上のように形成された半導体装置は、ゲート長１μｍのＨＦＥＴとして形成した場合に、最大ドレイン電流が５００ｍＡ／ｍｍ〜９００ｍＡ／ｍｍ程度で、最大相互コンダクタンスの値が約２００ｍＳ／ｍｍとなり、良好な電気的特性を得られる。また、熱処理の温度を約１０００℃に調節した場合に、コンタクト抵抗の値は約５×１０^-6Ωｃｍ² であり、従来の９００℃での熱処理に比べて約５分の１程度となる。

また、ＧａＮ層３３とＡｌＧａＮ層３７とのヘテロ接合構造において、シート抵抗の値は約４００Ω／□であり、従来の９００℃での熱処理と同様の値となり、高温の熱処理による酸化保護膜３８からのシリコンの拡散は、ヘテロ構造の電気的特性にほとんど影響を与えない。

また、熱酸化の温度を９５０℃とした場合に、コンタクト抵抗の値は、従来の９００℃での熱処理と比べて、約２分の１程度にまで低減されていた。また、酸化保護膜３８を形成して熱酸化を行わない場合の半導体装置において、コンタクト抵抗は従来の９００℃の熱処理を行う場合とほぼ同一であった。

一方、ゲート電極４０のショットキー障壁の高さについては熱処理の温度の上昇と共に低下する傾向が見られ、温度が９００℃の場合にはショットキー障壁の高さが１ｅＶ、９５０℃の場合に０．９５ｅＶ、１０００℃の場合に０．８ｅＶという結果が得られた。これは酸化保護膜３８からのシリコンの拡散が顕著でないもののＡｌＧａＮ層３８の表面付近にはシリコンが導入されたことによるものと考えられる。

なお本実施の形態における、III-Ｖ族窒化物半導体からなる半導体積層構造体としてＧａＮ層３３とＡｌＧａＮ層３７とのヘテロ接合構造を形成しているが、ＡｌＧａＮからなる半導体層とＩｎＧａＮからなる半導体層とのヘテロ接合構造であってもよい。特にＧａＮ層上に、Ｉｎ組成が約５％程度で相対的に薄膜のＩｎＧａＮ層を形成しても、結晶性も良好でデバイス作製に問題無く使用できる。

また、第１の実施形態において、半導体積層構造体の最上層はＡｌＧａＮ層３７に限られない。図２（ａ）及び図２（ｂ）を用いて説明した場合と同様に、ＡｌＧａＮ層３７の上にＧａＮからなるキャップ層が設けられていてもよい。このようにすると、キャップ層を用いてソース抵抗を低減するなどの効果を得られる。この場合においても、ＡｌＧａＮ層３７の表面付近で酸化保護膜３８からのシリコンの拡散を抑制できるため、半導体装置の電気的特性を劣化させる程度にまでシリコンの拡散が進むことを防止できる。

（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。

図４（ａ）〜図４（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成図である。

まず、図４（ａ）に示すように、第１の実施形態と同様にして、基板３１の上にＡｌＮ層３２と、ＧａＮ層３３と、第１のアンドープＡｌＧａＮ層、ｎ型ＡｌＧａＮ層及び第２のアンドープＡｌＧａＮ層からなるＡｌＧａＮ層３７を順次積層して、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、形成した半導体積層構造体の上に、活性領域におけるゲート電極形成領域を除く部分を覆うように、厚さ１００ｎｍの第１のシリコン膜５１を選択的に形成する。次に、半導体積層構造体の上に、第１のシリコン膜５１の上を含むように全面にわたって、酸化シリコンからなるシリコン化合物膜５２を形成した後、活性領域の上側を覆い且つ素子分離領域の上側を開口するように膜厚が約２００ｎｍの第２のシリコン膜５３を選択的に形成する。

なお、シリコン化合物膜５２を構成する材料は酸化シリコンに限られず、熱処理によってシリコンが拡散しない材料であればよい。

次に、図４（ｂ）に示すように、第２のシリコン膜５３をマスクとして、フッ酸とフッ化アンモニウムとからなるバッファエッチング液を用いて、第２のシリコン膜５３の開口部に露出したシリコン化合物膜５２を選択的に除去する。

次に、図４（ｃ）に示すように、半導体積層構造体を温度が約１０００℃の酸化性雰囲気に投入し、１時間〜２時間程度にわたって熱処理を施す。これにより、第２のシリコン膜５３は、表面が酸化されてシリコン酸化膜５３Ａとなる。このとき、半導体積層構造体における第２のシリコン膜５３によって覆われていない領域が表面側から酸化されて、III-Ｖ族窒化物半導体の酸化物からなる素子分離絶縁膜５４が形成される。また、第２のシリコン膜５３によって覆われた領域では、第１のシリコン膜５１からシリコンが拡散して、ＡｌＧａＮ層３７の上部にシリコン含有ＡｌＧａＮ層３７ａが選択的に形成される。

次に、図４（ｄ）に示すように、熱処理によって形成されたシリコン酸化膜５３Ａ、シリコン化合物膜５２及び第１のシリコン膜５１をウエットエッチングによって順次除去する。その後、活性領域におけるシリコン含有ＡｌＧａＮ層３７ａが形成されていない領域にゲート電極５５を形成すると共に、シリコン含有ＡｌＧａＮ層３７が形成された領域にソース電極５６及びドレイン電極５７を形成する。

以上のように形成された半導体装置は、ゲート長１μｍのＨＦＥＴとして形成した場合に、最大ドレイン電流、最大相互コンダクタンス及びコンタクト抵抗の値は、第１の実施形態の半導体装置とほぼ同一であり、良好な電気的特性を得られる。

第２の実施形態の半導体装置の製造方法では、ゲート電極形成領域には熱処理によってシリコンが拡散されないため、コンタクト抵抗を低減しながらもショットキ障壁の高さを確保することができる。具体的に、第２の実施形態に係る半導体装置において、ショットキ障壁の高さは約１ｅＶであり、第１の実施形態と比べて約０．２ｅＶ分だけ向上されている。

このように、第２の実施形態によると、第１のシリコン層５１は、活性領域におけるゲート形成領域を除く部分に選択的にシリコンを拡散するシリコン供給層として機能し、シリコン化合物膜５２及び第２のシリコン膜５３は、活性領域の酸化を保護するための酸化保護膜として機能する。また、第２のシリコン膜５３は、シリコン化合物膜５２が酸化シリコンの堆積膜のみにより構成されている場合に、酸化性雰囲気を構成する酸素ガスがシリコン化合物膜５２を通って活性領域が酸化されるのを防止するための保護層として機能する。

なお、第２の実施形態の半導体装置の製造方法において、シリコン化合物膜５２と第２のシリコン膜５３とが順次積層された積層膜を酸化保護膜として用いているが、このような構成に限られないず、酸化シリコン又は窒化シリコンからなる単層膜を酸化保護膜として用いてもよい。また、第２のシリコン膜５３に代えて、例えば、膜厚が約１００ｎｍのシリコン窒化膜等、酸素ガスを通し難い半導体層を用いてもよい。

また、第２の実施形態においても、半導体積層構造体の最上層はＡｌＧａＮ層３７に限られず、ＡｌＧａＮ層３７の上にＧａＮからなるキャップ層が設けられていてもよい。このようにすると、キャップ層を用いてソース抵抗を低減するなどの効果を得られる。この場合においても、ＡｌＧａＮ層３７の表面付近で酸化保護膜からのシリコンの拡散を抑制できるため、半導体装置の電気的特性を劣化させる程度にまでシリコンの拡散が進むことを防止できる。

本発明に係る半導体装置の製造方法は、素子分離絶縁膜を短時間に形成することによる製造プロセスの低コスト化と、素子分離絶縁膜形成工程におけるシリコンの拡散による半導体装置の電気的特性を向上とを両立できるという格別の効果を有し、半導体素子同士の間を分離する素子分離絶縁膜を選択酸化法により形成する半導体装置の製造方法として有用である。

（ａ）及び（ｂ）は本発明の半導体装置の製造方法に用いる選択酸化法の一例を示す工程順の断面構成図である。 （ａ）及び（ｂ）は本発明に係る半導体装置の製造方法に用いる選択酸化法の他の例を示す工程順の断面構成図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面構成図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面構成図である。

符号の説明

１１ ＧａＮ層
１２ ＡｌＧａＮ層（第１の半導体層）
１２Ａ シリコン含有ＡｌＧａＮ層
１３ 酸化保護膜（保護膜）
１３Ａ シリコン酸化膜
１４ 絶縁膜
２１ キャップ層
２１Ａ シリコン含有キャップ層
３１ 基板
３２ ＡｌＮ層
３３ ＧａＮ層
３４ 第１のアンドープＡｌＧａＮ層
３５ ｎ型ＡｌＧａＮ層
３６ 第２のアンドープＡｌＧａＮ層
３６Ａ シリコン含有ＡｌＧａＮ層
３７ ＡｌＧａＮ層（第１の半導体層）
３８ 酸化保護膜（保護膜）
３８Ａ シリコン酸化膜
３９ 素子分離絶縁層
４０ ゲート電極
４１ ソース電極
４２ ドレイン電極
５１ 第１のシリコン膜（シリコン供給層）
５２ シリコン化合物膜
５３ 第２のシリコン膜
５４ 素子分離絶縁膜
５５ ゲート電極
５６ ソース電極
５７ ドレイン電極

Claims (5)

1. 窒化アルミニウムガリウムからなる第１の半導体層の上に、開口部を有し且つシリコンを含む保護膜を形成する工程と、
   前記第１の半導体層に対して、温度が９５０℃以上且つ１０５０℃以下の範囲に調整された酸化性雰囲気において熱処理を行う工程とを備え、
   前記熱処理を行う工程は、前記第１の半導体層における前記保護膜の前記開口部の下側部分を酸化する工程と、前記保護膜から前記第１の半導体層の表面にシリコンを拡散する工程とを含み、
   前記保護膜を形成する工程は、前記第１の半導体層の上にシリコンを含むシリコン供給層を形成する工程と、前記シリコン供給層の上に酸化保護層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
2. 前記保護膜を形成する工程よりも前に、前記第１の半導体層の上に、窒化ガリウムを主成分とする第２の半導体層を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記シリコン供給層を形成する工程において、前記第１の半導体層の活性領域におけるゲート形成領域を除く部分の上に前記シリコン供給層を形成し、
   前記酸化保護層を形成する工程において、前記第１の半導体層の活性領域の上に前記シリコン供給層の上を含むように前記酸化保護層を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記酸化保護層は酸化シリコン又は窒化シリコンからなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。
5. 前記酸化保護層は、シリコン酸化膜と、シリコン膜又はシリコン窒化膜とが順次積層された積層膜であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。

Images