JPH09330916A - 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 - Google Patents
窒化物系化合物半導体のエッチング方法および半導体装置の製造方法Info
- Publication number
- JPH09330916A JPH09330916A JP8170541A JP17054196A JPH09330916A JP H09330916 A JPH09330916 A JP H09330916A JP 8170541 A JP8170541 A JP 8170541A JP 17054196 A JP17054196 A JP 17054196A JP H09330916 A JPH09330916 A JP H09330916A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- nitride
- compound semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＧａＮなどの窒化物系化合物半導体を、損傷
を伴うことなく、しかも良好な制御性でエッチングする
ことができるエッチング方法およびこのエッチング方法
を用いた半導体装置の製造方法を提供する。 【解決手段】 Ｈ2 ガスおよびＮ2 ガスなどの不活性ガ
スのうちの少なくとも一方からなる第１のガスと、Ｃｌ
2 ガスなどのハロゲンガスおよびＨＣｌガスなどのうち
の少なくとも一方からなる第２のガスとの混合ガスから
なり、かつ、第２のガスの分圧が数Ｔｏｒｒ〜常圧であ
るエッチングガスを用い、４００℃以上の温度で、Ｇａ
Ｎ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化物系化合物半導
体を気相で熱化学的にエッチングする。この方法により
窒化物系化合物半導体を選択的にエッチングした後、こ
のエッチングにより除去された部分に化合物半導体層を
ＭＯＣＶＤ法により選択的に成長させて埋め込み、ＦＥ
Ｔや半導体レーザを製造する。
を伴うことなく、しかも良好な制御性でエッチングする
ことができるエッチング方法およびこのエッチング方法
を用いた半導体装置の製造方法を提供する。 【解決手段】 Ｈ2 ガスおよびＮ2 ガスなどの不活性ガ
スのうちの少なくとも一方からなる第１のガスと、Ｃｌ
2 ガスなどのハロゲンガスおよびＨＣｌガスなどのうち
の少なくとも一方からなる第２のガスとの混合ガスから
なり、かつ、第２のガスの分圧が数Ｔｏｒｒ〜常圧であ
るエッチングガスを用い、４００℃以上の温度で、Ｇａ
Ｎ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化物系化合物半導
体を気相で熱化学的にエッチングする。この方法により
窒化物系化合物半導体を選択的にエッチングした後、こ
のエッチングにより除去された部分に化合物半導体層を
ＭＯＣＶＤ法により選択的に成長させて埋め込み、ＦＥ
Ｔや半導体レーザを製造する。
Description
【０００１】
【発明の属する技術分野】この発明は、窒化物系化合物
半導体のエッチング方法および半導体装置の製造方法に
関し、特に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物
半導体を用いた半導体装置の製造に適用して好適なもの
である。
半導体のエッチング方法および半導体装置の製造方法に
関し、特に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物
半導体を用いた半導体装置の製造に適用して好適なもの
である。
【０００２】
【従来の技術】ＧａＮ系半導体は、発光素子のみなら
ず、電子走行素子の材料としても大きな可能性を持って
いる。すなわち、ＧａＮの飽和電子速度は約２．５×１
０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉＣに比べて大
きく、破壊電界は約５×１０6 Ｖ／ｃｍとダイヤモンド
に次ぐ大きさを持っている。このような理由により、Ｇ
ａＮ系半導体は、高周波、大電力用半導体素子の材料と
して大きな可能性を持つことが予想されてきた。
ず、電子走行素子の材料としても大きな可能性を持って
いる。すなわち、ＧａＮの飽和電子速度は約２．５×１
０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉＣに比べて大
きく、破壊電界は約５×１０6 Ｖ／ｃｍとダイヤモンド
に次ぐ大きさを持っている。このような理由により、Ｇ
ａＮ系半導体は、高周波、大電力用半導体素子の材料と
して大きな可能性を持つことが予想されてきた。
【０００３】しかしながら、ＧａＮ系半導体を用いて素
子を作る場合には、不純物拡散法および不純物のイオン
注入による導電層の形成という手法を適用することがで
きない点で、ＳｉやＧａＡｓなどを用いた従来の半導体
素子と大きく異なる。
子を作る場合には、不純物拡散法および不純物のイオン
注入による導電層の形成という手法を適用することがで
きない点で、ＳｉやＧａＡｓなどを用いた従来の半導体
素子と大きく異なる。
【０００４】すなわち、例えば、図２０に示す従来のＧ
ａＡｓ ＭＥＳＦＥＴにおいては、半絶縁性ＧａＡｓ基
板２０１上にアンドープＧａＡｓ層２０２を成長させた
後、このアンドープＧａＡｓ層２０２中にｎ型不純物を
選択的にイオン注入し、その後に活性化アニールを行う
という手法によりｎ型チャネル層２０３、ｎ+ 型のソー
ス領域２０４およびドレイン領域２０５を形成し、ｎ型
チャネル層２０３上にゲート電極２０５を形成するとと
もに、ソース領域２０４およびドレイン領域２０５上に
それぞれソース電極２０７およびドレイン電極２０８を
形成する。このＧａＡｓ ＭＥＳＦＥＴによれば、ソー
ス領域２０４およびドレイン領域２０５のキャリア濃度
を実用上十分に高くすることができることにより、ソー
ス電極２０７およびドレイン電極２０８をそれぞれソー
ス領域２０４およびドレイン領域２０５に低接触抵抗で
オーミック接触させることができる。
ａＡｓ ＭＥＳＦＥＴにおいては、半絶縁性ＧａＡｓ基
板２０１上にアンドープＧａＡｓ層２０２を成長させた
後、このアンドープＧａＡｓ層２０２中にｎ型不純物を
選択的にイオン注入し、その後に活性化アニールを行う
という手法によりｎ型チャネル層２０３、ｎ+ 型のソー
ス領域２０４およびドレイン領域２０５を形成し、ｎ型
チャネル層２０３上にゲート電極２０５を形成するとと
もに、ソース領域２０４およびドレイン領域２０５上に
それぞれソース電極２０７およびドレイン電極２０８を
形成する。このＧａＡｓ ＭＥＳＦＥＴによれば、ソー
ス領域２０４およびドレイン領域２０５のキャリア濃度
を実用上十分に高くすることができることにより、ソー
ス電極２０７およびドレイン電極２０８をそれぞれソー
ス領域２０４およびドレイン領域２０５に低接触抵抗で
オーミック接触させることができる。
【０００５】しかしながら、ＧａＮ系半導体を用いた場
合には、図２０に示すようなＧａＡｓ ＭＥＳＦＥＴと
同様な構造のＭＥＳＦＥＴを実現することは不可能であ
る。それは、ＧａＮ系半導体中にイオン注入された不純
物は熱的アニールによっては活性化されないため、キャ
リア濃度が実用上十分に高いソース領域およびドレイン
領域を形成することができず、したがってソース電極お
よびドレイン電極をそれぞれソース領域およびドレイン
領域に低接触抵抗でオーミック接触させることができな
いからである。
合には、図２０に示すようなＧａＡｓ ＭＥＳＦＥＴと
同様な構造のＭＥＳＦＥＴを実現することは不可能であ
る。それは、ＧａＮ系半導体中にイオン注入された不純
物は熱的アニールによっては活性化されないため、キャ
リア濃度が実用上十分に高いソース領域およびドレイン
領域を形成することができず、したがってソース電極お
よびドレイン電極をそれぞれソース領域およびドレイン
領域に低接触抵抗でオーミック接触させることができな
いからである。
【０００６】一方、ＧａＡｓ ＭＥＳＦＥＴとしては、
図２１に示すような、いわゆるリセスゲート構造を有す
るものもある。図２１において、図２０と同一または対
応する部分には同一の符号を付す。このＧａＡｓ ＭＥ
ＳＦＥＴにおいては、いわゆるリセスエッチングにより
ｎ型チャネル層２０３を浅くし、等価的にソース領域２
０４およびドレイン領域２０５を残している。
図２１に示すような、いわゆるリセスゲート構造を有す
るものもある。図２１において、図２０と同一または対
応する部分には同一の符号を付す。このＧａＡｓ ＭＥ
ＳＦＥＴにおいては、いわゆるリセスエッチングにより
ｎ型チャネル層２０３を浅くし、等価的にソース領域２
０４およびドレイン領域２０５を残している。
【０００７】しかしながら、ＧａＮ系半導体を用いる場
合には、図２１に示すようなＧａＡｓ ＭＥＳＦＥＴと
同様な構造のＭＥＳＦＥＴを実現することも不可能であ
る。それは、ＧａＮ系半導体に対しては、有効なウエッ
トエッチング液がまだ開発されておらず、また、反応性
イオンエッチング（ＲＩＥ）法のようなドライエッチン
グ法ではＧａＮ系半導体を物理的に削ることは可能であ
るが、エッチングの際に損傷を伴い、その損傷は熱的ア
ニールによっては取り除くことができないからである。
合には、図２１に示すようなＧａＡｓ ＭＥＳＦＥＴと
同様な構造のＭＥＳＦＥＴを実現することも不可能であ
る。それは、ＧａＮ系半導体に対しては、有効なウエッ
トエッチング液がまだ開発されておらず、また、反応性
イオンエッチング（ＲＩＥ）法のようなドライエッチン
グ法ではＧａＮ系半導体を物理的に削ることは可能であ
るが、エッチングの際に損傷を伴い、その損傷は熱的ア
ニールによっては取り除くことができないからである。
【０００８】
【発明が解決しようとする課題】以上のように、ＧａＮ
系半導体を用いて素子を作る場合には、高キャリア濃度
のソース領域およびドレイン領域の形成のための不純物
拡散やイオン注入あるいはＲＩＥ法によるリセスエッチ
ングという、ＧａＡｓ系半導体を用いた素子で通常用い
られる手法を用いることができない。このため、ＧａＮ
系半導体を用いた電子走行素子は、ソース電極およびド
レイン電極の接触抵抗が高く、ＧａＮ系半導体を用いた
素子本来の性能を発揮することができなかった。
系半導体を用いて素子を作る場合には、高キャリア濃度
のソース領域およびドレイン領域の形成のための不純物
拡散やイオン注入あるいはＲＩＥ法によるリセスエッチ
ングという、ＧａＡｓ系半導体を用いた素子で通常用い
られる手法を用いることができない。このため、ＧａＮ
系半導体を用いた電子走行素子は、ソース電極およびド
レイン電極の接触抵抗が高く、ＧａＮ系半導体を用いた
素子本来の性能を発揮することができなかった。
【０００９】一方、ＧａＮ系半導体を用いた半導体レー
ザについては、現在研究が活発に行われているが、いわ
ゆる埋め込みヘテロ構造（Buried Heterostructure, Ｂ
Ｈ）の半導体レーザの製造プロセスはまだ提案されてい
ない。それは、この埋め込みヘテロ構造の半導体レーザ
の製造においては、基板上に半導体層を複数層成長させ
た後、これらの半導体層をストライプ形状にエッチング
し、それにより除去された部分に半導体層を再成長させ
て埋める必要があるが、このエッチングにＲＩＥ法のよ
うなドライエッチング法を用いた場合には、半導体層に
大きな損傷が発生し、この損傷はその後の埋め込み用半
導体層の再成長時の温度では回復せず、レーザ特性が損
なわれてしまうからである。
ザについては、現在研究が活発に行われているが、いわ
ゆる埋め込みヘテロ構造（Buried Heterostructure, Ｂ
Ｈ）の半導体レーザの製造プロセスはまだ提案されてい
ない。それは、この埋め込みヘテロ構造の半導体レーザ
の製造においては、基板上に半導体層を複数層成長させ
た後、これらの半導体層をストライプ形状にエッチング
し、それにより除去された部分に半導体層を再成長させ
て埋める必要があるが、このエッチングにＲＩＥ法のよ
うなドライエッチング法を用いた場合には、半導体層に
大きな損傷が発生し、この損傷はその後の埋め込み用半
導体層の再成長時の温度では回復せず、レーザ特性が損
なわれてしまうからである。
【００１０】したがって、この発明の目的は、ＧａＮな
どの窒化物系化合物半導体を、損傷を伴うことなく、し
かも良好な制御性でエッチングすることができる窒化物
系化合物半導体のエッチング方法およびこのエッチング
方法を用いた半導体装置の製造方法を提供することにあ
る。
どの窒化物系化合物半導体を、損傷を伴うことなく、し
かも良好な制御性でエッチングすることができる窒化物
系化合物半導体のエッチング方法およびこのエッチング
方法を用いた半導体装置の製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明による窒化物系化合物半導体
のエッチング方法は、水素ガスおよび不活性ガスのうち
の少なくとも一方からなる第１のガスとハロゲンガスお
よびハロゲン化合物ガスのうちの少なくとも一方からな
る第２のガスとの混合ガスからなり、かつ、第２のガス
の分圧が数Ｔｏｒｒ〜常圧であるエッチングガスを用い
て４００℃以上の温度で窒化物系化合物半導体をエッチ
ングするようにしたことを特徴とするものである。
に、この発明の第１の発明による窒化物系化合物半導体
のエッチング方法は、水素ガスおよび不活性ガスのうち
の少なくとも一方からなる第１のガスとハロゲンガスお
よびハロゲン化合物ガスのうちの少なくとも一方からな
る第２のガスとの混合ガスからなり、かつ、第２のガス
の分圧が数Ｔｏｒｒ〜常圧であるエッチングガスを用い
て４００℃以上の温度で窒化物系化合物半導体をエッチ
ングするようにしたことを特徴とするものである。
【００１２】この発明の第１の発明においては、典型的
には、エッチングすべき部分以外の部分の窒化物系化合
物半導体の表面を絶縁膜で覆い、絶縁膜をマスクとして
窒化物系化合物半導体をエッチングする。
には、エッチングすべき部分以外の部分の窒化物系化合
物半導体の表面を絶縁膜で覆い、絶縁膜をマスクとして
窒化物系化合物半導体をエッチングする。
【００１３】この発明の第２の発明は、窒化物系化合物
半導体を用いた半導体装置の製造方法において、エッチ
ングすべき部分以外の部分の窒化物系化合物半導体の表
面を絶縁膜で覆い、絶縁膜をマスクとして、水素ガスお
よび不活性ガスのうちの少なくとも一方からなる第１の
ガスとハロゲンガスおよびハロゲン化合物ガスのうちの
少なくとも一方からなる第２のガスとの混合ガスからな
り、かつ、第２のガスの分圧が数Ｔｏｒｒ〜常圧である
エッチングガスを用いて４００℃以上の温度で窒化物系
化合物半導体を選択的にエッチングする工程と、絶縁膜
をマスクとして、窒化物系化合物半導体の選択的にエッ
チングされた部分に化合物半導体を選択的に成長させて
埋め込む工程とを有することを特徴とするものである。
半導体を用いた半導体装置の製造方法において、エッチ
ングすべき部分以外の部分の窒化物系化合物半導体の表
面を絶縁膜で覆い、絶縁膜をマスクとして、水素ガスお
よび不活性ガスのうちの少なくとも一方からなる第１の
ガスとハロゲンガスおよびハロゲン化合物ガスのうちの
少なくとも一方からなる第２のガスとの混合ガスからな
り、かつ、第２のガスの分圧が数Ｔｏｒｒ〜常圧である
エッチングガスを用いて４００℃以上の温度で窒化物系
化合物半導体を選択的にエッチングする工程と、絶縁膜
をマスクとして、窒化物系化合物半導体の選択的にエッ
チングされた部分に化合物半導体を選択的に成長させて
埋め込む工程とを有することを特徴とするものである。
【００１４】この発明において、第２のガスとして用い
られるハロゲンガスまたはハロゲン化合物ガスは、エッ
チング温度でハロゲンを分離するものであれば、基本的
にはどのようなものであってもよい。具体的には、ハロ
ゲンガスは、塩素（Ｃｌ2 ）ガス、臭素（Ｂｒ3 ）ガ
ス、フッ素（Ｆ3 ）ガスなどである。また、ハロゲン化
合物ガスは、ハロゲンと水素との化合物のガス（ハイド
ライドガスの一種）や、ハロゲンと炭素との化合物のガ
スなどである。前者のハロゲンと水素との化合物のガス
は具体的には例えば塩化水素（ＨＣｌ）ガスなどであ
り、ハロゲンと炭素との化合物のガスは具体的には例え
ばＣＣｌ3 Ｆ3 などである。
られるハロゲンガスまたはハロゲン化合物ガスは、エッ
チング温度でハロゲンを分離するものであれば、基本的
にはどのようなものであってもよい。具体的には、ハロ
ゲンガスは、塩素（Ｃｌ2 ）ガス、臭素（Ｂｒ3 ）ガ
ス、フッ素（Ｆ3 ）ガスなどである。また、ハロゲン化
合物ガスは、ハロゲンと水素との化合物のガス（ハイド
ライドガスの一種）や、ハロゲンと炭素との化合物のガ
スなどである。前者のハロゲンと水素との化合物のガス
は具体的には例えば塩化水素（ＨＣｌ）ガスなどであ
り、ハロゲンと炭素との化合物のガスは具体的には例え
ばＣＣｌ3 Ｆ3 などである。
【００１５】この発明において、第１のガスと第２のガ
スとの組み合わせは基本的には任意に選ぶことが可能で
あるが、例えば、第１のガスは窒素ガスであり、第２の
ガスは塩化水素ガスである。また、他の例では、第１の
ガスは窒素ガスであり、第２のガスは塩素ガスである。
さらに他の例では、第１のガスは水素ガスであり、第２
のガスは塩素ガスである。
スとの組み合わせは基本的には任意に選ぶことが可能で
あるが、例えば、第１のガスは窒素ガスであり、第２の
ガスは塩化水素ガスである。また、他の例では、第１の
ガスは窒素ガスであり、第２のガスは塩素ガスである。
さらに他の例では、第１のガスは水素ガスであり、第２
のガスは塩素ガスである。
【００１６】この発明において、典型的には、窒化物系
化合物半導体はＡｌ、ＧａおよびＩｎからなる群より選
ばれた少なくとも一種のＩＩＩ族元素とＮとからなる窒
化物系ＩＩＩ−Ｖ族化合物半導体である。この窒化物系
ＩＩＩ−Ｖ族化合物半導体の具体例をいくつか挙げる
と、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどである。
化合物半導体はＡｌ、ＧａおよびＩｎからなる群より選
ばれた少なくとも一種のＩＩＩ族元素とＮとからなる窒
化物系ＩＩＩ−Ｖ族化合物半導体である。この窒化物系
ＩＩＩ−Ｖ族化合物半導体の具体例をいくつか挙げる
と、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどである。
【００１７】この発明において、エッチングは、必要な
エッチング速度が得られ、かつ、被エッチング物である
窒化物系化合物半導体の結晶の破壊あるいは結晶性の劣
化が起きない範囲の温度で行う。特に、被エッチング物
が窒化物系ＩＩＩ−Ｖ族化合物半導体である場合には、
エッチングは、典型的には、４００℃以上８００℃以下
の温度で行い、好適には、５００℃以上７００℃以下の
温度で行う。
エッチング速度が得られ、かつ、被エッチング物である
窒化物系化合物半導体の結晶の破壊あるいは結晶性の劣
化が起きない範囲の温度で行う。特に、被エッチング物
が窒化物系ＩＩＩ−Ｖ族化合物半導体である場合には、
エッチングは、典型的には、４００℃以上８００℃以下
の温度で行い、好適には、５００℃以上７００℃以下の
温度で行う。
【００１８】この発明において、選択エッチングおよび
選択成長のマスクとして用いられる絶縁膜は、例えば、
酸化シリコン膜または窒化シリコン膜である。
選択成長のマスクとして用いられる絶縁膜は、例えば、
酸化シリコン膜または窒化シリコン膜である。
【００１９】この発明において、窒化物系化合物半導体
の選択的にエッチングされた部分に埋め込まれる化合物
半導体は、例えば、窒化物系化合物半導体が窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体である場合、ヒ素系ＩＩＩ−Ｖ
族化合物半導体またはリン系ＩＩＩ−Ｖ族化合物半導体
である。また、この化合物半導体の成長には、典型的に
は、有機金属化学気相成長（ＭＯＣＶＤ）法が用いられ
る。
の選択的にエッチングされた部分に埋め込まれる化合物
半導体は、例えば、窒化物系化合物半導体が窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体である場合、ヒ素系ＩＩＩ−Ｖ
族化合物半導体またはリン系ＩＩＩ−Ｖ族化合物半導体
である。また、この化合物半導体の成長には、典型的に
は、有機金属化学気相成長（ＭＯＣＶＤ）法が用いられ
る。
【００２０】上述のように構成されたこの発明による窒
化物系化合物半導体のエッチング方法においては、気相
で熱化学的にエッチングが行われるので、エッチングに
よる窒化物系化合物半導体の損傷が生じない。また、エ
ッチング速度は主に温度で制御されるので、エッチング
の制御性が良好である。
化物系化合物半導体のエッチング方法においては、気相
で熱化学的にエッチングが行われるので、エッチングに
よる窒化物系化合物半導体の損傷が生じない。また、エ
ッチング速度は主に温度で制御されるので、エッチング
の制御性が良好である。
【００２１】上述のように構成されたこの発明による半
導体装置の製造方法によれば、窒化物系化合物半導体の
エッチングが気相で行われるので、このエッチングを気
相成長装置の反応炉内で行うことができる。そして、こ
の気相成長装置の反応炉内で窒化物系化合物半導体の選
択エッチングを行った後、引き続いて、この反応炉内
で、選択エッチングされた部分の清浄な表面に化合物半
導体を選択的に成長させて埋め込むことができる。ま
た、選択エッチングのマスクに用いられる絶縁膜をその
まま選択成長のマスクとして用いているので、選択エッ
チングにより除去された部分に化合物半導体を自己整合
的に埋め込むことができる。
導体装置の製造方法によれば、窒化物系化合物半導体の
エッチングが気相で行われるので、このエッチングを気
相成長装置の反応炉内で行うことができる。そして、こ
の気相成長装置の反応炉内で窒化物系化合物半導体の選
択エッチングを行った後、引き続いて、この反応炉内
で、選択エッチングされた部分の清浄な表面に化合物半
導体を選択的に成長させて埋め込むことができる。ま
た、選択エッチングのマスクに用いられる絶縁膜をその
まま選択成長のマスクとして用いているので、選択エッ
チングにより除去された部分に化合物半導体を自己整合
的に埋め込むことができる。
【００２２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２３】以下の実施形態においては、ｃ面サファイ
ア基板上にＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化
物系ＩＩＩ−Ｖ族化合物半導体からなる層を積層した構
造を用いるが、まず、これらの窒化物系ＩＩＩ−Ｖ族化
合物半導体を有機金属化学気相成長（ＭＯＣＶＤ）法に
より成長させる一般的な方法について説明する。
ア基板上にＧａＮ、ＡｌＧａＮ、ＧａＩｎＮなどの窒化
物系ＩＩＩ−Ｖ族化合物半導体からなる層を積層した構
造を用いるが、まず、これらの窒化物系ＩＩＩ−Ｖ族化
合物半導体を有機金属化学気相成長（ＭＯＣＶＤ）法に
より成長させる一般的な方法について説明する。
【００２４】この窒化物系ＩＩＩ−Ｖ族化合物半導体の
成長の際の原料ガスとしては、Ｇａ原料としてトリメチ
ルガリウム（ＴＭＧ）、Ａｌ原料としてトリメチルアル
ミニウム（ＴＭＡ）、Ｉｎ原料としてトリメチルインジ
ウム（ＴＭＩｎ）、Ｎ原料としてアンモニア（Ｎ
Ｈ3 ）、ｎ型不純物のドーパントガスとしてシラン（Ｓ
ｉＨ4 ）を用いる。そして、よく知られているように、
まず、ｃ面サファイア基板上に低温でＡｌＮまたはＧａ
Ｎからなるバッファ層を成長させた後、ＮＨ3 ガスを流
しながら成長温度を１０００℃前後に上昇させ、バッフ
ァ層上にＧａＮ、ＡｌＧａＮなどを成長させる。ここ
で、ＧａＩｎＮなどのＩｎを含む窒化物系ＩＩＩ−Ｖ族
化合物半導体を成長させる場合には、成長温度を７００
〜８００℃に下げ、雰囲気ガスは窒素（Ｎ2 ）とするこ
とも、よく知られている。
成長の際の原料ガスとしては、Ｇａ原料としてトリメチ
ルガリウム（ＴＭＧ）、Ａｌ原料としてトリメチルアル
ミニウム（ＴＭＡ）、Ｉｎ原料としてトリメチルインジ
ウム（ＴＭＩｎ）、Ｎ原料としてアンモニア（Ｎ
Ｈ3 ）、ｎ型不純物のドーパントガスとしてシラン（Ｓ
ｉＨ4 ）を用いる。そして、よく知られているように、
まず、ｃ面サファイア基板上に低温でＡｌＮまたはＧａ
Ｎからなるバッファ層を成長させた後、ＮＨ3 ガスを流
しながら成長温度を１０００℃前後に上昇させ、バッフ
ァ層上にＧａＮ、ＡｌＧａＮなどを成長させる。ここ
で、ＧａＩｎＮなどのＩｎを含む窒化物系ＩＩＩ−Ｖ族
化合物半導体を成長させる場合には、成長温度を７００
〜８００℃に下げ、雰囲気ガスは窒素（Ｎ2 ）とするこ
とも、よく知られている。
【００２５】次に、ＧａＮのエッチング速度の温度依存
性の測定結果について説明する。この温度依存性の測定
のための試料は、次のようにして作製する。まず、ｃ面
サファイア基板上にＡｌＮまたはＧａＮからなる低温成
長によるバッファ層を成長させた後、このバッファ層上
に厚さ３μｍのＧａＮ層を成長させる。次に、このＧａ
Ｎ層上にストライプ形状を有するＳｉＯ2 膜からなるマ
スクを形成する。次に、このｃ面サファイア基板をＭＯ
ＣＶＤ装置の反応炉に導入する。次に、常圧のＮ2 ガス
雰囲気中において７００℃まで基板温度を上昇させた
後、反応炉内にＨＣｌガスを分圧で０．０１気圧まで導
入する。そして、その状態で２０分間保った後、Ｎ2 ガ
ス雰囲気中において基板温度を下げた。
性の測定結果について説明する。この温度依存性の測定
のための試料は、次のようにして作製する。まず、ｃ面
サファイア基板上にＡｌＮまたはＧａＮからなる低温成
長によるバッファ層を成長させた後、このバッファ層上
に厚さ３μｍのＧａＮ層を成長させる。次に、このＧａ
Ｎ層上にストライプ形状を有するＳｉＯ2 膜からなるマ
スクを形成する。次に、このｃ面サファイア基板をＭＯ
ＣＶＤ装置の反応炉に導入する。次に、常圧のＮ2 ガス
雰囲気中において７００℃まで基板温度を上昇させた
後、反応炉内にＨＣｌガスを分圧で０．０１気圧まで導
入する。そして、その状態で２０分間保った後、Ｎ2 ガ
ス雰囲気中において基板温度を下げた。
【００２６】以上のような処理を施したＧａＮ層の表面
の段差の高さを測定したところ、約１μｍであった。す
なわち、ＧａＮ層が約１μｍエッチングされた。
の段差の高さを測定したところ、約１μｍであった。す
なわち、ＧａＮ層が約１μｍエッチングされた。
【００２７】次に、ＨＣｌガスの代わりにＣｌ2 ガスを
用いて同様なエッチングを行ったところ、エッチング量
に顕著な差異は見られなかったものの、エッチング面の
モフォロジーはやや悪化した。
用いて同様なエッチングを行ったところ、エッチング量
に顕著な差異は見られなかったものの、エッチング面の
モフォロジーはやや悪化した。
【００２８】次に、Ｎ2 ガス雰囲気中にＨＣｌガスを導
入したエッチングガスを用いて、種々の温度でＧａＮ層
のエッチングを行い、エッチング速度を測定した。その
結果を図１に示す。図１に示すように、エッチング速度
はアレニウス型の依存性を示し、これよりこのエッチン
グにおいては表面反応が支配的であることがわかる。ま
た、このエッチング速度の測定結果によると、エッチン
グ温度が４００℃のときには、エッチング速度は１ｎｍ
／分となり、エッチング速度は実質的に０であるが、エ
ッチング温度が高くなるにつれてエッチング速度が増大
することがわかる。
入したエッチングガスを用いて、種々の温度でＧａＮ層
のエッチングを行い、エッチング速度を測定した。その
結果を図１に示す。図１に示すように、エッチング速度
はアレニウス型の依存性を示し、これよりこのエッチン
グにおいては表面反応が支配的であることがわかる。ま
た、このエッチング速度の測定結果によると、エッチン
グ温度が４００℃のときには、エッチング速度は１ｎｍ
／分となり、エッチング速度は実質的に０であるが、エ
ッチング温度が高くなるにつれてエッチング速度が増大
することがわかる。
【００２９】ここで、ＨＣｌガスを用いた場合のエッチ
ング反応は、 ３ＧａＮ＋３ＨＣｌ→３ＧａＣｌ＋ＮＨ3 ＋Ｎ2 となり、Ｃｌ2 ガスを用いた場合のエッチング反応は、 ２ＧａＮ＋Ｃｌ2 →２ＧａＣｌ＋Ｎ2 と考えられる。これらのエッチングはいずれも熱化学的
に行われる。
ング反応は、 ３ＧａＮ＋３ＨＣｌ→３ＧａＣｌ＋ＮＨ3 ＋Ｎ2 となり、Ｃｌ2 ガスを用いた場合のエッチング反応は、 ２ＧａＮ＋Ｃｌ2 →２ＧａＣｌ＋Ｎ2 と考えられる。これらのエッチングはいずれも熱化学的
に行われる。
【００３０】次に、常圧のＨ2 ガス中にＣｌ2 ガスを
０．０１気圧導入し、７００℃、２０分の条件でＧａＮ
層のエッチングを行った。このとき、エッチング量は１
μｍ程度であり、かつ、表面の荒れは観察されなかっ
た。このエッチング反応は、 ＧａＮ＋Ｃｌ2 ＋２Ｈ2 →ＧａＣｌ＋ＮＨ4 Ｃｌ と考えられる。このエッチング反応においては、水素が
反応を促進していると考えられる。
０．０１気圧導入し、７００℃、２０分の条件でＧａＮ
層のエッチングを行った。このとき、エッチング量は１
μｍ程度であり、かつ、表面の荒れは観察されなかっ
た。このエッチング反応は、 ＧａＮ＋Ｃｌ2 ＋２Ｈ2 →ＧａＣｌ＋ＮＨ4 Ｃｌ と考えられる。このエッチング反応においては、水素が
反応を促進していると考えられる。
【００３１】次に、この発明の第１の実施形態によるＧ
ａＮ ＭＥＳＦＥＴの製造方法について説明する。
ａＮ ＭＥＳＦＥＴの製造方法について説明する。
【００３２】この第１の実施形態においては、まず、図
２に示すように、ｃ面サファイア基板１上にＡｌＮまた
はＧａＮからなるバッファ層（図示せず）を介してアン
ドープＧａＮ層２およびｎ型ＧａＮチャネル層３をＭＯ
ＣＶＤ法により順次成長させる。アンドープＧａＮ層２
の厚さは例えば２μｍである。また、ｎ型ＧａＮチャネ
ル層３のキャリア濃度は例えば４×１０17ｃｍ-3、厚さ
は例えば１６０ｎｍである。
２に示すように、ｃ面サファイア基板１上にＡｌＮまた
はＧａＮからなるバッファ層（図示せず）を介してアン
ドープＧａＮ層２およびｎ型ＧａＮチャネル層３をＭＯ
ＣＶＤ法により順次成長させる。アンドープＧａＮ層２
の厚さは例えば２μｍである。また、ｎ型ＧａＮチャネ
ル層３のキャリア濃度は例えば４×１０17ｃｍ-3、厚さ
は例えば１６０ｎｍである。
【００３３】次に、例えばＣＶＤ法によりｎ型ＧａＮチ
ャネル層３の全面に例えば厚さが１００ｎｍのＳｉＯ2
膜を形成した後、このＳｉＯ2 膜をリソグラフィーおよ
びエッチングによりストライプ形状にパターニングして
ＳｉＯ2 マスク４を形成する。このＳｉＯ2 マスク４の
幅は例えば３μｍ、長さは例えば３００μｍである。な
お、ＳｉＯ2 膜をＣＶＤ法により形成する際の反応ガス
としては例えばＳｉ2Ｈ6 を用い、このＳｉＯ2 膜のエ
ッチングには例えばフッ酸系エッチング液を用いたウエ
ットエッチングまたはフッ素系エッチングガスを用いた
ＲＩＥを用いる。
ャネル層３の全面に例えば厚さが１００ｎｍのＳｉＯ2
膜を形成した後、このＳｉＯ2 膜をリソグラフィーおよ
びエッチングによりストライプ形状にパターニングして
ＳｉＯ2 マスク４を形成する。このＳｉＯ2 マスク４の
幅は例えば３μｍ、長さは例えば３００μｍである。な
お、ＳｉＯ2 膜をＣＶＤ法により形成する際の反応ガス
としては例えばＳｉ2Ｈ6 を用い、このＳｉＯ2 膜のエ
ッチングには例えばフッ酸系エッチング液を用いたウエ
ットエッチングまたはフッ素系エッチングガスを用いた
ＲＩＥを用いる。
【００３４】次に、ＭＯＣＶＤ装置の反応炉内におい
て、ＳｉＯ2 マスク４をエッチングマスクとして、ｎ型
ＧａＮチャネル層３を例えば７００℃で例えば２００ｎ
ｍだけ選択的に気相エッチングする。この気相エッチン
グにおいては、例えばＨＣｌガスを１％混合したＮ2 ガ
スをエッチングガスとして用いる。この気相エッチング
により、図３に示すように、ｎ型ＧａＮチャネル層３お
よびアンドープＧａＮ層２の上層部がストライプ形状に
パターニングされる。この気相エッチングにおいては、
熱化学的にエッチングが行われ、エッチング速度は温度
で良好に制御されるため、エッチングの制御性は良好で
ある。また、ＲＩＥ法を用いてエッチングを行う場合と
異なり、エッチング面に損傷が生じたり、エッチング残
渣が生じたりすることがない。
て、ＳｉＯ2 マスク４をエッチングマスクとして、ｎ型
ＧａＮチャネル層３を例えば７００℃で例えば２００ｎ
ｍだけ選択的に気相エッチングする。この気相エッチン
グにおいては、例えばＨＣｌガスを１％混合したＮ2 ガ
スをエッチングガスとして用いる。この気相エッチング
により、図３に示すように、ｎ型ＧａＮチャネル層３お
よびアンドープＧａＮ層２の上層部がストライプ形状に
パターニングされる。この気相エッチングにおいては、
熱化学的にエッチングが行われ、エッチング速度は温度
で良好に制御されるため、エッチングの制御性は良好で
ある。また、ＲＩＥ法を用いてエッチングを行う場合と
異なり、エッチング面に損傷が生じたり、エッチング残
渣が生じたりすることがない。
【００３５】次に、一旦基板温度を下げ、反応炉内のＨ
Ｃｌガスを十分にパージした後、反応炉内にＨ2 ガスと
ＮＨ3 ガスとを導入しながら、９５０℃まで基板温度を
上昇させる。次に、反応炉内にＧａ原料としてＴＭＧを
例えば約１０μｍｏｌ／分の流量で供給し、ＳｉＯ2 マ
スク４を成長マスクとして、図４に示すように、ＭＯＣ
ＶＤ法によりｎ+ 型ＧａＮ層５を選択的に成長させ、上
述の気相エッチングにより除去された部分を埋める。こ
のｎ+ 型ＧａＮ層５のキャリア濃度は例えば５×１０18
ｃｍ-3、厚さは例えば０．３μｍである。ここで、ｎ型
ＧａＮチャネル層３の一方の側（例えば、図４中左側）
のｎ+ 型ＧａＮ層５がソース領域を構成し、他方の側
（例えば、図４中右側）のｎ+ 型ＧａＮ層５がドレイン
領域を構成する。この場合、同一の反応炉内において、
上述の気相エッチングにより形成された清浄な表面にｎ
+ 型ＧａＮ層５を成長させているので、良質のｎ+ 型Ｇ
ａＮ層５を成長させることができる。また、ｎ型ＧａＮ
チャネル層３のエッチングに用いたＳｉＯ2 マスク４を
そのままｎ+ 型ＧａＮ層５の成長マスクに用いているの
で、ｎ型ＧａＮチャネル層３に対してｎ+ 型ＧａＮ層５
を自己整合的に成長させることができる。
Ｃｌガスを十分にパージした後、反応炉内にＨ2 ガスと
ＮＨ3 ガスとを導入しながら、９５０℃まで基板温度を
上昇させる。次に、反応炉内にＧａ原料としてＴＭＧを
例えば約１０μｍｏｌ／分の流量で供給し、ＳｉＯ2 マ
スク４を成長マスクとして、図４に示すように、ＭＯＣ
ＶＤ法によりｎ+ 型ＧａＮ層５を選択的に成長させ、上
述の気相エッチングにより除去された部分を埋める。こ
のｎ+ 型ＧａＮ層５のキャリア濃度は例えば５×１０18
ｃｍ-3、厚さは例えば０．３μｍである。ここで、ｎ型
ＧａＮチャネル層３の一方の側（例えば、図４中左側）
のｎ+ 型ＧａＮ層５がソース領域を構成し、他方の側
（例えば、図４中右側）のｎ+ 型ＧａＮ層５がドレイン
領域を構成する。この場合、同一の反応炉内において、
上述の気相エッチングにより形成された清浄な表面にｎ
+ 型ＧａＮ層５を成長させているので、良質のｎ+ 型Ｇ
ａＮ層５を成長させることができる。また、ｎ型ＧａＮ
チャネル層３のエッチングに用いたＳｉＯ2 マスク４を
そのままｎ+ 型ＧａＮ層５の成長マスクに用いているの
で、ｎ型ＧａＮチャネル層３に対してｎ+ 型ＧａＮ層５
を自己整合的に成長させることができる。
【００３６】次に、ｃ面サファイア基板１を反応炉外に
取り出した後、図５に示すように、例えばレジストパタ
ーン（図示せず）をマスクとして、ｎ+ 型ＧａＮ層５の
所定部分にアンドープＧａＮ層２に達するエネルギーで
例えばＨｅを選択的にイオン注入することにより素子分
離領域６を形成する。この後、このイオン注入のマスク
に用いたレジストパターンを除去する。
取り出した後、図５に示すように、例えばレジストパタ
ーン（図示せず）をマスクとして、ｎ+ 型ＧａＮ層５の
所定部分にアンドープＧａＮ層２に達するエネルギーで
例えばＨｅを選択的にイオン注入することにより素子分
離領域６を形成する。この後、このイオン注入のマスク
に用いたレジストパターンを除去する。
【００３７】次に、リソグラフィーによりソース電極お
よびドレイン電極形成用の所定形状のレジストパターン
（図示せず）を形成した後、例えば真空蒸着法により全
面に例えばＴｉ／Ａｌ膜を形成する。次に、レジストパ
ターンをその上に形成されたＴｉ／Ａｌ膜とともに除去
する（リフトオフ）。これによって、ｎ型ＧａＮチャネ
ル層３の一方の側のｎ+ 型ＧａＮ層５および他方の側の
ｎ+ 型ＧａＮ層５上にそれぞれソース電極７およびドレ
イン電極８が形成される。この後、ソース電極７および
ドレイン電極８の接触抵抗を低くするために、例えば８
００℃、３０秒の条件で熱処理（フラッシュアニール）
を行う。
よびドレイン電極形成用の所定形状のレジストパターン
（図示せず）を形成した後、例えば真空蒸着法により全
面に例えばＴｉ／Ａｌ膜を形成する。次に、レジストパ
ターンをその上に形成されたＴｉ／Ａｌ膜とともに除去
する（リフトオフ）。これによって、ｎ型ＧａＮチャネ
ル層３の一方の側のｎ+ 型ＧａＮ層５および他方の側の
ｎ+ 型ＧａＮ層５上にそれぞれソース電極７およびドレ
イン電極８が形成される。この後、ソース電極７および
ドレイン電極８の接触抵抗を低くするために、例えば８
００℃、３０秒の条件で熱処理（フラッシュアニール）
を行う。
【００３８】次に、リソグラフィーおよびエッチングに
よりｎ型ＧａＮチャネル層３上のＳｉＯ2 マスク４の所
定部分に開口４ａを形成する。なお、このＳｉＯ2 マス
ク４のエッチングには、例えば、フッ酸系エッチング液
を用いたウエットエッチングまたはフッ素系エッチング
ガスを用いたＲＩＥ法が用いられる。次に、全面に例え
ばＴｉ／Ｗ膜を形成した後、レジストパターンをその上
に形成されたＴｉ／Ｗ膜とともに除去する。これによっ
て、開口４ａを通じてｎ型ＧａＮチャネル層３にショッ
トキ接触したゲート電極９が形成される。
よりｎ型ＧａＮチャネル層３上のＳｉＯ2 マスク４の所
定部分に開口４ａを形成する。なお、このＳｉＯ2 マス
ク４のエッチングには、例えば、フッ酸系エッチング液
を用いたウエットエッチングまたはフッ素系エッチング
ガスを用いたＲＩＥ法が用いられる。次に、全面に例え
ばＴｉ／Ｗ膜を形成した後、レジストパターンをその上
に形成されたＴｉ／Ｗ膜とともに除去する。これによっ
て、開口４ａを通じてｎ型ＧａＮチャネル層３にショッ
トキ接触したゲート電極９が形成される。
【００３９】以上により、目的とするＧａＮ ＭＥＳＦ
ＥＴが製造される。図６に、このＧａＮ ＭＥＳＦＥＴ
のエネルギーバンド図を示す。なお、図６において、Ｅ
F はフェルミ準位、Ｅc は伝導帯の下端のエネルギー、
Ｅv は価電子帯の頂上のエネルギーを示す（以下同
様）。
ＥＴが製造される。図６に、このＧａＮ ＭＥＳＦＥＴ
のエネルギーバンド図を示す。なお、図６において、Ｅ
F はフェルミ準位、Ｅc は伝導帯の下端のエネルギー、
Ｅv は価電子帯の頂上のエネルギーを示す（以下同
様）。
【００４０】以上のように、この第１の実施形態によれ
ば、ＭＯＣＶＤ装置の反応炉内においてＳｉＯ2 マスク
４を用いてｎ型ＧａＮチャネル層３およびアンドープＧ
ａＮ層２を気相で選択的にエッチングした後、引き続い
て、このエッチングにより除去された部分にＳｉＯ2 マ
スク４を用いてｎ+ 型ＧａＮ層５を選択的に成長させて
これらのｎ+ 型ＧａＮ層５をソース領域およびドレイン
領域とし、これらのソース領域およびドレイン領域上に
それぞれソース電極７およびドレイン電極８を形成する
とともに、ｎ型ＧａＮチャネル層３上にゲート電極９を
形成することにより、ＧａＮ ＭＥＳＦＥＴを製造する
ことができる。また、キャリア濃度が４×１０17ｃｍ-3
のｎ型ＧａＮチャネル層３にソース電極７およびドレイ
ン電極８をコンタクトさせた場合の接触抵抗は１０-4Ω
ｃｍ2 程度と高いが、この第１の実施形態においては、
キャリア濃度が５×１０18ｃｍ-3と高いｎ+ 型ＧａＮ層
５を成長させ、このｎ+ 型ＧａＮ層５にソース電極７お
よびドレイン電極８をコンタクトさせているので、ソー
ス電極７およびドレイン電極８の接触抵抗を例えば３×
１０-6Ωｃｍ2 程度と格段に小さくすることができる。
さらに、ソース領域としてのｎ+ 型ＧａＮ層５はゲート
電極９と接近して形成することができるので、ソース抵
抗の大幅な低減を図ることができる。
ば、ＭＯＣＶＤ装置の反応炉内においてＳｉＯ2 マスク
４を用いてｎ型ＧａＮチャネル層３およびアンドープＧ
ａＮ層２を気相で選択的にエッチングした後、引き続い
て、このエッチングにより除去された部分にＳｉＯ2 マ
スク４を用いてｎ+ 型ＧａＮ層５を選択的に成長させて
これらのｎ+ 型ＧａＮ層５をソース領域およびドレイン
領域とし、これらのソース領域およびドレイン領域上に
それぞれソース電極７およびドレイン電極８を形成する
とともに、ｎ型ＧａＮチャネル層３上にゲート電極９を
形成することにより、ＧａＮ ＭＥＳＦＥＴを製造する
ことができる。また、キャリア濃度が４×１０17ｃｍ-3
のｎ型ＧａＮチャネル層３にソース電極７およびドレイ
ン電極８をコンタクトさせた場合の接触抵抗は１０-4Ω
ｃｍ2 程度と高いが、この第１の実施形態においては、
キャリア濃度が５×１０18ｃｍ-3と高いｎ+ 型ＧａＮ層
５を成長させ、このｎ+ 型ＧａＮ層５にソース電極７お
よびドレイン電極８をコンタクトさせているので、ソー
ス電極７およびドレイン電極８の接触抵抗を例えば３×
１０-6Ωｃｍ2 程度と格段に小さくすることができる。
さらに、ソース領域としてのｎ+ 型ＧａＮ層５はゲート
電極９と接近して形成することができるので、ソース抵
抗の大幅な低減を図ることができる。
【００４１】以上により、ｎ型ＧａＮチャネル層３の特
徴を十分に発揮させることができ、高速、大電力の高性
能ＧａＮ ＭＥＳＦＥＴを実現することができる。
徴を十分に発揮させることができ、高速、大電力の高性
能ＧａＮ ＭＥＳＦＥＴを実現することができる。
【００４２】次に、この発明の第２の実施形態によるＧ
ａＮ／ＧａＩｎＮ擬似構造（pseudomorphic)高電子移動
度トランジスタ（High Electron Mobility Transistor,
ＨＥＭＴ）の製造方法について説明する。
ａＮ／ＧａＩｎＮ擬似構造（pseudomorphic)高電子移動
度トランジスタ（High Electron Mobility Transistor,
ＨＥＭＴ）の製造方法について説明する。
【００４３】この第２の実施形態においては、まず、図
７に示すように、ｃ面サファイア基板１上にＡｌＮまた
はＧａＮからなるバッファ層（図示せず）を介してアン
ドープＧａＮ層２およびチャネル層１０をＭＯＣＶＤ法
により順次成長させる。アンドープＧａＮ層２の厚さは
例えば８００ｎｍである。
７に示すように、ｃ面サファイア基板１上にＡｌＮまた
はＧａＮからなるバッファ層（図示せず）を介してアン
ドープＧａＮ層２およびチャネル層１０をＭＯＣＶＤ法
により順次成長させる。アンドープＧａＮ層２の厚さは
例えば８００ｎｍである。
【００４４】この場合、チャネル層１０は、図８に示す
ように、ｎ+ 型ＧａＮ層１０１、アンドープＧａＩｎＮ
層１０２、ｎ+ 型ＧａＮ層１０３およびアンドープＡｌ
ＧａＮ層１０４からなる。ここで、ｎ+ 型ＧａＮ層１０
１のキャリア濃度は例えば２×１０18ｃｍ-3、厚さは例
えば１０ｎｍである。また、アンドープＧａＩｎＮ層１
０２のＩｎ組成比は例えば０．２、厚さは例えば１５ｎ
ｍである。また、ｎ+型ＧａＮ層１０３のキャリア濃度
は例えば２×１０18ｃｍ-3、厚さは例えば１０ｎｍであ
る。さらに、アンドープＡｌＧａＮ層１０４のＡｌ組成
比は例えば０．５、厚さは例えば３０ｎｍである。
ように、ｎ+ 型ＧａＮ層１０１、アンドープＧａＩｎＮ
層１０２、ｎ+ 型ＧａＮ層１０３およびアンドープＡｌ
ＧａＮ層１０４からなる。ここで、ｎ+ 型ＧａＮ層１０
１のキャリア濃度は例えば２×１０18ｃｍ-3、厚さは例
えば１０ｎｍである。また、アンドープＧａＩｎＮ層１
０２のＩｎ組成比は例えば０．２、厚さは例えば１５ｎ
ｍである。また、ｎ+型ＧａＮ層１０３のキャリア濃度
は例えば２×１０18ｃｍ-3、厚さは例えば１０ｎｍであ
る。さらに、アンドープＡｌＧａＮ層１０４のＡｌ組成
比は例えば０．５、厚さは例えば３０ｎｍである。
【００４５】次に、図９に示すように、第１の実施形態
におけると同様にして、チャネル層１０上にストライプ
形状のＳｉＯ2 マスク４を形成した後、このＳｉＯ2 マ
スク４をエッチングマスクとして、チャネル層１０およ
びアンドープＧａＮ層２の上層部を例えば７００℃で例
えば２００ｎｍだけ選択的に気相エッチングする。この
気相エッチングにより、チャネル層１０およびアンドー
プＧａＮ層２の上層部がストライプ形状にパターニング
される。
におけると同様にして、チャネル層１０上にストライプ
形状のＳｉＯ2 マスク４を形成した後、このＳｉＯ2 マ
スク４をエッチングマスクとして、チャネル層１０およ
びアンドープＧａＮ層２の上層部を例えば７００℃で例
えば２００ｎｍだけ選択的に気相エッチングする。この
気相エッチングにより、チャネル層１０およびアンドー
プＧａＮ層２の上層部がストライプ形状にパターニング
される。
【００４６】次に、第１の実施形態におけると同様にし
て、ＳｉＯ2 マスク４を成長マスクとして、ＭＯＣＶＤ
法により例えば７５０℃でｎ+ 型ＧａＩｎＮ層１１を選
択的に成長させ、上述の気相エッチングにより除去され
た部分を埋める。このｎ+ 型ＧａＩｎＮ層１１のＩｎ組
成は例えば０．２、キャリア濃度は例えば１×１０19ｃ
ｍ-3、厚さは例えば１５ｎｍである。ここで、チャネル
層１０の一方の側（例えば、図９中左側）のｎ+ 型Ｇａ
ＩｎＮ層１１がソース領域を構成し、他方の側（例え
ば、図９中右側）のｎ+ 型ＧａＩｎＮ層１１がドレイン
領域を構成する。
て、ＳｉＯ2 マスク４を成長マスクとして、ＭＯＣＶＤ
法により例えば７５０℃でｎ+ 型ＧａＩｎＮ層１１を選
択的に成長させ、上述の気相エッチングにより除去され
た部分を埋める。このｎ+ 型ＧａＩｎＮ層１１のＩｎ組
成は例えば０．２、キャリア濃度は例えば１×１０19ｃ
ｍ-3、厚さは例えば１５ｎｍである。ここで、チャネル
層１０の一方の側（例えば、図９中左側）のｎ+ 型Ｇａ
ＩｎＮ層１１がソース領域を構成し、他方の側（例え
ば、図９中右側）のｎ+ 型ＧａＩｎＮ層１１がドレイン
領域を構成する。
【００４７】次に、ｃ面サファイア基板１を反応炉外に
取り出した後、図１０に示すように、例えばレジストパ
ターン（図示せず）をマスクとして、ｎ+ 型ＧａＩｎＮ
層１１の所定部分にアンドープＧａＮ層２に達するエネ
ルギーで例えばＨｅを選択的にイオン注入することによ
り素子分離領域６を形成する。この後、このイオン注入
のマスクに用いたレジストパターンを除去する。
取り出した後、図１０に示すように、例えばレジストパ
ターン（図示せず）をマスクとして、ｎ+ 型ＧａＩｎＮ
層１１の所定部分にアンドープＧａＮ層２に達するエネ
ルギーで例えばＨｅを選択的にイオン注入することによ
り素子分離領域６を形成する。この後、このイオン注入
のマスクに用いたレジストパターンを除去する。
【００４８】次に、リソグラフィーおよびエッチングに
よりチャネル層１０上のＳｉＯ2 マスク４に開口４ａを
形成する。次に、リソグラフィーによりゲート電極、ソ
ース電極およびドレイン電極形成用の所定形状のレジス
トパターン（図示せず）を形成した後、例えば真空蒸着
法により全面に例えばＴｉ／Ａｌ／Ｐｔ膜を形成する。
次に、レジストパターンをその上に形成されたＴｉ／Ａ
ｌ／Ｐｔ膜とともに除去する。これによって、図１０に
示すように、チャネル層１０の一方の側のｎ+型ＧａＩ
ｎＮ層１１および他方の側のｎ+ 型ＧａＩｎＮ層１１上
にそれぞれソース電極７およびドレイン電極８が形成さ
れるとともに、チャネル層１０上にゲート電極９が形成
される。この後、ソース電極７およびドレイン電極８の
接触抵抗を低くするために、例えば８００℃、３０秒の
条件で熱処理（フラッシュアニール）を行う。
よりチャネル層１０上のＳｉＯ2 マスク４に開口４ａを
形成する。次に、リソグラフィーによりゲート電極、ソ
ース電極およびドレイン電極形成用の所定形状のレジス
トパターン（図示せず）を形成した後、例えば真空蒸着
法により全面に例えばＴｉ／Ａｌ／Ｐｔ膜を形成する。
次に、レジストパターンをその上に形成されたＴｉ／Ａ
ｌ／Ｐｔ膜とともに除去する。これによって、図１０に
示すように、チャネル層１０の一方の側のｎ+型ＧａＩ
ｎＮ層１１および他方の側のｎ+ 型ＧａＩｎＮ層１１上
にそれぞれソース電極７およびドレイン電極８が形成さ
れるとともに、チャネル層１０上にゲート電極９が形成
される。この後、ソース電極７およびドレイン電極８の
接触抵抗を低くするために、例えば８００℃、３０秒の
条件で熱処理（フラッシュアニール）を行う。
【００４９】以上により、目的とするＧａＮ／ＧａＩｎ
Ｎ擬似構造ＨＥＭＴが製造される。図１１に、このＧａ
Ｎ／ＧａＩｎＮ擬似構造ＨＥＭＴのエネルギーバンド図
を示す。
Ｎ擬似構造ＨＥＭＴが製造される。図１１に、このＧａ
Ｎ／ＧａＩｎＮ擬似構造ＨＥＭＴのエネルギーバンド図
を示す。
【００５０】なお、このＧａＮ／ＧａＩｎＮ擬似構造Ｈ
ＥＭＴにおいては、チャネル層１０の最上層のアンドー
プＡｌＧａＮ層１０４にゲート電極９が直接コンタクト
したいわゆるＭＩＳ構造を有するので、ゲート電極９は
チャネル層１０にショットキ接触させる必要がなく、し
たがってこのゲート電極９をソース電極７およびドレイ
ン電極８とともに同時に形成することが可能となったも
のである。
ＥＭＴにおいては、チャネル層１０の最上層のアンドー
プＡｌＧａＮ層１０４にゲート電極９が直接コンタクト
したいわゆるＭＩＳ構造を有するので、ゲート電極９は
チャネル層１０にショットキ接触させる必要がなく、し
たがってこのゲート電極９をソース電極７およびドレイ
ン電極８とともに同時に形成することが可能となったも
のである。
【００５１】このＧａＮ／ＧａＩｎＮ擬似構造ＨＥＭＴ
においては、チャネル層１０におけるアンドープＧａＩ
ｎＮ層１０２が、実際にキャリアが走行するチャネル層
となる。この場合、このアンドープＧａＩｎＮ層１０２
の上下のｎ+ 型ＧａＮ層１０１およびｎ+ 型ＧａＮ層１
０３からこのアンドープＧａＩｎＮ層１０２に電子が供
給されるいわゆる変調ドープ構造となっている。
においては、チャネル層１０におけるアンドープＧａＩ
ｎＮ層１０２が、実際にキャリアが走行するチャネル層
となる。この場合、このアンドープＧａＩｎＮ層１０２
の上下のｎ+ 型ＧａＮ層１０１およびｎ+ 型ＧａＮ層１
０３からこのアンドープＧａＩｎＮ層１０２に電子が供
給されるいわゆる変調ドープ構造となっている。
【００５２】以上のように、この第２の実施形態によれ
ば、ＭＯＣＶＤ装置の反応炉内においてＳｉＯ2 マスク
４を用いてチャネル層１０およびアンドープＧａＮ層２
を気相で選択的にエッチングした後、引き続いて、この
エッチングにより除去された部分にＳｉＯ2 マスク４を
用いてｎ+ 型ＧａＩｎＮ層１１を選択的に成長させるこ
とにより埋めてこれらのｎ+ 型ＧａＩｎＮ層１１をソー
ス領域およびドレイン領域とし、これらのソース領域お
よびドレイン領域上にソース電極７およびドレイン電極
８を形成するとともに、アンドープＡｌＧａＮ層１０４
上にゲート電極９を形成することにより、ＧａＮ／Ｇａ
ＩｎＮ擬似構造ＨＥＭＴを製造することができる。ま
た、この第２の実施形態においては、キャリア濃度が１
×１０19ｃｍ-3と高いｎ+ 型ＧａＩｎＮ層１１を成長さ
せ、このｎ+ 型ＧａＩｎＮ層１１にソース電極７および
ドレイン電極８をコンタクトさせているので、ソース電
極７およびドレイン電極８の接触抵抗を十分に小さくす
ることができる。さらに、ソース領域としてのｎ+ 型Ｇ
ａＩｎＮ層１１はゲート電極９と接近して形成すること
ができるので、ソース抵抗の大幅な低減を図ることがで
きる。
ば、ＭＯＣＶＤ装置の反応炉内においてＳｉＯ2 マスク
４を用いてチャネル層１０およびアンドープＧａＮ層２
を気相で選択的にエッチングした後、引き続いて、この
エッチングにより除去された部分にＳｉＯ2 マスク４を
用いてｎ+ 型ＧａＩｎＮ層１１を選択的に成長させるこ
とにより埋めてこれらのｎ+ 型ＧａＩｎＮ層１１をソー
ス領域およびドレイン領域とし、これらのソース領域お
よびドレイン領域上にソース電極７およびドレイン電極
８を形成するとともに、アンドープＡｌＧａＮ層１０４
上にゲート電極９を形成することにより、ＧａＮ／Ｇａ
ＩｎＮ擬似構造ＨＥＭＴを製造することができる。ま
た、この第２の実施形態においては、キャリア濃度が１
×１０19ｃｍ-3と高いｎ+ 型ＧａＩｎＮ層１１を成長さ
せ、このｎ+ 型ＧａＩｎＮ層１１にソース電極７および
ドレイン電極８をコンタクトさせているので、ソース電
極７およびドレイン電極８の接触抵抗を十分に小さくす
ることができる。さらに、ソース領域としてのｎ+ 型Ｇ
ａＩｎＮ層１１はゲート電極９と接近して形成すること
ができるので、ソース抵抗の大幅な低減を図ることがで
きる。
【００５３】以上により、キャリアが走行するチャネル
層としてアンドープＧａＩｎＮ１０２を用いた、高速、
大電力の高性能ＧａＮ／ＧａＩｎＮ擬似構造ＨＥＭＴを
実現することができる。このＧａＮ／ＧａＩｎＮ擬似構
造ＨＥＭＴはこの第２の実施形態による方法によっての
み製造することができるものである。すなわち、ソース
電極７およびドレイン電極８はチャネル層１０のアンド
ープＡｌＧａＮ層１０４を介してオーミックコンタクト
させることは不可能であるので、このソース電極７およ
びドレイン電極８のコンタクト部のアンドープＡｌＧａ
Ｎ層１０４はエッチングで除去する必要があるが、通常
のＲＩＥ法によるエッチングでは、その際にその下のｎ
+ 型ＧａＮ層１０３などに損傷が発生してキャリアが消
滅し、良好なオーミックコンタクトが得られないからで
ある。
層としてアンドープＧａＩｎＮ１０２を用いた、高速、
大電力の高性能ＧａＮ／ＧａＩｎＮ擬似構造ＨＥＭＴを
実現することができる。このＧａＮ／ＧａＩｎＮ擬似構
造ＨＥＭＴはこの第２の実施形態による方法によっての
み製造することができるものである。すなわち、ソース
電極７およびドレイン電極８はチャネル層１０のアンド
ープＡｌＧａＮ層１０４を介してオーミックコンタクト
させることは不可能であるので、このソース電極７およ
びドレイン電極８のコンタクト部のアンドープＡｌＧａ
Ｎ層１０４はエッチングで除去する必要があるが、通常
のＲＩＥ法によるエッチングでは、その際にその下のｎ
+ 型ＧａＮ層１０３などに損傷が発生してキャリアが消
滅し、良好なオーミックコンタクトが得られないからで
ある。
【００５４】次に、この発明の第３の実施形態によるリ
セスゲート構造のＧａＮ ＭＥＳＦＥＴの製造方法につ
いて説明する。
セスゲート構造のＧａＮ ＭＥＳＦＥＴの製造方法につ
いて説明する。
【００５５】この第３の実施形態においては、まず、図
１２に示すように、ｃ面サファイア基板１上にＡｌＮま
たはＧａＮからなるバッファ層（図示せず）を介してア
ンドープＧａＮ層２、ｎ型ＧａＮチャネル層３およびｎ
+ 型ＧａＩｎＮ層１１をＭＯＣＶＤ法により順次成長さ
せる。アンドープＧａＮ層２の厚さは例えば２μｍであ
る。また、ｎ型ＧａＮチャネル層３のキャリア濃度は例
えば４×１０17ｃｍ-3、厚さは例えば１６０ｎｍであ
る。さらに、ｎ+ 型ＧａＩｎＮ層１１のＩｎ組成比は例
えば０．５、キャリア濃度は例えば１×１０19ｃｍ-3、
厚さは例えば１００ｎｍである。
１２に示すように、ｃ面サファイア基板１上にＡｌＮま
たはＧａＮからなるバッファ層（図示せず）を介してア
ンドープＧａＮ層２、ｎ型ＧａＮチャネル層３およびｎ
+ 型ＧａＩｎＮ層１１をＭＯＣＶＤ法により順次成長さ
せる。アンドープＧａＮ層２の厚さは例えば２μｍであ
る。また、ｎ型ＧａＮチャネル層３のキャリア濃度は例
えば４×１０17ｃｍ-3、厚さは例えば１６０ｎｍであ
る。さらに、ｎ+ 型ＧａＩｎＮ層１１のＩｎ組成比は例
えば０．５、キャリア濃度は例えば１×１０19ｃｍ-3、
厚さは例えば１００ｎｍである。
【００５６】次に、図１３に示すように、第１の実施形
態におけると同様にして、ｎ+ 型ＧａＩｎＮ層１１上に
ストライプ形状の開口４ａを有するＳｉＯ2 マスク４を
形成した後、このＳｉＯ2 マスク４をエッチングマスク
として、ｎ+ 型ＧａＩｎＮ層１１を例えば６５０℃、２
０分の条件で選択的に気相エッチングし、ｎ型ＧａＮチ
ャネル層３を露出させる。この気相エッチングにおいて
は、ＨＣｌガスを１％混合したＮ2 ガスをエッチングガ
スとして用いる。この気相エッチングにより、ｎ+ 型Ｇ
ａＩｎＮ層１１にストライプ形状の開口１１ａが形成さ
れる。この気相エッチングにおいては、ｎ+ 型ＧａＩｎ
Ｎ層１１の下地のｎ型ＧａＮチャネル層３はほとんどエ
ッチングされず、平坦な表面が現れる。なお、ｎ+ 型Ｇ
ａＩｎＮ層１１のＩｎ組成比が高いほど、ｎ型ＧａＮチ
ャネル層３に対するｎ+ 型ＧａＩｎＮ層１１のエッチン
グ選択比は高くなる。
態におけると同様にして、ｎ+ 型ＧａＩｎＮ層１１上に
ストライプ形状の開口４ａを有するＳｉＯ2 マスク４を
形成した後、このＳｉＯ2 マスク４をエッチングマスク
として、ｎ+ 型ＧａＩｎＮ層１１を例えば６５０℃、２
０分の条件で選択的に気相エッチングし、ｎ型ＧａＮチ
ャネル層３を露出させる。この気相エッチングにおいて
は、ＨＣｌガスを１％混合したＮ2 ガスをエッチングガ
スとして用いる。この気相エッチングにより、ｎ+ 型Ｇ
ａＩｎＮ層１１にストライプ形状の開口１１ａが形成さ
れる。この気相エッチングにおいては、ｎ+ 型ＧａＩｎ
Ｎ層１１の下地のｎ型ＧａＮチャネル層３はほとんどエ
ッチングされず、平坦な表面が現れる。なお、ｎ+ 型Ｇ
ａＩｎＮ層１１のＩｎ組成比が高いほど、ｎ型ＧａＮチ
ャネル層３に対するｎ+ 型ＧａＩｎＮ層１１のエッチン
グ選択比は高くなる。
【００５７】次に、ｃ面サファイア基板１を反応炉外に
取り出した後、図１４に示すように、例えばレジストパ
ターン（図示せず）をマスクとして、ｎ+ 型ＧａＩｎＮ
層１１の所定部分にアンドープＧａＮ層２に達するエネ
ルギーで例えばＨｅを選択的にイオン注入することによ
り素子分離領域６を形成する。この後、このイオン注入
のマスクに用いたレジストパターンを除去する。
取り出した後、図１４に示すように、例えばレジストパ
ターン（図示せず）をマスクとして、ｎ+ 型ＧａＩｎＮ
層１１の所定部分にアンドープＧａＮ層２に達するエネ
ルギーで例えばＨｅを選択的にイオン注入することによ
り素子分離領域６を形成する。この後、このイオン注入
のマスクに用いたレジストパターンを除去する。
【００５８】次に、リソグラフィーおよびエッチングに
よりＳｉＯ2 マスク４に開口４ｂ、４ｃを形成する。次
に、リソグラフィーによりゲート電極、ソース電極およ
びドレイン電極形成用の所定形状のレジストパターン
（図示せず）を形成した後、例えば真空蒸着法により全
面に例えばＴｉ／Ｗ膜を形成する。次に、レジストパタ
ーンをその上に形成されたＴｉ／Ｗ膜とともに除去す
る。これによって、ゲート電極９の一方の側のｎ+ 型Ｇ
ａＩｎＮ層１１および他方の側のｎ+ 型ＧａＩｎＮ層１
１上にそれぞれ開口４ｂ、４ｃを通じてソース電極７お
よびドレイン電極８が形成されるとともに、ｎ型ＧａＮ
チャネル層３上に開口４ａを通じてゲート電極９が形成
される。この後、ソース電極７およびドレイン電極８の
接触抵抗を低くするために、例えば８００℃、３０秒の
条件で熱処理（フラッシュアニール）を行う。
よりＳｉＯ2 マスク４に開口４ｂ、４ｃを形成する。次
に、リソグラフィーによりゲート電極、ソース電極およ
びドレイン電極形成用の所定形状のレジストパターン
（図示せず）を形成した後、例えば真空蒸着法により全
面に例えばＴｉ／Ｗ膜を形成する。次に、レジストパタ
ーンをその上に形成されたＴｉ／Ｗ膜とともに除去す
る。これによって、ゲート電極９の一方の側のｎ+ 型Ｇ
ａＩｎＮ層１１および他方の側のｎ+ 型ＧａＩｎＮ層１
１上にそれぞれ開口４ｂ、４ｃを通じてソース電極７お
よびドレイン電極８が形成されるとともに、ｎ型ＧａＮ
チャネル層３上に開口４ａを通じてゲート電極９が形成
される。この後、ソース電極７およびドレイン電極８の
接触抵抗を低くするために、例えば８００℃、３０秒の
条件で熱処理（フラッシュアニール）を行う。
【００５９】以上により、目的とするリセスゲート構造
のＧａＮ ＭＥＳＦＥＴが製造される。
のＧａＮ ＭＥＳＦＥＴが製造される。
【００６０】以上のように、この第３の実施形態によれ
ば、アンドープＧａＮ層２、ｎ型ＧａＮチャネル層３お
よびｎ+ 型ＧａＩｎＮ層１１をＭＯＣＶＤ法により順次
成長させた後、ＳｉＯ2 マスク４を用いてｎ+ 型ＧａＩ
ｎＮ層１１をエッチングすることによりソース領域およ
びドレイン領域を形成し、これらのソース領域およびド
レイン領域上にそれぞれソース電極７およびドレイン電
極８を形成するとともに、ｎ型ＧａＮチャネル層３上に
ゲート電極９を形成することにより、リセスゲート構造
のＧａＮ ＭＥＳＦＥＴを製造することができる。ま
た、この第３の実施形態においては、キャリア濃度が１
×１０19ｃｍ-3と高いｎ+ 型ＧａＩｎＮ層１１にソース
電極７およびドレイン電極８をコンタクトさせているの
で、ソース電極７およびドレイン電極８の接触抵抗を十
分に小さくすることができる。さらに、ソース領域とし
てのｎ+ 型ＧａＩｎＮ層１１はゲート電極９と接近して
形成することができるので、ソース抵抗の大幅な低減を
図ることができる。
ば、アンドープＧａＮ層２、ｎ型ＧａＮチャネル層３お
よびｎ+ 型ＧａＩｎＮ層１１をＭＯＣＶＤ法により順次
成長させた後、ＳｉＯ2 マスク４を用いてｎ+ 型ＧａＩ
ｎＮ層１１をエッチングすることによりソース領域およ
びドレイン領域を形成し、これらのソース領域およびド
レイン領域上にそれぞれソース電極７およびドレイン電
極８を形成するとともに、ｎ型ＧａＮチャネル層３上に
ゲート電極９を形成することにより、リセスゲート構造
のＧａＮ ＭＥＳＦＥＴを製造することができる。ま
た、この第３の実施形態においては、キャリア濃度が１
×１０19ｃｍ-3と高いｎ+ 型ＧａＩｎＮ層１１にソース
電極７およびドレイン電極８をコンタクトさせているの
で、ソース電極７およびドレイン電極８の接触抵抗を十
分に小さくすることができる。さらに、ソース領域とし
てのｎ+ 型ＧａＩｎＮ層１１はゲート電極９と接近して
形成することができるので、ソース抵抗の大幅な低減を
図ることができる。
【００６１】以上により、ｎ型ＧａＮチャネル層３の特
徴を十分に発揮させることができ、高速、大電力の高性
能のリセスゲート構造のＧａＮ ＭＥＳＦＥＴを実現す
ることができる。
徴を十分に発揮させることができ、高速、大電力の高性
能のリセスゲート構造のＧａＮ ＭＥＳＦＥＴを実現す
ることができる。
【００６２】次に、この発明の第４の実施形態によるリ
セスゲート構造のＧａＮ／ＧａＩｎＮ擬似構造逆ＨＥＭ
Ｔの製造方法について説明する。
セスゲート構造のＧａＮ／ＧａＩｎＮ擬似構造逆ＨＥＭ
Ｔの製造方法について説明する。
【００６３】この第４の実施形態によるリセスゲート構
造のＧａＮ／ＧａＩｎＮ擬似構造逆ＨＥＭＴの製造方法
は、図１５に示すように、ｃ面サファイア基板１上にバ
ッファ層（図示せず）を介してアンドープＧａＮ層２、
アンドープＡｌＧａＮ層１０４、ｎ+ 型ＧａＮ層１０
１、アンドープＧａＩｎＮ層１０２、ｎ+ 型ＧａＮ層１
０３およびｎ+ 型ＧａＩｎＮ層１１を順次成長させるこ
とを除いて、第３の実施形態によるリセスゲート構造の
ＧａＮ ＭＥＳＦＥＴの製造方法と同様である。ここ
で、アンドープＧａＮ層２の厚さは例えば８００ｎｍ、
アンドープＡｌＧａＮ層１０４のＡｌ組成比は例えば
０．１５、厚さは例えば２００ｎｍ、ｎ+ 型ＧａＮ層１
０１のキャリア濃度は例えば２×１０18ｃｍ-3、厚さは
例えば１０ｎｍ、アンドープＧａＩｎＮ層１０２のＩｎ
組成比は例えば０．２、厚さは例えば１５ｎｍ、ｎ+ 型
ＧａＮ層１０３のキャリア濃度は例えば４×１０17ｃｍ
-3、厚さは例えば５０ｎｍ、ｎ+ 型ＧａＩｎＮ層１１の
Ｉｎ組成比は例えば０．５、キャリア濃度は例えば１×
１０19ｃｍ-3、厚さは例えば１００ｎｍである。
造のＧａＮ／ＧａＩｎＮ擬似構造逆ＨＥＭＴの製造方法
は、図１５に示すように、ｃ面サファイア基板１上にバ
ッファ層（図示せず）を介してアンドープＧａＮ層２、
アンドープＡｌＧａＮ層１０４、ｎ+ 型ＧａＮ層１０
１、アンドープＧａＩｎＮ層１０２、ｎ+ 型ＧａＮ層１
０３およびｎ+ 型ＧａＩｎＮ層１１を順次成長させるこ
とを除いて、第３の実施形態によるリセスゲート構造の
ＧａＮ ＭＥＳＦＥＴの製造方法と同様である。ここ
で、アンドープＧａＮ層２の厚さは例えば８００ｎｍ、
アンドープＡｌＧａＮ層１０４のＡｌ組成比は例えば
０．１５、厚さは例えば２００ｎｍ、ｎ+ 型ＧａＮ層１
０１のキャリア濃度は例えば２×１０18ｃｍ-3、厚さは
例えば１０ｎｍ、アンドープＧａＩｎＮ層１０２のＩｎ
組成比は例えば０．２、厚さは例えば１５ｎｍ、ｎ+ 型
ＧａＮ層１０３のキャリア濃度は例えば４×１０17ｃｍ
-3、厚さは例えば５０ｎｍ、ｎ+ 型ＧａＩｎＮ層１１の
Ｉｎ組成比は例えば０．５、キャリア濃度は例えば１×
１０19ｃｍ-3、厚さは例えば１００ｎｍである。
【００６４】この第４の実施形態によれば、高速、大電
力の高性能のリセスゲート構造のＧａＮ／ＧａＩｎＮ擬
似構造逆ＨＥＭＴを実現することができる。
力の高性能のリセスゲート構造のＧａＮ／ＧａＩｎＮ擬
似構造逆ＨＥＭＴを実現することができる。
【００６５】次に、この発明の第５の実施形態による埋
め込みヘテロ構造（ＢＨ）の半導体レーザの製造方法に
ついて説明する。
め込みヘテロ構造（ＢＨ）の半導体レーザの製造方法に
ついて説明する。
【００６６】この第５の実施形態においては、まず、図
１６に示すように、ｎ型ＳｉＣ基板２１上にＭＯＣＶＤ
法によりｎ+ 型ＧａＮ層２２、ｎ型ＡｌＧａＮクラッド
層２３、活性層２４、ｐ型ＡｌＧａＮクラッド層２５お
よびｐ型ＧａＮキャップ層２６を順次成長させる。ここ
で、活性層２４は、アンドープＧａＩｎＮ層の上下をｎ
型ＧａＮ層およびｐ型ＧａＮ層ではさんだ構造を有す
る。この場合、ｎ+ 型ＧａＮ層２２のキャリア濃度は例
えば５×１０18ｃｍ-3、厚さは例えば３μｍである。ｎ
型ＡｌＧａＮ層２３のＡｌ組成比は例えば０．１５、キ
ャリア濃度は例えば５×１０17ｃｍ-3、厚さは例えば５
００ｎｍである。また、活性層２４において、ｎ型Ｇａ
Ｎ層のキャリア濃度は例えば１×１０17ｃｍ-3、厚さは
例えば１００ｎｍ、アンドープＧａＩｎＮ層のＩｎ組成
比は例えば０．２、厚さは例えば５０ｎｍ、ｐ型ＧａＮ
層のキャリア濃度は例えば１×１０17ｃｍ-3、厚さは例
えば１００ｎｍである。ｐ型ＡｌＧａＮクラッド層２５
のＡｌ組成比は例えば０．１５、キャリア濃度は例えば
１×１０17ｃｍ-3、厚さは例えば５００ｎｍである。ｐ
型ＧａＮ層２６のキャリア濃度は例えば３×１０17ｃｍ
-3、厚さは例えば５００ｎｍである。
１６に示すように、ｎ型ＳｉＣ基板２１上にＭＯＣＶＤ
法によりｎ+ 型ＧａＮ層２２、ｎ型ＡｌＧａＮクラッド
層２３、活性層２４、ｐ型ＡｌＧａＮクラッド層２５お
よびｐ型ＧａＮキャップ層２６を順次成長させる。ここ
で、活性層２４は、アンドープＧａＩｎＮ層の上下をｎ
型ＧａＮ層およびｐ型ＧａＮ層ではさんだ構造を有す
る。この場合、ｎ+ 型ＧａＮ層２２のキャリア濃度は例
えば５×１０18ｃｍ-3、厚さは例えば３μｍである。ｎ
型ＡｌＧａＮ層２３のＡｌ組成比は例えば０．１５、キ
ャリア濃度は例えば５×１０17ｃｍ-3、厚さは例えば５
００ｎｍである。また、活性層２４において、ｎ型Ｇａ
Ｎ層のキャリア濃度は例えば１×１０17ｃｍ-3、厚さは
例えば１００ｎｍ、アンドープＧａＩｎＮ層のＩｎ組成
比は例えば０．２、厚さは例えば５０ｎｍ、ｐ型ＧａＮ
層のキャリア濃度は例えば１×１０17ｃｍ-3、厚さは例
えば１００ｎｍである。ｐ型ＡｌＧａＮクラッド層２５
のＡｌ組成比は例えば０．１５、キャリア濃度は例えば
１×１０17ｃｍ-3、厚さは例えば５００ｎｍである。ｐ
型ＧａＮ層２６のキャリア濃度は例えば３×１０17ｃｍ
-3、厚さは例えば５００ｎｍである。
【００６７】次に、第１の実施形態におけると同様にし
て、ｐ型ＧａＮ層２６上に幅が例えば５μｍのストライ
プ形状のＳｉＯ2 マスク４を形成する。次に、このＳｉ
Ｏ2 マスクを用いて、例えば深さ１．４μｍまで第１の
実施形態におけると同様にして気相エッチングを行う。
これによって、図１７に示すように、ｎ+ 型ＧａＮ層２
２、ｎ型ＡｌＧａＮクラッド層２３、活性層２４、ｐ型
ＡｌＧａＮ層２５およびｐ型ＧａＮキャップ層２６がス
トライプ形状にパターニングされる。
て、ｐ型ＧａＮ層２６上に幅が例えば５μｍのストライ
プ形状のＳｉＯ2 マスク４を形成する。次に、このＳｉ
Ｏ2 マスクを用いて、例えば深さ１．４μｍまで第１の
実施形態におけると同様にして気相エッチングを行う。
これによって、図１７に示すように、ｎ+ 型ＧａＮ層２
２、ｎ型ＡｌＧａＮクラッド層２３、活性層２４、ｐ型
ＡｌＧａＮ層２５およびｐ型ＧａＮキャップ層２６がス
トライプ形状にパターニングされる。
【００６８】次に、図１８に示すように、ＳｉＯ2 マス
ク４を成長マスクとして、ＭＯＣＶＤ法により、ｐ型Ａ
ｌＧａＮクラッド層２５とほぼ同じ高さまでｐ- 型Ａｌ
ＧａＮ層２７を選択的に成長させた後、引き続いてｐ型
ＧａＮキャップ層２６と同じ高さまでｐ型ＧａＮ層２８
を選択的に成長させる。ここで、ｐ- 型ＡｌＧａＮ層２
７のＡｌ組成比は例えば０．２、キャリア濃度は例えば
１×１０16ｃｍ-3、厚さは例えば９００ｎｍである。ま
た、ｐ型ＧａＮ層２８のキャリア濃度は例えば３×１０
17ｃｍ-3、厚さは例えば５００ｎｍである。
ク４を成長マスクとして、ＭＯＣＶＤ法により、ｐ型Ａ
ｌＧａＮクラッド層２５とほぼ同じ高さまでｐ- 型Ａｌ
ＧａＮ層２７を選択的に成長させた後、引き続いてｐ型
ＧａＮキャップ層２６と同じ高さまでｐ型ＧａＮ層２８
を選択的に成長させる。ここで、ｐ- 型ＡｌＧａＮ層２
７のＡｌ組成比は例えば０．２、キャリア濃度は例えば
１×１０16ｃｍ-3、厚さは例えば９００ｎｍである。ま
た、ｐ型ＧａＮ層２８のキャリア濃度は例えば３×１０
17ｃｍ-3、厚さは例えば５００ｎｍである。
【００６９】次に、ＳｉＯ2 マスク４を例えばウエット
エッチング法によりエッチング除去する。次に、図１９
に示すように、ｐ型ＧａＮキャップ層２６およびｐ型Ｇ
ａＮ層２８の表面に例えばＮｉ／Ａｕ電極のようなｐ側
電極２９を形成するとともに、ｎ型ＳｉＣ基板２１の裏
面に例えばＴｉ／Ａｌ電極のようなｎ側電極３０を形成
する。以上により、目的とする埋め込みヘテロ構造の半
導体レーザが製造される。
エッチング法によりエッチング除去する。次に、図１９
に示すように、ｐ型ＧａＮキャップ層２６およびｐ型Ｇ
ａＮ層２８の表面に例えばＮｉ／Ａｕ電極のようなｐ側
電極２９を形成するとともに、ｎ型ＳｉＣ基板２１の裏
面に例えばＴｉ／Ａｌ電極のようなｎ側電極３０を形成
する。以上により、目的とする埋め込みヘテロ構造の半
導体レーザが製造される。
【００７０】以上のように、この第５の実施形態によれ
ば、第１の実施形態と同様な選択エッチングおよび選択
成長により、ＧａＮ系半導体を用いた埋め込みヘテロ構
造の半導体レーザを実現することができる。この埋め込
みヘテロ構造の半導体レーザは、従来の屈折率導波型半
導体レーザの特徴を有するものである。また、ｐ側電極
２９は全面電極であるため、その接触抵抗を小さくする
ことができる。
ば、第１の実施形態と同様な選択エッチングおよび選択
成長により、ＧａＮ系半導体を用いた埋め込みヘテロ構
造の半導体レーザを実現することができる。この埋め込
みヘテロ構造の半導体レーザは、従来の屈折率導波型半
導体レーザの特徴を有するものである。また、ｐ側電極
２９は全面電極であるため、その接触抵抗を小さくする
ことができる。
【００７１】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００７２】例えば、上述の実施形態において挙げた数
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。
【００７３】例えば、上述の第２の実施形態におけるチ
ャネル層１０のアンドープＧａＩｎＮ層１０２の代わり
に、Ｓｉなどのｎ型不純物をドープしたＧａＩｎＮ層を
用いてもよい。また、上述の第１〜第４の実施形態にお
けるアンドープＧａＮ層２は、成長条件によってはｎ型
化し、絶縁性が低下することがあるため、このｎ型化を
防止するために、例えばこのアンドープＧａＮ層２の下
部または全体に、ｐ型不純物であるＭｇを例えば１０16
ｃｍ-3の濃度にドープするようにしてもよい。
ャネル層１０のアンドープＧａＩｎＮ層１０２の代わり
に、Ｓｉなどのｎ型不純物をドープしたＧａＩｎＮ層を
用いてもよい。また、上述の第１〜第４の実施形態にお
けるアンドープＧａＮ層２は、成長条件によってはｎ型
化し、絶縁性が低下することがあるため、このｎ型化を
防止するために、例えばこのアンドープＧａＮ層２の下
部または全体に、ｐ型不純物であるＭｇを例えば１０16
ｃｍ-3の濃度にドープするようにしてもよい。
【００７４】
【発明の効果】以上説明したように、この発明による窒
化物系化合物半導体のエッチング方法によれば、気相で
熱化学的にエッチングが行われるので、ＧａＮなどの窒
化物系化合物半導体を、損傷を伴うことなく、しかも良
好な制御性でエッチングすることができる。
化物系化合物半導体のエッチング方法によれば、気相で
熱化学的にエッチングが行われるので、ＧａＮなどの窒
化物系化合物半導体を、損傷を伴うことなく、しかも良
好な制御性でエッチングすることができる。
【００７５】また、この発明による半導体装置の製造方
法によれば、エッチングを気相成長装置の反応炉内で行
うことができるので、この気相成長装置の反応炉内で窒
化物系化合物半導体の選択エッチングを行った後、引き
続いて、この反応炉内で、選択エッチングされた部分の
清浄な表面に化合物半導体を選択的に成長させて埋め込
むことができる。また、選択エッチングのマスクに用い
られる絶縁膜をそのまま選択成長のマスクとして用いて
いるので、選択エッチングにより除去された部分に化合
物半導体を自己整合的に埋め込むことができる。これに
よって、窒化物系化合物半導体を用いた高性能の半導体
装置を高い歩留まりで製造することができる。
法によれば、エッチングを気相成長装置の反応炉内で行
うことができるので、この気相成長装置の反応炉内で窒
化物系化合物半導体の選択エッチングを行った後、引き
続いて、この反応炉内で、選択エッチングされた部分の
清浄な表面に化合物半導体を選択的に成長させて埋め込
むことができる。また、選択エッチングのマスクに用い
られる絶縁膜をそのまま選択成長のマスクとして用いて
いるので、選択エッチングにより除去された部分に化合
物半導体を自己整合的に埋め込むことができる。これに
よって、窒化物系化合物半導体を用いた高性能の半導体
装置を高い歩留まりで製造することができる。
【図１】ＧａＮ層のエッチング速度の温度依存性を示す
略線図である。
略線図である。
【図２】この発明の第１の実施形態によるＧａＮ ＭＥ
ＳＦＥＴの製造方法を説明するための断面図である。
ＳＦＥＴの製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＧａＮ ＭＥ
ＳＦＥＴの製造方法を説明するための断面図である。
ＳＦＥＴの製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ ＭＥ
ＳＦＥＴの製造方法を説明するための断面図である。
ＳＦＥＴの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ ＭＥ
ＳＦＥＴの製造方法を説明するための断面図である。
ＳＦＥＴの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ ＭＥ
ＳＦＥＴのエネルギーバンド図である。
ＳＦＥＴのエネルギーバンド図である。
【図７】この発明の第２の実施形態によるＧａＮ／Ｇａ
ＩｎＮ擬似構造ＨＥＭＴの製造方法を説明するための断
面図である。
ＩｎＮ擬似構造ＨＥＭＴの製造方法を説明するための断
面図である。
【図８】この発明の第２の実施形態によるＧａＮ／Ｇａ
ＩｎＮ擬似構造ＨＥＭＴのチャネル層の構造の詳細を示
す一部拡大断面図である。
ＩｎＮ擬似構造ＨＥＭＴのチャネル層の構造の詳細を示
す一部拡大断面図である。
【図９】この発明の第２の実施形態によるＧａＮ／Ｇａ
ＩｎＮ擬似構造ＨＥＭＴの製造方法を説明するための断
面図である。
ＩｎＮ擬似構造ＨＥＭＴの製造方法を説明するための断
面図である。
【図１０】この発明の第２の実施形態によるＧａＮ／Ｇ
ａＩｎＮ擬似構造ＨＥＭＴの製造方法を説明するための
断面図である。
ａＩｎＮ擬似構造ＨＥＭＴの製造方法を説明するための
断面図である。
【図１１】この発明の第２の実施形態によるＧａＮ／Ｇ
ａＩｎＮ擬似構造ＨＥＭＴのエネルギーバンド図であ
る。
ａＩｎＮ擬似構造ＨＥＭＴのエネルギーバンド図であ
る。
【図１２】この発明の第３の実施形態によるリセスゲー
ト構造のＧａＮ ＭＥＳＦＥＴの製造方法を説明するた
めの断面図である。
ト構造のＧａＮ ＭＥＳＦＥＴの製造方法を説明するた
めの断面図である。
【図１３】この発明の第３の実施形態によるリセスゲー
ト構造のＧａＮ ＭＥＳＦＥＴの製造方法を説明するた
めの断面図である。
ト構造のＧａＮ ＭＥＳＦＥＴの製造方法を説明するた
めの断面図である。
【図１４】この発明の第３の実施形態によるリセスゲー
ト構造のＧａＮ ＭＥＳＦＥＴの製造方法を説明するた
めの断面図である。
ト構造のＧａＮ ＭＥＳＦＥＴの製造方法を説明するた
めの断面図である。
【図１５】この発明の第４の実施形態によるリセスゲー
ト構造のＧａＮ／ＧａＩｎＮ擬似構造ＨＥＭＴの製造方
法を説明するための断面図である。
ト構造のＧａＮ／ＧａＩｎＮ擬似構造ＨＥＭＴの製造方
法を説明するための断面図である。
【図１６】この発明の第５の実施形態による埋め込みヘ
テロ構造の半導体レーザの製造方法を説明するための断
面図である。
テロ構造の半導体レーザの製造方法を説明するための断
面図である。
【図１７】この発明の第５の実施形態による埋め込みヘ
テロ構造の半導体レーザの製造方法を説明するための断
面図である。
テロ構造の半導体レーザの製造方法を説明するための断
面図である。
【図１８】この発明の第５の実施形態による埋め込みヘ
テロ構造の半導体レーザの製造方法を説明するための断
面図である。
テロ構造の半導体レーザの製造方法を説明するための断
面図である。
【図１９】この発明の第５の実施形態によるリセスゲー
ト構造を有するＧａＮ擬似整合ＨＥＭＴの製造方法を説
明するための断面図である。
ト構造を有するＧａＮ擬似整合ＨＥＭＴの製造方法を説
明するための断面図である。
【図２０】従来のＧａＡｓ ＭＥＳＦＥＴを示す断面図
である。
である。
【図２１】従来のリセスゲート構造のＧａＡｓ ＭＥＳ
ＦＥＴを示す断面図である。
ＦＥＴを示す断面図である。
１・・・ｃ面サファイア基板、２・・・アンドープＧａ
Ｎ層、３・・・ｎ型ＧａＮチャネル層、４・・・ＳｉＯ
2 マスク、５・・・ｎ+ 型ＧａＮ層、６・・・素子分離
領域、７・・・ソース電極、８・・・ドレイン電極、９
・・・ゲート電極、１０・・・チャネル層、１０１、１
０３・・・ｎ+ 型ＧａＮ層、１０２・・・アンドープＧ
ａＩｎＮ層、１０４・・・アンドープＡｌＧａＮ層、１
１・・・ｎ+ 型ＧａＩｎＮ層、２１・・・ｎ型ＳｉＣ基
板、２３・・・ｎ型ＡｌＧａＮ層、２４・・・活性層、
２５・・・ｐ型ＡｌＧａＮ層、２７・・・ｐ- 型ＡｌＧ
ａＮ層、２８・・・ｐ型ＧａＮ層、２９・・・ｐ側電
極、３０・・・ｎ側電極
Ｎ層、３・・・ｎ型ＧａＮチャネル層、４・・・ＳｉＯ
2 マスク、５・・・ｎ+ 型ＧａＮ層、６・・・素子分離
領域、７・・・ソース電極、８・・・ドレイン電極、９
・・・ゲート電極、１０・・・チャネル層、１０１、１
０３・・・ｎ+ 型ＧａＮ層、１０２・・・アンドープＧ
ａＩｎＮ層、１０４・・・アンドープＡｌＧａＮ層、１
１・・・ｎ+ 型ＧａＩｎＮ層、２１・・・ｎ型ＳｉＣ基
板、２３・・・ｎ型ＡｌＧａＮ層、２４・・・活性層、
２５・・・ｐ型ＡｌＧａＮ層、２７・・・ｐ- 型ＡｌＧ
ａＮ層、２８・・・ｐ型ＧａＮ層、２９・・・ｐ側電
極、３０・・・ｎ側電極
Claims (27)
- 【請求項１】 水素ガスおよび不活性ガスのうちの少な
くとも一方からなる第１のガスとハロゲンガスおよびハ
ロゲン化合物ガスのうちの少なくとも一方からなる第２
のガスとの混合ガスからなり、かつ、上記第２のガスの
分圧が数Ｔｏｒｒ〜常圧であるエッチングガスを用いて
４００℃以上の温度で窒化物系化合物半導体をエッチン
グするようにしたことを特徴とする窒化物系化合物半導
体のエッチング方法。 - 【請求項２】 エッチングすべき部分以外の部分の上記
窒化物系化合物半導体の表面を絶縁膜で覆い、上記絶縁
膜をマスクとして上記窒化物系化合物半導体を選択的に
エッチングするようにしたことを特徴とする請求項１記
載の窒化物系化合物半導体のエッチング方法。 - 【請求項３】 上記ハロゲン化合物ガスはハロゲンと水
素との化合物のガスであることを特徴とする請求項１記
載の窒化物系化合物半導体のエッチング方法。 - 【請求項４】 上記ハロゲン化合物ガスはハロゲンと炭
素との化合物のガスであることを特徴とする請求項１記
載の窒化物系化合物半導体のエッチング方法。 - 【請求項５】 上記第２のガスは塩化水素ガスであるこ
とを特徴とする請求項１記載の窒化物系化合物半導体の
エッチング方法。 - 【請求項６】 上記第２のガスは塩素ガスであることを
特徴とする請求項１記載の窒化物系化合物半導体のエッ
チング方法。 - 【請求項７】 上記第１のガスは窒素ガスであり、上記
第２のガスは塩化水素ガスであることを特徴とする請求
項１記載の窒化物系化合物半導体のエッチング方法。 - 【請求項８】 上記第１のガスは窒素ガスであり、上記
第２のガスは塩素ガスであることを特徴とする請求項１
記載の窒化物系化合物半導体のエッチング方法。 - 【請求項９】 上記第１のガスは水素ガスであり、上記
第２のガスは塩素ガスであることを特徴とする請求項１
記載の窒化物系化合物半導体のエッチング方法。 - 【請求項１０】 ４００℃以上８００℃以下の温度で上
記エッチングを行うようにしたことを特徴とする請求項
１記載の窒化物系化合物半導体のエッチング方法。 - 【請求項１１】 ５００℃以上７００℃以下の温度で上
記エッチングを行うようにしたことを特徴とする請求項
１記載の窒化物系化合物半導体のエッチング方法。 - 【請求項１２】 上記窒化物系化合物半導体はＡｌ、Ｇ
ａおよびＩｎからなる群より選ばれた少なくとも一種の
ＩＩＩ族元素とＮとからなることを特徴とする請求項１
記載の窒化物系化合物半導体のエッチング方法。 - 【請求項１３】 窒化物系化合物半導体を用いた半導体
装置の製造方法において、 エッチングすべき部分以外の部分の上記窒化物系化合物
半導体の表面を絶縁膜で覆い、上記絶縁膜をマスクとし
て、水素ガスおよび不活性ガスのうちの少なくとも一方
からなる第１のガスとハロゲンガスおよびハロゲン化合
物ガスのうちの少なくとも一方からなる第２のガスとの
混合ガスからなり、かつ、上記第２のガスの分圧が数Ｔ
ｏｒｒ〜常圧であるエッチングガスを用いて４００℃以
上の温度で上記窒化物系化合物半導体を選択的にエッチ
ングする工程と、 上記絶縁膜をマスクとして、上記窒化物系化合物半導体
の上記選択的にエッチングされた部分に化合物半導体を
選択的に成長させて埋め込む工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項１４】 上記ハロゲン化合物ガスはハロゲンと
水素との化合物のガスであることを特徴とする請求項１
３記載の半導体装置の製造方法。 - 【請求項１５】 上記ハロゲン化合物ガスはハロゲンと
炭素との化合物のガスであることを特徴とする請求項１
３記載の半導体装置の製造方法。 - 【請求項１６】 上記第２のガスは塩化水素ガスである
ことを特徴とする請求項１３記載の半導体装置の製造方
法。 - 【請求項１７】 上記第２のガスは塩素ガスであること
を特徴とする請求項１３記載の半導体装置の製造方法。 - 【請求項１８】 上記第１のガスは窒素ガスであり、上
記第２のガスは塩化水素ガスであることを特徴とする請
求項１３記載の半導体装置の製造方法。 - 【請求項１９】 上記第１のガスは窒素ガスであり、上
記第２のガスは塩素ガスであることを特徴とする請求項
１３記載の半導体装置の製造方法。 - 【請求項２０】 上記第１のガスは水素ガスであり、上
記第２のガスは塩素ガスであることを特徴とする請求項
１３記載の半導体装置の製造方法。 - 【請求項２１】 ４００℃以上８００℃以下の温度で上
記エッチングを行うようにしたことを特徴とする請求項
１３記載の半導体装置の製造方法。 - 【請求項２２】 ５００℃以上７００℃以下の温度で上
記エッチングを行うようにしたことを特徴とする請求項
１３記載の半導体装置の製造方法。 - 【請求項２３】 上記窒化物系化合物半導体はＡｌ、Ｇ
ａおよびＩｎからなる群より選ばれた少なくとも一種の
ＩＩＩ族元素とＮとからなることを特徴とする請求項１
３記載の半導体装置の製造方法。 - 【請求項２４】 上記化合物半導体は少なくともＧａお
よびＮを含む窒化物系化合物半導体であることを特徴と
する請求項１３記載の半導体装置の製造方法。 - 【請求項２５】 上記化合物半導体はヒ素系ＩＩＩ−Ｖ
族化合物半導体であることを特徴とする請求項１３記載
の半導体装置の製造方法。 - 【請求項２６】 上記化合物半導体はリン系ＩＩＩ−Ｖ
族化合物半導体であることを特徴とする請求項１３記載
の半導体装置の製造方法。 - 【請求項２７】 有機金属化学気相成長法により上記化
合物半導体を成長させるようにしたことを特徴とする請
求項１３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17054196A JP3478005B2 (ja) | 1996-06-10 | 1996-06-10 | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17054196A JP3478005B2 (ja) | 1996-06-10 | 1996-06-10 | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330916A true JPH09330916A (ja) | 1997-12-22 |
| JP3478005B2 JP3478005B2 (ja) | 2003-12-10 |
Family
ID=15906819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17054196A Expired - Lifetime JP3478005B2 (ja) | 1996-06-10 | 1996-06-10 | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3478005B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000065663A1 (en) * | 1999-04-26 | 2000-11-02 | Kansai Research Institute | Heterostructure field-effect transistor |
| JP2002118327A (ja) * | 2000-10-06 | 2002-04-19 | Furukawa Electric Co Ltd:The | 化合物半導体装置の製造方法 |
| JP2002520880A (ja) * | 1998-06-12 | 2002-07-09 | クリー インコーポレイテッド | 半絶縁性炭化ケイ素基板上の窒化物系トランジスタ |
| JP2003535481A (ja) * | 2000-06-02 | 2003-11-25 | コーン エルハルド | 後面にドナーをドープしたヘテロ構造 |
| JP2004056146A (ja) * | 2002-07-17 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005191181A (ja) * | 2003-12-25 | 2005-07-14 | Nippon Telegr & Teleph Corp <Ntt> | リセスゲート構造ｈｆｅｔおよびその製造方法 |
| JP2006185964A (ja) * | 2004-12-24 | 2006-07-13 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2006222160A (ja) * | 2005-02-08 | 2006-08-24 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| JP2007522677A (ja) * | 2004-02-12 | 2007-08-09 | インターナショナル・レクチファイヤー・コーポレーション | 集積型ｉｉｉ族−窒化物電力デバイス |
| WO2007122790A1 (ja) * | 2006-03-28 | 2007-11-01 | Nec Corporation | 電界効果トランジスタ |
| JP2008172101A (ja) * | 2007-01-12 | 2008-07-24 | Furukawa Electric Co Ltd:The | 埋込方法、半導体素子製造方法および半導体素子 |
| JP2010093233A (ja) * | 2008-10-07 | 2010-04-22 | Soi Tec Silicon On Insulator Technologies | 補剛材の適用によるひずみ材料層の緩和 |
| JP2011159795A (ja) * | 2010-02-01 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその作製法 |
| JP2013141036A (ja) * | 2013-04-22 | 2013-07-18 | Fujitsu Ltd | 化合物半導体積層構造 |
| US8766276B2 (en) | 2011-11-22 | 2014-07-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP2016139781A (ja) * | 2015-01-27 | 2016-08-04 | 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | エンハンスメント型高電子移動度トランジスタおよびその製作方法 |
| JP2019169495A (ja) * | 2018-03-22 | 2019-10-03 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | エッチング方法および半導体素子の製造方法 |
| WO2020100885A1 (ja) * | 2018-11-12 | 2020-05-22 | 国立大学法人名古屋大学 | エッチング方法およびエッチング装置 |
| CN114242583A (zh) * | 2021-12-22 | 2022-03-25 | 江苏第三代半导体研究院有限公司 | AlGaN材料的刻蚀方法及其应用 |
| US11824108B2 (en) | 2020-03-10 | 2023-11-21 | Fujitsu Limited | Semiconductor device |
-
1996
- 1996-06-10 JP JP17054196A patent/JP3478005B2/ja not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520880A (ja) * | 1998-06-12 | 2002-07-09 | クリー インコーポレイテッド | 半絶縁性炭化ケイ素基板上の窒化物系トランジスタ |
| WO2000065663A1 (en) * | 1999-04-26 | 2000-11-02 | Kansai Research Institute | Heterostructure field-effect transistor |
| JP2003535481A (ja) * | 2000-06-02 | 2003-11-25 | コーン エルハルド | 後面にドナーをドープしたヘテロ構造 |
| JP2002118327A (ja) * | 2000-10-06 | 2002-04-19 | Furukawa Electric Co Ltd:The | 化合物半導体装置の製造方法 |
| JP4546051B2 (ja) * | 2002-07-17 | 2010-09-15 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2004056146A (ja) * | 2002-07-17 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005191181A (ja) * | 2003-12-25 | 2005-07-14 | Nippon Telegr & Teleph Corp <Ntt> | リセスゲート構造ｈｆｅｔおよびその製造方法 |
| JP2007522677A (ja) * | 2004-02-12 | 2007-08-09 | インターナショナル・レクチファイヤー・コーポレーション | 集積型ｉｉｉ族−窒化物電力デバイス |
| JP2006185964A (ja) * | 2004-12-24 | 2006-07-13 | Eudyna Devices Inc | 半導体装置の製造方法 |
| JP2006222160A (ja) * | 2005-02-08 | 2006-08-24 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
| WO2007122790A1 (ja) * | 2006-03-28 | 2007-11-01 | Nec Corporation | 電界効果トランジスタ |
| JP2008172101A (ja) * | 2007-01-12 | 2008-07-24 | Furukawa Electric Co Ltd:The | 埋込方法、半導体素子製造方法および半導体素子 |
| JP4653124B2 (ja) * | 2007-01-12 | 2011-03-16 | 古河電気工業株式会社 | 半導体素子製造方法 |
| JP2010093233A (ja) * | 2008-10-07 | 2010-04-22 | Soi Tec Silicon On Insulator Technologies | 補剛材の適用によるひずみ材料層の緩和 |
| JP2011159795A (ja) * | 2010-02-01 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその作製法 |
| US8766276B2 (en) | 2011-11-22 | 2014-07-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP2013141036A (ja) * | 2013-04-22 | 2013-07-18 | Fujitsu Ltd | 化合物半導体積層構造 |
| JP2016139781A (ja) * | 2015-01-27 | 2016-08-04 | 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | エンハンスメント型高電子移動度トランジスタおよびその製作方法 |
| JP2019169495A (ja) * | 2018-03-22 | 2019-10-03 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | エッチング方法および半導体素子の製造方法 |
| WO2020100885A1 (ja) * | 2018-11-12 | 2020-05-22 | 国立大学法人名古屋大学 | エッチング方法およびエッチング装置 |
| JP2020080349A (ja) * | 2018-11-12 | 2020-05-28 | 国立大学法人名古屋大学 | エッチング方法およびエッチング装置 |
| US11824108B2 (en) | 2020-03-10 | 2023-11-21 | Fujitsu Limited | Semiconductor device |
| CN114242583A (zh) * | 2021-12-22 | 2022-03-25 | 江苏第三代半导体研究院有限公司 | AlGaN材料的刻蚀方法及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3478005B2 (ja) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3478005B2 (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
| US10566450B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US7760785B2 (en) | Group-III nitride semiconductor device | |
| JP3160914B2 (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3449116B2 (ja) | 半導体装置 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH11214800A (ja) | 半導体装置およびその製造方法 | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
| JP2005235935A (ja) | 高電子移動度トランジスタ | |
| JP2008016615A (ja) | バイポーラトランジスタ | |
| JP2005210105A (ja) | 半導体装置及びその製造方法 | |
| JP2007305630A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
| JP2003258005A (ja) | ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法 | |
| CN212182338U (zh) | 半导体结构 | |
| JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
| JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
| JP4947877B2 (ja) | 高電子移動度トランジスタ | |
| JP2017152467A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| CN117199124A (zh) | 功率器件外延结构及其制备方法、功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |