[go: up one dir, main page]

JP3546634B2 - 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 - Google Patents

窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP3546634B2
JP3546634B2 JP6653697A JP6653697A JP3546634B2 JP 3546634 B2 JP3546634 B2 JP 3546634B2 JP 6653697 A JP6653697 A JP 6653697A JP 6653697 A JP6653697 A JP 6653697A JP 3546634 B2 JP3546634 B2 JP 3546634B2
Authority
JP
Japan
Prior art keywords
gas
layer
etching
nitride
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6653697A
Other languages
English (en)
Other versions
JPH10261614A (ja
Inventor
弘治 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6653697A priority Critical patent/JP3546634B2/ja
Publication of JPH10261614A publication Critical patent/JPH10261614A/ja
Application granted granted Critical
Publication of JP3546634B2 publication Critical patent/JP3546634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法に関し、特に、GaNなどの窒化物系III−V族化合物半導体を用いた半導体装置に適用して好適なものである。
【0002】
【従来の技術】
GaN系半導体は直接遷移半導体であり、その禁制帯幅は1.9eVから6.2eVに亘っており、可視領域から紫外線領域の発光が可能な発光素子の実現が理論上可能であることから、近年注目を集めており、その開発が活発に進められている。また、GaN系半導体は、電子走行素子の材料としても大きな可能性を持っている。すなわち、GaNの飽和電子速度は約2.5×10cm/sとSi、GaAsおよびSiCに比べて大きく、また、破壊電界は約5×10V/cmとダイヤモンドに次ぐ大きさを持っている。このような理由により、GaN系半導体は、高周波、大電力用半導体素子の材料として大きな可能性を持つことが予想されてきた。
【0003】
しかしながら、GaN系半導体を用いて電子走行素子を作る場合には、不純物のイオン注入による導電層の形成という手法を適用することができない点で、GaAs系半導体などを用いた従来の半導体素子と大きく異なる。すなわち、GaN系半導体中にイオン注入された不純物は熱的アニールによっては活性化されないため、例えばGaN系半導体を用いたFETにおいては、キャリア濃度が実用上十分に高いソース領域およびドレイン領域を形成することができず、したがってソース電極およびドレイン電極をそれぞれソース領域およびドレイン領域に低接触抵抗でオーミック接触させることができない。
【0004】
このため、GaN系半導体を用いたFETとしては、不純物のイオン注入による導電層の形成という手法を用いない、図13に示すような構造のFETが試作されている(Appl. Phys. Lett.,62(15),1786(1993))。図13に示すように、このFETにおいては、c面サファイア基板101上にアンドープGaN層102およびチャネル層としてのn型GaN層103が順次積層され、n型GaN層103上にゲート電極104、ソース電極105およびドレイン電極106が設けられている。ここで、ゲート電極104はn型GaN層103とショットキー接触し、ソース電極105およびドレイン電極106はn型GaN層103とオーミック接触している。
【0005】
また、GaN系半導体を用いた場合には、不純物のイオン注入による導電層の形成という手法を適用することができないという上述の困難に加え、GaN系半導体に対しては有効なウエットエッチング液がまだ開発されておらず、通常の酸またはアルカリを用いたウエットエッチング技術では、全くと言ってよいほどエッチングされないという困難もある。このため、GaN系半導体を用いたFETにおいては、GaAs系半導体を用いたFETにおいてソース抵抗低減のために用いられる、いわゆるリセスゲート構造を良好に形成することは困難であった。ここで、物理的モードの大きな条件での反応性イオンエッチング(RIE)法を用いれば、リセスゲート構造を形成することは一応可能であるが、このRIE法では、被エッチング層や下地に損傷が生じてしまうばかりでなく、選択エッチングが困難であるため、被エッチング層をエッチングしようとするとその下地までエッチングせざるを得ないという問題があり、実際上適用は困難である。
【0006】
一方、GaN系半導体を用いた高電子移動度トランジスタ(High Electron Mobility Transistor,HEMT)として、図14に示すような構造のAlGaN/GaN HEMTが試作されている(Appl. Phys. Lett.,68(4),22(1996)) 。図14に示すように、このAlGaN/GaN HEMTにおいては、c面サファイア基板201上にアンドープGaN層202、電子走行層としてのアンドープGaN層203および電子供給層としてのn型AlGaN層204が順次積層され、n型AlGaN層204上にゲート電極205、ソース電極206およびドレイン電極207が設けられている。ここで、ゲート電極205はn型AlGaN層204とショットキー接触している。
【0007】
しかしながら、この図14に示すAlGaN/GaN HEMTにおいては、ソース電極206およびドレイン電極207が低電子濃度のn型AlGaN層204上に形成されていることや、AlGaAs/GaAs HEMTにおけるようにソース電極およびドレイン電極の下側にオーミック接触用の合金層を形成することが困難であることなどにより、ソース電極206およびドレイン電極207の接触抵抗が極めて高い。このため、このAlGaN/GaN HEMTの性能は低かった。
【0008】
また、図15に示すような構造のAlGaN/GaN接合を用いたFETも試作されている(Appl. Phys. Lett.,69(6),794(1996))。図15に示すように、このFETにおいては、c面サファイア基板301上にアンドープGaN層302、電子走行層としてのn型GaN層303、スペーサ層としてのアンドープAlGaN層304および電子供給層としてのn型AlGaN層305が順次積層され、n型AlGaN層305上にゲート電極306、ソース電極307およびドレイン電極308が設けられている。ここで、ゲート電極306はn型AlGaN層305とショットキー接触しており、ソース電極307およびドレイン電極308はn型AlGaN層305とオーミック接触している。このFETは、HEMTと類似の構造を有するが、ドーピングされた層であるn型GaN層303を電子走行層に用いていることが通常のHEMTと異なる。
【0009】
しかしながら、この図15に示すFETにおいては、ソース電極307およびドレイン電極308はn型AlGaN層305上に形成されているために接触抵抗が十分に低くないことなどにより、高性能のものが得られていない。
【0010】
また、GaN系半導体を用いたFETとしては、図16に示すようなものも試作されている(Appl. Phys. Lett.,65(9),1121(1994)) 。図16に示すように、このFETにおいては、c面サファイア基板401上に電子走行層としてのn型GaN層402および電子供給層としてのn型AlGaN層403が順次積層されている。n型AlGaN層403は所定形状にパターニングされている。そして、このn型AlGaN層403上にゲート電極404が設けられているとともに、このn型AlGaN層403の両側壁にそれぞれ接触するようにソース電極405およびドレイン電極406がn型GaN層402上に設けられている。ここで、ゲート電極404はn型AlGaN層403とショットキー接触し、ソース電極405およびドレイン電極406はn型GaN層402およびn型AlGaN層403とオーミック接触している。このFETは、HEMTと類似の構造を有するが、ドーピングされた層であるn型GaN層402を電子走行層に用いていることが通常のHEMTと異なる。
【0011】
しかしながら、この図16に示すFETにおいては、n型AlGaN層403のパターニングにRIE法のような物理的エッチング法を用いざるを得ないことから、このn型AlGaN層403および下地のn型GaN層402に損傷が生じてしまい、素子特性の劣化をもたらすという問題がある。
【0012】
一方、GaN系半導体を用いた半導体レーザにおいては、GaAs系半導体を用いた半導体レーザにおいてしきい値電流低減のために用いられる、いわゆるリジ構造を良好に形成することは、GaN系半導体を用いたFETにおいてリセスゲート構造を良好に形成することが困難であるのと同様な理由により、困難であった。
【0013】
【発明が解決しようとする課題】
以上のように、GaN系半導体を用いた電子走行素子や半導体レーザの製造においては、GaN系半導体に固有の問題、すなわち選択エッチングが困難であることや不純物のイオン注入による導電層の形成が困難であることなどに起因する多くの課題があり、その解決が望まれていた。
【0014】
この発明は、これらの課題を一挙に解決するものである。すなわち、この発明の目的は、アルミニウムを含まない窒化物系化合物半導体を、下地に対してほぼ完全に選択的にエッチングすることができ、しかもエッチングの際に損傷を伴わない窒化物系化合物半導体の選択エッチング方法およびそのような選択エッチング方法を用いた半導体装置の製造方法を提供することにある。
【0015】
【課題を解決するための手段】
本発明者は、従来の技術が有する上述の課題を解決すべく鋭意検討を行った結果、GaNやGaInNなどのアルミニウムを含まない窒化物系化合物半導体を下地に対してほぼ完全に選択的にエッチングすることができ、しかもエッチングの際に損傷を伴わない窒化物系化合物半導体の選択エッチング方法を得ることができれば、上述の課題を一挙に解決することができることに着目し、種々の実験を経てその具体的な方法を見い出し、本発明を案出するに至ったものである。
【0016】
すなわち、上記目的を達成するために、この発明による窒化物系化合物半導体の選択エッチング方法は、
ハロゲンガスおよびハロゲン化合物ガスのうちの少なくとも一方からなる第1のガスと水素ガスおよび不活性ガスのうちの少なくとも一方からなる第2のガスとの混合ガスからなるエッチングガスを用い、アルミニウムを含む窒化物系化合物半導体をエッチングストップ層としてアルミニウムを含まない窒化物系化合物半導体を気相で熱化学的に、選択的にエッチングするようにした
ことを特徴とするものである。
【0017】
ここで、第1のガスとして用いられるハロゲンガスまたはハロゲン化合物ガスは、エッチング温度でハロゲンを分離するものであれば、基本的にはどのようなものであってもよい。具体的には、ハロゲンガスはX(X=F、Cl、Br)である。また、ハロゲン化合物ガスは、ハロゲンと水素との化合物のガス(ハイドライドガスの一種)、具体的にはHX(X=F、Cl、Br)や、ハロゲンと炭素との化合物、具体的には例えばCX(X=F、Cl、Br)や、ハロゲンと水素と炭素との化合物のガス、具体的には例えばCHX(X=F、Cl、Br)などである。第2のガスとして用いられる不活性ガスは、具体的にはN、Ar、Xe、Heなどのガスである。さらに、エッチングの際の窒化物系化合物半導体の面荒れを防止するためには、好適には、これらのガスに加えて、活性窒素を放出する化合物のガスを含ませる。この活性窒素を放出する化合物は、具体的には、例えば、アンモニアやアミン化合物である。アミン化合物は、具体的には、トリメチルアミン、ジメチルアミン、ジエチルアミンなどである。
【0018】
また、エッチングは、必要なエッチング速度が得られ、かつ、被エッチング物およびエッチングストップ層である窒化物系化合物半導体の結晶の破壊、結晶性の劣化、面荒れなど、すなわち損傷が生じない範囲の温度で行う。特に、被エッチング物およびエッチングストップ層が窒化物系III−V族化合物半導体である場合には、エッチングは、典型的には、550℃以上900℃以下の温度で行う。ここで、エッチングを550℃よりも低い温度で行うとエッチング速度が小さすぎ、エッチングを900℃よりも高い温度で行うと被エッチング物およびエッチングストップ層である窒化物系III−V族化合物半導体の損傷が生じてしまう。十分なエッチング速度を得るとともに、被エッチング物およびエッチングストップ層である窒化物系III−V族化合物半導体の損傷を有効に抑えるために、このエッチングは、好適には、600℃以上800℃以下の温度で行う。
【0020】
また、この発明による半導体装置の製造方法は、
ハロゲンガスおよびハロゲン化合物ガスのうちの少なくとも一方からなる第1のガスと水素ガスおよび不活性ガスのうちの少なくとも一方からなる第2のガスとの混合ガスからなるエッチングガスを用い、アルミニウムを含む窒化物系化合物半導体をエッチングストップ層としてアルミニウムを含まない窒化物系化合物半導体を気相で熱化学的に、選択的にエッチングする工程と、
アルミニウムを含まない窒化物系化合物半導体の選択的にエッチングされた部分の側壁にサイドウォールスペーサを形成する工程と、
サイドウォールスペーサの間の部分におけるアルミニウムを含む窒化物系化合物半導体上にゲート電極を形成する工程と
を有することを特徴とするものである。
【0021】
この発明において、典型的には、アルミニウムを含む窒化物系化合物半導体はAlGa1−x N(ただし、0.02≦x≦1)であり、アルミニウムを含まない窒化物系化合物半導体はGa1−y InN(ただし、0≦y≦1)である。
【0022】
上述のように構成されたこの発明においては、エッチングガス中に含まれるハロゲンの作用により、気相で熱化学的に、アルミニウムを含まない窒化物系化合物半導体がエッチングされる。これに対し、アルミニウムを含む窒化物系化合物半導体は、それに含まれるアルミニウムの作用により実質的にエッチングされない。すなわち、アルミニウムを含まない窒化物系化合物半導体を、下地であるアルミニウムを含む窒化物系化合物半導体に対して、ほぼ完全に選択的にエッチングすることができる。また、このエッチングの際には、アルミニウムを含まない窒化物系化合物半導体およびアルミニウムを含む窒化物系化合物半導体に損傷が生じるのを防止することができる。さらに、エッチング速度は主に温度で制御されるので、エッチングの制御性が良好である。
【0023】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。
【0024】
以下の実施形態においては、c面サファイア基板上にGaN、AlGaN、GaInNなどの窒化物系III−V族化合物半導体からなる層を積層した構造を用いるが、まず、これらの窒化物系III−V族化合物半導体を有機金属化学気相成長(MOCVD)法により成長させる一般的な方法について説明する。
【0025】
これらの窒化物系III−V族化合物半導体の成長の際の原料ガスとしては、Ga原料としてトリメチルガリウム(TMG)、Al原料としてトリメチルアルミニウム(TMA)、In原料としてトリメチルインジウム(TMIn)、N原料としてアンモニア(MH)、n型不純物のドーパントとしてシラン(SiH)、p型不純物のドーパントとしてシクロペンタジエニルマグネシウム(CpMg)を用いる。そして、よく知られているように、まず、c面サファイア基板上に低温でAlNまたはGaNからなるバッファ層を成長させた後、NHガスを流しながら成長温度を1000℃前後に上昇させ、バッファ層上にGaN、AlGaNなどを成長させる。ここで、GaInNなどのInを含む窒化物系III−V族化合物半導体を成長させる場合には、成長温度を700〜800℃に下げ、雰囲気ガスは窒素(N)とすることも、よく知られている。
【0026】
次に、GaNのエッチング速度の測定結果について説明する。このエッチング速度の測定のための試料は、次のようにして作製した。まず、c面サファイア基板上にAlNまたはGaNからなる低温成長によるバッファ層を成長させた後、このバッファ層上に厚さ5μmのGaN層を成長させる。次に、このGaN層上にストライプ形状を有するSiO膜からなるマスクを形成する。次に、このc面サファイア基板を反応炉に導入する。次に、NガスにHClガスを所定の割合で混合したエッチングガスを反応炉内に100〜200cc/minの流量で流し、600〜800℃の温度で5〜60分間、試料をエッチングガスにさらした。
【0027】
図1は、HClを10%含むエッチングガスを100cc/minの流量で流しながら700℃でGaN層のエッチングを行ったときのエッチング時間とエッチング深さとの関係を示す。図2は、同一条件におけるエッチング温度(T)とエッチング速度との関係を示す。
【0028】
図2より、HClによるGaNのエッチングは化学反応によるものであり、その反応の活性化エネルギーは1.43eVであること、エッチング速度は温度により、1nm/min(600℃)から20nm/min(800℃)以上まで制御することができることがわかる。また、図1より、エッチングには時間遅れがなく、時間によってエッチング深さを精密に制御することができることがわかる。
【0029】
次に、AlGaNのエッチング速度の測定結果について説明する。このエッチング速度の測定のための試料は、次のようにして作製した。まず、c面サファイア基板上にAlNまたはGaNからなる低温成長によるバッファ層を成長させた後、このバッファ層上にGaN層を成長させ、引き続いてこのGaN層上に厚さ0.5μmのAlGaN層を成長させる。次に、このAlGaN層上にストライプ形状を有するSiO膜からなるマスクを形成する。次に、このc面サファイア基板を反応炉に導入する。次に、NガスにHClガスを所定の割合で混合したエッチングガスを反応炉内に100〜200cc/minの流量で流し、600〜800℃の温度で5〜60分間、試料をエッチングガスにさらした。これらの試料のAlGaN層のAl組成比は7%、15%および50%の3水準に変えた。一方、比較のために、c面サファイア基板上にバッファ層を介してGaN層を成長させた試料を別に用意し、この試料も同時にエッチングガスにさらした。
【0030】
まず、HClを5%含むエッチングガスを100cc/minの流量で流しながら700℃で10分間AlGaN層のエッチングを試みたところ、3個の試料のいずれも、AlGaN層はまったくエッチングされなかった。これに対し、同時にエッチングガスにさらした別の試料のGaN層の表面の段差の高さを測定したところ、約55nmであった。すなわち、GaN層は約55nmエッチングされた。
【0031】
次に、HClを10%含むエッチングガスを100cc/minの流量で流しながら800℃で30分間AlGaN層のエッチングを試みたところ、やはり、3個の試料のいずれも、AlGaN層はほとんどエッチングされなかった。これに対し、同時にエッチングガスにさらした別の試料のGaN層は、約1.6μmエッチングされた。
【0032】
上述のようにしてエッチングを試みたAlGaN層の表面を走査型電子顕微鏡(SEM)により観察したところ、SiOマスクで覆われた領域とSiO膜マスクで覆われていない領域とは、コントラストとしてかろうじて区別することができる程度で、明確な段差は見られなかった。
【0033】
上述のように、この実験では、GaN層が約1.6μmエッチングされても、Al組成比が7%のAlGaN層、すなわちAl0.07Ga0.93N層はエッチングされない。このAlGaN層の耐エッチング性の理由はAl−N結合の強さに由来すると考えられるが、極めて微量のAlの添加でも大きなエッチング耐性を発揮する理由はいまだ解明されていない。
【0034】
次に、この発明の第1の実施形態によるAlGaN/GaN HEMTの製造方法について説明する。
【0035】
この第1の実施形態においては、まず、図3に示すように、c面サファイア基板1上に、AlNまたはGaNからなるバッファ層(図示せず)を介して、アンドープGaN層2、アンドープAlGaN層3、n型不純物として例えばSiがドープされたn型AlGaN層4、アンドープGaN層5、n型不純物として例えばSiがドープされたn型AlGaN層6およびn型不純物として同様にSiがドープされたn型GaN層7を順次成長させる。ここで、アンドープGaN層5は電子走行層、n型AlGaN層4およびn型AlGaN層6は電子供給層である。また、アンドープAlGaN層3の厚さは例えば300nm、n型AlGaN層4の厚さは例えば5nm、アンドープGaN層5の厚さは例えば15nm、n型AlGaN層6の厚さは例えば15nm、n型GaN層7の厚さは例えば150nmである。
【0036】
次に、図4に示すように、例えばCVD法によりn型GaN層7の全面に例えば厚さが0.4μmのSiO膜8を形成した後、このSiO膜8をリソグラフィーおよびエッチングにより所定のストライプ形状にパターニングする。このSiO膜8で覆われていない部分が素子分離領域となる。このSiO膜8のエッチングには、例えば、フッ酸系エッチング液を用いたウエットエッチング法またはフッ素系エッチングガスを用いたRIE法を用いる。
【0037】
次に、SiO膜8をエッチングマスクとして、例えばRIE法により、アンドープAlGaN層3に達するまでエッチングする。このときのエッチング深さは例えば0.35μmである。
【0038】
次に、図5に示すように、リソグラフィーによりソース電極およびドレイン電極形成用の所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをエッチングマスクとしてSiO膜8をエッチングすることにより開口8a、8bを形成する。次に、例えば真空蒸着法により全面に例えばTi/Al/Au膜(図示せず)を形成する。次に、このレジストパターンをその上に形成されたTi/Al/Au膜とともに除去する(リフトオフ)。これによって、開口8a、8bの部分におけるn型GaN層7上にそれぞれソース電極9およびドレイン電極10が形成される。この後、ソース電極9およびドレイン電極10の接触抵抗を低くするために、例えば、N雰囲気、800℃、10分の条件でアニールを行う。
【0039】
次に、図6に示すように、リソグラフィーおよびエッチングにより、ゲート電極形成領域のSiO膜8を除去した後、HClとNとの混合ガスからなり、HClを10%含むエッチングガスを用いて、700℃で50分間、熱化学エッチングを行う。このときのn型GaN層7のエッチング深さは約0.15μmである。この場合、このn型GaN層7がエッチングされて下層のn型AlGaN層6が露出した時点でこのエッチングは完全に停止し、したがってこのn型AlGaN層6は全くエッチングされない。
【0040】
次に、例えばCVD法により全面に例えば厚さが0.3μmのSiO膜を形成した後、RIE法によりエッチバックする。これによって、ゲート電極形成領域におけるn型GaN層6およびSiO膜8の側壁にSiOからなるサイドウォールスペーサ11が形成される。
【0041】
次に、リソグラフィーによりゲート電極形成用の所定形状のレジストパターン(図示せず)を形成した後、例えば真空蒸着法により全面に例えばTi/Au膜を形成する。次に、レジストパターンをその上に形成されたTi/Au膜とともに除去する。これによって、図7に示すように、n型AlGaN層6とショットキー接触したゲート電極12が形成される。
【0042】
以上により、目的とするAlGaN/GaN HEMTが製造される。
【0043】
このAlGaN/GaN HEMTにおいては、電子走行層であるアンドープGaN層5と電子供給層であるn型AlGaN層4およびn型AlGaN層6との界面の近傍におけるアンドープGaN層5にそれぞれ2次元電子ガス(図示せず)が存在する。
【0044】
この第1の実施形態によれば、次のような種々の利点を得ることができる。すなわち、ゲート電極形成領域におけるn型GaN層7のエッチング、すなわちリセスエッチングの際には、下層のn型AlGaN層6が露出した時点でエッチングが完全に停止するので、ゲート電極形成領域におけるこのn型AlGaN層6の厚さの減少がなく、このため電子走行層であるアンドープGaN層5とゲート電極12との間の距離をこのn型AlGaN層6の厚さにより正確に規定することができる。また、このようにゲート電極形成領域におけるn型GaN層7のリセスエッチングが可能であることにより、ソース抵抗の大幅な低減を図ることができる。また、このリセスエッチングの際には、n型GaN層7およびn型AlGaN層6に損傷が生じるのを防止することができる。さらに、ソース電極9およびドレイン電極10は高キャリア濃度のn型GaN層7上に形成しているので、これらのソース電極9およびドレイン電極10の接触抵抗の大幅な低減を図ることができる。また、ゲート電極形成領域におけるn型GaN層7を選択的に除去した後、この除去部の側壁にサイドウォールスペーサ11を形成してからゲート電極12を自己整合的に形成しているので、エッチングによる加工限界よりもサイドウォールスペーサ11の厚さの2倍小さい寸法にまで、ゲート長を短縮することができる。一方、このゲート電極12の上部の寸法は十分に大きくすることができるので、ゲート抵抗の大幅な低減を図ることができる。以上により、高性能、高速、大電力のAlGaN/GaN HEMTを得ることができる。
【0045】
次に、この発明の第2の実施形態によるリッジ型AlGaN/GaInN半導体レーザの製造方法について説明する。
【0046】
この第2の実施形態においては、まず、図8に示すように、c面サファイア基板21上に、AlNまたはGaNからなるバッファ層(図示せず)を介して、n型不純物として例えばSiがドープされたn型GaN層22、n型不純物として同様にSiがドープされたn型AlGaNクラッド層23、アンドープのGaInN活性層24、p型不純物として例えばMgがドープされたp型AlGaNクラッド層25およびp型不純物として同様にMgがドープされたp型GaN層26を順次成長させる。ここで、n型GaN層22はn側電極のコンタクト層となり、p型GaN層26はp側電極のコンタクト層となる。n型AlGaNクラッド層23およびp型AlGaNクラッド層25のAl組成比は例えば0.15、GaInN活性層24のIn組成比は例えば0.05である。また、これらの層の厚さは、例えば、n型GaN層22は4μm、n型AlGaNクラッド層23は0.5μm、GaInN活性層24は0.05μm、p型AlGaNクラッド層25は0.5μm、p型GaN層26は1μmである。
【0047】
次に、例えばCVD法によりp型GaN層26の全面に例えば厚さが0.3μmのSiO膜(図示せず)を形成した後、このSiO膜をリソグラフィーおよびエッチングにより例えば幅が7μmの所定のストライプ形状にパターニングする。次に、このSiO膜をエッチングマスクとして、HClとNとの混合ガスからなり、HClを10%含むエッチングガスを用いて、750℃で1時間、p型GaN層26の熱化学エッチングを行う。これによって、図9に示すように、p型GaN層26が所定のストライプ形状にパターニングされる。この場合、このp型GaN層26がエッチングされて下層のp型AlGaNクラッド層25が露出した時点でこのエッチングは完全に停止し、したがってこのp型AlGaNクラッド層25は全くエッチングされない。したがって、p型GaN層26で覆われている部分のp型AlGaNクラッド層25の上面とp型GaN層26で覆われていない部分のp型AlGaNクラッド層25の上面とは連続的につながっていて同一平面上にある。また、このエッチングの際には、同時に、p型AlGaNクラッド層25およびp型GaN層26のアニールも行われ、それらにドープされたMgが活性化される。
【0048】
次に、エッチングマスクとして用いられた上述のSiO膜をエッチング除去した後、図10に示すように、例えばスパッタリング法により全面に例えば厚さが0.3μmのSiO膜27を形成する。次に、このSiO膜27上にリソグラフィーによりp側電極形成用の所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをエッチングマスクとしてSiO膜27をエッチングすることにより開口27aを形成する。この開口27aの幅は例えば5μmである。次に、例えば真空蒸着法により全面に例えばTi/Pt/Au膜を形成した後、レジストパターンをその上に形成されたTi/Pt/Au膜とともに除去する。これによって、開口27aの部分におけるp型GaN層26上にp側電極28が形成される。
【0049】
次に、SiO膜27上にリソグラフィーにより例えば厚さが3μmの所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをエッチングマスクとして、例えばRIE法により、SiO膜27、p型AlGaNクラッド層25、GaInN活性層24およびn型AlGaNクラッド層23を順次エッチングする。次に、リソグラフィーによりn側電極形成用の所定形状のレジストパターン(図示せず)を形成した後、例えば真空蒸着法により全面に例えばTi/Al/Pt/Au膜を形成する。次に、レジストパターンをその上に形成されたTi/Al/Pt/Au膜とともに除去する。これによって、n型GaN層22上にn側電極29が形成される。この後、このn側電極29の接触抵抗を低くするために、例えば、N雰囲気、800℃、10分の条件でアニールを行う。
【0050】
以上により、目的とするリッジ型AlGaN/GaInN半導体レーザが製造される。
【0051】
この第2の実施形態によれば、熱化学エッチングによりp型GaN層26をストライプ形状にパターニングしていることにより、このストライプ形状のp型GaN層26からなるリッジ部を、このp型GaN層26自身やp型AlGaNクラッド層25に損傷を生じることなく形成することができる。そして、このようにリッジ構造を形成することができることにより、半導体レーザのしきい値電流の低減を図ることができる。また、p型AlGaNクラッド層25およびp型GaN層26にドープされたMgの活性化のためのアニールをp型GaN層26のパターニングのための熱化学エッチングで兼用することができることにより、この活性化のためのアニールを独立に行う必要がなくなり、したがってその分だけ半導体レーザの製造工程の簡略化を図ることができる。
【0052】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0053】
例えば、上述の第1および第2の実施形態において挙げた数値、構造、材料、原料、成長法などはあくまでも例に過ぎず、必要に応じてこれと異なる数値、構造、材料、原料、成長法などを用いてもよい。
【0054】
具体的には、上述の第1の実施形態においては、n型GaN層7にソース電極9およびドレイン電極10を接触させているが、このn型GaN層7の代わりにn型GaInN層を用い、このn型GaInN層にソース電極9およびドレイン電極10を接触させるようにしてもよく、この場合には、ソース電極9およびドレイン電極10の接触抵抗をより低減することができる。また、上述の第1の実施形態によるAlGaN/GaN HEMTは、電子走行層であるアンドープGaN層5の上下に電子供給層であるn型AlGaN層6およびn型AlGaN層4を設けた、いわゆるダブルドープ型のHEMTであるが、この発明は、電子走行層であるアンドープGaN層5上に電子供給層であるn型AlGaN層6が積層された、いわゆる順HEMTや、電子供給層であるn型AlGaN層6上に電子走行層であるアンドープGaN層5が積層された、いわゆる逆HEMTとしてもよい。さらに、電子走行層としては、アンドープGaN層5の代わりに、例えばアンドープGaInN層を用いてもよい。
【0055】
【発明の効果】
以上説明したように、この発明によれば、気相で熱化学的にエッチングが行われるので、アルミニウムを含まない窒化物系化合物半導体を、下地に対してほぼ完全に選択的にエッチングすることができ、しかもエッチングの際に損傷を伴わないようにすることができる。
【図面の簡単な説明】
【図1】GaN層のエッチング時間とエッチング深さとの関係を示す略線図である。
【図2】GaN層のエッチング温度とエッチング速度との関係を示す略線図である。
【図3】この発明の第1の実施形態によるAlGaN/GaN HEMTの製造方法を説明するための断面図である。
【図4】この発明の第1の実施形態によるAlGaN/GaN HEMTの製造方法を説明するための断面図である。
【図5】この発明の第1の実施形態によるAlGaN/GaN HEMTの製造方法を説明するための断面図である。
【図6】この発明の第1の実施形態によるAlGaN/GaN HEMTの製造方法を説明するための断面図である。
【図7】この発明の第1の実施形態によるAlGaN/GaN HEMTの製造方法を説明するための断面図である。
【図8】この発明の第2の実施形態によるリッジ型AlGaN/GaInN半導体レーザの製造方法を説明するための断面図である。
【図9】この発明の第2の実施形態によるリッジ型AlGaN/GaInN半導体レーザの製造方法を説明するための断面図である。
【図10】この発明の第2の実施形態によるリッジ型AlGaN/GaInN半導体レーザの製造方法を説明するための断面図である。
【図11】この発明の第2の実施形態によるリッジ型AlGaN/GaInN半導体レーザの製造方法を説明するための断面図である。
【図12】この発明の第2の実施形態によるリッジ型AlGaN/GaInN半導体レーザの製造方法を説明するための断面図である。
【図13】従来の第1の例によるGaN系半導体を用いたFETを示す断面図である。
【図14】従来の第2の例によるGaN系半導体を用いたFETを示す断面図である。
【図15】従来の第3の例によるGaN系半導体を用いたFETを示す断面図である。
【図16】従来の第4の例によるGaN系半導体を用いたFETを示す断面図である。
【符号の説明】
1、21・・・c面サファイア基板、2、5・・・アンドープGaN層、3・・・アンドープAlGaN層、4・・・n型AlGaN層、6・・・n型AlGaN層、7・・・n型GaN層、8、27・・・SiO膜、9・・・ソース電極、10・・・ドレイン電極、12・・・ゲート電極、22・・・n型GaN層、23・・・n型AlGaNクラッド層、24・・・GaInN活性層、25・・・p型AlGaNクラッド層、26・・・p型GaN層、28・・・p側電極、29・・・n側電極

Claims (8)

  1. ハロゲンガスおよびハロゲン化合物ガスのうちの少なくとも一方からなる第1のガスと水素ガスおよび不活性ガスのうちの少なくとも一方からなる第2のガスとの混合ガスからなるエッチングガスを用い、アルミニウムを含む窒化物系化合物半導体をエッチングストップ層としてアルミニウムを含まない窒化物系化合物半導体を気相で熱化学的に、選択的にエッチングするようにした
    ことを特徴とする窒化物系化合物半導体の選択エッチング方法。
  2. ハロゲンガスおよびハロゲン化合物ガスのうちの少なくとも一方からなる第1のガスと水素ガスおよび不活性ガスのうちの少なくとも一方からなる第2のガスとの混合ガスからなるエッチングガスを用い、アルミニウムを含む窒化物系化合物半導体をエッチングストップ層としてアルミニウムを含まない窒化物系化合物半導体を気相で熱化学的に、選択的にエッチングする工程と、
    上記アルミニウムを含まない窒化物系化合物半導体の上記選択的にエッチングされた部分の側壁にサイドウォールスペーサを形成する工程と、
    上記サイドウォールスペーサの間の部分における上記アルミニウムを含む窒化物系化合物半導体上にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 上記ハロゲン化合物ガスはハロゲンと水素との化合物のガスであることを特徴とする請求項2記載の半導体装置の製造方法。
  4. 上記ハロゲン化合物ガスはハロゲンと炭素との化合物のガスであることを特徴とする請求項2記載の半導体装置の製造方法。
  5. 上記ハロゲン化合物ガスはハロゲンと水素と炭素との化合物のガスであることを特徴とする請求項2記載の半導体装置の製造方法。
  6. 上記エッチングガスは活性窒素を放出する化合物のガスをさらに含むことを特徴とする請求項2〜5のいずれか一項記載の半導体装置の製造方法。
  7. 上記活性窒素を放出する化合物はアンモニアであることを特徴とする請求項6記載の半導体装置の製造方法。
  8. 上記活性窒素を放出する化合物はアミン化合物であることを特徴とする請求項6記載の半導体装置の製造方法。
JP6653697A 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 Expired - Fee Related JP3546634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6653697A JP3546634B2 (ja) 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6653697A JP3546634B2 (ja) 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10261614A JPH10261614A (ja) 1998-09-29
JP3546634B2 true JP3546634B2 (ja) 2004-07-28

Family

ID=13318728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6653697A Expired - Fee Related JP3546634B2 (ja) 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3546634B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
US7897976B2 (en) * 2002-02-19 2011-03-01 Hoya Corporation Light-emitting device of field-effect transistor type
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
JP4680015B2 (ja) * 2005-09-09 2011-05-11 シャープ株式会社 窒化物半導体レーザ素子およびその製造方法
US8269253B2 (en) 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10261614A (ja) 1998-09-29

Similar Documents

Publication Publication Date Title
JP3785970B2 (ja) Iii族窒化物半導体素子の製造方法
JP3864735B2 (ja) 半導体発光素子およびその製造方法
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
JP2010045396A (ja) 窒化ガリウム系半導体素子の製造方法
JP2000164926A (ja) 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
EP1343231A2 (en) A group III nitride compound semiconductor laser
JPH09330916A (ja) 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JP2006313890A (ja) 窒化ガリウム系半導体素子及びその製造方法
JP3546634B2 (ja) 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法
EP1005123B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2000164510A (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP3900196B2 (ja) Iii族窒化物半導体光素子
CN106711764B (zh) GaN基激光器和超辐射发光二极管及其制备方法
JP2006279023A (ja) 半導体装置及びその製造方法
JP3789781B2 (ja) 半導体素子および半導体層の形成方法
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2000307193A (ja) 半導体レーザおよびその製造方法ならびに半導体装置およびその製造方法
JP2003229412A (ja) ドライエッチング方法および半導体素子
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP5874689B2 (ja) 半導体発光素子およびその製造方法
JP2004179532A (ja) 半導体発光素子および半導体装置
JP2003282543A (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
JP4049200B2 (ja) Iii族窒化物半導体光素子
JP4969210B2 (ja) 半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees