CN103105711B - 布线构造和具备其的薄膜晶体管阵列基板以及显示装置 - Google Patents
布线构造和具备其的薄膜晶体管阵列基板以及显示装置 Download PDFInfo
- Publication number
- CN103105711B CN103105711B CN201210446168.6A CN201210446168A CN103105711B CN 103105711 B CN103105711 B CN 103105711B CN 201210446168 A CN201210446168 A CN 201210446168A CN 103105711 B CN103105711 B CN 103105711B
- Authority
- CN
- China
- Prior art keywords
- conductive film
- film
- transparent conductive
- wiring
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 661
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 70
- 229910052751 metal Inorganic materials 0.000 abstract description 18
- 239000002184 metal Substances 0.000 abstract description 18
- 230000009466 transformation Effects 0.000 abstract description 15
- 239000012528 membrane Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 61
- 238000006243 chemical reaction Methods 0.000 description 58
- 239000004973 liquid crystal related substance Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 208000032544 Cicatrix Diseases 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 231100000241 scar Toxicity 0.000 description 1
- 230000037387 scars Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及布线构造和具备其的薄膜晶体管阵列基板以及显示装置。提供一种能抑制在透明导电膜上的绝缘膜的膜浮动的发生并且能得到透明导电膜和金属膜的良好的电连接性的布线构造。在分别作为布线发挥作用的第一导电膜(2)和第二导电膜(5)连接的布线变换部(45)中,在第二导电膜(5)的内侧形成挖通部(13)。设置在第二导电膜(5)之上的第一透明导电膜(6)以覆盖第二导电膜(5)的上表面以及露出到挖通部(13)中的端面并且不覆盖第二导电膜(5)的外周端面的方式形成。通过第一透明导电膜(6)的上层的第二透明导电膜(7)与第二导电膜(5)和第一导电膜(2)连接,从而第一导电膜(2)和第二导电膜(5)电连接。
Description
技术领域
本发明涉及配设在例如液晶显示装置的显示面板等的、包含透明导电膜的布线的布线构造。
背景技术
近年来,作为能够兼顾宽视角和高透射率这样的特征的液晶模式,对FFS(FringeFieldSwitching:边缘场开关)模式的液晶显示装置的采用正迅速扩大。FFS模式的TFT阵列基板例如像下述的专利文献1所示出的那样,包含两层透明导电膜隔着绝缘膜重叠的构造。与此相对,一般的TN(TwistedNematic:扭曲向列)模式的TFT阵列基板所具有的透明导电膜为一层。因此,FFS模式的TFT阵列基板的制造所需要的照相凸版工序数与一般的TN模式的TFT阵列基板的制造相比较,增加至少一个工序。
作为对该工序数增加的对策,例如在下述的专利文献2中公开了以下技术:通过设计在FFS模式的TFT阵列基板设置的透明导电膜图案的配置,从而减少需要的照相凸版工序数。在专利文献2中公开的FFS模式的TFT阵列基板的结构能够使用与一般的TN模式的TFT阵列基板的制造相同数量的照相凸版工序来形成。
现有技术文献
专利文献
专利文献1:日本专利第3826217号公报;
专利文献2:日本特愿2010-191410号公报。
发明要解决的课题
如上所述,FFS模式的TFT阵列基板具备两层透明导电膜隔着绝缘膜重叠的构造。在该情况下,存在以下情况:在下层的透明导电膜产生的应力和在其上层的绝缘膜产生的应力的平衡未被保持,发生上层的绝缘膜在透明导电膜的端部等剥离的被称为“膜浮动”或“膜剥落”的现象(以下统称为“膜浮动”)。
该膜浮动的发生频度还与透明导电膜的图案密度有关系,在TFT阵列基板中的显示区域外侧的框缘区域等透明导电膜的图案密度比较疏的区域中,例如在外部连接端子部、布线变换部等,发生频度变高。因为在发生了绝缘膜的膜浮动的部分中会失去绝缘膜作为保护膜的功能,所以膜浮动成为引起电极耐腐蚀性的降低、绝缘破坏的发生等在TFT阵列基板的制造中的成品率的降低、以及TFT阵列基板的可靠性的降低的主要原因。因此,为了得到成品率和可靠性高的TFT阵列基板,对绝缘膜的膜浮动的对策是有效的。
在专利文献2中,为了使FFS模式的TFT阵列基板的照相凸版工序数为与一般的TN模式的TFT阵列基板相同的数量,采用了在成为源极布线的金属膜图案上未隔着绝缘膜配置透明导电膜的结构。在该结构中,在TFT阵列基板上的透明导电膜图案的面积变大,绝缘膜的膜浮动的发生频度可能变高,因此膜浮动的对策变得更加重要。
此外,在专利文献2的TFT阵列基板中,需要金属膜和透明导电膜作为电气相同的电极或布线发挥作用,因此金属膜和透明导电膜的电连接性变得重要。例如,因为在ITO(IndiumTinOxide:铟锡氧化物)等的透明电极和Al之间不能容易地得到良好的电连接性,所以在需要在最上层为Al类金属的层叠膜之上配设ITO的透明导电膜的情况下会成为问题。本发明者确认了以下情况:在使用了具有在Al上配置ITO的布线构造的TFT阵列基板的液晶显示装置中,对TFT阵列基板的不同的层的布线彼此进行连接的布线变换部的电阻上升,引起线缺陷等显示异常。
另一方面,因为Al类薄膜的电阻值低,所以Al类薄膜对TFT阵列基板的信号布线的应用与液晶显示装置的高分辨率化和大画面化一起正在扩大。因此,在FFS模式的TFT阵列基板的开发中,使透明导电膜和金属膜、特别是在上表面具有Al类薄膜的层叠膜之间的电连接性提高成为重要的课题。
发明内容
本发明是为了解决以上那样的课题而完成的,其目的在于,提供一种能抑制在透明导电膜上的绝缘膜的膜浮动的发生并且能得到透明导电膜和金属膜的良好的电连接性的布线构造和具备该布线构造的TFT阵列基板以及液晶显示装置。
用于解决课题的方案
本发明的布线构造具备:第二导电膜;挖通部,在俯视图中形成在所述第二导电膜的内侧;以及第一透明导电膜,以覆盖所述第二导电膜的上表面和露出到所述挖通部中的所述第二导电膜的端面并且不覆盖所述第二导电膜的外周端面的方式形成。
发明效果
根据本发明,能防止应力集中在第一透明导电膜的端部,并且能抑制在该第一透明导电膜之上设置的绝缘膜的膜浮动的发生。此外,因为第一透明导电膜与露出到挖通部内的第二导电膜的端面连接,所以即使第二导电膜的最上层与第一透明导电膜的电连接性差,也能利用其它层得到良好的电连接性。
附图说明
图1是表示在本发明实施方式的液晶显示装置中使用的TFT阵列基板的结构的平面图。
图2是表示本发明实施方式的液晶显示装置的截面图。
图3是本发明实施方式的TFT阵列基板的显示区域的平面图。
图4是本发明实施方式的TFT阵列基板的显示区域的截面图。
图5是实施方式1的TFT阵列基板的布线变换部的平面图。
图6是实施方式1的TFT阵列基板的源极布线的延伸部分的截面图。
图7是实施方式1的TFT阵列基板的布线变换部的截面图。
图8是用于说明实施方式1的TFT阵列基板的制造方法的工序图。
图9是用于说明实施方式1的TFT阵列基板的制造方法的工序图。
图10是用于说明实施方式1的TFT阵列基板的制造方法的工序图。
图11是用于说明实施方式1的TFT阵列基板的制造方法的工序图。
图12是用于说明实施方式1的TFT阵列基板的制造方法的工序图。
图13是用于说明实施方式1的TFT阵列基板的制造方法的工序图。
图14是应用了本发明的源极布线的截面图。
图15是表示在对源极布线应用了本发明的情况下的在源极布线上的挖通部的布局的一个例子的图。
图16是实施方式2的TFT阵列基板的布线变换部的平面图。
图17是实施方式2的TFT阵列基板的布线变换部的截面图。
图18是实施方式3的TFT阵列基板的布线变换部的平面图。
图19是实施方式3的TFT阵列基板的布线变换部的截面图。
图20是实施方式4的TFT阵列基板的布线变换部的平面图。
图21是实施方式4的TFT阵列基板的布线变换部的截面图。
图22是实施方式5的TFT阵列基板的布线变换部的平面图。
图23是实施方式5的TFT阵列基板的布线变换部的截面图。
图24是实施方式6的TFT阵列基板的布线变换部的平面图。
图25是实施方式6的TFT阵列基板的布线变换部的截面图。
具体实施方式
以下,说明本发明的优选的实施方式,但是本发明的应用不限定于此。此外,为了便于说明,适当地省略或简化说明以及附图的记载。例如,附图是示意性的,不特别指定附图中所示出的结构要素的正确的大小等。此外,在各图中标注有相同附图标记的要素分别表示相同的要素,关于它们省略重复的说明。
<实施方式1>
首先,示出能应用本发明的布线构造的液晶显示装置的结构例。图1是表示构成本发明实施方式的液晶显示装置的TFT阵列基板100的平面图。如图1所示,该TFT阵列基板100具备在基板1上呈阵列状(矩阵状)配设的、成为图像的显示单位的像素50。在各像素50配置向像素电极(未图示)供给显示电压的开关元件即TFT51。将由装载有TFT51的基板1构成的构件称为“TFT阵列基板”是因为TFT51按每个像素50排列成阵列状。基板1例如由玻璃基板或半导体基板构成。
TFT阵列基板100具有:作为TFT51排列成阵列状的区域的阵列区域41(图1中的虚线矩形的内侧)和包围阵列区域41的框缘区域42(图1中的虚线矩形的外侧)。在液晶显示装置中,阵列区域41对应于作为显示图像的区域的显示区域。以下,将阵列区域41称为“显示区域41”。
在TFT阵列基板100的显示区域41中形成有多个栅极布线(扫描信号线)43和多个源极布线(显示信号线)44。多个栅极布线43分别平行地延伸,同样地,多个源极布线44分别平行地延伸。栅极布线43和源极布线44以相互交叉的方式进行配设。每个被相邻的一对栅极布线43和相邻的一对源极布线44包围的区域为像素50。因此,在显示区域41中像素50排列成矩阵状。
在TFT阵列基板100的框缘区域42中,配设有扫描信号驱动电路46a、显示信号驱动电路46b、布线变换部45、引出布线47a1、47a2、47b1、47b2以及外部连接端子48a1、48a2、48b1、48b2等。
栅极布线43延伸设置到显示区域41外侧的框缘区域42,并且由在与该栅极布线43同一布线层(第一导电膜)形成的引出布线47a1引出到TFT阵列基板100的端部。由引出布线47a1引出的栅极布线43经由外部连接端子48a1连接于扫描信号驱动电路46a。
源极布线44延伸设置到显示区域41外侧的框缘区域42,并且在布线变换部45电连接于在与栅极布线43同一布线层(第一导电膜)形成的引出布线47b1,由该引出布线47b1引出到TFT阵列基板100的端部。由引出布线47b1引出的源极布线44经由外部连接端子48b1连接于显示信号驱动电路46b。
在扫描信号驱动电路46a的附近配设有外部布线49a,扫描信号驱动电路46a和外部布线49a之间经由引出布线47a2和外部连接端子48a2连接。此外,在显示信号驱动电路46b的附近配设有外部布线49b,显示信号驱动电路46b和外部布线49b之间经由引出布线47b2和外部连接端子48b2连接。上述的外部布线49a、49b例如是FPC(FlexiblePrintedCircuit:柔性印刷电路)等布线基板。
经由外部布线49a以及引出布线47a2向扫描信号驱动电路46a供给来自外部的各种信号。经由外部布线49b以及引出布线47b2向显示信号驱动电路46b供给来自外部的各种信号。
扫描信号驱动电路46a基于从外部供给的控制信号向栅极布线43供给栅极信号(扫描信号)。该栅极信号是依次选择各个栅极布线43的信号。显示信号驱动电路46b基于从外部供给的控制信号、显示数据,与各栅极布线43被选择的定时同步地向各个源极布线44供给显示信号。通过该工作,将与显示数据对应的显示电压供给到每个像素50。
对每个像素50设置至少一个TFT51。TFT51配置在源极布线44和栅极布线43的交点附近,TFT51的栅极电极连接于栅极布线43,源极电极连接于源极布线44。TFT51响应于从栅极布线43供给的栅极信号而导通,将从源极布线44供给的显示电位施加到漏极电极所连接的像素电极。
在FFS模式的TFT阵列基板100上,不仅配设有像素电极,还配设有隔着绝缘膜与该像素电极相向配置的相向电极(共同电极)。通常,像素电极为平板状,共同电极为梳齿状(具有多个狭缝(slit)的形状)。向相向电极施加共同电位,在像素电极和相向电极之间产生与显示电压(显示电位和共同电位之差)对应的边缘电场。再有,关于像素50的结构的细节在后面进行叙述。
接着,对实施方式1的液晶显示装置的整体结构进行说明。图2是表示包含上述TFT阵列基板100的液晶显示装置的整体结构的截面图。如图2那样,液晶显示装置具有在相向配置的TFT阵列基板100和相向基板60之间密封有液晶层62的构造。
相向基板60相对于TFT阵列基板100配置在液晶显示装置的前表面侧(可视侧)。在相向基板60形成有滤色器(colorfilter)64、黑矩阵(BM)63等。相向基板60通常被称为“滤色器基板”。
在TFT阵列基板100和相向基板60各自的液晶层62侧的表面形成定向膜61。此外,在TFT阵列基板100的背面侧(可视侧的相反侧)和相向基板60的前表面侧分别设置偏光板65。由这些TFT阵列基板100、相向基板60、液晶层62以及偏光板65构成液晶显示面板。
进而,在液晶显示面板的背面侧隔着相位差板等光学膜66配置背光灯单元(backlightunit)67,将它们收容在由树脂或金属等构成的框架(未图示)中,由此构成液晶显示装置。
关于通过偏光板65成为直线偏振光的光,其偏振状态由于液晶层62而发生变化。在FFS模式的液晶显示装置中,利用在TFT阵列基板100的像素电极和相向电极之间产生的边缘电场驱动液晶层62(使液晶层62的定向方向变化),由此使通过液晶层62的光的偏振状态变化。
更具体地说,来自背光灯单元67的光由于液晶显示面板背面侧的偏光板65而成为直线偏振光。该直线偏振光通过液晶层62,由此偏振状态发生变化,由此通过液晶显示面板的前表面侧的偏光板65的光量发生变化。也就是说,从背光灯单元67射出并且在液晶显示面板中透射的透射光中的、通过前表面侧的偏光板65的光的量发生变化。液晶层62的定向方向根据被施加的显示电压而发生变化。因此,通过控制显示电压,从而能使通过前表面侧的偏光板65的光量变化。因此,通过对每个像素50使显示电压变化,从而能显示期望的图像。
接着,使用图3以及图4对实施方式1的TFT阵列基板100的显示区域41的详细结构进行说明。图3是位于TFT阵列基板100的显示区域41的中央部附近的像素50的平面图,图4是沿着图3中的A1-A2线的截面图。再有,除了位于显示区域41的最外周的像素以外,像素50的结构为与图3以及图4同样的结构。
在由例如玻璃基板等的绝缘性材料构成的基板1之上,形成多个与TFT51的栅极电极连接的栅极布线43。在本实施方式中,栅极布线43的一部分作为TFT51的栅极电极发挥作用。多个栅极布线43平行地分别呈直线进行配设。此外,在基板1上平行地形成有使用与栅极布线43相同的布线层(第一导电膜2)来形成的多个共同布线52。共同布线52在栅极布线43间与栅极布线43大致平行地进行配设。
构成这些栅极布线43(栅极电极)和共同布线52的第一导电膜2例如由Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag等高熔点金属或者低电阻金属或以它们为主要成分的合金膜、或者它们的层叠膜形成。
在栅极布线43和共同布线52上形成第一绝缘膜8。第一绝缘膜8的一部分(栅极布线43上的部分)作为TFT51的栅极绝缘膜发挥作用。
在第一绝缘膜8之上形成半导体膜3。在本实施方式中,配合源极布线44的形成区域呈与栅极布线43交叉的直线状形成半导体膜3(在图3中,半导体膜3的图案与栅极布线43正交)。半导体膜3由非晶硅或多晶硅等形成。
该直线状的半导体膜3还作为源极布线44的冗长布线发挥作用。即,即使在源极布线44断开了的情况下,通过沿着源极布线44配设半导体膜3,从而能防止电信号的中断。
此外,半导体膜3的一部分在与栅极布线43的交叉部分岔,沿着栅极布线43延伸,进而延伸设置到像素50内。使用从与栅极布线43的交叉部分岔后的半导体膜3的部分来形成TFT51。即,分岔后的半导体膜3中的与栅极布线43(栅极电极)重叠的部分为构成TFT51的活性区域。
在半导体膜3之上形成掺杂了导电性杂质的欧姆接触(ohmiccontact)膜4。欧姆接触膜4虽然在半导体膜3上的大致整个面形成,但是在TFT51的成为沟道区域的部分(源极布线44和漏极电极54之间的区域)上被除去。欧姆接触膜4例如由高浓度地掺杂了磷(P)等杂质的n型非晶硅或n型多晶硅等形成。
半导体膜3的与栅极布线43重叠的部分中的、形成有欧姆接触膜4的区域成为源极/漏极区域。当参照图4时,在半导体膜3中,与栅极布线43重叠的左侧的欧姆接触膜4下方的区域成为源极区域,与栅极布线43重叠的右侧的欧姆接触膜4下方的区域成为漏极区域。而且,在半导体膜3中的被源极区域和漏极区域夹着的区域成为沟道区域。
在欧姆接触膜4之上,使用同一布线层(第二导电膜5)形成有源极布线44、源极电极53以及漏极电极54。具体地说,在TFT51的源极区域侧的欧姆接触膜4上形成源极电极53,在漏极区域侧的欧姆接触膜4上形成漏极电极54。将这样的结构的TFT51称为“沟道蚀刻(channeletch)型TFT”。
源极布线44在半导体膜3上隔着欧姆接触膜4而形成,并且配设成在与栅极布线43交叉的方向上呈直线延伸。虽然源极电极53和漏极电极54分离,但是源极电极53与源极布线44相连。即,源极布线44在与栅极布线43的交叉部分岔,沿着栅极布线43延伸设置,该延伸设置的部分成为源极电极53。构成源极布线44、源极电极53以及漏极电极54的第二导电膜5与欧姆接触膜4同样地在半导体膜3上的大致整个面形成,但是在TFT51的成为沟道区域的部分上被除去。
在本实施方式中,构成源极布线44、源极电极53以及漏极电极54的第二导电膜5为层叠膜,该层叠膜包括作为以Al为主要成分的金属膜的上层和作为Cr、Ta、Ti、Mo、W、Ni、Cu、Au、Ag等高熔点金属或者低电阻金属或以它们为主要成分的合金膜的下层。
从以上的说明可知,半导体膜3配设在源极布线44、源极电极53以及漏极电极54下方的大致整个区域和位于栅极布线43上的源极电极53与漏极电极54之间的区域。此外,欧姆接触膜4分别配设在源极布线44、源极电极53以及漏极电极54和半导体膜3之间。
漏极电极54电连接于作为在像素50的区域(被源极布线44和栅极布线43包围的区域)的大致整个面形成的第一透明导电膜6的像素电极55。第一透明导电膜6由ITO等透明导电膜形成。
如图4所示,像素电极55具有直接重叠在漏极电极54上的部分。即,在该部分中,构成像素电极55的第一透明导电膜6的下表面与漏极电极54的上表面直接接触。此外,第一透明导电膜6覆盖漏极电极54上的大致整个面。但是,第一透明导电膜6的沟道区域侧的端部配置在与漏极电极54的沟道区域侧的端部大致相同的位置、或者与漏极电极54的端部相比稍微后退地进行配置。因此,漏极电极54的沟道区域侧的端面未被第一透明导电膜6覆盖。再有,第一透明导电膜6以覆盖漏极电极54的沟道区域侧以外的端面的方式形成。
再有,在本说明书中“以覆盖端面的方式形成”意味着以不区别对待地覆盖下层膜的上表面和端面的方式形成上层膜,例如,也包含由于下层膜的端面的凹凸造成上层膜与下层膜的端面不能充分接触的状态(所谓的“覆盖(coverage)不佳”的状态)。可是,不包含在以覆盖下层膜的方式形成了上层膜之后,加工上层膜来有意地使下层膜的端面露出的状态。
像这样,采用不隔着绝缘膜使像素电极55的一部分与漏极电极54直接重叠的结构,由此不需要用于电连接像素电极55和漏极电极54的接触孔,能减少照相凸版工序。此外,因为不需要确保配置该接触孔的区域,所以还有能提高像素50的开口率的优点。
此外,作为与像素电极55同一布线层的第一透明导电膜6也直接重叠地形成在源极电极53和源极布线44上的大致整个面。在源极电极53上的第一透明导电膜6的沟道区域侧的端部配置在与源极电极53的沟道区域侧的端部大致相同的位置、或者与源极电极53的端部相比稍微后退地进行配置。因此,源极电极53的沟道区域侧的端部未被第一透明导电膜6覆盖。再有,第一透明导电膜6以覆盖源极电极53的沟道区域侧以外的端面的方式形成。
源极电极53上的第一透明导电膜6和漏极电极54上的第一透明导电膜6(像素电极55)分离。也就是说,在半导体膜3的沟道区域上,未设置有第一透明导电膜6。
如图4所示,使用与源极电极53以及漏极电极54相同的第二导电膜5来形成源极布线44。在源极布线44下方的大致整个面配设半导体膜3,在源极布线44和半导体膜3之间形成欧姆接触膜4。
此外,源极布线44、欧姆接触膜4以及半导体膜3被与像素电极55相同的层的第一透明导电膜6覆盖,第一透明导电膜6超出源极布线44的宽度,覆盖源极布线44的端面。虽然在图4中仅图示了源极布线44的一个端面(左侧端面),但是另一个端面也被超出了源极布线44的宽度的第一透明导电膜6覆盖。
像这样,与像素电极55相同的层的第一透明导电膜6形成在使用第二导电膜5而形成的源极布线44、源极电极53以及漏极电极54上的大致整个面。特别地,源极布线44上的第一透明导电膜6也作为源极布线44的冗长布线发挥作用。即,即使在源极布线44断开了的情况下,通过沿着源极布线44配设第一透明导电膜6,从而能防止电信号的中断。
如图4那样,包含像素电极55的第一透明导电膜6之上被第二绝缘膜9覆盖。在第二绝缘膜9上形成作为第二透明导电膜7的相向电极56。第二绝缘膜9作为TFT51的保护膜发挥作用,并且还作为像素电极55和相向电极56之间的层间绝缘膜发挥作用。第二绝缘膜9由氮化硅或氧化硅等的绝缘膜、涂敷型(通过涂敷而形成)的绝缘膜、或者它们的层叠膜形成。
相向电极56隔着第二绝缘膜9与像素电极55相向配置,并设置有用于在与像素电极55之间产生边缘电场的狭缝。如图3那样,与源极布线44大致平行地设置有多个相向电极56的狭缝。换言之,相向电极56由于狭缝的存在而成为梳齿状。如上所述,在FFS模式的液晶显示装置中,利用在像素电极55和相向电极56之间产生的边缘电场驱动液晶。
相向电极56经由贯通第二绝缘膜9和第一绝缘膜8的接触孔CH1,与被供给共同电位的共同布线52电连接。此外,相向电极56以与夹着栅极布线43而相邻的其它像素50的相向电极56相连的方式一体地形成。也就是说,夹着栅极布线43而相邻的像素50的相向电极56之间由作为与它们相同的布线层(第二透明导电膜7)的相向电极连结部57连结。在此,相向电极连结部57以在与源极布线44和TFT51不重叠的区域跨过栅极布线43的方式形成。即,第二透明导电膜7以一部分与栅极布线43重叠在一起的方式形成。
接着,使用图5~图7对实施方式1的液晶显示装置的TFT阵列基板100所具备的布线变换部45的结构进行说明。图5是布线变换部45的平面图,图6是沿着图5的B1-B2线的截面图,图7是沿着图5的C1-C2线的截面图。
再有,在图5~图7中,对使用与图3和图4中所示出的要素相同的层而形成的要素标注同一附图标记。例如,图5~图7的第一导电膜2是与作为栅极布线43的图4的第一导电膜2相同的层。同样地,图5~图7的第一绝缘膜8是与作为TFT51的栅极绝缘膜进行工作的图4的第一绝缘膜8相同的层。此外,图5~图7的半导体膜3是与作为TFT51的活性区域的图4的半导体膜3相同的层。对于其它的欧姆接触膜4、第二导电膜5、第一透明导电膜6、第二透明导电膜7、第二绝缘膜9等也是同样的。
如图5所示,布线变换部45配设在TFT阵列基板100的框缘区域42中。与显示信号驱动电路46b或外部布线49b连接的引出布线47b1由与栅极布线43相同的层的第一导电膜2形成,并被引入到布线变换部45。此外,将作为第二导电膜5的源极布线44的延伸部分从显示区域41引入到布线变换部45。
如图6所示,在源极布线44的延伸部分,在源极布线44(第二导电膜5)的下表面形成有欧姆接触膜4以及半导体膜3,在第二导电膜5的上表面形成有与像素电极55相同的层的第一透明导电膜6。这些半导体膜3、欧姆接触膜4、第二导电膜5以及第一透明导电膜6层叠在第一绝缘膜8上。
此外,欧姆接触膜4、第二导电膜5、第一透明导电膜6的端部配置在大致相同的位置,它们的端部与半导体膜3的端部相比配置在内侧。也就是说,欧姆接触膜4、第二导电膜5、第一透明导电膜6以比半导体膜3的宽度稍微狭窄的宽度形成。因此,半导体膜3、欧姆接触膜4、第二导电膜5的端面未被第一透明导电膜6覆盖。
在源极布线44的延伸部分,在第一透明导电膜6上形成第二绝缘膜9。该第二绝缘膜9以覆盖半导体膜3、欧姆接触膜4、第二导电膜5以及第一透明导电膜6的端面的方式形成。
接着,参照图7,对将作为第一导电膜2的引出布线47b1和作为第二导电膜5的源极布线44的延伸部分连接的布线变换部45的结构进行说明。
如图7所示,在布线变换部45中引入有作为引出布线47b1的第一导电膜2。在第一导电膜2上形成有第一绝缘膜8。
此外,在布线变换部45中的第一绝缘膜8上还引入有图6中所示出的构造的源极布线44。也就是说,在布线变换部45中,在第一绝缘膜8之上形成有半导体膜3、欧姆接触膜4、第二导电膜5、第一透明导电膜6的层叠构造。
如图7那样,欧姆接触膜4、第二导电膜5以及第一透明导电膜6的外周端部与半导体膜3的外周端部相比后退到内侧。换言之,在布线变换部45中,欧姆接触膜4、第二导电膜5以及第一透明导电膜6在俯视图中内包于半导体膜3中。此外,欧姆接触膜4、第二导电膜5以及第一透明导电膜6的外周端部配置在大致相同的位置。因此,第一透明导电膜6不覆盖半导体膜3、欧姆接触膜4以及第二导电膜5的外周端部。
此外,在布线变换部45中,在俯视图中在第二导电膜5的内侧区域,设置有不存在第二导电膜5、欧姆接触膜4以及半导体膜3的挖通部13。半导体膜3、欧姆接触膜4、第二导电膜5的挖通部13侧的端部为大致相同的位置,它们的端面露出到挖通部13的内部。
另一方面,在第二导电膜5之上形成的第一透明导电膜6没有与挖通部13对应的开口,第一透明导电膜6也形成在挖通部13的内部。第一透明导电膜6以覆盖露出到挖通部13内的半导体膜3、欧姆接触膜4以及第二导电膜5的各端面的方式形成。
在布线变换部45中,也在第一透明导电膜6的上层形成第二绝缘膜9。如图7所示,第二绝缘膜9以直接覆盖半导体膜3、欧姆接触膜4、第二导电膜5以及第一透明导电膜6的端面的方式形成。
在布线变换部45中,在第二绝缘膜9形成到达第一透明导电膜6的接触孔CH2。此外,在第一绝缘膜8以及第二绝缘膜9形成到达第一导电膜2的接触孔CH3。在实施方式1中,接触孔CH2以在俯视图中内包挖通部13的方式进行设置,露出挖通部13内的第一透明导电膜6的表面。
而且,在第二绝缘膜9上,与相向电极56相同的层的第二透明导电膜7以跨过接触孔CH2和接触孔CH3的方式形成。第二透明导电膜7通过接触孔CH2连接于第一透明导电膜6,并且通过接触孔CH3连接于第一导电膜2。利用该第二透明导电膜7使第一导电膜2和第一透明导电膜6电连接。其结果是,作为第一导电膜2的引出布线47b1和作为第二导电膜5的源极布线44被电连接。
像这样,使用两层透明导电膜构成实施方式1的布线变换部45。因为FFS模式的TFT阵列基板100必然具备两层透明导电膜(像素电极55和相向电极56),所以通过使用与像素电极55相同的层的第一透明导电膜6和与相向电极56相同的层的第二透明导电膜7作为布线变换部45的两层透明导电膜,从而能够在不增加制造工序数的情况下形成布线变换部45(具体的形成工序在后面叙述)。
此外,在布线变换部45中,第一透明导电膜6以不覆盖第二导电膜5的外周端面的方式形成。也就是说,在半导体膜3、欧姆接触膜4以及第二导电膜5的端部,第一透明导电膜6以端部不与第一绝缘膜8相接的方式形成。由此,能够避免在形成了第二绝缘膜9之后应力集中在第一透明导电膜6的端部。因此,难以产生第二绝缘膜9的剥落,能够抑制由于第二绝缘膜9的膜浮动造成的成品率的降低。
进而,在布线变换部45中,在第二导电膜5的内侧设置露出第二导电膜5、半导体膜3以及欧姆接触膜4的端面的挖通部13,在其内部形成有第一透明导电膜6。因此,第一透明导电膜6在挖通部13的内部与半导体膜3、欧姆接触膜4、第二导电膜5的端面接触。因此,在第二导电膜5为层叠膜的情况下,第一透明导电膜6不仅能与其最上层连接,还能与下层连接。
因此,即使在作为层叠膜的第二导电膜5的最上层和第一透明导电膜6的电连接性差的情况下,只要对至少第二导电膜5的下层的金属膜使用与第一透明导电膜6的电连接性好的材料,就能够得到第二导电膜5和第一透明导电膜6的良好的电连接性。例如,即使在两层构造的第二导电膜5中,上层为Al类的金属膜、第一透明导电膜6为ITO的情况下,通过对第二导电膜5的下层使用与ITO的电连接性好的材料,从而能够得到第二导电膜5和第一透明导电膜6的良好的电连接性。因此,能够增加布线材料的选项。
接着,使用图8~图13对实施方式1的液晶显示装置的制造方法进行说明。图8~图13是表示实施方式1的TFT阵列基板100的制造工序的截面图。在这些各图中,在左侧示出形成TFT51的显示区域41,在右侧示出形成布线变换部45的框缘区域42。
首先,在由玻璃等透明的绝缘性材料形成的基板1上的整个面,例如使用溅射法或蒸镀法等对第一导电膜2进行成膜。作为第一导电膜2的材料,例如能够使用Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag、或者以它们为主要成分的合金膜、或者由它们的两种以上构成的层叠膜。
接着,涂敷抗蚀剂,从光掩模(photomask)上对该抗蚀剂进行曝光,使抗蚀剂感光。对感光后的抗蚀剂进行显影,对抗蚀剂进行构图,形成抗蚀剂图案。以下,将用于形成该抗蚀剂图案的一连串的工序称为“光刻(photolithography)工序”。
而且,利用将该抗蚀剂图案作为掩模的蚀刻对第一导电膜2进行构图,除去抗蚀剂图案。以下,将使用了抗蚀剂图案的构图工序称为“细微加工工序”。
其结果是,如图8所示,在显示区域41中形成包含栅极布线43(栅极电极)、共同布线52的第一导电膜2的图案。具体地说,在显示区域41中形成栅极布线43、共同布线52,在框缘区域42中形成引入到布线变换部45的引出布线47b1。
之后,在基板1整个面,以覆盖第一导电膜2的图案的方式,例如使用等离子体CVD、常压CVD、低压CVD等,依次对第一绝缘膜8、半导体膜3以及欧姆接触膜4进行成膜。
作为第一绝缘膜8,能够使用氮化硅、氧化硅等。因为第一绝缘膜8还作为栅极电极发挥作用,所以为了防止由于小孔(pinhole)等膜缺损的发生造成的短路,优选分成多次进行成膜。作为半导体膜3,能够使用非晶硅、多晶硅等。此外,作为欧姆接触膜4,能够使用高浓度地添加了磷(P)等杂质的n型非晶硅或n型多晶硅等。
进而,在成膜后的欧姆接触膜4之上,例如利用溅射法或蒸镀法等对第二导电膜5进行成膜。第二导电膜5使用层叠膜,该层叠膜使用了Cr、Al、Ta、Ti、Mo、W、Ni、Cu、Au、Ag或以它们为主要成分的合金膜。
之后,利用光刻工序以及细微加工工序,对第二导电膜5进行构图。由此,在显示区域41中形成源极布线44、源极电极53以及漏极电极54的图案。但是,在该阶段,源极电极53和漏极电极54之间未分离(也就是说,在半导体膜3的沟道区域上残留有第二导电膜5)。在该工序中,也同时对布线变换部45的第二导电膜5进行构图,但是此时在布线变换部45的第二导电膜5设置与挖通部13对应的开口。
接着,将构图后的第二导电膜5作为掩模、或者将在第二导电膜5的构图中使用的抗蚀剂图案作为掩模(也就是说,在残留有对第二导电膜5进行构图所使用的抗蚀剂图案的状态下),对欧姆接触膜4以及半导体膜3进行蚀刻。由此,如图9所示,除去未被第二导电膜5覆盖的部分的欧姆接触膜4以及半导体膜3。其结果是,在显示区域41中,对半导体膜3以及欧姆接触膜4呈与源极布线44相同形状地进行构图。此外,在框缘区域42中,形成贯通第二导电膜5、欧姆接触膜4以及半导体膜3的挖通部13。
像这样,第二导电膜5和欧姆接触膜4以及半导体膜3的构图在一次光刻工序中连续地进行。
接着,利用溅射法等,在基板1整个面对ITO等透明导电膜进行成膜。在本实施方式中,以非晶态对一般的ITO进行成膜。而且,利用光刻工序形成抗蚀剂图案PR1,利用使用了该抗蚀剂图案PR1的细微加工工序对透明导电膜进行构图,由此如图10那样形成第一透明导电膜6。在该构图中,能够使用利用适合于非晶态的ITO的蚀刻的草酸类等弱酸的蚀刻剂进行的湿法蚀刻。
利用该工序,在显示区域41中,形成覆盖在第二导电膜5上的第一透明导电膜6和像素电极55。此外,如图10所示,半导体膜3的沟道区域上的透明导电膜在此时被除去(也就是说,第一透明导电膜6被分离成源极区域侧和漏极区域侧)。再有,包含像素电极55的第一透明导电膜6的配置以及形状由该工序确定。
此外,在框缘区域42中,第一透明导电膜6形成在第二导电膜5的上表面以及挖通部13的内部。此外,此时框缘区域42的第一透明导电膜6的图案以比第二导电膜5的图案稍微狭窄的宽度形成。
接着,利用将上述抗蚀剂图案PR1作为掩模的蚀刻,依次除去沟道区域上的第二导电膜5以及欧姆接触膜4。利用蚀刻除去沟道区域上的第二导电膜5,由此第二导电膜5被分离成源极电极53和漏极电极54。由此,如图11所示,成为TFT51的沟道区域的半导体膜3露出到源极电极53和漏极电极54之间,完成TFT51的结构。
此外,此时在框缘区域42中从第一透明导电膜6超出的部分的欧姆接触膜4以及第二导电膜5被除去,因此欧姆接触膜4、第二导电膜5以及第一透明导电膜6的端部为大致相同的位置,并且,它们的端部为比半导体膜3后退的位置。
在除去了抗蚀剂图案PR1之后,如图12所示,在基板1的整个面对第二绝缘膜9进行成膜。由此,包含像素电极55的第一透明导电膜6以及半导体膜3的沟道区域被第二绝缘膜9覆盖。作为第二绝缘膜9,能够使用例如氮化硅或氧化硅等无机绝缘膜,作为成膜方法,能够使用CVD法等。此外,第二绝缘膜9也可以采用在氮化硅、氧化硅等无机绝缘膜之上还形成有涂敷型(通过涂敷而形成)的绝缘膜等的层叠膜。
如以上说明的那样,在本实施方式中,在框缘区域42(布线变换部45)中,第一透明导电膜6采用不覆盖半导体膜3、欧姆接触膜4以及第二导电膜5的外周端面的结构,由此抑制在形成了第二绝缘膜9之后应力集中在第一透明导电膜6的端部,由此防止第二绝缘膜9的膜浮动。
因此,关于第二绝缘膜9的成膜条件,即使采用例如,第一透明导电膜6的透射率提高的成膜条件、或者在第二绝缘膜9形成了接触孔CH2时能在第一透明导电膜6形成良好的接触端面形状的成膜条件等,不专门用于防止膜浮动的条件,也能降低膜浮动的发生频度。此外,当关于第一透明导电膜6的形成条件也采用透射率提高的成膜条件时,有时会助长发生第二绝缘膜9的膜浮动,但是利用上述结构,能够降低膜浮动的发生频度。
再有,作为第一透明导电膜6的透射率提高的第二绝缘膜9的成膜条件,举出在成膜时的材料气体中的氧含有量高的成膜条件,更具体地说,形成氧化硅膜的成膜条件、形成包含氧的氮化硅膜的成膜条件等。另一方面,作为在第二绝缘膜9形成了接触孔CH2时能在第一透明导电膜6形成良好的接触端面形状的第二绝缘膜9的成膜条件,举出在氮化硅膜的成膜时的材料气体中氮含有量高的成膜条件,更具体地说,在成膜时的材料气体中,氮气或氨气的分压比相对于包含硅的气体(硅烷气体、乙硅烷气体、TEOS气体等)为2以上的成膜条件。
进而,作为ITO等第一透明导电膜6的透射率提高的成膜条件,举出选择在利用溅射法等进行的成膜时氧浓度高的条件。第二绝缘膜9和第一透明导电膜6的成膜条件只要根据TFT阵列基板100的用途分开使用即可。
接着,利用光刻工序和细微加工工序,在第二绝缘膜9和第一绝缘膜8形成接触孔CH1~CH3。由此,在显示区域41中形成到达共同布线52的接触孔CH1。此外,在框缘区域42中,在内包挖通部13的位置形成到达第一透明导电膜6的接触孔CH2,并且形成到达第一导电膜2的接触孔CH3。
接着,在第二绝缘膜9之上,利用溅射法等在基板1整个面对ITO等透明导电膜进行成膜。而且,利用光刻工序和细微加工工序对该透明导电膜进行构图,形成第二透明导电膜7。由此,如图13所示,在显示区域41中,在与像素电极55相向的位置形成相向电极56。此外,相向电极56以经由接触孔CH1与共同布线52连接的方式形成。在框缘区域42中,第二透明导电膜7以经由接触孔CH2和接触孔CH3电连接第一导电膜2和第一透明导电膜6的方式形成。
再有,配设在框缘区域42的外部连接端子48b1由经由接触孔连接于作为第一导电膜2的引出布线47b1的第二透明导电膜7构成。该外部连接端子48b1与布线变换部45同时形成。
利用以上工序,完成实施方式1的TFT阵列基板100。
在已完成的TFT阵列基板100之上和另外制作的相向基板60之上分别形成定向膜61,对这些定向膜61用摩擦(rubbing)等方法在与液晶的接触面实施在一个方向上添加微小的伤痕的定向处理。而且,在TFT阵列基板100或者相向基板60的周缘部涂敷密封(seal)材料,以规定的间隔将TFT阵列基板100和相向基板60粘贴在一起使得各自的定向膜61相对。之后,利用真空注入法等在TFT阵列基板100和相向基板60之间注入液晶进行密封。而且,对TFT阵列基板100和相向基板60的每一个粘贴偏光板65,并连接驱动电路,形成液晶显示面板。
之后,在成为液晶显示面板的背面侧的TFT阵列基板100的背面侧隔着相位差板等光学膜66配设背光灯单元67,将它们收容在由树脂或金属等构成的框架内,由此完成液晶显示装置。
在实施方式1的液晶显示装置中,在作为透明导电膜的图案密度比较疏的区域的框缘区域42配设的布线变换部45中,第一透明导电膜6为以不覆盖第二导电膜5的端面的方式形成的结构,由此,抑制覆盖在第一透明导电膜6上的第二绝缘膜9的膜浮动的发生。
进而,在布线变换部45中,采用在第二导电膜5的内侧设置挖通部13、在挖通部13内形成有第一透明导电膜6的结构。由此,第一透明导电膜6与露出到挖通部13中的第二导电膜5的下层的金属膜连接。因此,即使在第二导电膜5的最上层和第一透明导电膜6之间的电连接性差的情况下,只要第二导电膜5的下层和第一透明导电膜6之间的电连接性好,就能够得到第二导电膜5和第一透明导电膜6的良好的电连接性。
再有,在以上的说明中示出了将本发明的布线构造应用于在TFT阵列基板100的框缘区域42配置的布线变换部45的例子,但是,也可以应用于在框缘区域42中的布线(例如,源极布线44的延伸部分)。由于在框缘区域42中的布线周围也是与显示区域41相比较透明导电膜的图案密度疏的区域,所以容易发生第二绝缘膜9的膜浮动,但是通过对该布线应用本发明的布线构造,从而能够抑制第二绝缘膜9的膜浮动的发生。
图14是表示在将本实施方式应用于延伸设置到框缘区域42的源极布线44(源极布线44的延伸部分)的情况下的该源极布线44的结构的截面图。图14例如对应于沿着图5的B1-B2线的截面。
在该情况下,如图14所示,在作为源极布线44的第二导电膜5的内部设置除去了第二导电膜5、欧姆接触膜4以及半导体膜3的挖通部13。而且,配设在第二导电膜5之上的第一透明导电膜6以覆盖露出到挖通部13中的第二导电膜5、欧姆接触膜4以及半导体膜3的端面,并且不覆盖第二导电膜5、欧姆接触膜4以及半导体膜3的外侧端面的方式形成。而且,在其上以覆盖第二导电膜5、欧姆接触膜4以及半导体膜3的外侧端面的方式形成第二绝缘膜9。如图15所示,挖通部13以规定的间隔设置于源极布线44即可。
利用该结构,即使在源极布线44中,也得到与上述布线变换部45同样的效果。也就是说,能防止在源极布线44中的第二绝缘膜9的膜浮动。进而,即使在第二导电膜5的最上层使用了与第一透明导电膜6的电连接性差的材料的情况下,也能在第二导电膜5和第一透明导电膜6之间得到良好的电连接性。
此外,在本实施方式的TFT阵列基板100中,采用在由第一透明导电膜6形成的平板状的像素电极55的上方配置由第二透明导电膜7形成的梳齿状的相向电极56的结构。可是,在FFS模式的液晶显示装置中,也可以使像素电极55的形状和相向电极56的形状与上述相反。即,也可以由第一透明导电膜6形成梳齿状的像素电极55。但是,在该情况下,需要与梳齿状的像素电极55相比将平板状的相向电极56配置在下层,因此构成平板状的相向电极56的透明导电膜需要与第二透明导电膜7分开形成。
<实施方式2>
图16和图17是表示实施方式2的TFT阵列基板100的布线变换部45的结构的图。图16是布线变换部45的平面图,图17是沿着其D1-D2线的截面图。
相对于实施方式1的结构(图5、图7),实施方式2的布线变换部45为以下结构:将在第二导电膜5的内侧露出该第二导电膜5的端面的挖通部13和用于使第二透明导电膜7连接于第一透明导电膜6的接触孔CH2配设在相互不同的位置。在图16的例子中,在两处设置了接触孔CH2,并在其间配设有挖通部13。此外,用于使第二透明导电膜7连接于第一导电膜2的接触孔CH3也设置在两处。
根据该结构,与实施方式1相比较,在第二绝缘膜9上第二透明导电膜7越过的阶梯差变小。因此,第二透明导电膜7在阶梯差部断开的概率降低,能得到可靠性更高的布线变换部。此外,与实施方式1同样地,也获得膜浮动的发生的抑制效果、以及在第一透明导电膜6和第二导电膜5之间得到良好的电连接性的效果。
再有,除了挖通部13和接触孔CH2的形成位置以外,本实施方式的布线变换部45的制造方法与实施方式1是同样的。
<实施方式3>
图18和图19是表示实施方式3的TFT阵列基板100的布线变换部45的结构的图。图18是布线变换部45的平面图,图19是沿着其E1-E2线的截面图。
相对于实施方式1的结构(图5、图7),实施方式3的布线变换部45为在第一透明导电膜6也设置有与挖通部13对应的开口的结构。也就是说,第一透明导电膜6未形成在挖通部13的内部,而是仅形成在第二导电膜5的上表面。
此外,与实施方式1同样地,接触孔CH2以内包挖通部13的方式形成。其结果是,露出到挖通部13中的第二导电膜5、欧姆接触膜4以及半导体膜3的端面被第二透明导电膜7覆盖。
根据该结构,无论在布线变换部45内的哪个部位,第一透明导电膜6的端部都不与第一绝缘膜相接,因此能够抑制应力集中在第一透明导电膜6的全部端部,并且能够抑制第二绝缘膜9的膜浮动。进而,即使在作为层叠膜的第二导电膜5的最上层和第一透明导电膜6的电连接性差的情况下,只要第二透明导电膜7和第二导电膜5的任一层的电连接性好,就会在第一透明导电膜6和第二导电膜5之间得到良好的电连接性。
再有,除了在第一透明导电膜6设置与挖通部13对应的开口以外,本实施方式的布线变换部45的制造方法与实施方式1是同样的。
<实施方式4>
图20和图21是表示实施方式4的TFT阵列基板100的布线变换部45的结构的图。图20是布线变换部45的平面图,图21是沿着其F1-F2线的截面图。
相对于实施方式1的结构(图5、图7),实施方式4的布线变换部45为在第二导电膜5的下方未配设欧姆接触膜4以及半导体膜3的结构。
根据该结构,与实施方式1相比较,在第二绝缘膜9上第二透明导电膜7越过的阶梯差变小。因此,第二透明导电膜7在阶梯差部断开的概率降低,能得到可靠性更高的布线变换部。此外,与实施方式1同样地,也获得膜浮动的发生的抑制效果、以及在第一透明导电膜6和第二导电膜5之间得到良好的电连接性的效果。
再有,虽然实施方式4的布线变换部45的制造方法与实施方式1的情况大致相同,但是,需要分别使用抗蚀剂图案进行欧姆接触膜4以及半导体膜3的构图和第二导电膜5的构图。
<实施方式5>
图22和图23是表示实施方式5的TFT阵列基板100的布线变换部45的结构的图。图22是布线变换部45的平面图,图23是沿着其G1-G2线的截面图。
相对于实施方式1的结构(图5、图7),实施方式5的布线变换部45为以下结构:使挖通部13和接触孔CH2位于相互不同的位置,并且,在第二导电膜5的下方未配设欧姆接触膜4以及半导体膜3。换言之,对实施方式2的结构(图16、图17)应用了实施方式4。
根据该结构,与实施方式2相比较,在第二绝缘膜9上第二透明导电膜7越过的阶梯差变小。因此,第二透明导电膜7在阶梯差部断开的概率降低,能得到可靠性更高的布线变换部。此外,与实施方式1同样地,也获得膜浮动的发生的抑制效果、以及在第一透明导电膜6和第二导电膜5之间得到良好的电连接性的效果。
再有,除了挖通部13以及接触孔CH2的形成位置以外,本实施方式的布线变换部45的制造方法与实施方式4是同样的。
<实施方式6>
图24和图25是表示实施方式6的TFT阵列基板100的布线变换部45的结构的图。图24是布线变换部45的平面图,图25是沿着其H1-H2线的截面图。
相对于实施方式1的结构(图5、图7),实施方式6的布线变换部45为以下结构:在第一透明导电膜6也设置有与挖通部13对应的开口,并且,在第二导电膜5的下方未配设欧姆接触膜4以及半导体膜3。换言之,对实施方式3的结构(图18、图19)应用了实施方式4。
根据该结构,与实施方式3同样地,无论在布线变换部45内的哪个部位,第一透明导电膜6的端部都不与第一绝缘膜相接,因此能够抑制应力集中在第一透明导电膜6的全部端部,并且能够抑制第二绝缘膜9的膜浮动。进而,与实施方式3相比较,在第二绝缘膜9上第二透明导电膜7越过的阶梯差变小,因此第二透明导电膜7在阶梯差部断开的概率降低,能得到可靠性更高的布线变换部。此外,与实施方式1同样地,也获得在第一透明导电膜6和第二导电膜5之间得到良好的电连接性的效果。
再有,除了在第一透明导电膜6设置与挖通部13对应的开口以外,本实施方式的布线变换部45的制造方法与实施方式4是同样的。
在以上各实施方式中,示出了将本发明应用于FFS模式的TFT阵列基板的例子。其理由是因为FFS模式的TFT阵列基板具备两层透明导电膜,因此抑制了其制造工序的增加并且能应用本发明。本发明能广泛地应用于将透明导电膜作为布线或者电极来使用的薄膜电子设备。作为具备TFT阵列基板的液晶显示装置以外的薄膜电子设备,举出例如有机EL显示装置等平面型显示装置(平面面板显示器)、图像传感器等光电变换装置。在设置于这些TFT阵列基板的布线或布线变换部中,也能对在金属图案上设置透明导电膜图案、在透明导电膜图案上还设置绝缘膜的构造应用本发明。
再有,本发明在其发明范围内,能自由地组合各实施方式、或者适当地对各实施方式进行变形、省略。
附图标记的说明:
1基板、2第一导电膜、3半导体膜、4欧姆接触膜、5第二导电膜、6第一透明导电膜、7第二透明导电膜、8第一绝缘膜、9第二绝缘膜、13挖通部、43栅极布线、44源极布线、45布线变换部、50像素、51TFT、52共同布线、53源极电极、54漏极电极、55像素电极、56相向电极。
Claims (17)
1.一种布线构造,其特征在于,具备:
第二导电膜;
挖通部,在俯视图中形成在所述第二导电膜的内侧;
第一透明导电膜,以覆盖所述第二导电膜的上表面和露出到所述挖通部中的所述第二导电膜的端面并且不覆盖所述第二导电膜的外周端面的方式形成;
绝缘膜,形成在所述第一透明导电膜上;
第一接触孔,形成于所述绝缘膜,到达所述第一透明导电膜;以及
第二透明导电膜,形成在所述绝缘膜上,经由所述第一接触孔连接于所述第一透明导电膜。
2.根据权利要求1所述的布线构造,其中,
所述第二导电膜是层叠有不同种类的导电性的膜的层叠膜。
3.根据权利要求1或权利要求2所述的布线构造,其中,
所述第一接触孔以在俯视图中内包所述挖通部的方式形成。
4.根据权利要求1或权利要求2所述的布线构造,其中,
所述第一接触孔形成在与所述挖通部不同的位置。
5.根据权利要求1或权利要求2所述的布线构造,其中,
在所述第二导电膜的下方还具备与该第二导电膜电连接的半导体膜。
6.根据权利要求1或权利要求2所述的布线构造,其中,
在所述第二导电膜的下方未形成有半导体膜。
7.根据权利要求1或权利要求2所述的布线构造,其中,
还具备:第一导电膜,与所述绝缘膜相比形成在下方,与所述第二导电膜是不同的层,
所述第二透明导电膜经由形成于所述绝缘膜的第二接触孔连接于所述第一导电膜。
8.一种薄膜晶体管阵列基板,其中,具备权利要求1或权利要求2所述的布线构造。
9.一种显示装置,其中,具备使用权利要求8所述的薄膜晶体管阵列基板而形成的显示面板。
10.一种布线构造,其特征在于,具备:
第二导电膜;
挖通部,在俯视图中形成在所述第二导电膜的内侧;以及
第一透明导电膜,以覆盖所述第二导电膜的上表面和露出到所述挖通部中的所述第二导电膜的端面并且不覆盖所述第二导电膜的外周端面的方式形成,
在所述第二导电膜的下方未形成有半导体膜。
11.一种布线构造,其特征在于,具备:
第二导电膜;
挖通部,在俯视图中形成在所述第二导电膜的内侧;
第一透明导电膜,以覆盖所述第二导电膜的上表面并且不覆盖露出到所述挖通部中的所述第二导电膜的端面以及所述第二导电膜的外周端面的方式形成;
绝缘膜,形成在所述第一透明导电膜上;
第一接触孔,形成于所述绝缘膜,以在俯视图中内包所述挖通部的方式形成;以及
第二透明导电膜,形成在所述绝缘膜上,经由所述第一接触孔连接于露出到所述挖通部中的所述第二导电膜的端面。
12.根据权利要求11所述的布线构造,其中,
所述第二导电膜是层叠有不同种类的导电性的膜的层叠膜。
13.根据权利要求11或权利要求12所述的布线构造,其中,
在所述第二导电膜的下方还具备与该第二导电膜电连接的半导体膜。
14.根据权利要求11或权利要求12所述的布线构造,其中,
在所述第二导电膜的下方未形成有半导体膜。
15.根据权利要求11或权利要求12所述的布线构造,其中,
还具备:第一导电膜,与所述绝缘膜相比形成在下方,与所述第二导电膜是不同的层,
所述第二透明导电膜经由形成于所述绝缘膜的第二接触孔连接于所述第一导电膜。
16.一种薄膜晶体管阵列基板,其中,具备权利要求11或权利要求12所述的布线构造。
17.一种显示装置,其中,具备使用权利要求16所述的薄膜晶体管阵列基板而形成的显示面板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245103A JP5907697B2 (ja) | 2011-11-09 | 2011-11-09 | 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置 |
JP2011-245103 | 2011-11-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103105711A CN103105711A (zh) | 2013-05-15 |
CN103105711B true CN103105711B (zh) | 2016-04-06 |
Family
ID=48223149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210446168.6A Active CN103105711B (zh) | 2011-11-09 | 2012-11-09 | 布线构造和具备其的薄膜晶体管阵列基板以及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8928122B2 (zh) |
JP (1) | JP5907697B2 (zh) |
CN (1) | CN103105711B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5520897B2 (ja) * | 2011-08-11 | 2014-06-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2015012048A (ja) | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
JP6278633B2 (ja) * | 2013-07-26 | 2018-02-14 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 |
JP6405196B2 (ja) * | 2013-12-18 | 2018-10-17 | キヤノン株式会社 | 半導体装置の製造方法 |
JP6218949B2 (ja) * | 2014-08-07 | 2017-10-25 | シャープ株式会社 | アクティブマトリクス基板および液晶パネル |
JPWO2016021319A1 (ja) * | 2014-08-07 | 2017-05-18 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
CN106575062B (zh) * | 2014-08-07 | 2019-11-08 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
US11024656B2 (en) * | 2016-06-28 | 2021-06-01 | Sharp Kabushiki Kaisha | Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate |
TWI625847B (zh) * | 2016-09-09 | 2018-06-01 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
US10866472B2 (en) * | 2016-09-14 | 2020-12-15 | Sharp Kabushiki Kaisha | Mounting substrate and display panel |
JP6978243B2 (ja) * | 2017-07-26 | 2021-12-08 | 三菱電機株式会社 | アレイ基板と当該アレイ基板を有する液晶表示装置 |
CN208422916U (zh) * | 2018-08-07 | 2019-01-22 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
JP2022154006A (ja) * | 2021-03-30 | 2022-10-13 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
TW505813B (en) * | 1999-12-28 | 2002-10-11 | Nec Corp | Active matrix substrate plate and manufacturing method therefor |
CN1905166A (zh) * | 2006-08-16 | 2007-01-31 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN101078841A (zh) * | 2006-05-22 | 2007-11-28 | 三菱电机株式会社 | 液晶显示装置及其制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
JP2555987B2 (ja) | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | アクティブマトリクス基板 |
KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
JP3288637B2 (ja) * | 1998-08-28 | 2002-06-04 | 富士通株式会社 | Ito膜接続構造、tft基板及びその製造方法 |
KR100482468B1 (ko) | 2000-10-10 | 2005-04-14 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 구동 액정 표시 장치 |
KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
JP4974500B2 (ja) * | 2004-09-15 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置、モジュール及び電子機器 |
JP4321557B2 (ja) | 2006-07-06 | 2009-08-26 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
CN101467098B (zh) * | 2006-08-02 | 2011-08-24 | 夏普株式会社 | 有源矩阵基板及具有该有源矩阵基板的显示装置 |
JP5154298B2 (ja) | 2007-08-01 | 2013-02-27 | 株式会社ジャパンディスプレイウェスト | 液晶表示パネル、その製造方法 |
US8218116B2 (en) | 2007-08-01 | 2012-07-10 | Sony Corporation | Liquid crystal display panel and manufacturing method thereof |
JP2009117620A (ja) * | 2007-11-07 | 2009-05-28 | Casio Comput Co Ltd | 画像読取装置およびその製造方法 |
JP5646162B2 (ja) | 2009-01-23 | 2014-12-24 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
JP5671948B2 (ja) | 2010-11-04 | 2015-02-18 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、及び液晶表示装置 |
-
2011
- 2011-11-09 JP JP2011245103A patent/JP5907697B2/ja active Active
-
2012
- 2012-10-16 US US13/653,333 patent/US8928122B2/en active Active
- 2012-11-09 CN CN201210446168.6A patent/CN103105711B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
TW505813B (en) * | 1999-12-28 | 2002-10-11 | Nec Corp | Active matrix substrate plate and manufacturing method therefor |
CN101078841A (zh) * | 2006-05-22 | 2007-11-28 | 三菱电机株式会社 | 液晶显示装置及其制造方法 |
CN1905166A (zh) * | 2006-08-16 | 2007-01-31 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130113109A1 (en) | 2013-05-09 |
JP5907697B2 (ja) | 2016-04-26 |
JP2013101232A (ja) | 2013-05-23 |
US8928122B2 (en) | 2015-01-06 |
CN103105711A (zh) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103105711B (zh) | 布线构造和具备其的薄膜晶体管阵列基板以及显示装置 | |
JP5456980B2 (ja) | 液晶表示装置、及びその製造方法 | |
CN101788738B (zh) | 薄膜晶体管阵列基板、其制造方法、及液晶显示装置 | |
CN103091915B (zh) | 布线构造、包括它的薄膜晶体管阵列基板及显示装置 | |
CN103309101B (zh) | 布线构造及具备它的薄膜晶体管阵列基板以及显示装置 | |
JP2012018970A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 | |
JP5117893B2 (ja) | 液晶表示装置、及びその製造方法 | |
JP6188473B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
JP5048914B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
JP6112886B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
JP5560227B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
JP5286438B2 (ja) | 液晶表示装置 | |
JP6425676B2 (ja) | 表示装置の製造方法 | |
WO2012144401A1 (ja) | 表示素子、表示装置、及びテレビ受信装置 | |
JP2014010413A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |