[go: up one dir, main page]

JP6405196B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6405196B2
JP6405196B2 JP2014228330A JP2014228330A JP6405196B2 JP 6405196 B2 JP6405196 B2 JP 6405196B2 JP 2014228330 A JP2014228330 A JP 2014228330A JP 2014228330 A JP2014228330 A JP 2014228330A JP 6405196 B2 JP6405196 B2 JP 6405196B2
Authority
JP
Japan
Prior art keywords
insulating film
manufacturing
wiring pattern
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014228330A
Other languages
English (en)
Other versions
JP2015135948A5 (ja
JP2015135948A (ja
Inventor
章宏 河野
章宏 河野
博晃 佐野
博晃 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014228330A priority Critical patent/JP6405196B2/ja
Priority to US14/554,311 priority patent/US9087762B2/en
Publication of JP2015135948A publication Critical patent/JP2015135948A/ja
Publication of JP2015135948A5 publication Critical patent/JP2015135948A5/ja
Application granted granted Critical
Publication of JP6405196B2 publication Critical patent/JP6405196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/028Manufacture or treatment of image sensors covered by group H10F39/12 performed after manufacture of the image sensors, e.g. annealing, gettering of impurities, short-circuit elimination or recrystallisation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026Wafer-level processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/812Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は半導体装置の製造方法に関する。
近年、半導体装置において微細な配線パターンを形成するために、配線パターンの材料として銅(Cu)が用いられることがある。配線パターンを銅で形成すると、配線パターンにヒロックが発生することがある。特許文献1では、配線パターンを形成するためのめっき処理及びCMPの後に熱処理を行うことで、ヒロックの低減する方法が提案されている。
特開2011−249582号公報
後述するように、CMP処理後に熱処理を行っただけでは配線パターンに発生したヒロックを十分に低減できない。そこで、本発明の1つの側面は、配線パターンに発生するヒロックを低減するための技術を提供することを目的とする。
上記課題に鑑みて、本発明の一部の側面は、半導体装置の製造方法であって、開口を有する第1絶縁膜の上と、前記開口とに、銅を材料とする導電膜を形成する工程と、前記導電膜を研磨して、前記導電膜のうち前記第1絶縁膜の上にある部分を除去することによって、前記導電膜から配線パターンを形成する工程と、不活性ガスの雰囲気で前記配線パターンに対して熱処理を行う熱処理工程と、前記熱処理工程の後に、前記配線パターンに対して還元ガスを用いてプラズマ処理を行う工程とを有し、前記プラズマ処理における温度は、前記熱処理における温度以下であることを特徴とする製造方法を提供する。
上記手段により、配線パターンに発生するヒロックを低減するための技術が提供される。
一部の実施形態の固体撮像装置の製造方法を説明する図である。 一部の実施形態の固体撮像装置の製造方法を説明する図である。 一部の実施形態の固体撮像装置の製造方法を説明する図である。 一部の実施形態の固体撮像装置の製造方法を説明する図である。 配線パターンの厚さとヒロック密度との関係を説明する図である。 熱処理とヒロック密度との関係を説明する図である。
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。本発明は一般に、固体撮像装置、演算装置及びメモリ装置などを含む半導体装置の製造方法に適用可能である。以下の説明では半導体装置の例として固体撮像装置を扱う。固体撮像装置の製造方法に関する一般的な手法については既存の技術を用いることができるので、以下ではその詳細な説明を省略することがある。
図1〜図4を参照して、一部の実施形態に係る固体撮像装置の製造方法を説明する。まず、図1(a)に示すように、光電変換素子やトランジスタが形成された半導体基板100を準備する。半導体基板100は、固体撮像装置への入射光の光量に応じて発生した電荷を蓄積する半導体領域101を有し、この半導体領域101が光電変換素子を構成する。また、半導体基板100はトランジスタのソース又はドレインを構成する半導体領域103や光電変換素子の半導体領域101などの回路素子を分離するための素子分離領域104を有する。半導体基板100の表面にはゲート電極102が形成される。その後、半導体基板100の上に絶縁膜105を形成する。絶縁膜105は層間絶縁膜として機能する。絶縁膜105は例えばSiN、NSG、BPSG、SiO2で形成される。絶縁膜105は複数の絶縁膜の積層構造であってもよい。その後、絶縁膜105を貫通するコンタクトプラグ106を形成する。コンタクトプラグ106は例えばタングステンで形成される。コンタクトプラグ106の絶縁膜105との間にバリアメタル層が形成されてもよい。これにより、図1(a)に示す構造体が形成される。
続いて、図1(b)に示すように、絶縁膜105の上に、絶縁膜107と絶縁膜108とをこの順に形成する。絶縁膜107は、後述の工程で絶縁膜108をエッチングする際のエッチングストップ層として機能する。絶縁膜107は例えばSiNやSiCを材料としてプラズマCVD法を用いて形成される。これに代えて、絶縁膜107をLow−k材料でSoG法を用いて形成してもよい。絶縁膜108は層間絶縁膜として機能する。絶縁膜108は例えばSiOやSiOCを材料としてプラズマCVD法を用いて形成される。
続いて、図1(c)に示すように、絶縁膜107及び絶縁膜108を貫通する開口を形成する。この開口は配線パターンの形状を有する。この開口の一部はコンタクトプラグ106の上面を露出する。この開口は、例えば、絶縁膜108の上にフォトレジストパターンを形成し、これをマスクとしてエッチングをすることで形成される。エッチングは例えば異方性エッチングである。このエッチングにおいて、絶縁膜107がエッチングストップ層として機能する。絶縁膜107までエッチングが行われた後、絶縁膜107に対するエッチングレートが高い条件に切り替えて絶縁膜107をエッチングし、コンタクトプラグ106の上面を露出する。
続いて、絶縁膜108の上から金属膜109を例えばスパッタ法を用いて形成する。金属膜109の一部は絶縁膜107及び絶縁膜108の開口に入り込む。金属膜109は銅拡散防止膜として機能する。すなわち、後続の工程で使用される銅が金属膜109の下にある層に拡散するのを防止する。金属膜109は例えばTaやTiで形成される。続いて、金属膜109の上から、銅を主成分とする導電性部材を材料とした導電膜110を形成する。導電膜110の一部は絶縁膜107及び絶縁膜108の開口に入り込む。導電膜110は例えば電界めっき法を用いて形成される。導電膜110の厚さは1000nm程度である。導電膜110を形成した後、導電膜110に対して150℃程度の熱処理を行う。
続いて、図1(d)に示すように、化学的機械的研磨(CMP)を用いて、金属膜109及び導電膜110のうち絶縁膜108の上にある部分を除去する。導電膜110のうち除去されずに残った部分が配線パターン111となる。このCMPは、配線パターン111の厚さが例えば3000Å以下になるまで継続する。CMPで用いられる研磨材(スラリー)研磨材には、銅の腐食防止剤としてベンゾトリアゾール(BTA)が含まれる。そのため、CMP後の配線パターン111の表面にはBTAが結合している。また、配線パターン111の一部は酸化されており、CuO、CuO2が形成されている。
続いて、配線パターン111に対して熱処理を行う。この熱処理は、例えば枚葉式の熱処理装置において、不活性ガス(Ar、N2、He、Ne、Kr等)の雰囲気で、300〜400℃の温度で、120秒程度行う。この熱処理における温度は、後述する絶縁膜201を形成する際の温度と等しくてもよいし、それよりも高くてもよい。ここでは、不活性ガスとして、ArまたはN2を用いることが望ましい。
続いて、還元ガスを用いて配線パターン111に対してプラズマ処理(プラズマ照射)を行う。このプラズマ処理によって、配線パターン111の表面のBTAや酸化銅が除去される。還元ガスには例えばH2又はNH3が含まれる。プラズマ処理は、200〜400℃の温度で、15秒程度行われる。配線パターン111からBTAや酸化銅を除去することによって、配線パターン111と後述する絶縁膜201との間の密着性を向上できる。プラズマ照射における熱が高いため、プラズマ処理の時間を出来る限り短くしてもよい。このプラズマ処理における温度は、熱処理の温度と等しくてもよいし、それよりも低い温度でもよい。熱処理の温度以下の温度でプラズマ処理を行うことによって、熱処理において安定化した金属膜109の結晶が変化(異常成長など)をすることが抑制される。
続いて、図2(a)に示すように、絶縁膜108及び配線パターン111の上に、絶縁膜201を形成する。絶縁膜201は銅拡散防止膜として機能する。すなわち、配線パターン111の銅が絶縁膜201の上にある層に拡散するのを防止する。絶縁膜201は例えばSiN、SiC、SiONのいずれかを材料としてプラズマCVD法を用いて形成される。これら絶縁膜は、例えば、SiCO等の多少の酸素を含んでいる場合や、SiNO等の結合が異なる場合も含む。この絶縁膜201の形成は、200〜350℃の温度で行われる。この絶縁膜201を形成する際の温度は、上述したように、熱処理の温度と等しくてもよいし、それよりも低い温度でもよい。熱処理の温度以下の温度で絶縁膜201を形成することによって、熱処理において安定化した金属膜109の結晶が変化(異常成長など)をすることが抑制される。絶縁膜201の厚さは例えば700Å程度である。絶縁膜201は2以上のチャンバーで数100Å程度の膜を複数回に分けて形成してもよい。このように形成することによって、異物等に起因するピンホールが各回の膜に発生したとしても、絶縁膜201全体としてはピンホールの発生を抑制できる。
続いて、図2(b)に示すように、絶縁膜201のうち半導体領域101の上にある部分を除去して、絶縁膜201に開口202を形成する。開口202は、例えば、絶縁膜201の上にフォトレジストパターンを形成し、これをマスクとしてエッチングを行うことで形成される。絶縁膜107が光学特性に影響を与える材料を含む場合に、このエッチングを、絶縁膜107のうち半導体領域101の上にある部分が除去されるまで行ってもよい。
続いて、図2(c)に示すように、絶縁膜201の上に、絶縁膜203、絶縁膜204及び絶縁膜205をこの順に形成する。絶縁膜203及び絶縁膜205は層間絶縁膜として機能する。絶縁膜203及び絶縁膜205は例えばSiOやSiOCを材料としてプラズマCVD法を用いて形成される。絶縁膜204は、後述の工程で絶縁膜108をエッチングする際のエッチングストップ層として機能する。絶縁膜204は例えばSiNやSiCを材料としてプラズマCVD法を用いて形成される。これに代えて、絶縁膜204をLow−k材料でSoG法を用いて形成してもよい。
続いて、図3(a)に示すように、絶縁膜201、絶縁膜203、絶縁膜204及び絶縁膜205を貫通する開口を形成する。絶縁膜201及び絶縁膜203を貫通する開口は配線パターン111に接続されるビアプラグの形状を有し、絶縁膜204及び絶縁膜205を貫通する開口は配線パターンの形状を有する。この開口は、例えば、絶縁膜205の上にフォトレジストパターンを形成し、これをマスクとしてエッチングをすることで形成される。エッチングは例えば異方性エッチングである。このエッチングにおいて、絶縁膜204がエッチングストップ層として機能する。そのエッチングの後、絶縁膜204についてエッチングを行うことによって、貫通する開口が形成される。
続いて、絶縁膜205の上から金属膜206を例えばスパッタ法を用いて形成する。金属膜206の一部は絶縁膜201、絶縁膜203、絶縁膜204及び絶縁膜205の開口に入り込む。金属膜206は銅拡散防止膜として機能する。すなわち、後続の工程で使用される銅が金属膜206の下にある層に拡散するのを防止する。金属膜206は例えばTaやTiで形成される。続いて、金属膜206の上から、銅を主成分とする導電性部材を材料とした導電膜207を形成する。導電膜207の一部は絶縁膜201、絶縁膜203、絶縁膜204及び絶縁膜205の開口に入り込む。導電膜207は例えば電界めっき法を用いて形成される。導電膜207の厚さは1000nm程度である。導電膜207を形成した後、導電膜207に対して150℃程度の熱処理を行う。
続いて、図3(b)に示すように、CMPを用いて、金属膜206及び導電膜207のうち絶縁膜205の上にある部分を除去する。導電膜207のうち除去されずに残った部分が配線パターン208となる。このCMPは、配線パターン208の厚さが例えば3000Å以下になるまで継続する。CMPで用いられる研磨材(スラリー)には、銅の腐食防止剤としてBTAが含まれる。そのため、CMP後の配線パターン208の表面にはBTAが結合している。また、配線パターン208の一部は酸化されており、CuO、CuO2が形成されている。
続いて、配線パターン208に対して熱処理を行う。この熱処理は、例えば枚葉式の熱処理装置において、不活性ガス雰囲気(ArまたはN2)で、300〜350℃の温度で、120秒程度行う。この熱処理における温度は、後述する絶縁膜209を形成する際の温度と等しくてもよいし、それよりも高くてもよい。続いて、配線パターン111に対して行ったプラズマ処理と同様のプラズマ処理を配線パターン208に対しても行う。
続いて、図3(c)に示すように、絶縁膜205及び配線パターン208の上に、絶縁膜209を形成する。絶縁膜209は銅拡散防止膜として機能する。すなわち、配線パターン208の銅が絶縁膜209の上にある層に拡散するのを防止する。絶縁膜209は例えばSiN、SiC、SiONのいずれかを材料としてプラズマCVD法を用いて形成される。絶縁膜209の厚さは例えば700Å程度である。絶縁膜209は上述の絶縁膜201と同様に、2以上のチャンバーで数100Å程度の膜を複数回に分けて形成してもよい。
続いて、絶縁膜209のうち半導体領域101の上にある部分を除去して、絶縁膜209に開口202を形成する。開口202は、例えば、絶縁膜209の上にフォトレジストパターンを形成し、これをマスクとしてエッチングを行うことで形成される。絶縁膜204が光学特性に影響を与える材料を含む場合に、このエッチングを、絶縁膜204のうち半導体領域101の上にある部分が除去されるまで行ってもよい。
続いて、図4(a)に示すように、絶縁膜209の上に絶縁膜301を形成する。絶縁膜209は層間絶縁膜として機能する。絶縁膜209は例えばSiO2を材料としてプラズマCVD法を用いて形成される。
続いて、図4(b)に示すように、ビアプラグ302を形成する。ビアプラグ302は絶縁膜301に形成した開口に、例えばタングステン膜を埋め込み、余分な部分をCMP法などで除去することによって形成される。続いて、絶縁膜301の上に配線パターン303を形成する。配線パターン303は例えばパターニングによって形成される。配線パターン303は、半導体基板100の周辺回路領域の遮光膜としても機能する。固体撮像装置において、周辺回路領域を遮光膜で覆う場合に、遮光膜の幅は10μm以上となる。そのため、遮光膜を銅で形成した場合に、ディッシングが発生してしまい、遮光膜の均一性や遮光性が低下する。そのため、本実施形態では遮光膜として機能する配線パターン303を、アルミニウムを主成分とする導電体を材料とする。続いて、配線パターン303の上に絶縁膜304を形成する。絶縁膜304は例えばSiN、SiONを材料としてプラズマCVD法を用いて形成される。絶縁膜304は積層構造を有してもよい。絶縁膜304は、入力パッドや出力パッドに対応する領域に開口を有する。続いて、樹脂からなる平坦化層305、カラーフィルタを含むカラーフィルタ層306、マイクロレンズを含むマイクロレンズ層307をこの順に形成する。以上の工程により固体撮像装置が製造される。
図5を参照して、上述の配線パターン111の厚さとヒロック密度との関係を説明する。図5のグラフは、上述の製造方法において、配線パターン111の厚さを変更した場合のヒロック密度の測定結果を示す。この測定では、半導体基板100の直径を200mmとし、NH3を含む還元ガスを用いて配線パターン111に対してプラズマ処理を行い、絶縁膜201の材料をSiNとした。この条件において、絶縁膜201を形成した後の配線パターン111のヒロック密度を測定した。図5から見て取れるように、配線パターン111の厚さが厚いほどヒロック密度も高くなり、さらにヒロック密度の変化率(グラフの傾き)も大きくなる。これは、プラズマ処理やプラズマCVD処理で発生した熱による銅結晶の成長が、銅膜が厚いほど大きいため、配線パターン111の表面に押し出された銅がヒロックとなっているためであると考えられる。そこで、上述のように、一部の実施形態では、配線パターン111の厚さを3000Å以下とする。配線パターン208についても図5の関係が成り立つ。
図6を参照して、上述の配線パターン111への熱処理とヒロック密度との関係を説明する。図6のグラフは、上述の製造方法において、不活性ガス雰囲気での熱処理を行わなかった場合と、不活性ガスとしてNH3を用いた場合と、不活性ガスとしてN2を用いた場合のヒロック密度の測定結果を示す。この測定では、半導体基板100の直径を200mmとし、配線パターン111の厚さを3000Åとし、NH3を含む還元ガスを用いて配線パターン111に対してプラズマ処理を行い、絶縁膜201の材料をSiNとした。この条件において、絶縁膜201を形成した後の配線パターン111のヒロック密度を測定した。また、熱処理を行う場合では、350℃、120秒の熱処理を行った。図6から見て取れるように、NH3ガスの場合は、熱処理を行わない場合よりもヒロック密度が高くなるが、N2ガスの場合は、熱処理を行わない場合よりもヒロック密度が低くなる。これは、NH3ガスが銅表面のCuO、CuO2を還元することで銅表面の銅結晶が成長しやすくなり、ヒロックが発生したと考えられる。不活性ガスとしてArを使用した場合も熱処理を行わなかった場合よりもヒロック密度が低下した。配線パターン208についても図6の関係が成り立つ。
上述の製造方法では、配線パターン111をシングルダマシン法により形成し、配線パターン208をデュアルダマシン法により形成した。他の実施形態では、配線パターン111と配線パターン208との両方を上述のシングルダマシン法により形成してもよいし、これらを上述のデュアルダマシン法により形成してもよい。また、固体撮像装置が複数の配線パターンを含む場合に、その一部の配線パターンのみに対して上述の不活性ガス雰囲気での熱処理を行ってもよい。
100 半導体基板、111 配線パターン、208 配線パターン、303 配線パターン

Claims (12)

  1. 半導体装置の製造方法であって、
    開口を有する第1絶縁膜の上と、前記開口とに、銅を材料とする導電膜を形成する工程と、
    前記導電膜を研磨して、前記導電膜のうち前記第1絶縁膜の上にある部分を除去することによって、前記導電膜から配線パターンを形成する工程と、
    不活性ガスの雰囲気で前記配線パターンに対して熱処理を行う熱処理工程と、
    前記熱処理工程の後に、前記配線パターンに対して還元ガスを用いてプラズマ処理を行う工程とを有し、
    前記プラズマ処理における温度は、前記熱処理における温度以下であることを特徴とする製造方法。
  2. 前記導電膜は、めっき法で形成されることを特徴とする請求項1に記載の製造方法。
  3. 前記導電膜の研磨はCMPで行われることを特徴とする請求項1又は2に記載の製造方法。
  4. 前記配線パターンの上面を覆う第2絶縁膜を形成する工程を更に有し、
    前記第2絶縁膜を形成する際の温度は、前記熱処理における温度以下であることを特徴とする請求項1乃至3の何れか1項に記載の製造方法。
  5. 前記第2絶縁膜は、SiNと、SiCと、SiONとのうちの少なくとも1つを含むことを特徴とする請求項4に記載の製造方法。
  6. 前記第2絶縁膜は、2以上のチャンバーで複数回に分けて形成されることを特徴とする請求項4又は5に記載の製造方法。
  7. 前記半導体装置は光電変換素子を有する固体撮像装置であり、
    前記製造方法は、前記第2絶縁膜のうち前記光電変換素子の上にある部分を除去する工程を更に有することを特徴とする請求項4乃至6の何れか1項に記載の製造方法。
  8. 前記還元ガスは、H2とNH3とのうちの少なくとも1つを含むことを特徴とする請求項1乃至7の何れか1項に記載の製造方法。
  9. 前記不活性ガスは、N2又はArであることを特徴とする請求項1乃至8の何れか1項に記載の製造方法。
  10. 前記配線パターンの厚さは3000Å以下であることを特徴とする請求項1乃至9の何れか1項に記載の製造方法。
  11. 前記第2絶縁膜は、前記配線パターンに含まれる銅が前記第2絶縁膜の上にある層に拡散することを抑制することを特徴とする請求項4乃至7の何れか1項に記載の製造方法。
  12. 前記第2絶縁膜を形成する工程の後に、層間絶縁膜を形成する工程を更に有し、
    前記層間絶縁膜は、SiO又はSiOCを含むことを特徴とする請求項4乃至7及び11の何れか1項に記載の製造方法。
JP2014228330A 2013-12-18 2014-11-10 半導体装置の製造方法 Expired - Fee Related JP6405196B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014228330A JP6405196B2 (ja) 2013-12-18 2014-11-10 半導体装置の製造方法
US14/554,311 US9087762B2 (en) 2013-12-18 2014-11-26 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013261837 2013-12-18
JP2013261837 2013-12-18
JP2014228330A JP6405196B2 (ja) 2013-12-18 2014-11-10 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015135948A JP2015135948A (ja) 2015-07-27
JP2015135948A5 JP2015135948A5 (ja) 2017-11-30
JP6405196B2 true JP6405196B2 (ja) 2018-10-17

Family

ID=53369489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014228330A Expired - Fee Related JP6405196B2 (ja) 2013-12-18 2014-11-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9087762B2 (ja)
JP (1) JP6405196B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169757A1 (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500564B2 (ja) * 1997-12-19 2004-02-23 富士通株式会社 半導体装置の製造方法
JPH11307479A (ja) * 1998-04-24 1999-11-05 Anelva Corp 高温リフロースパッタリング方法及び高温リフロースパッタリング装置
JP3634994B2 (ja) 1999-11-30 2005-03-30 富士通株式会社 配線の形成方法及び半導体装置の製造方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003273111A (ja) * 2002-03-14 2003-09-26 Seiko Epson Corp 成膜方法及びその方法を用いて製造したデバイス、並びにデバイスの製造方法
JP4117672B2 (ja) * 2002-05-01 2008-07-16 ソニー株式会社 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
JP4638140B2 (ja) 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP2005050859A (ja) * 2003-07-29 2005-02-24 Renesas Technology Corp 半導体装置の製造方法
JP4548280B2 (ja) 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
JP2011249584A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置の製造方法
JP2011249582A (ja) 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置

Also Published As

Publication number Publication date
US20150171137A1 (en) 2015-06-18
JP2015135948A (ja) 2015-07-27
US9087762B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
JP5096669B2 (ja) 半導体集積回路装置の製造方法
CN100444314C (zh) 半导体装置的制造方法
TWI536563B (zh) 集成電路結構及其製造方法
US10062645B2 (en) Interconnect structure for semiconductor devices
JP2010087094A (ja) 半導体装置及び半導体装置の製造方法
JP2005142369A (ja) 半導体装置の製造方法
JP2007109736A (ja) 半導体装置およびその製造方法
JP6405196B2 (ja) 半導体装置の製造方法
KR100861873B1 (ko) 반도체 소자 및 그 제조방법
JP2008135569A (ja) 半導体装置の製造方法および半導体装置
JP6539123B2 (ja) 固体撮像装置及びその製造方法ならびにカメラ
US10756133B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006179950A (ja) 半導体集積回路装置の製造方法
KR100850075B1 (ko) 반도체 소자 제조 방법
US8669190B2 (en) Method for manufacturing semiconductor device and semiconductor wafer
CN101431042B (zh) 图像传感器的制造方法
KR100889547B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4891296B2 (ja) 半導体集積回路装置の製造方法
US20160211405A1 (en) Method of manufacturing semiconductor device
JP2015153870A (ja) 半導体装置の製造方法、光電変換装置
KR100613384B1 (ko) 반도체 소자의 배선 형성방법
KR101138063B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP5699803B2 (ja) 半導体装置の製造方法
JP2005286058A (ja) 半導体装置
KR101199436B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R151 Written notification of patent or utility model registration

Ref document number: 6405196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees