[go: up one dir, main page]

CN102308370B - 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片 - Google Patents

外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片 Download PDF

Info

Publication number
CN102308370B
CN102308370B CN201080007182.5A CN201080007182A CN102308370B CN 102308370 B CN102308370 B CN 102308370B CN 201080007182 A CN201080007182 A CN 201080007182A CN 102308370 B CN102308370 B CN 102308370B
Authority
CN
China
Prior art keywords
gallium oxide
wafer
gallium nitride
gallium
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080007182.5A
Other languages
English (en)
Other versions
CN102308370A (zh
Inventor
桥本信
秋田胜史
藤原伸介
中幡英章
元木健作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Koha Co Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Koha Co Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102308370A publication Critical patent/CN102308370A/zh
Application granted granted Critical
Publication of CN102308370B publication Critical patent/CN102308370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氮化镓系半导体器件，其包含设置在氧化镓晶片上且具有平坦的c面的氮化镓系半导体膜。发光二极管LED包括：氧化镓支撑基体(32)，具有包含单斜晶系氧化镓的主面(32a)；和包含III族氮化物的层叠结构(33)。层叠结构(33)的半导体台面包含：低温GaN缓冲层(35)、n型GaN层(37)、量子阱结构的有源层(39)和p型氮化镓系半导体层(37)。p型氮化镓系半导体层(37)例如包含p型AlGaN电子阻挡层和p型GaN接触层。氧化镓支撑基体(32)的主面(32a)相对于单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。通过该倾斜，使在氧化镓支撑基体主面(32a)上外延生长的氮化镓系半导体具有平坦的表面。

Description

外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片
技术领域
本发明涉及外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片。 
背景技术
非专利文献1中，记载了在β-Ga2O3衬底的(100)面上外延生长GaN层的技术。另外，在β-Ga2O3衬底的(100)面上制作发光二极管，该发光二极管包含In0.12Ga0.88N/In0.03Ga0.97N多量子阱结构。 
现有技术文献 
非专利文献 
非专利文献1：Kiyoshi SHIMAMURA，et al.Japanese.Journal of Applied Physics，Vol.44，No.1 2005，pp L7-L8 
发明内容
非专利文献1中，在摄氏600度下在β-Ga2O3衬底的(100)面上生长GaN缓冲层后，在摄氏1070度下生长1000nm的GaN层。 
但是，根据本发明人的实验，在β-Ga2O3衬底的正直(ジヤスト)(100)面上淀积氮化镓系半导体时，无法获得遍及整个β-Ga2O3衬底都具有平坦的c面的氮化镓系半导体膜。因此，在氮化镓系半导体膜的表面产生不理想的形态。 
本发明的目的在于提供一种包含设置在氧化镓晶片上且具有平坦表面的氮化镓系半导体膜的外延晶片。另外，本发明的目的在于提供 一种包含设置在氧化镓晶片上的氮化镓系半导体膜的氮化镓系半导体器件。此外，本发明的目的在于提供该氮化镓系半导体器件的制作方法。此外，本发明的目的还在于提供一种外延晶片、氮化镓系半导体器件的制作方法及用于氮化镓系半导体器件的氧化镓晶片。 
本发明的一个方面为一种用于氮化镓系半导体器件的外延晶片。该外延晶片包括：(a)氧化镓晶片，具有包含单斜晶系氧化镓的主面；(b)缓冲层，设置在所述氧化镓晶片的所述主面上且包含III族氮化物；和(c)第一外延层，设置在所述缓冲层上且包含第一氮化镓系半导体。所述氧化镓晶片的所述主面相对于所述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。 
根据该外延晶片，氧化镓晶片的主面相对于单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。在氧化镓晶片的主面上淀积氮化镓系半导体时，通过上述倾斜，可提供具有平坦表面的外延层。 
本发明的外延晶片中，上述氧化镓晶片的上述主面的倾斜方向可为上述单斜晶系氧化镓的[001]轴的方向。 
根据该外延晶片，氧化镓为单斜晶系，因此通过向[001]轴倾斜，可提供形态良好的外延层。 
本发明的外延晶片中，上述第一氮化镓系半导体的结晶结构可为六方晶，上述第一外延层的主面的法线相对于上述第一氮化镓系半导体的c轴可成1度以下的角度。 
根据该外延晶片，通过晶片主面的倾斜，可使外延层的表面相对于该外延层的氮化镓系半导体的c轴倾斜1度以下的角度。 
本发明的外延晶片中，上述第一外延层的主面的表面粗糙度 (RMS)在5微米见方的范围内可为0.5nm以下。 
根据该外延晶片，外延层的主面的平坦性在5微米见方的范围内降低至0.5nm以下的表面粗糙度(RMS)。 
本发明的外延晶片中，上述第一氮化镓系半导体可包含GaN、AlGaN、InGaN和AlN中的任一种。该外延晶片可应用于使用上述半导体的氮化镓系半导体器件。 
本发明的外延晶片中，上述缓冲层可包含GaN。根据该外延晶片，可使用GaN这种二元系III族氮化镓系半导体作为缓冲层的材料。 
本发明的外延晶片中，上述倾斜的角度可分布在上述氧化镓衬底的上述主面上，且可遍及上述氧化镓晶片的整个上述主面均在2度以上且4度以下的角度范围内。 
根据该外延晶片，可提供遍及晶片的整个主面均具有良好形态的外延膜。 
本发明的外延晶片中，上述氧化镓晶片的上述主面相对于上述单斜晶系氧化镓的(100)面可以2.5度以上且3.5度以下的角度倾斜。 
根据该外延晶片，可获得具有更高平坦性的外延层主面。 
本发明的另一方面是一种氮化镓系半导体器件。该氮化镓系半导体器件包括：(a)氧化镓支撑基体，具有包含单斜晶系氧化镓的主面；和(b)包含III族氮化物的层叠结构。上述层叠结构包括：缓冲层，设置在上述氧化镓支撑基体的上述主面上且包含III族氮化物；和第一外延层，设置在上述缓冲层上且包含第一氮化镓系半导体。上述氧化镓晶片的上述主面相对于上述单斜晶系氧化镓的(100)面以2度以上且4度以 下的角度倾斜。 
该氮化镓系半导体器件包含设置在氧化镓支撑基体上的层叠结构。在具有以上述角度倾斜的主面的氧化镓支撑基体上形成层叠结构时，通过该倾斜，可提供具有平坦表面的外延层。因此，氮化镓系半导体器件的特性不会受到外延表面的较差平坦性的影响。 
本发明的氮化镓系半导体器件中，上述层叠结构还包括：设置在上述缓冲层上且包含第二氮化镓系半导体的第二外延层和设置在上述第一外延层与上述第二外延层之间的有源层；上述氧化镓晶片具有导电性；上述第一外延层具有第一导电性；上述第二外延层具有与上述第一导电性相反的第二导电性；上述有源层具有量子阱结构；且该氮化镓系半导体器件为半导体发光器件。 
该氮化镓系半导体器件包含设置在氧化镓支撑基体上且用于发光器件的层叠结构。因此，可提供氮化镓系半导体器件的特性不会受到外延表面的较差平坦性的影响而具有良好特性的氮化镓系半导体发光器件。 
本发明的氮化镓系半导体器件中，上述层叠结构还包括设置在上述氧化镓晶片上的第二外延层，上述第二外延层与上述第一外延层形成异质结，上述第二氮化镓系半导体的带隙大于上述第一氮化镓系半导体的带隙，通过上述异质结在上述第一外延层与上述第二外延层的界面上生成二维电子气，该氮化镓系半导体器件为二维电子气晶体管。 
该氮化镓系半导体器件包含设置在氧化镓支撑基体上且用于二维电子气晶体管的层叠结构。因此，可提供氮化镓系半导体器件的特性不会受到外延表面的较差平坦性的影响而具有良好特性的二维电子气晶体管。 
本发明的氮化镓系半导体器件可以还包括：源极区域，包含第一导电性的氮化镓系半导体区域；和阱区域，包含第二导电性的氮化镓系半导体区域且将上述源极区域与上述第一外延层隔开；上述氧化镓晶片具有导电性；上述第一外延层具有第一导电性；该氮化镓系半导体器件为垂直型场效应晶体管。 
该氮化镓系半导体器件包含设置在氧化镓支撑基体上的用于垂直型场效应晶体管的结构。因此，可提供氮化镓系半导体器件的特性不会受到外延表面的较差平坦性的影响而具有良好特性的垂直型场效应晶体管。 
本发明的氮化镓系半导体器件中，上述层叠结构的最上层的主面的表面粗糙度(RMS)在5微米见方的范围内可为0.5nm以下。 
根据该氮化镓系半导体器件，外延层主面显示出良好的平坦性。 
本发明的又一方面是一种氮化镓系半导体器件的制作方法。该方法可包括如下步骤：(a)准备具有包含单斜晶系氧化镓的主面的氧化镓晶片的步骤；(b)在上述氧化镓晶片的上述主面上生长包含III族氮化物的缓冲层的步骤；和(c)在上述缓冲层上生长包含第一氮化镓系半导体的第一外延层的步骤。上述氧化镓晶片的上述主面相对于上述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。 
根据该方法，氧化镓晶片的主面相对于单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。通过该倾斜，可提供具有平坦表面的外延层。因此，氮化镓系半导体器件的特性不会受到外延表面的较差平坦性的影响。 
本发明的方法中，上述缓冲层的生长温度可为摄氏400度以上且摄氏600度以下。 
本发明的再一方面是一种具有包含单斜晶系氧化镓的主面的氧化镓晶片，上述氧化镓晶片的上述主面相对于上述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。 
根据该氧化镓晶片，氧化镓晶片的主面相对于单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。通过该倾斜，在氧化镓晶片主面上外延生长的氮化镓系半导体具有平坦的表面。 
本发明的又一方面中，上述氧化镓晶片的上述主面的倾斜方向可为上述单斜晶系氧化镓的[001]轴的方向。 
根据该氧化镓晶片，氧化镓为单斜晶系，因此，通过向[001]轴倾斜，可提供形态良好的外延层。 
本发明的上述目的及其它目的、特征和优点，根据参考附图而进行的本发明的优选实施方式的以下详细描述，可以更容易地明白。 
发明效果 
如上所述，根据本发明的一个方面，可提供包含设置在氧化镓晶片上且具有平坦表面的氮化镓系半导体膜的外延晶片。另外，根据本发明的另一方面，可提供包含设置在氧化镓晶片上的氮化镓系半导体膜的氮化镓系半导体器件。此外，根据本发明的又一方面，可提供该氮化镓系半导体器件的制作方法。此外，根据本发明的再一方面，可提供外延晶片、氮化镓系半导体器件以及用于外延晶片和氮化镓系半导体器件的制作方法的氧化镓晶片。 
附图说明
图1是表示本实施方式的氮化镓系半导体器件及外延晶片的制作方法的主要步骤的图。 
图2是表示单斜晶系氧化镓晶片及单斜晶系氧化镓的晶格的图。 
图3是概略地表示通过步骤S101～S103制作的氮化镓系半导体器件的图。 
图4是表示氧化镓衬底的衬底主面的倾斜角(偏角)与GaN外延膜的表面形态的关系的图。 
图5是表示使用零偏角的氧化镓衬底来显示外延晶片的表面的扫描电子显微镜像的图。 
图6是表示本实施方式的氮化镓系半导体器件及外延晶片的制作方法的主要步骤的图。 
图7是表示实施例2的发光二极管的结构的图。 
图8是表示氧化镓衬底主面的偏角、与作为有源层生长的基底的半导体层的表面粗糙度及偏角以及LED结构的光输出的关系的图。 
图9是表示本实施方式的高电子迁移率晶体管及外延晶片的制作方法的主要步骤的图。 
图10是概略地表示依据图9的步骤流程制作的高电子迁移率晶体管及外延晶片的图。 
图11是表示本实施方式的垂直型场效应晶体管及外延晶片的制作方法的主要步骤的图。 
图12是概略地表示依据图11的步骤流程制作的垂直型场效应晶体管及外延晶片的图。 
标号说明 
11 氧化镓晶片 
11a 氧化镓晶片主面 
11b 氧化镓晶片背面 
AOFF 角度 
S100(100)面 
13 缓冲层 
15 外延层 
VNE 法线 
VC c轴向量 
AEOFF 角度 
17a、17b 电极 
E 外延晶片 
23 外延层 
25 pn结 
27a、27b 电极 
31 氧化镓支撑基体 
32 氧化镓衬底 
33 层叠结构 
35 低温GaN缓冲层 
37 n型GaN层 
39 有源层 
39a 势垒层 
39b 阱层 
41 氮化镓系半导体层 
51 晶片 
52 氧化镓支撑基体 
53 缓冲层 
55 外延层 
57 外延层 
61a 异质结 
61b 二维电子气层 
EHEMT 外延晶片 
63a 栅极电极 
63b 源极电极 
63c 漏极电极 
59 层叠结构 
65 外延层 
67 n型源极半导体区域 
69 p型阱半导体区域 
71 半导体层叠 
EFET 外延晶片 
73 绝缘膜 
75a 栅极电极 
75b 源极电极 
75c 漏极电极 
具体实施方式
本发明的见解通过参考作为例示给出的附图来考虑以下的详细描述可以容易地理解。接着，参考附图对本发明的外延晶片、氮化镓系半导体器件、氮化镓系半导体器件及外延晶片的制作方法、以及氧化镓晶片的实施方式进行说明。可能的情况下，对同一部分标注同一符号。 
图1是表示本实施方式的氮化镓系半导体器件及外延晶片的制作方法的主要步骤的图。在图1(a)所示的步骤流程的步骤S101中，准备具有包含单斜晶系氧化镓的主面的氧化镓晶片11。参考图2(a)来看，示出了氧化镓晶片11。该晶片11例如包含β-Ga2O3单晶。晶片11包含主面11a和背面11b，且主面11a和背面11b相互平行。晶片11的主面11a相对于单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。 
根据该氧化镓晶片11，该晶片11的主面11a相对于单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。通过该倾斜，在氧化镓晶片主面11a上外延生长的氮化镓系半导体具有平坦的表面。 
另外，氧化镓晶片主面的角度AOFF可以遍及整个该主面11a的方式分布。在氧化镓晶片主面11a上外延生长的氮化镓系半导体的表面，遍及整个晶片主面11a均具有良好的形态。 
参考图2(a)来看，示出了相对于晶片11的主面11a而倾斜的代表性的(100)面S100和结晶坐标系CR，结晶坐标系CR包含a轴、b轴和c轴。参考图2(b)来看，示出了单斜晶系氧化镓的晶格。单斜晶系氧化镓的晶格的a轴、b轴和c轴的晶格常数分别为1.223nm、0.304nm和0.58nm。向量Va、Vb、Vc分别表示a轴、b轴和c轴的方向。向量Va和Vb规定(001)面，向量Vb、Vc规定(100)面，向量Vc和Va规定(010)面。向量Va与Vb所成的角度α和向量Vb与Vc所成的角度γ为90度，向量Vc与Va所成的角度β为103.7度。为了表示晶片主面11a的倾斜角AOFF，在图2(b)中以单点划线来表示晶片主面11a。根据该晶片11，由于氧化镓为单斜晶系，因此，通过向[001]轴倾斜，可在晶片主面11a上生长出形态良好的外延层。 
在图1所示的步骤S102中，形成包含多个III族氮化物膜的层叠结构从而制作外延晶片。III族氮化物膜的生长例如通过有机金属气相生长(MOVPE)法等而进行。 
首先，如图1(b)所示，在生长炉10的晶座上配置晶片11。接着，如图1(c)所示，在晶片11的主面11a上生长缓冲层13。缓冲层13例如包含GaN等III族氮化物。当缓冲层13包含GaN时，向生长炉10中供给包含三甲基镓(TMG)和氨(NH3)的原料气体G0。缓冲层13的生长温度T1例如为摄氏400度以上且摄氏600度以下的范围，缓冲层13被称作所谓低温缓冲层。缓冲层13的膜厚例如可为10纳米以上且50纳米以下的范围。接着，使生长炉10的温度上升至比生长温度T1更高的温度T2后，如图1(d)所示，在缓冲层13的主面13a上生长包含第一氮化镓系半导体的外延层15。外延层15例如包含GaN、AlGaN、InGaN、AlN等六方晶系III族氮化物。外延层15的膜厚例如可为300纳米以上且10微米以下的范围。当外延层15包含GaN时，向生长炉10中供给包含三甲基镓(TMG)和氨(NH3)的原料气体G1。例如GaN的情况下，外延层15的生长温度T2为摄氏900度以上且摄氏1200度以下的范围，外延层15是构成氮化镓系半导体器件的半导体层，并且可为非掺杂、添加p型掺杂剂和添加n型掺杂剂的半导体层。为了对外延层15赋予p型导电性或n型导电性，在生长 外延层15时，除原料气体外还供给掺杂气体。作为掺杂剂，为了赋予p型导电性可使用例如环戊二烯基镁(Cp2Mg)，为了赋予n型导电性可使用例如硅烷(SiH4)。 
至此，通过氮化镓系半导体的淀积，可获得外延晶片E。外延晶片E包含氧化镓晶片11、缓冲层13和外延层15。 
外延晶片E中，当晶片主面11a的倾斜范围相对于单斜晶系氧化镓的(100)面为2度以上且4度以下时，外延层15的主面15a的法线VNE相对于外延层15的氮化镓系半导体的c轴成1度以下的角度。在具有晶片主面11a的倾斜的单斜晶系氧化镓衬底上外延生长氮化镓系半导体时，外延层表面形态得到改善，表示该外延层15的氮化镓系半导体的c轴的向量VC与法线向量VNE所成的角度AEOFF减小至1度以下。 
另外，外延晶片E中，外延层15的主面15a的平坦性在5微米见方的范围内降低至0.5nm以下的表面粗糙度(RMS)。该表面粗糙度使用原子力显微镜(AFM)进行测定。 
图1所示的步骤S103中，在外延晶片E上形成多个电极。参考图3(a)来看，第一电极17a形成于外延晶片E的外延层主面15a上。第一电极17a例如为肖特基电极，肖特基电极例如包含金(Au)。第一电极17a与外延层形成肖特基结19。第二电极17b形成于外延晶片E的氧化镓衬底背面11b上。第二电极17b例如为欧姆电极。通过步骤S101～S103，制成图3(a)所示的氮化镓系半导体器件。该氮化镓系半导体器件为肖特基结二极管。 
根据需要，外延晶片E可包含依次生长于外延层15上的一个或多个氮化镓系半导体层。这些氮化镓系半导体层例如在步骤S102中通过有机金属气相生长法而生长。 
参考图3(b)来看，外延晶片E可包含例如在外延层15上生长的另一外延层23。外延层15显示非掺杂或n型导电性，另外，外延层23包含p型氮化镓系半导体层。外延层23与外延层15形成pn结25。第一电极27a形成于外延晶片E的外延层主面23a上。第一电极27a例如为p型欧姆电极。第二电极17b形成于外延晶片E的氧化镓衬底背面11b上。通过步骤S101～S103，制成图3(b)所示的氮化镓系半导体器件。该氮化镓系半导体器件为pn结二极管。 
除pn结二极管外，本实施方式的外延晶片也可提供如下所述的用于发光器件或晶体管等的氮化镓系半导体层叠结构。 
(实施例1) 
准备11块单斜晶系氧化镓衬底。这些氧化镓衬底的主面相对于氧化镓衬底的单晶的(100)面以0度以上且5度以下的范围倾斜。倾斜角度的间距为0.5度。倾斜的方向为氧化镓衬底的单晶的[001]轴方向。倾斜角和倾斜方向通过X射线衍射法确定。 
为了考察氧化镓衬底的衬底主面的倾斜角(偏角)与GaN外延膜的表面形态的关系，在这些氧化镓衬底上，如下所述使用MOVPE法淀积GaN缓冲层和GaN外延膜。将氧化镓衬底配置于生长炉中之后，向生长炉中供给包含NH3、TMG和SiH4的原料气体，并在摄氏500度的温度下在氧化镓衬底上生长低温GaN缓冲层。GaN缓冲层的厚度为25纳米。接着，将衬底温度变更为摄氏1050度之后，向生长炉中供给包含NH3、TMG和SiH4的原料气体，在缓冲层上生长GaN外延层。GaN外延层的厚度为3微米。 
在准备好的所有氧化镓衬底上进行相同的外延生长，制作11块外延晶片。图4是表示氧化镓衬底的衬底主面的倾斜角(偏角)与GaN外延膜的表面形态的关系的图。 
图5是表示使用零偏角的氧化镓衬底来显示外延晶片的表面的扫描电子显微镜像的图。图5所示的标度为10μm。如图5所示，在零偏角或具有微小偏角的氧化镓衬底上的GaN外延膜上，形成有数微米程度的阶差，因此，GaN外延膜的表面粗糙度较大。另一方面，在阶差之间形成有阶面状的平坦区域。表面形态呈现所谓梯田状的外观。因此，使用原子力显微镜测定表面粗糙度(RMS)时，在GaN外延膜表面上的不同位置测定表面粗糙度后，求出这些测定值的最大值。 
另外，将成膜温度设定为摄氏400度以上且摄氏600度以下的温度范围内的若干温度而生长低温GaN缓冲层后，在该低温GaN缓冲层上以上述成膜条件生长GaN外延层。这些外延晶片均显示与图5所示的波状形态相同的形态。因此，可认为偏角为零度时的外延膜的扫描电子显微镜像并不是由于缓冲层的成膜温度而产生的，而是由于氧化镓衬底主面的零偏角而产生的。图4所示的外延晶片的制作中，在摄氏500度下形成低温GaN缓冲层。 
表面粗糙度的测定使用原子力显微镜在5微米见方的范围内进行。参考图4来看，外延膜的表面粗糙度和偏角先是随着氧化镓衬底主面的偏角自正直(100)面增加而减少。但是，在超过3度的偏角的范围内，外延膜的表面粗糙度和偏角会随着氧化镓衬底主面的偏角的增加而增加。在偏角3度附近的角度范围内，表面粗糙度和表面形态得到大幅改善。 
当衬底表面的偏角为1.5度以上且4.5度以下的范围时，表面粗糙度为1.3以下。另外，当衬底表面的偏角为2.0度以上且4.0度以下的范围时，表面粗糙度小于0.5(0.47以下)。此外，当衬底表面的偏角为2.5度以上且3.5度以下的范围时，表面粗糙度为0.35以下。根据本发明人的研究，在半导体发光器件或半导体电子器件的制作中，与蓝宝石衬底上的GaN外延膜的表面粗糙度为0.20纳米的情况相比较，偏角为2.0度以上且4.0度以下的范围内的表面粗糙度是可充分容许的值。当偏角为2.5度以上 且3.5度以下的范围时，由表面形态所导致的器件特性劣化得以降低。 
另外，使用X射线衍射法来估计GaN外延膜的c轴方向与GaN外延膜表面的法线轴所成的角度。当衬底表面的偏角为1.5度以上且4.5度以下的范围时，GaN膜的偏角为1.5度以下。另外，当衬底表面的偏角为2.0度以上且4.0度以下的范围时，GaN膜的偏角小于1度(0.9度以下)。此外，当衬底表面的偏角为2.5度以上且3.5度以下的范围时，GaN膜的偏角为0.6度以下。根据本发明人的研究，当氧化镓衬底的偏角为2～4度时，GaN外延膜的偏角小于1度，可进行表面平坦性良好的外延生长。 
在具有较大阶差或表面粗糙度的GaN外延膜上生长多量子阱结构的多层膜时，阱层的组成和厚度的均匀性被扰乱。因此，表现出发光强度降低、发光光谱的半峰宽增加等特性下降。另外，在将具有较大阶差或表面粗糙度的GaN外延膜用于高耐压器件时，可能会因电场的不均匀等而导致器件逆向耐压降低。 
如以上参考实施例所说明的那样，在外延晶片E中，当偏角遍及氧化镓衬底的整个主面均为2度以上且4度以下的角度范围时，可提供遍及外延晶片E的整个主面均具有良好形态的外延膜。另外，关于氧化镓晶片的主面的倾斜角，当相对于单斜晶系氧化镓的(100)面以2.5度以上且3.5度以下的角度倾斜时，可获得具有更高平坦性的外延层主面。 
在本实施例中，对包含GaN膜的外延晶片进行了说明，但根据本发明人的研究，氧化镓衬底主面的偏角的作用并不限定于GaN，氧化镓衬底主面上的外延膜可包含AlGaN、InGaN、InAlGaN和AlN等。因此，该外延晶片E可应用于氮化镓系半导体器件。 
图6是表示本实施方式的氮化镓系半导体器件及外延晶片的制作方法的主要步骤的图。在图6所示的流程图的步骤S101中，准备具有包含单斜晶系氧化镓的主面的氧化镓晶片11。在步骤S102中，形成包含 多个III族氮化物膜的层叠结构，从而制作外延晶片。III族氮化物膜的生长例如通过有机金属气相生长(MOVPE)法等进行。在该实施方式中，形成与图1(d)所示的层叠结构不同的层叠结构。与图2(b)同样地，在步骤S105中，在生长炉10的晶座上配置晶片11。接着，在晶片11的主面11a上生长缓冲层13。 
使生长炉10的温度上升至比生长温度T1更高的温度T2后，在步骤S106中，在缓冲层13的主面13a上生长第一导电型外延层。该外延层包含氮化镓系半导体。第一导电型外延层包含例如n型GaN、n型AlGaN、n型InAlGaN、n型InAlN等六方晶系III族氮化物。当第一导电型外延层包含GaN时，向生长炉10中供给包含TMG、NH3和SiH4的原料气体，生长n型GaN膜。当第一导电型外延层包含GaN时，第一导电型外延层的生长温度T2例如为摄氏900度以上且摄氏1200度以下的范围，第一导电型外延层是构成氮化镓系半导体器件的半导体层。 
接着，在步骤S107中，在第一导电型外延层上形成有源层。有源层包含交替排列的阱层和势垒层。阱层包含例如GaN、InGaN、InAlGaN等。势垒层包含例如GaN、InGaN、InAlGaN等。阱层的生长温度例如为摄氏500度以上且摄氏900度以下的范围，势垒层的生长温度例如为摄氏550度以上且摄氏950度以下的范围。 
之后，在步骤S108中，在有源层上形成第二导电型外延层。第二导电型外延层可包含例如p型电子阻挡层和p型接触层。 
至此，通过氮化镓系半导体的淀积，获得外延晶片。外延晶片包含氧化镓晶片11和在氧化镓晶片11上生长的半导体层叠。该半导体层叠包含第一导电型外延层、第二导电型外延层和有源层，有源层设置在第一导电型外延层与第二导电型外延层之间。 
在步骤S109中，对外延晶片进行蚀刻，形成半导体台面(メサ)。通过该蚀刻将半导体层叠的一部分除去，使半导体层叠内的第一导电型外延层的一部分露出。进行该外延晶片加工之后，在导电型外延层的露出部分上形成第一电极，同时在半导体台面的上表面形成第二电极。通过这些步骤，制成用于氮化镓系半导体发光器件的衬底产品。 
(实施例2) 
图7是表示实施例2的发光二极管的结构的图。发光二极管LED包括：具有包含单斜晶系氧化镓的主面氧化镓支撑基体31、和包含III族氮化物的层叠结构33。层叠结构33成半导体台面的形状。半导体台面包含：低温GaN缓冲层35、n型GaN层37、量子阱结构的有源层39和p型氮化镓系半导体层41。p型氮化镓系半导体层41包含例如p型AlGaN电子阻挡层和p型GaN接触层。 
以下为LED结构的一例。 
低温GaN缓冲层35：25纳米； 
n型GaN层37：3微米； 
有源层39：6个阱层的MQW； 
势垒层39a：GaN层，厚度15nm； 
阱层39b：InGaN层，厚度3nm； 
氮化镓系半导体层41的p型AlGaN电子阻挡层：20nm； 
氮化镓系半导体层41的p型GaN接触层：50nm。 
与实施例1同样地，准备11块单斜晶系氧化镓衬底。这些氧化镓衬底的主面相对于氧化镓衬底的单晶的(100)面以0度以上且5度以下的范围倾斜。倾斜角度的间距为0.5度。倾斜的方向为氧化镓衬底的单晶的[001]轴方向。倾斜角和倾斜方向通过X射线衍射法确定。 
为了考察氧化镓衬底的衬底主面的倾斜角(偏角)与GaN外延膜的表面形态及电致发光的关系，在这些氧化镓衬底上，如上所述使用MOVPE法形成LED结构。在该LED结构的半导体台面的上表面形成p侧电极，同时在n型半导体的露出区域形成n侧电极。 
表面粗糙度的测定使用原子力显微镜在5微米见方的范围内进行。参考图8来看，作为有源层生长的基底的半导体层的表面粗糙度和偏角先是随着氧化镓衬底主面的偏角自正直(100)面增加而减少。但是，在超过3度的偏角范围内，外延膜的表面粗糙度和偏角会随着氧化镓衬底主面的偏角的增加而增加。在偏角3度附近的角度范围内，表面粗糙度和形态得到大幅改善。 
当衬底表面的偏角为1.5度以上且4.5度以下的范围时，表面粗糙度为1.3以下。另外，当衬底表面的偏角为2.0度以上且4.0度以下的范围时，表面粗糙度小于0.5(例如0.47以下)。此外，当衬底表面的偏角为2.5度以上且3.5度以下的范围时，表面粗糙度为0.35以下。根据本发明人的研究，在发光二极管的制作中，与蓝宝石衬底上的GaN外延膜的表面粗糙度为0.20纳米的情况相比，偏角为2.0度以上且4.0度以下的范围内的表面粗糙度是可充分容许的值。当偏角为2.0度以上且4.0度以下的范围时，由形态所导致的发光特性的劣化得以降低。 
另外，使用X射线衍射法来估计作为有源层生长的基底的外延膜的c轴方向与GaN外延膜表面的法线轴所成的角度。当衬底表面的偏角为1.5度以上且4.5度以下的范围时，GaN膜的偏角为1.5度以下。另外，当衬底表面的偏角为2.0度以上且4.0度以下的范围时，GaN膜的偏角小于1度(例如0.9度以下)。此外，当衬底表面的偏角为2.5度以上且3.5度以下的范围时，GaN膜的偏角为0.6度以下。根据本发明人的研究，当氧化镓衬底的偏角为2～4度时，GaN外延膜的偏角小于1度，可进行表面平坦性良好的外延生长。 
进而，在排列于衬底产品上的一个p侧电极(电极尺寸例如为0.4mm×0.4mm)与n侧电极之间连接电源，对发光二极管LED施加顺向偏 压。测定施加电流为20mA时的光输出。当衬底表面的偏角为1.5度以上且4.5度以下的范围时，光输出为3.1mW以上。另外，当衬底表面的偏角为2.0度以上且4.0度以下的范围时，光输出为4.3mW以上。此外，当衬底表面的偏角为2.5度以上且3.5度以下的范围时，光输出为4.7mW以上。当氧化镓衬底的偏角为2～4度时，本实施例的LED结构的光输出为在蓝宝石衬底上制作的相同的LED结构的光输出的8成左右，该LED结构显示出良好的发光特性。 
该发光二极管LED包含自氧化镓衬底32分离的、设置在氧化镓支撑基体31上的、用于发光器件的层叠结构33。因此，可提供发光二极管LED的特性不会受到外延表面的较差平坦性的影响而具有良好发光特性的发光二极管LED。 
图9是表示本实施方式的高电子迁移率晶体管及用于该器件的外延晶片的制作方法的主要步骤的图。图10是概略地表示依据图9的步骤流程制作的高电子迁移率晶体管及外延晶片的图。在图9所示的流程图的步骤S101中，准备具有包含单斜晶系氧化镓的主面的氧化镓晶片51。在步骤S105中，与图2(b)同样地，在生长炉的晶座上配置晶片51。接着，在晶片51的主面51a上生长低温缓冲层53。使生长炉的温度上升至比缓冲层53的生长温度T1更高的温度T2后，在步骤S110中，在缓冲层53的主面53a上生长外延层55。该外延层55包含氮化镓系半导体。外延层55包含例如非掺杂GaN、非掺杂AlGaN、非掺杂InAlGaN、非掺杂InGaN等六方晶系III族氮化物。当外延层55包含GaN时，向生长炉中供给包含TMG和NH3的原料气体，生长非掺杂GaN膜。当外延层55包含GaN时，外延层55的生长温度T2例如为摄氏900度以上且摄氏1200度以下的范围。接着，在步骤S111中，在外延层55的主面55a上生长另一外延层57。该外延层57包含氮化镓系半导体，且外延层57的带隙大于外延层55的带隙。外延层57例如包含非掺杂GaN、非掺杂AlGaN、非掺杂InAlGaN、非掺杂InAlN等六方晶系III族氮化物。当外延层57包含AlGaN时，向生长炉中供给包含三甲基铝(TMA)、TMG和NH3的原料气体，生长非掺杂 AlGaN膜。当外延层57包含AlGaN时，外延层57的生长温度例如为摄氏900度以上且摄氏1300度以下的范围。外延层57与外延层55形成异质结61a，沿着异质结61a，在外延层55内生成二维电子气层61b。通过这些步骤，得到用于高电子迁移率晶体管HEMT的外延晶片EHEMT。 
在步骤S112中，在外延晶片EHEMT上形成栅极电极63a、源极电极63b和漏极电极63c。栅极电极63a由肖特基电极形成，源极电极63b和漏极电极63c由欧姆电极形成。栅极电极63a根据栅极电压而改变沿着异质结61a的通道的电子密度，从而控制自漏极电极63c流向源极电极63b的电流。 
该高电子迁移率晶体管HEMT包含自氧化镓衬底51分离的、设置在氧化镓支撑基体52上的层叠结构59。由于氧化镓支撑基体52的主面52a以上述角度倾斜，因此，通过该倾斜，可提供具有平坦表面的外延层57。因此，包含氮化镓系半导体的高电子迁移率晶体管HEMT的特性不会受到外延表面的较差平坦性的影响。 
图11是表示本实施方式的垂直型场效应晶体管及外延晶片的制作方法的主要步骤的图。图12是概略地表示依据图11的步骤流程制作的垂直型场效应晶体管及外延晶片的图。在图11所示的流程图的步骤S101中，准备具有包含单斜晶系氧化镓的主面的氧化镓晶片51。在步骤S105中，与图2(b)同样地，在生长炉的晶座上配置晶片51。接着，在晶片51的主面51a上生长低温缓冲层53。使生长炉的温度上升至比缓冲层53的生长温度T1更高的温度T2后，在步骤S110中，在缓冲层53的主面53a上生长外延层65。该外延层65包含氮化镓系半导体。外延层65包含例如n型GaN、n型AlGaN、n型InAlGaN、n型InAlN等六方晶系III族氮化物。当外延层65包含n型GaN时，向生长炉中供给包含TMG、NH3和SiH4的原料气体，生长n型GaN膜。n型GaN膜的多数载流子为电子。当外延层55包含GaN时，外延层65的生长温度例如为摄氏900度以上且摄氏1200度以下的范围。接着，在步骤S113中，在外延层65的表面形成n型源极半导体区域67和p型阱半导体区域69。该形成使用光刻法、蚀刻及选择性生长等，n型源极半导体区域67和p型阱半导体区域69可包含例如GaN等氮化镓系半导体。n型源极半导体区域67通过p型阱半导体区域69与外延层65隔离。p型阱半导体区域69的一端出现于半导体层叠71的表面。通过这些步骤，得到用于垂直型场效应晶体管FET的外延晶片EFET。 
在步骤S115中，在p型阱半导体区域69的一端上隔着绝缘膜73形成栅极电极75a，同时在n型源极半导体区域67上形成源极电极75b，在晶片51的背面形成漏极电极75c。栅极电极75a根据栅极电压，隔着绝缘膜73在p型阱半导体区域69的一端形成表面反转层77，从而控制n型漂移层区域的外延层65与n型源极半导体区域67之间的电通路。 
该垂直型场效应晶体管FET包含自氧化镓衬底51分离的、设置在氧化镓支撑基体52上的层叠结构59。由于氧化镓支撑基体52的主面52a以上述角度倾斜，因此，通过该倾斜，可提供具有平坦表面的外延层65。因此，包含氮化镓系半导体的垂直型场效应晶体管FET的特性不会受到外延表面的较差平坦性的影响。 
在优选实施方式中对本发明的原理进行了图示说明，但本领域技术人员应当认识到，本发明可在不脱离其原理的范围内对配置及细节加以变更。本发明并不限定于本实施方式中所公开的特定构成。因此，请求保护权利要求书请求的范围及根据其构思范围而得到的所有修正及变更。 

Claims (20)

1.一种外延晶片，用于氮化镓系半导体器件，其特征在于，
包括：
氧化镓晶片，具有包含单斜晶系氧化镓的主面；
缓冲层，设置在所述氧化镓晶片的所述主面上且包含III族氮化物；和
第一外延层，设置在所述缓冲层上且包含第一氮化镓系半导体；并且
所述氧化镓晶片的所述主面相对于所述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。
2.如权利要求1所述的外延晶片，其特征在于，所述氧化镓晶片的所述主面的倾斜方向为所述单斜晶系氧化镓的[001]轴的方向。
3.如权利要求1或2所述的外延晶片，其特征在于，
所述第一氮化镓系半导体的结晶结构为六方晶，
所述第一外延层的主面的法线相对于所述第一氮化镓系半导体的c轴成1度以下的角度。
4.如权利要求1或2所述的外延晶片，其特征在于，所述第一外延层的主面的表面粗糙度(RMS)在5微米见方的范围内为0.5nm以下。
5.如权利要求1或2所述的外延晶片，其特征在于，所述第一氮化镓系半导体包含GaN。
6.如权利要求1或2所述的外延晶片，其特征在于，所述第一氮化镓系半导体包含AlGaN。
7.如权利要求1或2所述的外延晶片，其特征在于，所述第一氮化镓系半导体包含InGaN。
8.如权利要求1或2所述的外延晶片，其特征在于，所述第一氮化镓系半导体包含AlN。
9.如权利要求1或2所述的外延晶片，其特征在于，所述缓冲层包含GaN。
10.如权利要求1或2所述的外延晶片，其特征在于，所述倾斜的角度分布于所述氧化镓衬底的所述主面上，且遍及所述氧化镓衬底的整个所述主面均在2度以上且4度以下的角度范围内。
11.如权利要求1或2所述的外延晶片，其特征在于，所述氧化镓晶片的所述主面相对于所述单斜晶系氧化镓的(100)面以2.5度以上且3.5度以下的角度倾斜。
12.一种氮化镓系半导体器件，其特征在于，
包括：
氧化镓支撑基体，具有包含单斜晶系氧化镓的主面；和
包含III族氮化物的层叠结构，
所述层叠结构包括：
缓冲层，设置在所述氧化镓支撑基体的所述主面上且包含III族氮化物；和
第一外延层，设置在所述缓冲层上且包含第一氮化镓系半导体；并且
所述氧化镓支撑基体的所述主面相对于所述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。
13.如权利要求12所述的氮化镓系半导体器件，其特征在于，
所述层叠结构还包括：设置在所述缓冲层上且包含第二氮化镓系半导体的第二外延层和设置在所述第一外延层与所述第二外延层之间的有源层，其中所述有源层形成在所述第一外延层上，所述第二外延层形成在所述有源层上；
所述氧化镓晶片具有导电性；
所述第一外延层具有第一导电性；
所述第二外延层具有与所述第一导电性相反的第二导电性；
所述有源层具有量子阱结构；
该氮化镓系半导体器件为半导体发光器件。
14.如权利要求12所述的氮化镓系半导体器件，其特征在于，
所述层叠结构还包括设置在所述氧化镓支撑基体上且包含第二氮化镓系半导体的第二外延层，其中所述第二外延层形成在所述第一外延层上；
所述第二外延层与所述第一外延层形成异质结；
所述第二氮化镓系半导体的带隙大于所述第一氮化镓系半导体的带隙；
通过所述异质结在所述第一外延层与所述第二外延层的界面上生成二维电子气；
该氮化镓系半导体器件为二维电子气晶体管。
15.如权利要求12所述的氮化镓系半导体器件，其特征在于，
还包括：
源极区域，包含第一导电性的氮化镓系半导体区域；和
阱区域，包含第二导电性的氮化镓系半导体区域且将所述源极区域与所述第一外延层隔开；并且
所述氧化镓支撑基体具有导电性；
所述第一外延层具有第一导电性；
该氮化镓系半导体器件为垂直型场效应晶体管。
16.如权利要求12至15中任一项所述的氮化镓系半导体器件，其特征在于，所述层叠结构的最上层的主面的表面粗糙度(RMS)在5微米见方的范围内为0.5nm以下。
17.一种氮化镓系半导体器件的制作方法，其特征在于，
包括如下步骤：
准备具有包含单斜晶系氧化镓的主面的氧化镓晶片的步骤；
在所述氧化镓晶片的所述主面上生长包含III族氮化物的缓冲层的步骤；和
在所述缓冲层上生长包含第一氮化镓系半导体的第一外延层的步骤；并且
所述氧化镓晶片的所述主面相对于所述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。
18.如权利要求17所述的氮化镓系半导体器件的制作方法，其特征在于，所述缓冲层的生长温度为摄氏400度以上且摄氏600度以下。
19.一种氧化镓晶片，具有包含单斜晶系氧化镓的主面，其特征在于，
所述氧化镓晶片的所述主面相对于所述单斜晶系氧化镓的(100)面以2度以上且4度以下的角度倾斜。
20.如权利要求19所述的氧化镓晶片，其特征在于，所述氧化镓晶片的所述主面的倾斜方向为所述单斜晶系氧化镓的[001]轴的方向。
CN201080007182.5A 2009-02-09 2010-02-04 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片 Expired - Fee Related CN102308370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009027640A JP5529420B2 (ja) 2009-02-09 2009-02-09 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP2009-027640 2009-02-09
PCT/JP2010/051617 WO2010090262A1 (ja) 2009-02-09 2010-02-04 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ

Publications (2)

Publication Number Publication Date
CN102308370A CN102308370A (zh) 2012-01-04
CN102308370B true CN102308370B (zh) 2014-02-19

Family

ID=42542154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080007182.5A Expired - Fee Related CN102308370B (zh) 2009-02-09 2010-02-04 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片

Country Status (5)

Country Link
US (1) US8592289B2 (zh)
JP (1) JP5529420B2 (zh)
CN (1) CN102308370B (zh)
TW (1) TWI476947B (zh)
WO (1) WO2010090262A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5531539A (en) * 1993-02-12 1996-07-02 Exposystems, Inc. Tightly fitting panel connection assembly
JP2011192834A (ja) * 2010-03-15 2011-09-29 Advanced Power Device Research Association 半導体装置および半導体装置の製造方法
JP5842324B2 (ja) * 2010-11-05 2016-01-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子を作製する方法、及びエピタキシャル基板
US9153648B2 (en) 2011-04-08 2015-10-06 Tamura Corporation Semiconductor stacked body, method for manufacturing same, and semiconductor element
CN103518008A (zh) * 2011-04-08 2014-01-15 株式会社田村制作所 半导体层叠体及其制造方法和半导体元件
CN102738327A (zh) * 2011-04-13 2012-10-17 展晶科技(深圳)有限公司 半导体磊晶结构及制造方法
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
JP2013251440A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
US8872174B2 (en) 2012-06-01 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN103633215A (zh) * 2012-08-28 2014-03-12 江门市奥伦德光电有限公司 一种新型的GaN基绿光发光二极管器件及其制作方法
JP5865271B2 (ja) * 2013-01-11 2016-02-17 株式会社タムラ製作所 結晶積層構造体及び発光素子
CN103196065B (zh) * 2013-04-22 2015-06-03 贵州光浦森光电有限公司 一种液态散热方式的小型led灯泡
JP5734362B2 (ja) * 2013-07-12 2015-06-17 株式会社タムラ製作所 半導体積層構造体及び半導体素子
GB2526078A (en) 2014-05-07 2015-11-18 Infiniled Ltd Methods and apparatus for improving micro-LED devices
JP6488465B2 (ja) * 2014-07-02 2019-03-27 パナソニックＩｐマネジメント株式会社 半導体装置
JP6505995B2 (ja) * 2014-08-07 2019-04-24 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
KR102426781B1 (ko) * 2016-01-07 2022-07-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 구비한 발광 모듈
JP6249250B2 (ja) * 2016-03-23 2017-12-20 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
CN111293199A (zh) * 2017-01-20 2020-06-16 光宝光电(常州)有限公司 发光二极管封装结构、发光二极管封装模块
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN107039245B (zh) * 2017-04-20 2020-01-21 中国科学院微电子研究所 提高氧化镓材料导热性的方法
CN107611004B (zh) * 2017-08-14 2020-01-31 南京大学 一种制备自支撑GaN衬底材料的方法
CN107731978B (zh) 2017-09-30 2019-03-08 厦门乾照光电股份有限公司 一种led的外延结构及其制作方法
EP3893280B1 (en) * 2018-12-06 2025-03-12 LG Electronics Inc. Display device using semiconductor light-emitting elements, and method for manufacturing same
JP6706705B2 (ja) * 2019-03-28 2020-06-10 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
JP2020186153A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 半導体層の成長方法、半導体装置の製造方法、及び、バルク結晶の製造方法
JP7553915B2 (ja) * 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
CN113053730B (zh) * 2021-03-05 2024-05-03 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113540296B (zh) * 2021-07-20 2024-05-14 湘能华磊光电股份有限公司 适用于小间距显示屏的led外延片制作方法
CN113972262B (zh) * 2021-10-18 2023-06-13 西安邮电大学 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法
CN115305571B (zh) * 2022-08-11 2023-07-21 江苏第三代半导体研究院有限公司 氧化镓外延结构及其制备方法
CN115763225A (zh) * 2022-12-30 2023-03-07 中国科学技术大学 一种氧化镓外延生长的方法和氧化镓晶体管
CN116190460A (zh) * 2023-03-22 2023-05-30 中国电子科技集团公司第十三研究所 肖特基二极管制备方法及肖特基二极管
CN117238753B (zh) * 2023-11-13 2024-04-26 中国电子科技集团公司第四十六研究所 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694225A (zh) * 2005-05-13 2005-11-09 中国科学院上海光学精密机械研究所 GaN/β－Ga2O3复合衬底的材料及其制备方法
CN1754013A (zh) * 2003-02-24 2006-03-29 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
CN1758456A (zh) * 2005-10-18 2006-04-12 南京大学 在β三氧化二镓衬底上生长InGaN/GaN量子阱L ED器件结构的方法
CN1833310A (zh) * 2003-08-08 2006-09-13 株式会社光波 半导体层
CN1841800A (zh) * 2005-03-31 2006-10-04 丰田合成株式会社 形成低温生长缓冲层的方法、发光元件及其制造方法和发光器件
CN1973359A (zh) * 2004-05-13 2007-05-30 日本轻金属株式会社 氧化镓单晶复合体及其制造方法和使用氧化镓单晶复合体的氮化物半导体膜的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283427A (ja) * 1990-03-29 1991-12-13 Sumitomo Chem Co Ltd 高電子移動度トランジスター用エピタキシャル基板の製造方法
JPH05291153A (ja) * 1992-04-15 1993-11-05 Fujitsu Ltd 半導体装置の製造方法
JP4372324B2 (ja) * 2000-08-25 2009-11-25 パナソニック株式会社 電気機器制御管理システム、電気機器、制御ユニット及び電気機器制御管理システムの制御方法
JP3785566B2 (ja) * 2001-03-19 2006-06-14 株式会社日鉱マテリアルズ ＧａＮ系化合物半導体結晶の製造方法
KR100787272B1 (ko) * 2003-02-24 2007-12-20 각코호진 와세다다이가쿠 Ｇａ2Ｏ3계 발광 소자 및 그 제조 방법
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4660453B2 (ja) * 2006-11-13 2011-03-30 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP2008156141A (ja) * 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法
JP2008207968A (ja) * 2007-02-23 2008-09-11 Nippon Light Metal Co Ltd 酸化ガリウム−窒化ガリウム複合基板の製造方法、及び酸化ガリウム−窒化ガリウム複合基板
JP4928996B2 (ja) * 2007-03-16 2012-05-09 株式会社東芝 無線通信装置およびシステム
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5276959B2 (ja) * 2008-11-19 2013-08-28 昭和電工株式会社 発光ダイオード及びその製造方法、並びにランプ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754013A (zh) * 2003-02-24 2006-03-29 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
CN1833310A (zh) * 2003-08-08 2006-09-13 株式会社光波 半导体层
CN1973359A (zh) * 2004-05-13 2007-05-30 日本轻金属株式会社 氧化镓单晶复合体及其制造方法和使用氧化镓单晶复合体的氮化物半导体膜的制造方法
CN1841800A (zh) * 2005-03-31 2006-10-04 丰田合成株式会社 形成低温生长缓冲层的方法、发光元件及其制造方法和发光器件
CN1694225A (zh) * 2005-05-13 2005-11-09 中国科学院上海光学精密机械研究所 GaN/β－Ga2O3复合衬底的材料及其制备方法
CN1758456A (zh) * 2005-10-18 2006-04-12 南京大学 在β三氧化二镓衬底上生长InGaN/GaN量子阱L ED器件结构的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
《Epitaxial Growth of GaN on (1 0 0) B-Ga2O3 Substrates by Metalorganic Vapor Phase Epitaxy》;Kiyoshi Shimamura 等;《Japanese Journal of Applied Physics》;20051231;第44卷(第1期);全文 *
JP特开2002-274997A 2002.09.25
JP特开2008-156141A 2008.07.10
JP特开2008-207968A 2008.09.11
Kiyoshi Shimamura 等.《Epitaxial Growth of GaN on (1 0 0) B-Ga2O3 Substrates by Metalorganic Vapor Phase Epitaxy》.《Japanese Journal of Applied Physics》.2005,第44卷(第1期),L7-L8.

Also Published As

Publication number Publication date
TWI476947B (zh) 2015-03-11
US8592289B2 (en) 2013-11-26
US20110315998A1 (en) 2011-12-29
WO2010090262A1 (ja) 2010-08-12
CN102308370A (zh) 2012-01-04
JP5529420B2 (ja) 2014-06-25
TW201036217A (en) 2010-10-01
JP2010183026A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
CN102308370B (zh) 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US8772831B2 (en) III-nitride growth method on silicon substrate
US20060068601A1 (en) Wafer for compound semiconductor devices, and method of fabrication
US20080111144A1 (en) LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
WO2008012877A1 (en) COMPOUND SEMICONDUCTOR DEVICE EMPLOYING SiC SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
US20130009187A1 (en) Nitride-based semiconductor device and method for fabricating the same
JP2004235473A (ja) 化合物半導体素子及びその製造方法
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
CN101292328A (zh) 氮化物半导体元件及其制造方法
US9806223B2 (en) Optoelectronic semiconductor chip and method for the production thereof
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
JP5460751B2 (ja) 半導体装置
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US8692105B2 (en) III-V nitride-based thermoelectric device
JP5313816B2 (ja) 窒化物系半導体素子、及び窒化物系半導体素子を作製する方法
JP4883931B2 (ja) 半導体積層基板の製造方法
US10763395B2 (en) Light emitting diode element and method for manufacturing same
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP5059205B2 (ja) ウェーハ及び結晶成長方法
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP2005285870A (ja) エピタキシャル基板
WO2013141618A1 (ko) 질화갈륨계 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140219

Termination date: 20170204