[go: up one dir, main page]

JP5734362B2 - 半導体積層構造体及び半導体素子 - Google Patents

半導体積層構造体及び半導体素子 Download PDF

Info

Publication number
JP5734362B2
JP5734362B2 JP2013146906A JP2013146906A JP5734362B2 JP 5734362 B2 JP5734362 B2 JP 5734362B2 JP 2013146906 A JP2013146906 A JP 2013146906A JP 2013146906 A JP2013146906 A JP 2013146906A JP 5734362 B2 JP5734362 B2 JP 5734362B2
Authority
JP
Japan
Prior art keywords
layer
main surface
substrate
plane
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013146906A
Other languages
English (en)
Other versions
JP2015017024A (ja
Inventor
慎九郎 佐藤
慎九郎 佐藤
嘉克 森島
嘉克 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Priority to JP2013146906A priority Critical patent/JP5734362B2/ja
Priority to PCT/JP2014/068311 priority patent/WO2015005385A1/ja
Priority to TW103123817A priority patent/TW201519469A/zh
Publication of JP2015017024A publication Critical patent/JP2015017024A/ja
Application granted granted Critical
Publication of JP5734362B2 publication Critical patent/JP5734362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体積層構造体及び半導体素子に関する。
従来、Ｇａ２Ｏ３基板と、Ｇａ２Ｏ３基板上にＧａＮバッファ層を介して形成されたＧａＮ層とを有する発光ダイオードが知られている（例えば、特許文献１参照）。特許文献１によれば、（１００）面から２度以上４度以下の角度で傾斜した面を主面とするＧａ２Ｏ３基板上に、ＧａＮバッファ層及びＧａＮ層を成長させる。
特開２０１０−１８３０２６号公報
Ｇａ２Ｏ３結晶の（１００）面は劈開性の強い面であるので、（１００）面又は（１００）面から僅かに傾斜した面を主面とするＧａ２Ｏ３基板上に結晶層をエピタキシャル成長させると、結晶層がＧａ２Ｏ３基板から剥離するおそれがある。
したがって、本発明の目的は、Ｇａ２Ｏ３基板と、Ｇａ２Ｏ３基板からの剥離のおそれが少なく、結晶品質の高い窒化物半導体層とを有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、［１］〜［５］の半導体積層構造体を提供する。
［１］（−２０１）面を基準として［１０２］方向へ−０．４°以上０．２°以下のオフセット角度で傾斜した面を主面とするβ−Ｇａ２Ｏ３結晶からなる基板と、前記基板の前記主面上にエピタキシャル結晶成長により形成されたＧａＮ結晶からなるバッファ層と、前記基板の前記主面上に前記バッファ層を介してエピタキシャル結晶成長により形成されたＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、を有する半導体積層構造体。
［２］前記主面は、（−２０１）面を基準として［１０２］方向へ−０．２°以上０．０°以下のオフセット角度で傾斜した面である、前記［１］に記載の半導体積層構造体。
［３］前記主面は、（−２０１）面を基準として［０１０］方向へ−０．４°以上０．４°以下のオフセット角度で傾斜した面である、前記［１］又は［２］に記載の半導体積層構造体。
［４］前記主面は、（−２０１）面を基準として［０１０］方向へ−０．２°以上０．２°以下のオフセット角度で傾斜した面である、前記［３］に記載の半導体積層構造体。
［５］前記窒化物半導体層は、ＧａＮ結晶からなる、前記［１］〜［４］のいずれか１項に記載の半導体積層構造体。
また、本発明の他の態様は、上記目的を達成するために、［６］の半導体素子を提供する。
［６］前記［１］〜［５］のいずれか１項に記載の半導体積層構造体を含む、半導体素子。
本発明によれば、Ｇａ２Ｏ３基板と、Ｇａ２Ｏ３基板からの剥離のおそれが少なく、結晶品質の高い窒化物半導体層とを有する半導体積層構造体、及びその半導体積層構造体を含む半導体素子を提供することができる。
図１は、第１の実施の形態に係る半導体積層構造体の垂直断面図である。 図２は、β−Ｇａ２Ｏ３結晶の単位格子と、β−Ｇａ２Ｏ３基板の主面との方位関係を示す概念図である。 図３（ａ）〜（ｃ）は、β−Ｇａ２Ｏ３基板の主面のオフセット角度θｓと窒化物半導体層の主面の傾斜角度θとの関係を表す模式図である。 図４は、β−Ｇａ２Ｏ３基板の（−２０１）面に直交し、［０１０］方向に平行な半導体積層構造体の断面の模式図である。 図５（ａ）、（ｂ）は、β−Ｇａ２Ｏ３基板の主面のオフセット角度θｓと窒化物半導体層の主面の傾斜角度θとの差Δθの半導体積層構造体の面内の分布を表すグラフである。 図６は、半導体積層構造体ごとのΔθのばらつきを示すグラフである。 図７（ａ）、（ｂ）は、窒化物半導体層の結晶品質の半導体積層構造体ごとのばらつきを示すグラフである。 図８（ａ）〜（ｄ）は、それぞれ窒化物半導体層の主面の傾斜角度θが０．１４°、０．２５°、０．４５°、０．６３°であるときの窒化物半導体層の主面の状態を写した写真である。 図９（ａ）は、ＧａＮからなるバッファ層を用いた場合の窒化物半導体層の主面の状態を写した写真であり、図９（ｂ）は、ＡｌＮからなるバッファ層を用いた場合の窒化物半導体層の主面の状態を写した写真である。 図１０は、第２の実施の形態に係るＬＥＤ素子の垂直断面図である。
〔第１の実施の形態〕
（半導体積層構造体の構造）
図１は、第１の実施の形態に係る半導体積層構造体１の垂直断面図である。半導体積層構造体１は、β−Ｇａ２Ｏ３基板２と、β−Ｇａ２Ｏ３基板２の主面２ａ上に形成されたバッファ層３と、バッファ層３を介してβ−Ｇａ２Ｏ３基板２の主面２ａ上に形成された窒化物半導体層４とを有する。
β−Ｇａ２Ｏ３基板２は、β−Ｇａ２Ｏ３結晶からなる。β−Ｇａ２Ｏ３基板２は、Ｓｉ等の導電型不純物を含んでもよい。β−Ｇａ２Ｏ３基板２の厚さは、例えば、４００μｍである。
β−Ｇａ２Ｏ３基板２の主面２ａは、（−２０１）面を基準として［１０２］方向にオフセット角度θｓで傾斜した面、すなわち法線ベクトルが（−２０１）面の法線ベクトルを基準として［１０２］方向にオフセット角度θｓで傾斜した面である。
オフセット角度θｓは、−０．４°以上０．２°以下であることが好ましく、−０．２°以上０．０°以下であることがより好ましい。
図２は、β−Ｇａ２Ｏ３結晶の単位格子と、β−Ｇａ２Ｏ３基板２の主面２ａとの方位関係を示す概念図である。図２のθｓは、（−２０１）面からの［１０２］方向へのオフセット角度を表す。なお、図２においては、（−２０１）面からの［０１０］方向へのオフセット角度は０°であるとする。
図２中の単位格子２ｂがβ−Ｇａ２Ｏ３結晶の単位格子である。β−Ｇａ２Ｏ３結晶は単斜晶系に属するβ−ガリア構造を有し、不純物を含まないβ−Ｇａ２Ｏ３結晶の典型的な格子定数はａ０＝１２．２３Å、ｂ０＝３．０４Å、ｃ０＝５．８０Å、α＝γ＝９０°、β＝１０３．７°である。ここで、ａ０、ｂ０、ｃ０は、それぞれ［１００］方向、［０１０］方向、［００１］方向の軸の長さを表す。
バッファ層３は、ＧａＮ結晶からなる。バッファ層３は、β−Ｇａ２Ｏ３基板２上にアイランド状に形成されてもよいし、膜状に形成されてもよい。バッファ層３は、Ｓｉ等の導電型不純物を含んでもよい。バッファ層３の厚さは、例えば、４〜９６ｎｍ程度である。
バッファ層３は、例えば、β−Ｇａ２Ｏ３基板２の主面２ａ上に４５０〜５３０℃程度の成長温度でＧａＮ結晶をエピタキシャル成長させることにより、形成される。
窒化物半導体層４は、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなり、特に、高い品質の結晶が得られやすいＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなることが好ましい。窒化物半導体層４の厚さは、例えば、５μｍである。窒化物半導体層４は、Ｓｉ等の導電型不純物を含んでもよい。
窒化物半導体層４は、例えば、β−Ｇａ２Ｏ３基板２の主面２ａ上にバッファ層３を介して、１０００°程度の成長温度でＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、形成される。
窒化物半導体層４の主面４ａは、（００２）面を基準として傾斜角度θで傾斜した面である。この傾斜角度θの絶対値が小さいほど、窒化物半導体層４の主面４ａの表面粗さが小さくなる。
窒化物半導体層４の主面４ａの凹凸は、半導体積層構造体１を含む半導体素子におけるリークの原因となるため、窒化物半導体層４の主面４ａの表面粗さを低減することにより、リークを低減することができる。
図３（ａ）〜（ｃ）は、β−Ｇａ２Ｏ３基板２の主面２ａのオフセット角度θｓと窒化物半導体層４の主面４ａの傾斜角度θとの関係を表す模式図である。図３（ａ）〜（ｃ）の断面は、β−Ｇａ２Ｏ３基板２の（−２０１）面に直交する、［１０２］方向に平行な面である。
図３（ａ）に示されるように、β−Ｇａ２Ｏ３基板２の主面２ａがオフセット角度θｓを有さない（θｓ＝０°）のときには、窒化物半導体層４の主面４ａが所定の傾斜角度θで（００２）面から傾斜する。
図３（ｂ）に示されるように、β−Ｇａ２Ｏ３基板２の主面２ａがオフセット角度θｓを有し、窒化物半導体層４の主面４ａの傾斜角度θが小さくなると、窒化物半導体層４の主面４ａの表面粗さが低減する。
図３（ｃ）に示されるように、β−Ｇａ２Ｏ３基板２の主面２ａに適切なオフセット角度θｓの傾きを設けることにより、窒化物半導体層４の主面４ａの傾斜角度θを０°に近づけることができる。これにより、窒化物半導体層４の主面４ａの表面粗さを効果的に低減することができる。
具体的には、β−Ｇａ２Ｏ３基板２の主面２ａのオフセット角度θｓが−０．４°以上０．２°以下であるときに窒化物半導体層４の主面４ａの傾斜角度θを０°に近い−０．４°以上０．４°以下という数値範囲に収めることができ、β−Ｇａ２Ｏ３基板２の主面２ａのオフセット角度θｓが−０．２°以上０．０°以下であるときに窒化物半導体層４の主面４ａの傾斜角度θをより０°に近い−０．２°以上０．２°以下という数値範囲に収めることができる。
図４は、β−Ｇａ２Ｏ３基板２の（−２０１）面に直交し、［０１０］方向に平行な半導体積層構造体１の断面の模式図である。ここで、［０１０］方向は、（−２０１）面内で［１０２］方向と直行する方向である。
図４に示される断面においては、β−Ｇａ２Ｏ３基板２の（−２０１）面と窒化物半導体層４の（００２）面はほぼ平行である。このため、窒化物半導体層４の主面４ａを（００２）面に近づけて表面粗さを低減するためには、β−Ｇａ２Ｏ３基板２の主面２ａの（−２０１）面を基準とした［０１０］方向へのオフセット角度は、０°を中心とする−０．４°以上０．４°以下の範囲内であることが好ましく、−０．２°以上０．２°以下の範囲内であることがより好ましい。
（半導体積層構造体の評価）
以下に、半導体積層構造体１の評価結果を示す。この評価においては、ＧａＮ結晶からなる窒化物半導体層４を用いた。また、厚さ４８ｎｍのＧａＮ又はＡｌＮからなるバッファ層３を用いた。
図５（ａ）、（ｂ）は、β−Ｇａ２Ｏ３基板２の主面２ａのオフセット角度θｓと窒化物半導体層４の主面４ａの傾斜角度θとの差Δθの半導体積層構造体１の面内の分布を表すグラフである。図５（ａ）は、ＧａＮからなるバッファ層３を用いた場合のΔθの分布を表し、図５（ｂ）は、ＡｌＮからなるバッファ層３を用いた場合のΔθの分布を表す。
ここで、β−Ｇａ２Ｏ３基板２の（−２０１）面と窒化物半導体層４の（００２）面とがなす角をΔθとすると、Δθ、θ、θｓの関係は、Δθ＝θ−θｓで表される。
図５（ａ）、（ｂ）の横軸は、半導体積層構造体１の面内のＸ方向又はＹ方向の位置を表す。ここで、図５（ａ）、（ｂ）にプロットされたマーク○は、半導体積層構造体１の面内の中心を通り、［０１０］方向に平行な線上における測定値を表し、マーク□は、半導体積層構造体１の面内の中心を通り、［１０２］方向に平行な線上における測定値を表す。それぞれ、半導体積層構造体１の面内の中心を測定位置の原点とする。
図５（ａ）、（ｂ）は、ＧａＮからなるバッファ層３を用いた場合、ＡｌＮからなるバッファ層３を用いた場合よりも、半導体積層構造体１の面内のΔθのばらつきが小さく、面内で均一なオフセット角度を有する窒化物半導体層４が形成されていることを示している。
図６は、半導体積層構造体１ごとのΔθのばらつきを示すグラフである。図６はΔθの累積相対度数分布を表す。図６にプロットされたマーク○は、ＧａＮからなるバッファ層３を用いた半導体積層構造体１におけるΔθの累積相対度数分布を表し、マーク□は、ＡｌＮからなるバッファ層３を用いた半導体積層構造体１におけるΔθの累積相対度数分布を表す。なお、各々の半導体積層構造体１のΔθの値は、面内の中心位置で測定されたものである。
図６は、ＧａＮからなるバッファ層３を用いた場合、ＡｌＮからなるバッファ層３を用いた場合よりも、半導体積層構造体１ごとのΔθのばらつきが小さくなることを示している。
図７（ａ）、（ｂ）は、窒化物半導体層４の結晶品質の半導体積層構造体１ごとのばらつきを示すグラフである。図７（ａ）は窒化物半導体層４の（００２）面のＸ線ロッキングカーブの半値幅の累積相対度数分布を表し、図７（ｂ）は窒化物半導体層４の（１０１）面のＸ線ロッキングカーブの半値幅の累積相対度数分布を表す。
図７（ａ）、（ｂ）にプロットされたマーク○は、ＧａＮからなるバッファ層３を用いた半導体積層構造体１におけるＸ線ロッキングカーブの半値幅の累積相対度数分布を表し、マーク□は、ＡｌＮからなるバッファ層３を用いた半導体積層構造体１におけるＸ線ロッキングカーブの半値幅の累積相対度数分布を表す。
図７（ａ）、（ｂ）は、ＧａＮからなるバッファ層３を用いた場合、ＡｌＮからなるバッファ層３を用いた場合よりも、窒化物半導体層４の結晶品質の半導体積層構造体１ごとのばらつきはあまり変化しないものの、窒化物半導体層４の結晶品質が向上することを示している。
図５（ａ）、図６より、ＧａＮからなるバッファ層３を用いた場合のΔθはおよそ０．０以上０．２°以下の範囲に分布することがわかる。そのため、β−Ｇａ２Ｏ３基板２の主面２ａのオフセット角度θｓを−０．４°以上０．２°以下とすることにより、窒化物半導体層４の主面４ａの傾斜角度θを−０．４°以上０．４°以下という数値範囲に収めることができる。また、β−Ｇａ２Ｏ３基板２の主面２ａのオフセット角度θｓを−０．２°以上０．０°以下とすることにより、窒化物半導体層４の主面４ａの傾斜角度θを−０．２°以上０．２°以下という数値範囲に収めることができる。
図８（ａ）〜（ｄ）は、それぞれ窒化物半導体層４の主面４ａの傾斜角度θが０．１４°、０．２５°、０．４５°、０．６３°であるときの窒化物半導体層４の主面４ａの状態を写した写真である。
図８（ａ）〜（ｄ）は、傾斜角度θの増加に伴って窒化物半導体層４の主面４ａに現れるステップバンチングが大きくなることを示している。図８（ａ）、（ｂ）に示される窒化物半導体層４の主面４ａには、ステップバンチングがほとんど確認できないが、図８（ｃ）、（ｄ）に示される窒化物半導体層４の主面４ａには、ステップバンチングが明確に確認できる。
図８（ａ）〜（ｄ）から、傾斜角度θがおよそ０．４°よりも大きい（−０．４°よりも小さい）ときにステップバンチングが明確に確認できる大きさになると推測される。さらに、傾斜角度θがおよそ−０．２°以上０．２°以下であるときに、光学顕微鏡による観察が困難になるほどステップバンチングが小さくなり、平滑な表面が得られると推測される。
図９（ａ）は、ＧａＮからなるバッファ層３を用いた場合の窒化物半導体層４の主面４ａの状態を写した写真であり、図９（ｂ）は、ＡｌＮからなるバッファ層３を用いた場合の窒化物半導体層４の主面４ａの状態を写した写真である。
図９（ａ）、（ｂ）は、ＧａＮからなるバッファ層３を用いた場合、ＡｌＮからなるバッファ層３を用いた場合よりも、窒化物半導体層４の主面４ａ上に観察されるヒロック状の凸部が大きく低減されることを示している。
具体的には、窒化物半導体層４の主面４ａのヒロック密度は、ＧａＮからなるバッファ層３を用いた場合は１ｃｍ２当たり１個未満、ＡｌＮからなるバッファ層３を用いた場合は１ｃｍ２当たり１０２〜１０３個であった。
なお、ヒロックの発生は窒化物半導体層４の主面４ａの傾斜角度θの影響はほとんど受けないが、ＧａＮからなるバッファ層３を用いてヒロック密度を低減することにより、表面平坦性をより効果的に向上することができる。
〔第２の実施の形態〕
（半導体素子の構造）
第２の実施の形態は、第１の実施の形態の半導体積層構造体１を含む半導体素子についての形態である。以下に、その半導体素子の一例として、ＬＥＤ素子について説明する。
図１０は、第２の実施の形態に係るＬＥＤ素子１０の垂直断面図である。ＬＥＤ素子１０は、β−Ｇａ２Ｏ３基板１１と、β−Ｇａ２Ｏ３基板１１上のバッファ層１２と、バッファ層１２上のｎ型クラッド層１３と、ｎ型クラッド層１３上の発光層１４と、発光層１４上のｐ型クラッド層１５と、ｐ型クラッド層１５上のコンタクト層１６と、コンタクト層１６上のｐ側電極１７と、β−Ｇａ２Ｏ３基板１１のバッファ層１２と反対側の面上のｎ側電極１８とを有する。
また、バッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、及びコンタクト層１６から構成される積層体の側面は、絶縁膜１９に覆われる。
ここで、β−Ｇａ２Ｏ３基板１１、バッファ層１２、及びｎ型クラッド層１３は、第１の実施の形態の半導体積層構造体１を構成するβ−Ｇａ２Ｏ３基板２、バッファ層３、及び窒化物半導体層４にそれぞれ相当する。β−Ｇａ２Ｏ３基板１１、バッファ層１２、及びｎ型クラッド層１３の厚さは、例えば、それぞれ４００μｍ、４８ｎｍ、５μｍである。
発光層１４は、例えば、３層の多重量子井戸構造と、その上の厚さ１０ｎｍのＧａＮ結晶膜からなる。各多重量子井戸構造は、厚さ８ｎｍのＧａＮ結晶膜と厚さ２ｎｍのＩｎＧａＮ結晶膜からなる。発光層１４は、例えば、成長温度７５０℃で各結晶膜をｎ型クラッド層１３上にエピタキシャル成長させることにより形成される。
ｐ型クラッド層１５は、例えば、厚さ１５０ｎｍの、濃度５．０×１０１９／ｃｍ３のＭｇを含むＧａＮ結晶膜である。ｐ型クラッド層１５は、例えば、成長温度１０００℃でＭｇを含むＧａＮ結晶を発光層１４上にエピタキシャル成長させることにより形成される。
コンタクト層１６は、例えば、厚さ１０ｎｍの、濃度１．５×１０２０／ｃｍ３のＭｇを含むＧａＮ結晶膜である。コンタクト層１６は、例えば、成長温度１０００℃でＭｇを含むＧａＮ結晶をｐ型クラッド層１５上にエピタキシャル成長させることにより形成される。
バッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、及びコンタクト層１６の形成においては、Ｇａ原料としてＴＭＧ(トリメチルガリウム)ガス、Ｉｎ原料としてＴＭＩ(トリメチルインジウム)ガス、Ｓｉ原料として（Ｃ２Ｈ５）２ＳｉＨ２(ジエチルシラン)ガス、Ｍｇ原料としてＣｐ２Ｍｇ(ビスシクロペンタジエニルマグネシウム)ガス、Ｎ原料としてＮＨ３(アンモニア)ガスを用いることができる。
絶縁膜１９は、ＳｉＯ２等からなる絶縁材料からなり、例えば、スパッタリングにより形成される。
ｐ側電極１７及びｎ側電極１８は、それぞれコンタクト層１６及びβ−Ｇａ２Ｏ３基板１１にオーミック接合する電極であり、例えば、蒸着装置により形成される。
ＬＥＤ素子１０は、ウエハ状態のβ−Ｇａ２Ｏ３基板１１上に、バッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、コンタクト層１６、ｐ側電極１７、及びｎ側電極１８を形成した後、これらをダイシングによって、例えば、３００μｍ角のチップサイズに分離することにより得られる。
ＬＥＤ素子１０は、例えば、β−Ｇａ２Ｏ３基板１１側から光を取り出すＬＥＤチップであり、キャンタイプのステムにＡｇペーストを用いて実装される。
ＬＥＤ素子１０のｎ型クラッド層１３は、特別なオフセット角度で傾斜した面を主面とするβ−Ｇａ２Ｏ３基板１１上に形成されるため、第１の実施の形態に示されるように、表面粗さが小さく、かつ優れた結晶品質を有する。また、優れた結晶品質を有するｎ型クラッド層１３上にエピタキシャル結晶成長により形成される発光層１４、ｐ型クラッド層１５、及びコンタクト層１６も優れた結晶品質を有する。このため、ＬＥＤ素子１０は、リーク特性及び信頼性に優れる。
（実施の形態の効果）
第１及び第２の実施の形態によれば、（−２０１）面から傾斜した面を主面とするβ−Ｇａ２Ｏ３基板上にＧａＮからなるバッファ層を介してＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶をエピタキシャル成長させることにより、主面の表面粗さが小さく、かつ結晶品質の高い窒化物半導体層を得ることができる。
また、このような窒化物半導体層を用いることにより、リーク電流の発生を抑え、信頼性に優れる半導体素子を形成することができる。
本発明は、上記の実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、第２の実施の形態においては、第１の実施の形態の半導体積層構造体を含む半導体素子として、ＬＥＤ素子を一例として挙げたが、半導体素子はこれに限定されるものではなく、トランジスタ等の他の素子であってもよい。
また、上記の実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１…半導体積層構造体、 ２…β−Ｇａ２Ｏ３基板、 ３…バッファ層、 ４…窒化物半導体層、 １０…ＬＥＤ素子

Claims (6)

  1. （−２０１）面を基準として［１０２］方向へ−０．４°以上０．２°以下のオフセット角度で傾斜した面を主面とするβ−Ｇａ２Ｏ３結晶からなる基板と、
    前記基板の前記主面上にエピタキシャル結晶成長により形成されたＧａＮ結晶からなるバッファ層と、
    前記基板の前記主面上に前記バッファ層を介してエピタキシャル結晶成長により形成されたＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる窒化物半導体層と、
    を有する半導体積層構造体。
  2. 前記主面は、（−２０１）面を基準として［１０２］方向へ−０．２°以上０．０°以下のオフセット角度で傾斜した面である、
    請求項１に記載の半導体積層構造体。
  3. 前記主面は、（−２０１）面を基準として［０１０］方向へ−０．４°以上０．４°以下のオフセット角度で傾斜した面である、
    請求項１又は２に記載の半導体積層構造体。
  4. 前記主面は、（−２０１）面を基準として［０１０］方向へ−０．２°以上０．２°以下のオフセット角度で傾斜した面である、
    請求項３に記載の半導体積層構造体。
  5. 前記窒化物半導体層は、ＧａＮ結晶からなる、
    請求項１〜４のいずれか１項に記載の半導体積層構造体。
  6. 請求項１〜５のいずれか１項に記載の半導体積層構造体を含む、半導体素子。
JP2013146906A 2013-07-12 2013-07-12 半導体積層構造体及び半導体素子 Expired - Fee Related JP5734362B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013146906A JP5734362B2 (ja) 2013-07-12 2013-07-12 半導体積層構造体及び半導体素子
PCT/JP2014/068311 WO2015005385A1 (ja) 2013-07-12 2014-07-09 半導体積層構造体及び半導体素子
TW103123817A TW201519469A (zh) 2013-07-12 2014-07-10 半導體積層構造體及半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013146906A JP5734362B2 (ja) 2013-07-12 2013-07-12 半導体積層構造体及び半導体素子

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2014130770A Division JP2015019061A (ja) 2014-06-25 2014-06-25 半導体積層構造体及び半導体素子
JP2014130772A Division JP2015017034A (ja) 2014-06-25 2014-06-25 半導体積層構造体及び半導体素子
JP2014130771A Division JP2015017033A (ja) 2014-06-25 2014-06-25 半導体積層構造体及び半導体素子

Publications (2)

Publication Number Publication Date
JP2015017024A JP2015017024A (ja) 2015-01-29
JP5734362B2 true JP5734362B2 (ja) 2015-06-17

Family

ID=52280063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013146906A Expired - Fee Related JP5734362B2 (ja) 2013-07-12 2013-07-12 半導体積層構造体及び半導体素子

Country Status (3)

Country Link
JP (1) JP5734362B2 (ja)
TW (1) TW201519469A (ja)
WO (1) WO2015005385A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6783063B2 (ja) * 2016-03-17 2020-11-11 株式会社サイオクス 窒化物半導体テンプレートおよび窒化物半導体積層物
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
JP2008156141A (ja) * 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP2013251440A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子

Also Published As

Publication number Publication date
TW201519469A (zh) 2015-05-16
WO2015005385A1 (ja) 2015-01-15
JP2015017024A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
US9099572B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
US8772800B2 (en) Semiconductor light-emitting device
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
WO2013180058A1 (ja) 半導体積層構造体及び半導体素子
TWI528582B (zh) 發光結構及包含其之半導體發光元件
JP5734362B2 (ja) 半導体積層構造体及び半導体素子
JP2008288532A (ja) 窒化物系半導体装置
JP5865271B2 (ja) 結晶積層構造体及び発光素子
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
JP2014207328A (ja) 半導体発光素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2015019061A (ja) 半導体積層構造体及び半導体素子
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP2013251440A (ja) 半導体積層構造体及び半導体素子
JP2015017033A (ja) 半導体積層構造体及び半導体素子
JP2015017034A (ja) 半導体積層構造体及び半導体素子
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP2018050063A (ja) 半導体発光素子
JP2014022446A (ja) 半導体積層構造体及び発光素子
JP2017011149A (ja) 半導体積層構造体及びその製造方法、並びに半導体素子
JP2014187388A (ja) 結晶積層構造体及び発光素子
JP2015026868A (ja) 半導体発光素子及びその製造方法
JP2016062925A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150130

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5734362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees