[go: up one dir, main page]

JP5059205B2 - ウェーハ及び結晶成長方法 - Google Patents

ウェーハ及び結晶成長方法 Download PDF

Info

Publication number
JP5059205B2
JP5059205B2 JP2011046424A JP2011046424A JP5059205B2 JP 5059205 B2 JP5059205 B2 JP 5059205B2 JP 2011046424 A JP2011046424 A JP 2011046424A JP 2011046424 A JP2011046424 A JP 2011046424A JP 5059205 B2 JP5059205 B2 JP 5059205B2
Authority
JP
Japan
Prior art keywords
layer
silicon
underlayer
base layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011046424A
Other languages
English (en)
Other versions
JP2012184121A (ja
Inventor
倫也 塩田
直治 杉山
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011046424A priority Critical patent/JP5059205B2/ja
Priority to US13/214,626 priority patent/US8779437B2/en
Publication of JP2012184121A publication Critical patent/JP2012184121A/ja
Application granted granted Critical
Publication of JP5059205B2 publication Critical patent/JP5059205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の実施形態は、ウェーハ及び結晶成長方法に関する。
化合物半導体は高周波素子で代表される高速電子デバイス、及び、発光・受光素子で代表される光デバイスなど、さまざまな分野で利用されている。
化合物半導体結晶を量産性に優れたシリコン基板上に形成すると、格子定数または熱膨張係数の違いに起因した欠陥及びクラックが発生し易い。シリコン基板上に高品質の結晶を作製する技術が望まれている。
特開２００９−９６６５５号公報
本発明の実施形態は、シリコンなどの基板上に形成した高品質な結晶を有するウェーハ及び結晶成長方法を提供する。
本発明の実施形態によれば、基板と、ベース層と、下地層と、中間層と、機能部と、シリコン層と、を備えたウェーハが提供される。前記ベース層は、前記基板の主面上に設けられシリコン化合物を含む。前記下地層は、前記ベース層の上に設けられＧａＮを含む。前記中間層は、前記下地層の上に設けられＡｌＮを含む層を含む。前記機能部は、前記中間層の上に設けられ窒化物半導体を含む。前記シリコン層は、前記ベース層と前記下地層との間に設けられ、１ナノメートル以上５０ナノメートル未満の厚さを有する。前記下地層の前記ベース層の側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高い。前記下地層は、前記第１領域に設けられた複数の空隙を有する。
第１の実施形態に係るウェーハを示す模式的断面図である。 第１の実施形態に係るウェーハの一部を示す模式的断面図である。 第１の実施形態に係るウェーハを示す電子顕微鏡写真図である。 参考例のウェーハを示す電子顕微鏡写真図である。 図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別のウェーハを示す模式的断面図である。 第２の実施形態に係る結晶成長方法を示すフローチャート図である。 第３の実施形態に係る半導体装置を示す模式的断面図である。 図８（ａ）及び図８（ｂ）は、第３の実施形態に係る別の半導体装置を示す模式的断面図である。 図９（ａ）及び図９（ｂ）は、第３の実施形態に係る半導体装置を示す模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
第１の実施形態は、ウェーハに係る。ウェーハには、例えば、半導体装置の少なくとも一部、または、半導体装置の少なくとも一部となる部分が設けられている。この半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１は、第１の実施形態に係るウェーハの構成を例示する模式的断面図である。
図１に表したように、本実施形態に係るウェーハ８０は、基板１１と、ベース層１２と、下地層２０と、中間層３０と、機能部４０と、を備える。
基板１１には、例えばシリコン基板が用いられる。基板１１には、例えばシリコンの単結晶基板が用いられる。基板１１の主面は、例えば（１１１）面である。ただし、基板１１は、（１１１）面の基板でなくても良い。
ベース層１２は、基板１１の主面上に設けられる。ベース層１２は、シリコン化合物を含む。下地層２０は、ベース層１２の上に設けられる。下地層２０は、ＧａＮを含む。中間層３０は、下地層２０の上に設けられる。中間層３０は、ＡｌＮを含む層を含む。機能部４０は、中間層３０の上に設けられる。機能部４０は、窒化物半導体を含む。本願明細書においては、ＡｌＮを含む層は、ＡｌｘＩｎｙＧａｚＮ（０＜ｘ≦１、０≦ｙ＜１、０≦ｚ＜１）を含む層を含むものとする。
機能部４０は、ウェーハ８０の用途に応じた種々の構成を有する。例えば、ウェーハ８０がＬＥＤのためのものである場合は、機能部４０は、例えば、ｎ形半導体層と、ｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた発光層（活性層）と、を含む。また、機能部４０の上に、ｎ形半導体層、発光層及びｐ形半導体層を形成するとみなしても良い。機能部４０の例については後述する。
この例では、ウェーハ８０は、さらにシリコン層１３を備える。シリコン層１３は、ベース層１２と下地層２０との間に設けられる。シリコン層１３は、１ナノメートル（ｎｍ）以上５０ｎｍ未満の厚さを有する。シリコン層１３は、（１１１）面を主面とする。ただし、シリコン層１３の主面は、厳密に（１１１）面でなくても良い。場合によっては、シリコン層１３は、（１１１）面の方位に配向した例えば多結晶層を用いても良い。なお、ウェーハ８０に含まれる各層の厚さは、例えば層の断面を電子顕微鏡観察することなどで得られる。
後述するように、シリコン層１３は、ウェーハ８０の製造の途中では存在しており、ウェーハ８０が作製された後には、消失されていることがある。シリコン層１３は、部分的に残存している場合もある。ウェーハ８０において、シリコン層１３が観測されない場合がある。
ここで、下地層２０から機能部４０に向かう方向の軸をＺ軸とする。Ｚ軸は、下地層２０、中間層３０及び機能部４０の積層方向の軸（積層軸）である。Ｚ軸に対して垂直な１つの軸をＸ軸（第１軸）とする。Ｚ軸とＸ軸とに対して垂直な軸を、Ｙ軸とする。
図２は、第１の実施形態に係るウェーハの一部の構成を例示する模式的断面図である。 図２は、中間層３０の構成の例を示している。
図２に表したように、中間層３０は、複数の第１層３１と、複数の第１層３１のそれぞれの間に設けられた第２層３２と、を含む。第１層３１及び第２層３２は、窒化物半導体を含む。第１層３１と第２層３２とは、Ｚ軸に沿って交互に積層される。
歪みの影響を受けていない状態では、積層方向（Ｚ軸）に対して垂直な第１軸（例えばＸ軸）に沿った第２層３２の格子間隔は、第１層３１の第１軸に沿った格子間隔とは異なる。さらに、第２層３２の熱膨張係数は、第１層３１の熱膨張係数と異なることができる。すなわち、第２層３２は、第１層３１の格子間隔とは異なる格子間隔、及び、第１層３１の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することができる。第２層３２の厚さは、第１層３１の厚さと異なっても良く、同じでも良い。
第１層３１には、例えば、Ａｌｘ１Ｉｎｙ１Ｇａｚ１Ｎ（０＜ｘ１≦１、０≦ｙ１＜１、０≦ｚ１＜１）が用いられる。第１層３１は、例えばＡｌＮを含む。本願明細書においては、Ａｌｘ１Ｉｎｙ１Ｇａｚ１Ｎ（０＜ｘ１≦１、０≦ｙ１＜１、０≦ｚ１＜１）は、ＡｌＮに含まれるものとする。第２層３２には、例えば、Ａｌｘ２Ｉｎｙ２Ｇａｚ２Ｎ（０≦ｘ２＜１、０≦ｙ２＜１、０＜ｚ２≦１）が用いられる、第２層３２は、例えばＧａＮを含む。本願明細書においては、Ａｌｘ２Ｉｎｙ２Ｇａｚ２Ｎ（０≦ｘ２＜１、０≦ｙ２＜１、０＜ｚ２≦１）は、ＧａＮに含まれるものとする。
例えば、第１層３１には、厚さが７．５ｎｍのＡｌＮ層が用いられる。第２層３２には、厚さが３０ｎｍのＧａＮ層が用いられる。１つの第１層３１と１つの第２層３２とを１つの周期として、例えば２０周期の第１層３１と第２層３２とが設けられる。ただし、設けられる周期の数は任意である。
このように、中間層３０は、第１層３１と第２層３２との周期構造を有することができる。この構造は、例えば超格子構造である。ただし、中間層３０は、例えば、ＡｌＮを含む単体の層の構成を有していても良い。
図１に表したように、基板１１及びベース層１２は、基板部１０に含まれる。シリコン層１３が設けられる（観測される）場合は、シリコン層１３も基板部１０に含まれる。基板部１０は、ＳＯＩ（silicon on insulator)の構成を有する。基板１１は、ハンドリングの際の支持体となる。ベース層１２は、埋め込み酸化膜層である。
ベース層１２は、例えば、酸化シリコン層である。ベース層１２には、例えば、酸化シリコンに他の元素（例えば窒素）が含まれる材料を用いても良い。
シリコン層１３は、例えば単結晶である。シリコン層１３は、多結晶及び多孔質でも良い。以下では、シリコン層１３が、厚さが１２ｎｍの単結晶シリコン層である場合について述べる。
シリコン層１３は、シリコンを主に含む層である。シリコン層１３には、シリコンとは別の元素が微量含まれていても良い。例えば、シリコン層１３の上面（下地層２０と接する面）の側の部分には、窒素及び炭素の少なくともいずれかが含まれることができる。すなわち、シリコン層１３の上面の側の部分は、ＳｉＮ、ＳｉＣ及びＳｉＯｘＮｙの少なくともいずれか含むことができる。シリコン層１３の面内（Ｚ軸に対して垂直な面内）の一部に、ＳｉＮ、ＳｉＣ及びＳｉＯｘＮｙの少なくともいずれかを含む領域が設けられていても良い。
下地層２０は、主にＧａＮを含む窒化物半導体である。下地層２０の厚さ（Ｚ軸に沿う長さ）は、例えば、１０ｎｍ以上５０００ｎｍ以下である。下地層２０の厚さは、５０ｎｍ以上１５００ｎｍ以下であることが望ましい。
下地層２０は、第１領域２１と、第２領域２２と、を有する。第１領域２１は、下地層２０のうちの、ベース層１２の側（中間層３０とは反対側）の部分である。第２領域２２は、下地層２０のうちの、中間層３０の側の部分である。
下地層２０のベース層１２の側（中間層３０とは反対側の側）の面を第１面２０ａと言うことにする。下地層２０の中間層３０の側の面を第２面２０ｂと言うことにする。
第１領域２１におけるシリコン原子の濃度は、第２領域２２におけるシリコン原子の濃度よりも高い。例えば、下地層２０におけるシリコン原子の濃度は、下地層２０から中間層３０に向かう方向に進むに連れて低下する。シリコン原子の濃度は、例えば、二次イオン質量分析（ＳＩＭＳ）法などにより得られる。
下地層２０は、第１領域２１に設けられた複数の空隙２０ｖを有する。
例えば、下地層２０の第１面２０ａに複数の凹部が設けられ、複数の凹部とベース層１２（基板部１０）とにより空隙２０ｖが形成される場合がある。
例えば、下地層２０の第１面２０ａにおいて、シリコン層１３に含まれるシリコン原子がシリコン層１３から下地層２０に移動する。ＧａＮとＳｉとが反応する結果、空隙２０ｖが形成される。空隙２０ｖのサイズ（Ｚ軸に沿った長さ及びＺ軸に対して垂直な方向の長さ）は、３００ｎｍ程度以下である。
ウェーハ８０においては、基板部１０と機能部４０との間に格子定数の差がある。実施形態に係るウェーハ８０においては、上記の構成により、基板部１０と機能部４０との間の格子定数差によって生じる結晶の欠陥が抑制される。さらに、結晶成長中または結晶成長後に基板部１０と機能部４０との熱膨張係数の差によって生じる応力が緩和される。これにより、高品質な機能部４０を得ることができる。
また、この例では、下地層２０は、微小隙間２０ｃを有する。微小隙間２０ｃは、Ｚ軸に沿って延びる。微小隙間２０ｃの少なくとも一部は、第２領域２２に設けられている。すなわち、微小隙間２０ｃは、下地層２０のうちの中間層３０と接する部分に生じている。
この微小隙間２０ｃは、例えば、下地層２０の上に、中間層３０及び機能部４０の少なくともいずれかを形成する過程で生じる。また、微小隙間２０ｃは、例えば、下地層２０、中間層３０及び機能部４０の少なくともいずれかを形成した後に、降温プロセスを実施することで生じる。これらの層の形成プロセスが降温プロセスを含む場合にも、微小隙間２０ｃは生じる。これにより、熱膨張係数差による応力により、下地層２０に微小隙間２０ｃを発生させてもよい。この微小隙間２０ｃを発生させることで、熱膨張係数差による応力が緩和される。これにより、例えばウェーハ８０の反りなどを抑制できる。
上記のように、実施形態に係るウェーハ８０においては、下地層２０の第１領域２１に制御された空隙２０ｖを設けることで、格子定数差による結晶の欠陥を抑制し、さらに、熱膨張係数の差による応力を緩和し、高品質な機能部４０を得ることができる。以下、この構成を見出す基となった実験について説明する。
この実験では、基板１１の上にベース層１２（埋め込み酸化膜層）が形成され、その上にシリコン層１３が形成されたＳＯＩ基板（基板部１０）を用いた。シリコン層１３の厚さは、１２ｎｍである。
ＳＯＩ基板を、Ｈ２ＳＯ４とＨ２Ｏ２とを１：１で混合した溶液で、５分間洗浄した。純水で洗浄した後に、２％希釈のＨＦでＳＯＩ基板上の酸化膜を除去した。純水で洗浄した後、エピタキシャル成長装置のサセプタ上にＳＯＩ基板を載置した。
ＳＯＩ基板に、まず１０００℃で３分間のサーマルクリーニングを施した。
次に、５２０℃まで降温し、下地層２０の一部となるＧａＮ層（初期ＧａＮ層）を成長した。この初期ＧａＮ層の厚さは約７０ｎｍである。
次に、サセプタ温度を１１２０℃まで昇温し、下地層２０の残りの部分となるＧａＮ層（追加ＧａＮ層）を成長させた。追加ＧａＮ層の厚さは１０３０ｎｍである。これにより、下地層２０が形成される。
連続して、中間層３０として、厚さ３０ｎｍのＧａＮ層（第２層３２）と、厚さ７．５ｎｍのＡｌＮ層（第１層３１）とを１周期として、２０周期形成した。
中間層３０の上に機能部４０（の少なくとも一部）となるＧａＮ層を形成した。このＧａＮ層の厚さは３００ｎｍである。これにより、ウェーハ８０の試料が作製される。なお、このＧａＮ層の上に、さらに、例えば、活性層、ドーピング層、コンタクト層、電子供給層などを形成することで、各種の半導体装置が形成される。
図３は、第１の実施形態に係るウェーハを例示する電子顕微鏡写真図である。
同図は、ウェーハ８０の試料の断面を示す電子顕微鏡写真像である。
図３に表したように、下地層２０のうちの第１領域２１に、複数の空隙２０ｖが形成されている。空隙２０ｖの高さ（Ｚ軸に沿う長さ）は、２００ｎｍ程度である。下地層２０のうちの第２領域２２には、微小隙間２０ｃ（ひび割れ）が形成されている。空隙２０ｖ及び微小隙間２０ｃがこのように、下地層２０の中の特定の位置（第１領域２１及び第２領域２２）のそれぞれに選択的に形成されている。これにより、基板部１０の表面の特性の中間層３０及び機能部４０への伝達が抑制できる。
実施形態においては、機能部４０におけるクラックなどが低減されている。そして、機能部４０の結晶性は向上している。すなわち、機能部４０の品質が高い。
このように、実施形態の構成により、シリコンなどの基板上に形成した高品質な結晶を有するウェーハを提供できる。
発明者の独自の実験によると、初期ＧａＮ層がＳｉと反応することで、ＧａＮ層における実質的な核の発生密度が大幅に減少することが分かった。すなわち、初期ＧａＮ層がＳｉと反応することで、実質的な下地層２０における一つ一つの核の大きさが大きくなる。
さらに、発明者の独自の実験結果によると、これらのＧａＮの核は、まず、７５０ｎｍ程度の高さのピラミッド状に成長し、その後、横方向にＧａＮが成長することで核同士が合体し、平坦な膜が形成されることが分かった。
下地層２０の形成プロセスが、このような結晶成長過程を含むことで、下地層２０の上面は結果的に平坦になる。そして、下地層２０の内部（下側部分）では、横方向に成長したＧａＮが多く含まれる。これにより、基板部１０からの格子不整合による転位を減らすことができる。
このとき、下地層２０の下部分（第１領域２１）に適度な量のシリコン原子を供給することで、第１領域２１に選択的に空隙２０ｖが形成され、上記の構成（上面が平坦で内部では横方向に成長したＧａＮ層の下地層２０）が形成できる。もし、下地層２０に大量のシリコン原子が供給された場合には、下地層２０の広い領域にシリコン原子が導入される。そして、空隙２０ｖの大きさが過度に大きくなるため、上記の構成の高品質の結晶が得られない。
このような発明者の独自の実験により見出された現象を基に、実施形態の構成が構築されている。これにより、シリコンなどの基板上に形成した高品質な結晶を有するウェーハが提供できる。
図４は、参考例のウェーハを例示する電子顕微鏡写真図である。
この図は、第１参考例のウェーハ８９の状態を示している。第１参考例のウェーハ８９においては、（１１１）面のシリコン基板１９の上に、４０ｎｍの厚さのＡｌＮ下部層（バッファ）が形成され、続いてＧａＮ層２９が形成されている。
図４に表したように、ＧａＮ層２９には、大きなクラック２９ｃが発生している。このクラック２９ｃは、ＧａＮ層２９を厚さ方向に貫通している。また、ＧａＮ層２９のシリコン基板１９の側の部分に非常に大きな穴２９ｈが形成されている。
このように、シリコン基板１９の上にＡｌＮバッファ層を形成し、その後にＧａＮ層を形成すると、大きなクラック２９ｃや大きな穴２９ｈが形成されてしまい高品質な結晶が得られない。
大きな穴２９ｈは、例えばシリコン基板１９のシリコン原子とＧａＮ層２９とが反応し、形成されていたものであると考えられる。
Ｓｉ基板上に窒化物半導体を成長する際に、ＧａとＳｉとの反応を防止するために、シリコン基板１９の上にＡｌＮ層を形成し、このＡｌＮ層の上にＧａＮ層を形成する手法が用いられている（第２参考例）。しかし、ＡｌＮとＳｉ（１１１）との間の格子定数差は、ＧａＮとＳｉ（１１１）との間の格子定数差よりも大きく、欠陥が多く生じ易い。また、ＡｌＮ層の上にＧａＮ層を形成すると、新たな欠陥が生じ易い。シリコン基板１９の上にＡｌＧａＮ層を形成し、このＡｌＧａＮ層の上にＧａＮ層を形成した場合も同様である。
また、シリコン基板１９の上に形成されたＡｌＮ層の上に、さらに例えばＡｌＮ層とＧａＮ層とを交互に積層した積層膜を形成し、この上にＧａＮ層を形成する第３参考例も考えられる。しかし、この場合も、格子定数差による欠陥が生じ易く、さらに、ＡｌＮ層の上にＧａＮ層を成長したときの格子不整合に起因する欠陥も生じ易い。
また、シリコン基板１９の上に、例えばＡｌＮ層とＧａＮ層とを交互に積層した積層膜を形成し、この上にＧａＮ層を形成する第４参考例も考えられる。この場合も、Ｓｉ（１１１）とＡｌＮとの間の格子不整合に起因した欠陥が生じ易い。
すなわち、第１参考例〜第４参考例においては、実施形態の特殊な構成において発生可能な状態（制御された空隙２０ｖ、制御されたＧａＮの核、横方向へのＧａＮの成長による表面の平坦性）が形成されない。
これに対し、実施形態においては、基板１１の上に、ベース層１２を設け、その上に極薄のシリコン層１３を設けることで、下地層２０に供給されるシリコン原子の量を制御する。すなわち、シリコン層１３に含まれるシリコン原子の量が下地層２０に含まれるシリコン原子の量の最大値を定める。これにより、例えば、ＧａＮとＳｉとの反応量を制御することが可能となり、その結果、生じる空隙２０ｖが制御されて形成される。
下地層２０においては、第１面２０ａからシリコン原子が供給される。このため、第１面２０ａに近い第１領域２１におけるシリコン原子の濃度が、第２面２０ｂに近い第２領域２２におけるシリコン原子の濃度よりも高くなる。逆に、第１領域２１におけるシリコン原子の濃度が、第２領域２２におけるシリコン原子の濃度よりも高い場合は、第１面２０ａからシリコン原子が供給されたと推定できる。そして、下地層２０において、第１領域２１に選択的に過度に大きくない空隙２０ｖを制御された状態で発生させる。空隙２０ｖは、例えばメルトバックエッチングにより形成される。
そして、このように制御された空隙２０ｖを含む初期ＧａＮ層の上に追加ＧａＮ層を形成することで、ＧａＮの核が制御され、さらに、横方向へのＧａＮの成長が生じ、その結果、平坦な表面が得られる。そして、基板部１０からの格子不整合による転位が抑制される。これにより、高品質な結晶を得ることができる。このような特殊な構成における特殊な現象は知られていない。
実施形態において、下地層２０の厚さ、及び、下地層２０のうちの初期ＧａＮ層の厚さは、ＧａＮの核発生と、横方向成長を経て平坦なＧａＮ層を形成する厚さと、が実現される厚さに設定される。下地層２０の厚さは、５０ｎｍ以上、１５００ｎｍ以下が望ましい。５０ｎｍ未満の場合は、例えば、空隙２０ｖが下地層２０を貫通する。１５００ｎｍよりも厚い場合は、例えば、そりの量が大きくなり、クラック２９ｃの発生の抑制が困難になる。下地層２０の厚さ（初期ＧａＮ層の厚さ及び追加ＧａＮ層の厚さ）は、例えば、成長温度、圧力、各原料分圧などを含む各種の成長条件により制御することができる。
実施形態に係るウェーハ８０を用いることで、高性能な各種の半導体装置を製造することができる。例えば、ウェーハ８０の機能部４０は、半導体装置に含まれる各種の層を有することができる。さらに、ウェーハ８０の機能部４０の上に、半導体装置に含まれる各種の層をさらに設けることができる。例えば、ウェーハ８０に複数の半導体装置が形成され、ウェーハ８０を分断することで、個々の半導体装置が形成される。
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別のウェーハの構成を例示する模式的断面図である。
図５（ａ）に表したように、実施形態に係るウェーハ８１においては、シリコン層１３が設けられていない。すなわち、ウェーハ８０の形成の過程で、シリコン層１３のシリコン原子が下地層２０に供給され、シリコン層１３が消失している。
図５（ｂ）に表したように、実施形態に係るウェーハ８２においては、微小隙間２０ｃが設けられていない。例えば、下地層２０の条件、中間層３０の条件、及び、機能部４０の条件によっては、微小隙間２０ｃが形成されなくても、良好な機能部４０が得られる場合がある。
ウェーハ８１及びウェーハ８２においても、シリコンなどの基板上に形成した高品質な結晶を有するウェーハが提供できる。
本実施形態において、中間層３０として、図２に例示した第１層３１及び第２層３２の積層構造（例えば、超格子構造）を用いることが好ましい。これにより、基板部１０と下地層２０と機能部４０との間における、格子定数差及び熱膨張係数差などに起因した結晶品質劣化を抑制することができる。特に、応力による基板の部分的ひび割れ（クラック２９ｃなど）を抑制することができる。このように、中間層３０に積層構造を用いることがさらに好ましい。
特に、第１層３１として、ＡｌリッチなＡｌＧａＮ層を用い、第２層３２として第１層３１よりも厚いＧａＮ層を用いることが好ましい。例えば、第１層３１として、厚さが０．５ｎｍ以上１０ｎｍ以下のＡｌｘＧａ１−ｘＮ（ｘ＞０．５）を用い、第２層３２として、第１層３１の厚さ以上で５０ｎｍ以下の厚さを有するＧａＮ層を用いることが好ましい。第１層３１がＡｌを含むことで機械的強度を強くすることが可能である。それに加え、第２層３２にＧａＮ層を用いることで結晶品質を高めることができ、さらに、反りを低減することができる。
実施形態に係るウェーハを形成した後に、基板部１０、下地層２０、中間層３０、及び、機能部４０のうちの中間層３０の側の一部の少なくともいずれかを除去し、残された部分（例えば機能部４０の少なくとも一部）を用いることもできる。
また、残された部分を、他の基板または支持基体に移転することもできる。基板部１０を除去し、機能部４０を有するデバイスを作製し、さらに、基体を形成したものを使用することもできる。
（第２の実施の形態）
本実施形態は、結晶成長方法に係る。
図６は、第２の実施形態に係る結晶成長方法を例示するフローチャート図である。
図６に表したように、本実施形態に係る結晶成長方法は、シリコン層１３の上に、ＧａＮを含む下地層２０を形成する（ステップＳ１１０）ことを含む。このシリコン層１３は、既に説明したように、基板１１の主面上に設けられたベース層１２の上に設けられる。シリコン層１３の厚さは、１０ｎｍ以上５０ｎｍ以下である。
本結晶成長方法は、さらに、下地層２０の上にＡｌＮを含む層を含む中間層３０を形成することを含む（ステップＳ１２０）。
本結晶成長方法は、さらに、中間層３０の上に窒化物半導体を含む機能部４０を形成する（ステップＳ１３０）ことを含む。
これにより、シリコンなどの基板上に、高品質な結晶を形成できる。
上記の結晶成長方法において、シリコン層１３は、（１１１）面のシリコン層であることが望ましい。これにより、結晶性の高い機能部４０を得易くなる。
既に説明したように、上記の下地層２０の形成は、シリコン層１３に含まれるシリコン原子を下地層２０中に移動させることを含む。すなわち、シリコン層１３の厚さを減少させることを含む。これにより、シリコン層１３の少なくとも一部が消失することがある。
すなわち、上記の下地層２０の形成は、シリコン層１３に含まれるシリコン原子を下地層２０中に移動させ、下地層２０のうちのベース層１２の側の第１領域２１におけるシリコン原子の濃度を、下地層２０のうちのベース層１２とは反対の側の第２領域２２におけるシリコン原子の濃度よりも高くすることを含む。
そして、上記の下地層２０の形成は、下地層２０のうちのベース層１２の側の第１領域２１に複数の空隙２０ｖを形成することを含む。既に説明したように、この空隙２０ｖを制御された状態で形成することで、高品質な結晶が得られる。
上記の下地層２０の形成は、シリコン層１３の上に、下地層２０の一部となり、ＧａＮを含む下部層（初期ＧａＮ層）を第１温度で形成し、下部層の上に、下地層２０の別の一部となり、ＧａＮを含む上部層（追加ＧａＮ層）を第１温度よりも高い第２温度で形成すること含む。既に説明したように、第１温度は例えば５２０℃であり、第２温度は例えば１１２０℃である。実施形態において、第１温度は、例えば、４５０℃以上、７００℃以下が望ましい。第２温度は、例えば、８００℃以上、１２００℃以下が望ましい。
下部層（初期ＧａＮ層）の厚さは、２０ｎｍ以上１３０ｎｍ以下であることが望ましい。上部層（追加ＧａＮ層）の厚さは、下地層２０の厚さが５０ｎｍ以上１５００ｎｍ以下になるように設定されることが望ましい。上部層（追加ＧａＮ層）の厚さは、例えば、３０ｎｍ以上１４８０ｎｍ以下である。
本結晶成長方法は、さらに、機能部４０として、半導体装置に必要な任意の結晶（例えば窒化物半導体結晶）を成長させることをさらに含んでも良い。
本結晶成長方法において、シリコン層１３の厚さが１２ｎｍと薄い場合は、ＳＯＩ基板（基板部１０）のサーマルクリーニングの温度が過度に高い場合、及び、過度に時間が長い場合などは、シリコン層１３が凝集・蒸発する場合がある。このため、サーマルクリーニングの温度、時間、及び雰囲気ガスなどは、シリコン層１３の悪影響を及ぼさない条件が採用される。
また、下地層２０となる初期ＧａＮ層の形成の温度は、上記のように比較的低く設定される。初期ＧａＮ層の上に形成される追加ＧａＮ層の形成の温度は、初期ＧａＮ層の形成の温度よりも高く設定される。
既に説明したように、初期ＧａＮ層は、その後の昇温過程において、シリコン層１３と反応する。このため、初期ＧａＮ層は、面内で部分的に消失することがある。また、初期ＧａＮ層の少なくとも一部が多孔質化する場合がある。
初期ＧａＮ層における反応量は、シリコン原子を初期ＧａＮ層に供給するシリコン層１３の厚さによって制御される。初期ＧａＮ層の厚さは、例えば、シリコン層１３の厚さ以上であることが好ましい。初期ＧａＮ層の厚さは、２０ｎｍ以上１３０ｎｍ以下がさらに好ましい。この値は、例えば、シリコン層１３の厚さ（ＧａＮとＳｉとの反応で消費される量に対応する厚さ）と、核形成層となる厚さ（例えば２０ｎｍ以上８０ｎｍ以下）との和に相当する。
本結晶成長方法において、下地層２０の形成の後の、中間層３０の形成プロセス、及び、機能部４０の形成プロセスの少なくともいずれかは、降温プロセスを含んでも良い。これにより、熱膨張係数差による応力により、下地層２０に微小隙間２０ｃを発生させてもよい。
（第３の実施の形態）
第３の実施形態は、半導体装置に係る。
実施形態に係る半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。実施形態に係る半導体装置は、第１の実施形態に係るウェーハを基に製造されることができる。このとき、ウェーハの基板部１０は、例えば除去されることがある。以下では、まず、ウェーハの基板部１０が除去される場合の構成について説明する。
図７は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図７に表したように、実施形態に係る半導体装置８５は、下地層２０と、機能部４０と、中間層３０と、を備える。
下地層２０は、ＧａＮを含む。機能部４０は、窒化物半導体を含む。中間層３０は、下地層２０と機能部４０との間に設けられる。中間層３０は、ＡｌＮを含む層を含む。
下地層２０の中間層３０とは反対側の第１領域２１におけるシリコン原子の濃度は、下地層２０のうちの中間層３０の側の第２領域２２におけるシリコン原子の濃度よりも高い。そして、下地層２０の中間層３０とは反対側の第１面２０ａは、複数の凹部２０ｄを有する。下地層２０の第１面２０ａの近傍（例えば第１領域２１）には、空隙２０ｖがさらに設けられていても良い。
凹部２０ｄは、第１の実施形態に係るウェーハの形成の際に、シリコン層１３と下地層２０とが接する面の近傍で発生するＧａＮとＳｉとの反応で発生した空隙２０ｖに起因する。すなわち、下地層２０から基板部１０が除去された際に、空隙２０ｖが外部に露出して凹部２０ｄが形成される。換言すれば、凹部２０ｄは、下地層２０とベース層１２（シリコン層１３でも良い）との間に設けられた空隙２０ｖを形成する。
このような構成を有する半導体装置８５は、シリコンなどの基板上に形成した高品質な結晶（例えば機能部４０）を有する。これにより、特性の高い半導体装置が得られる。
半導体装置８５において、下地層２０の厚さは、５０ｎｍ以上１５００ｎｍであることが好ましい。
図７に表したように、半導体装置８５においては、下地層２０は、下地層２０から機能部４０に向かう方向に沿う積層軸に沿って延びる微小隙間２０ｃを有することができる。この微小隙間２０ｃの少なくとも一部は、第２領域２２に設けられている。
中間層３０は、図２に例示した積層構造を含むことができる。すなわち、中間層３０は、窒化物半導体を含む複数の第１層３１と、複数の第１層３１の間のそれぞれに設けられ窒化物半導体を含む第２層３２と、を含むことができる。第２層３２は、第１層３１の格子間隔とは異なる格子間隔、及び、第１層３１の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することができる。
実施形態に係る半導体装置において、基板部１０をさらに備えても良い。この基板部１０は、半導体装置を製造する際に結晶成長に用いられた基板を含むことができる。
図８（ａ）及び図８（ｂ）は、第３の実施形態に係る別の半導体装置の構成を例示する模式的断面図である。
図８（ａ）に表したように、実施形態に係る別の半導体装置８５ａは、ベース層１２をさらに備える。この構成は、半導体装置８５ｂの製造において、ベース層１２の上に設けられたシリコン層１３のシリコン原子の下地層２０への移動、及び、シリコン層１３へのＧａＮの移動の少なくともいずれかの現象が生じ、シリコン層１３が消失した場合に相当する。
図８（ｂ）に表したように、実施形態に係る別の半導体装置８５ｂは、ベース層１２と、シリコン層１３と、をさらに備える。シリコン層１３は、ベース層１２と下地層２０とに接する。ベース層１２は、１ｎｍ以上１０μｍ未満の厚さを有する。このシリコン層１３は、既に説明したように、下地層２０に適切な量のシリコン原子を供給した後のものである。シリコン層１３は、Ｚ軸に対して垂直な平面内で部分的に残存し、部分的に消失していても良い。なお、シリコン層１３は、例えば（１１１）面を有する。
半導体装置８５ａ及び８５ｂにおいても、シリコンなどの基板上に形成した高品質な結晶（例えば機能部４０）を有することで、特性の高い半導体装置が得られる。
図９（ａ）及び図９（ｂ）は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図９（ａ）に例示するように、実施形態に係る半導体装置１００は、窒化ガリウム（ＧａＮ）系ＨＥＭＴ（High Electron Mobility Transistor）である。半導体装置１００においては、半導体層５０の上に、半導体積層体１５０が設けられている。例えば、半導体層５０が、機能部４０に対応する。また、半導体層５０及び半導体積層体１５０の積層体が機能部４０に対応すると見なしても良い。
半導体積層体１５０は、半導体層５０の上に設けられたバッファ層１０２と、バッファ層１０２の上に設けられた第１半導体層１０３と、第１半導体層１０３の上に設けられた第２半導体層１０４と、を含む。第２半導体層１０４のバンドギャップエネルギーは、第１半導体層１０３のバンドギャップエネルギーよりも大きい。
第１半導体層１０３は、チャネル層である。第２半導体層１０４は、バリア層である。第１半導体層１０３と第２半導体層１０４とは、ヘテロ接合をしている。バッファ層１０２、第１半導体層１０３及び第２半導体層１０４は、この順で半導体層５０の上にエピタキシャル成長されている。
第１半導体層１０３は、例えば、不純物を含まないアンドープのＡｌαＧａ１−αＮ（０≦α≦１）を含む。第２半導体層１０４は、例えばアンドープまたはｎ形のＡｌβＧａ１−βＮ（０≦β≦１、α＜β）を含む。例えば、第１半導体層１０３にはアンドープのＧａＮ層が用いられ、第２半導体層１０４にはアンドープまたはｎ形のＡｌＧａＮ層が用いられる。バッファ層１０２には、例えば、ＡｌＮ層またはＡｌＧａＮ層が用いられる。なお、バッファ層１０２は、必要に応じて設けられ、場合によっては省略できる。
第２半導体層１０４の上には、ソース電極１０５とドレイン電極１０６とが互いに離間して設けられている。ソース電極１０５及びドレイン電極１０６のそれぞれは、第２半導体層１０４の表面にオーミック接触をしている。ソース電極１０５とドレイン電極１０６との間における第２半導体層１０４の上には、ゲート電極１０７が設けられている。ゲート電極１０７は、第２半導体層１０４の表面にショットキー接触をしている。
第２半導体層１０４の格子定数は第１半導体層１０３の格子定数よりも小さい。これにより、第２半導体層１０４に歪みが生じて、ピエゾ効果により第２半導体層１０４内にピエゾ分極が生じる。これにより、第１半導体層１０３における第２半導体層１０４との界面付近に２次元電子ガス１０９が形成される。半導体装置１００においては、ゲート電極１０７に印加するゲート電圧を制御することで、ゲート電極１０７下の２次元電子ガス濃度が増減し、ソース電極１０５とドレイン電極１０６との間に流れる電流が制御される。
図９（ｂ）に例示するように、実施形態に係る半導体装置２００は、窒化ガリウム系ＬＥＤ（Light Emitting Diode）である。半導体装置２００においては、半導体層５０の上に、半導体積層体２５０が設けられている。例えば、半導体層５０が、機能部４０に対応する。また、半導体層５０及び半導体積層体２５０の積層体が機能部４０に対応すると見なしても良い。
例えば、半導体装置２００は、半導体層５０の上に設けられたｎ形ＧａＮ層２１０と、ｎ形ＧａＮ層２１０の上に設けられたｎ形ＧａＮガイド層２１２と、ｎ形ＧａＮガイド層２１２の上に設けられた活性層２１４と、活性層２１４の上に設けられたｐ形ＧａＮガイド層２１６と、ｐ形ＧａＮガイド層２１６の上に設けられたｐ形ＧａＮ層２２０と、を含む。活性層２１４は、ＩｎＧａＮを含む。活性層２１４は、例えば、Ｉｎ０．１５Ｇａ０．８５Ｎ層とＩｎ０．０２Ｇａ０．９８Ｎ層とが交互に積層されたＭＱＷ（Multi-Quantum Well）構造を有することができる。この例において、ｎ形ＧａＮガイド層２１２及びｐ形ＧａＮガイド層２１６は、必要に応じて設けられ、場合によっては省略することができる。
半導体装置２００においては、ｐ形ＧａＮガイド層２１６は、ｎ形ＧａＮ層２１０の一部に対向する。ｎ型ＧａＮ層２１０の他の一部の上にｎ側電極２３０が設けられている。ｐ形ＧａＮ層２２０の上には、ｐ側電極２４０が設けられている。
ｎ側電極２３０とｐ側電極２４０との間に電圧を印加すると、活性層２１４内において正孔と電子とが再結合して、活性層２１４から、例えば青色光が放出される。活性層２１４から放出される光は、半導体層５０の側、ｐ側電極２４０の側、及び、積層方向に対して平行な側面の側の少なくともいずれかから取り出される。
実施形態において、半導体層の成長には、例えば、有機金属気相体積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(HVPE)法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。
実施形態によれば、シリコンなどの基板上に形成した高品質な結晶を有するウェーハ、結晶成長方法及び半導体装置が提供される。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、ウェーハに含まれる基板部、基板、ベース層、シリコン層、下地層、中間層及び機能部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述したウェーハ、結晶成長方法及び半導体装置を基にして、当業者が適宜設計変更して実施し得る全てのウェーハ、結晶成長方法及び半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０…基板部、 １１…基板、 １２…ベース層、 １３…シリコン層、 １９…シリコン基板、 ２０…下地層、 ２０ａ…第１面、 ２０ｂ…第２面、 ２０ｃ…微小隙間、 ２０ｄ…凹部、 ２０ｖ…空隙、 ２１…第１領域、 ２２…第２領域、 ２９…ＧａＮ層、 ２９ｃ…クラック、 ２９ｈ…穴、 ３０…中間層、 ３１…第１層、 ３２…第２層、 ４０…機能部、 ５０…半導体層、 ８０、８１、８２、…ウェーハ、 ８５、８５ａ、８５ｂ…半導体装置、 ８９…ウェーハ、 １００…半導体装置、 １０２…バッファ層、 １０３…第１半導体層、 １０４…第２半導体層、 １０５…ソース電極、 １０６…ドレイン電極、 １０７…ゲート電極、 １０９…２次元電子ガス、 １５０…半導体積層体、 ２００…半導体装置、 ２１０…ｎ形ＧａＮ層、 ２１２…ｎ形ＧａＮガイド層、 ２１４…活性層、 ２１６…ｐ形ＧａＮガイド層、 ２２０…ｐ形ＧａＮ層、 ２３０…ｎ側電極、 ２４０…ｐ側電極、 ２５０…半導体積層体

Claims (19)

  1. 基板と、
    前記基板の主面上に設けられシリコン化合物を含むベース層と、
    前記ベース層の上に設けられＧａＮを含む下地層と、
    前記下地層の上に設けられＡｌＮを含む層を含む中間層と、
    前記中間層の上に設けられ窒化物半導体を含む機能部と、
    前記ベース層と前記下地層との間に設けられ、１ナノメートル以上５０ナノメートル未満の厚さを有するシリコン層と、
    を備え、
    前記下地層のうちの前記ベース層の側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、
    前記下地層は、前記第１領域に設けられた複数の空隙を有することを特徴とするウェーハ。
  2. 前記シリコン層は、（１１１）面のシリコン層であることを特徴とする請求項１記載のウェーハ。
  3. 前記シリコン層は、（１１１）面の方位に配向した部分を含むことを特徴とする請求項１記載のウェーハ。
  4. 前記下地層の厚さは、５０ナノメートル以上１５００ナノメートル以下であることを特徴とする請求項１〜３のいずれか１つに記載のウェーハ。
  5. 前記下地層は、前記下地層から前記機能部に向かう方向に沿う積層軸に沿って延びる微小隙間を有することを特徴とする請求項１〜４のいずれか１つに記載のウェーハ。
  6. 前記微小隙間の少なくとも一部は、前記第２領域に設けられていることを特徴とする請求項５記載のウェーハ。
  7. 前記中間層は、窒化物半導体を含む複数の第１層と、前記複数の第１層の間のそれぞれに設けられ窒化物半導体を含む第２層と、を含み、
    前記第２層は、前記第１層の格子間隔とは異なる格子間隔、及び、前記第１層の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することを特徴とする請求項１〜６のいずれか１つに記載のウェーハ。
  8. 基板と、
    前記基板の主面上に設けられシリコン化合物を含むベース層と、
    前記ベース層の上に設けられＧａＮを含む下地層と、
    前記下地層の上に設けられＡｌＮを含む層を含む中間層と、
    前記中間層の上に設けられ窒化物半導体を含む機能部と、
    を備え、
    前記下地層のうちの前記ベース層の側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、
    前記下地層は、前記第１領域に設けられた複数の空隙を有し、
    前記下地層は、前記下地層から前記機能部に向かう方向に沿う積層軸に沿って延びる微小隙間を有することを特徴とするウェーハ。
  9. 前記微小隙間の少なくとも一部は、前記第２領域に設けられていることを特徴とする請求項８記載のウェーハ。
  10. 前記ベース層と前記下地層との間に設けられ、１ナノメートル以上５０ナノメートル未満の厚さを有するシリコン層をさらに備えたことを特徴とする請求項８または９に記載のウェーハ。
  11. 前記シリコン層は、（１１１）面のシリコン層であることを特徴とする請求項１０記載のウェーハ。
  12. 前記シリコン層は、（１１１）面の方位に配向した部分を含むことを特徴とする請求項１０記載のウェーハ。
  13. 前記下地層の厚さは、５０ナノメートル以上１５００ナノメートル以下であることを特徴とする請求項８〜１２のいずれか１つに記載のウェーハ。
  14. 前記中間層は、窒化物半導体を含む複数の第１層と、前記複数の第１層の間のそれぞれに設けられ窒化物半導体を含む第２層と、を含み、
    前記第２層は、前記第１層の格子間隔とは異なる格子間隔、及び、前記第１層の熱膨張係数とは異なる熱膨張係数の少なくともいずれかを有することを特徴とする請求項８〜１３のいずれか１つに記載のウェーハ。
  15. 基板の主面上に設けられシリコン化合物を含むベース層の上に設けられ、厚さが１０ナノメートル以上５０ナノメートル以下のシリコン層の上に、ＧａＮを含む下地層を形成し、
    前記下地層の上にＡｌＮを含む層を含む中間層を形成し、
    前記中間層の上に窒化物半導体を含む機能部を形成することを特徴とする結晶成長方法。
  16. 前記シリコン層は、（１１１）面のシリコン層であることを特徴とする請求項１５記載の結晶成長方法。
  17. 前記シリコン層は、（１１１）面の方位に配向した部分を含むことを特徴とする請求項１５記載の結晶成長方法。
  18. 前記下地層の形成は、前記シリコン層に含まれるシリコン原子を前記下地層中に移動させ、前記下地層のうちの前記ベース層の側の第１領域におけるシリコン原子の濃度を前記下地層のうちの前記ベース層とは反対の側の第２領域におけるシリコン原子の濃度よりも高くすることを含むことを特徴とする請求項１５〜１７のいずれか１つに記載の結晶成長方法。
  19. 前記下地層の形成は、前記下地層のうちの前記ベース層の側の第１領域に複数の空隙を形成することを含むことを特徴とする請求項１５〜１８のいずれか１つに記載の結晶成長方法。
JP2011046424A 2011-03-03 2011-03-03 ウェーハ及び結晶成長方法 Active JP5059205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011046424A JP5059205B2 (ja) 2011-03-03 2011-03-03 ウェーハ及び結晶成長方法
US13/214,626 US8779437B2 (en) 2011-03-03 2011-08-22 Wafer, crystal growth method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046424A JP5059205B2 (ja) 2011-03-03 2011-03-03 ウェーハ及び結晶成長方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012006495A Division JP5460751B2 (ja) 2012-01-16 2012-01-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2012184121A JP2012184121A (ja) 2012-09-27
JP5059205B2 true JP5059205B2 (ja) 2012-10-24

Family

ID=46752776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011046424A Active JP5059205B2 (ja) 2011-03-03 2011-03-03 ウェーハ及び結晶成長方法

Country Status (2)

Country Link
US (1) US8779437B2 (ja)
JP (1) JP5059205B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2021111521A1 (ja) * 2019-12-03 2021-06-10 日本電信電話株式会社 半導体層の形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4140595B2 (ja) 2004-09-30 2008-08-27 豊田合成株式会社 窒化ガリウム系化合物半導体
JP2008034411A (ja) * 2006-07-26 2008-02-14 Toshiba Corp 窒化物半導体素子
JP2008182110A (ja) * 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置
JP5163045B2 (ja) 2007-10-15 2013-03-13 サンケン電気株式会社 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
KR101178505B1 (ko) * 2009-11-03 2012-09-07 주식회사루미지엔테크 반도체 기판과 이의 제조 방법

Also Published As

Publication number Publication date
US8779437B2 (en) 2014-07-15
JP2012184121A (ja) 2012-09-27
US20120223323A1 (en) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
TWI447959B (zh) 製造氮化物半導體晶體層的方法
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
US9184242B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP5023230B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP5460751B2 (ja) 半導体装置
CN102790155B (zh) 氮化物半导体器件和晶片以及制造氮化物半导体层的方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US20150287589A1 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法
JP5337272B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2011199268A (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN115020481A (zh) 一种氮化物外延层及其制备方法与功率射频器件
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2014067994A (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5059205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250