[go: up one dir, main page]

KR101384071B1 - 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 - Google Patents

질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 Download PDF

Info

Publication number
KR101384071B1
KR101384071B1 KR1020090023900A KR20090023900A KR101384071B1 KR 101384071 B1 KR101384071 B1 KR 101384071B1 KR 1020090023900 A KR1020090023900 A KR 1020090023900A KR 20090023900 A KR20090023900 A KR 20090023900A KR 101384071 B1 KR101384071 B1 KR 101384071B1
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
substrate
nitride semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090023900A
Other languages
English (en)
Other versions
KR20100105073A (ko
Inventor
김용진
이동건
김두수
이호준
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020090023900A priority Critical patent/KR101384071B1/ko
Publication of KR20100105073A publication Critical patent/KR20100105073A/ko
Application granted granted Critical
Publication of KR101384071B1 publication Critical patent/KR101384071B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드을 제공한다. 상기 질화물 반도체 기판은 베이스 기판 상에 배치되며, AlN층인 제1 버퍼층, 상기 제1 버퍼층 상에 배치되며, InxAl1-xN(0<X<1)층인 제2 버퍼층 및 상기 제2 버퍼층 상에 배치되며, InN층인 제3 버퍼층을 포함한다. 또한, 질화물 반도체 기판의 제조방법은 베이스 기판 상에 AlN층인 제1 버퍼층을 형성하는 단계, 상기 제1 버퍼층 상에 InxAl1-xN(0<X<1)층인 제2 버퍼층을 형성하는 단계 및 상기 제2 버퍼층 상에 InN층인 제3 버퍼층을 형성하는 단계를 포함한다.
발광 다이오드, 질화물 반도체 기판, 버퍼층, 실리콘 기판

Description

질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드{Nitride semiconductor substrate, method for fabricating the substrate and light emitting diode including the substrate}
본 발명은 화합물 반도체 기판에 관한 것으로, 보다 상세하게는 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드에 관한 것이다.
질화갈륨(GaN)은 열전도도(Thermal conductivity)가 크고 융점이 높아 고온에서 안정하며, 큰 포화 전자 이동속도(saturated electron mobile velocity)를 가지는 전기적 특성과 내부식성, 내방사성, 내열성 등의 우수한 기계, 물리, 화학적 특성을 가진 물질이다. 따라서 발광 소자로의 응용 이외에도 고온, 고전압, 고출력, 고주파 전기 소자로 이용될 수 있는 유망한 반도체 재료이다.
그러나, 질화갈륨은 다른 화합물 반도체와는 달리 격자정합을 이루는 기판이 없는 난점을 가지고 있다. 그 중 실리콘 기판은 열전도도가 우수하고, 저가이나, 질화갈륨과의 격자상수 및 열팽창 계수 차이가 가장 크므로 실리콘 기판 상에 질화갈륨을 성장시키는 경우, 결함의 발생으로 인해 사용이 어려운 단점이 있다. 이에 따라 실리콘 기판 상에 고품질 및 대면적의 질화갈륨을 성장시키기에는 어려움이 따른다.
본 발명이 해결하고자 하는 기술적 과제는 고품질 및 대면적의 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 질화물 반도체 기판을 제공한다. 상기 질화물 반도체 기판은 베이스 기판 상에 배치되며, AlN층인 제1 버퍼층, 상기 제1 버퍼층 상에 배치되며, InxAl1-xN(0<X<1)층인 제2 버퍼층 및 상기 제2 버퍼층 상에 배치되며, InN층인 제3 버퍼층을 포함한다. 상기 베이스 기판은 실리콘 기판일 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 질화물 반도체 기판 제조방법을 제공한다. 상기 질화물 반도체 기판 제조방법은 베이스 기판 상에 AlN층인 제1 버퍼층을 형성하는 단계, 상기 제1 버퍼층 상에 InxAl1-xN(0<X<1)층인 제2 버퍼층을 형성하는 단계 및 상기 제2 버퍼층 상에 InN층인 제3 버퍼층을 형성하는 단계를 포함한다.
상기 제1 버퍼층, 상기 제2 버퍼층, 및 상기 제3 버퍼층은 서로에 관계없이 MOCVD, ALD, MBE 또는 HVPE 기술을 사용하여 형성할 수 있다. 상기 제1 버퍼층은 800℃ 내지 1300℃의 온도로 성장시킬 수 있으며, 상기 제3 버퍼층은 400℃ 내지 700℃의 온도로 성장시킬 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 측면은 발광 다이오드를 제공한다. 상기 발광 다이오드는 베이스 기판으로부터 차례로 배치되는 AlN층인 제1 버퍼층, InxAl1-xN(0<X<1)층인 제2 버퍼층 및 InN층인 제3 버퍼층을 구비하는 질화물 반도체 기판, 상기 질화물 반도체 기판 상에 배치되는 제1 도전형 반도체층 및 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층을 포함한다. 상기 발광 다이오드는 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 사이에 배치된 활성층을 더 포함할 수 있다.
상술한 바와 같이 베이스 기판 상에 차례로 AlN층인 제1 버퍼층, InxAl1-xN(0<X<1)층인 제2 버퍼층 및 InN층인 제3 버퍼층을 형성하여 질화물 반도체 기판을 제조하였다.
그 결과, 상기와 같이 형성된 질화물 반도체 기판은 베이스 기판과 질화갈륨과 같은 질화물 반도체 사이에 격자상수 및 열팽창 계수 차이를 줄여줄 수 있는 버퍼층들을 구비함으로써 상기 질화물 반도체 내의 결함밀도를 낮추어 줄 수 있다.
또한, 상기 제1 버퍼층을 고온성장시킴으로써 질화물 반도체 기판의 균일성 및 결정성을 향상시킬 수 있으므로, 고품질 질화물 반도체 기판의 대면적화를 가능하도록 할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
실시예
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 질화물 반도체 기판의 제조방법을 나타내는 단면도들이다.
도 1a를 참조하면, 베이스 기판(11) 상에 AlN층인 제1 버퍼층(13)을 형성할 수 있다.
상기 베이스 기판(11)은 Al2O3 기판, Si 기판, SiC 기판 또는 GaAs 기판일 수 있으며, 바람직하게는 Si 기판일 수 있고, 더 바람직하게는 상부면이 (111)면인 Si 기판일 수 있다. 상기 상부면이 (111)면인 Si 기판은 상부면이 (100)면인 Si 기판에 비해 질화갈륨과 같은 질화물 반도체와의 격자상수 차이가 적을 수 있다. 따라서, Si 기판을 사용하는 경우에 상부면이 (111)면인 기판을 사용하면, 질화물 반도체 내의 결함밀도를 감소시킬 수 있다.
상기 베이스 기판(10) 상에 제1 버퍼층(13)으로서 AlN층을 형성시키기 위해 Al 소오스 및 N 소오스를 주입할 수 있다. 이때, 불필요한 댕그링 본드(dangling bond)의 발생을 방지하기 위해 상기 Al 소오스를 먼저 주입할 수 있다. 상기 Al 소오스는 TMAl일 수 있으며, 상기 N 소오스는 NH3 가스일 수 있다.
상기 제1 버퍼층(13)은 결정성 향상을 위해 고온성장시킬 수 있다. 상기 고온성장은 800℃ 내지 1300℃의 온도범위에서 수행될 수 있으며, 바람직하게는 1000℃ 내지 1100℃의 온도범위에서 수행될 수 있다.
상기 제1 버퍼층(13)을 800℃ 미만의 온도로 성장시키는 경우, NH3의 열분해효율이 낮아, N 소오스의 공급이 줄어들 수 있으므로 상기 제1 버퍼층(13)의 결정성이 떨어져, 상기 제1 버퍼층(13)의 표면은 불균일해질 수 있다. 따라서, 상기 제1 버퍼층(13)은 800℃ 이상의 온도에서 성장시키는 것이 바람직하다.
표 1은 각각 물질들의 열팽창 계수 및 격자상수를 나타낸다.
열팽창계수(×106/K) 격자상수(Å)
Si(100) 2.50 5.400
Si(111) 2.50 3.840
AlN 4.20 3.112
InN 3.83 3.540
GaN 5.59 3.189
상기 InN는 상기 AlN에 비해 베이스 기판(11)과의 격자상수가 작을 수 있다. 그러나, 상기 InN은 해리온도가 낮아 800℃ 이상의 온도에서의 성장이 어렵다. 따라서, 제1 버퍼층(13)을 InN로 형성하는 경우, 균일한 결정층을 형성하기 어렵다. 따라서, 상기 제1 버퍼층(13)은 고온성장이 가능한 AlN로 형성함이 바람직하다.
상기 제1 버퍼층(13)은 MOCVD(Metal Organic Chemical Vapor Deposition), ALD(Atomic Layer Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hybride Vapor Phase Epitaxy) 기술을 사용하여 형성할 수 있다.
도 1b를 참조하면, 상기 제1 버퍼층(13) 상에 InxAl1-xN층인 제2 버퍼층(14)을 형성할 수 있다. 여기서 상기 X는 0<X<1일 수 있으며, 바람직하게는 0.2<X<0.8, 더 바람직하게는 0.2<X<0.5일 수 있다.
상기 InxAl1-xN층은 상기 AlN층(13)과 후술하는 InN층과의 격자상수 및 열팽창 계수 차이를 완화시키기 위해 형성할 수 있다. 상기 제2 버퍼층(14)은 MOCVD, ALD, MBE 또는 HVPE 기술을 사용하여 형성할 수 있다.
도 1c를 참조하면, 상기 제2 버퍼층(14) 상에 InN층인 제3 버퍼층(16)을 형성하여 질화물 반도체 기판(10)을 제조할 수 있다.
상기 InN층(16)은 해리온도가 낮아 600℃ 내지 750℃의 온도범위에서 성장시킬 수 있다.
만약, 상기 베이스 기판(11) 상에 상기 InN을 바로 형성시키는 경우에는 NH3의 높은 열분해율로 인해 상기 600℃ 내지 750℃의 온도에서 N 소오스의 공급이 어려울 수 있다. 이에 따라 InN 결정층의 형성이 어렵고, 표면이 불균일할 수 있다.
그러나, 상기 InN층(16)을 상기 InxAl1-xN층(14) 상에 형성하는 경우, 상기 InxAl1-xN층(14)이 씨드층 역할을 하여, 800℃ 미만의 온도에서도 균일한 InN층(16)을 형성할 수 있다.
상기 제3 버퍼층(16)은 MOCVD, ALD, MBE 또는 HVPE 기술을 사용하여 형성할 수 있다.
상기와 같이 형성된 질화물 반도체 기판은 베이스 기판과 질화갈륨과 같은 질화물 반도체 사이에 격자상수 및 열팽창 계수 차이를 줄여줄 수 있는 버퍼층들을 구비함으로써 상기 질화물 반도체 내의 결함밀도를 낮추어 줄 수 있다.
또한, 상기 제1 버퍼층을 고온성장시킴으로써 질화물 반도체 기판의 균일성 및 결정성을 향상시킬 수 있으므로, 고품질 질화물 반도체 기판의 대면적화가 가능하도록 할 수 있다.
도 2a 및 2c는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 나타내는 단면도들이다.
도 2a를 참조하면, 상기 도 1a 내지 도 1c와 같이 제조된 질화물 반도체 기판(10) 상에 제1 도전형 반도체층(22)을 형성할 수 있다. 상기 질화물 반도체 기판(10)은 베이스 기판(11) 상에 차례로 배치된 AlN층인 제1 버퍼층(13), InxAl1-xN층인 제2 버퍼층(14) 및 InN층인 제3 버퍼층(16)을 구비할 수 있다.
상기 제1 도전형 반도체층(22)은 제1형 불순물 예를들어, n형 불순물이 주입된 반도체층일 수 있다. 상기 반도체층은 질화물계 반도체층일 수 있으며, 상기 질화물계 반도체층은 GaN층 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다.
상기 제1 도전형 반도체층(22)은 상기 베이스 기판(11)과의 열팽창 계수 및 격자상수에 비해 상기 질화물 반도체 기판(10)과의 열팽창 계수 및 격자상수가 작을 수 있다. 따라서, 상기 질화물 반도체 기판(10) 상에 형성된 제1 도전형 반도체층(22) 내의 결함밀도는 상기 베이스 기판(11) 상에 제1 도전형 반도체층(22)을 형성하는 경우에 비해 낮을 수 있다.
또한, 상기 제1 도전형 반도체층(22)은 균일 성장된 질화물 반도체 기판(10) 상에 형성되어 그의 균일성이 유지될 수 있다.
도 2b를 참조하면, 상기 제1 도전형 반도체층(22) 상에 활성층(24)을 형성할 수 있다.
상기 활성층(24)은 양자점 구조 또는 다중양자우물 구조를 가질 수 있다. 상기 활성층(24)이 다중양자우물 구조를 갖는 경우에, 상기 활성층(24)은 우물층으로서 InGaN층과 장벽층인 GaN층의 다중 구조를 가질 수 있다. 상기 활성층(24)은 생략될 수도 있다.
도 2c를 참조하면, 상기 활성층(24) 상에 제2 도전형 반도체층(26)을 형성할 수 있다. 상기 제2 도전형 반도체층(26)은 제2형 불순물 즉, p형 불순물이 주입된 반도체층일 수 있다. 상기 반도체층은 질화물계 반도체층일 수 있으며, 상기 질화물계 반도체층은 GaN층 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다.
상기 제1 도전형 반도체층(22), 상기 활성층(24) 및 상기 제2 도전형 반도체층(26)은 MOCVD, ALD, MBE 또는 HVPE 기술을 사용하여 형성할 수 있다.
제조예 1
지름이 100mm인 실리콘 기판 상에 AlN층인 제1 버퍼층을 형성하였다. 상기 AlN층은 약 1000℃의 온도에서 성장시켰다. 상기 제1 버퍼층 상에 In0.4Al0.6N층인 제2 버퍼층을 형성하고, 상기 제2 버퍼층 상에 InN층인 제3 버퍼층을 형성하였다. 상기 InN층은 각각 약 750℃의 온도에서 성장시켰다. 상기 버퍼층들은 MOCVD법을 사용하여 형성하였다.
도 3은 제조예 1에 따른 질화물 반도체 기판의 인장변형률을 나타내는 그래프이다.
도 3을 참조하면, 고온에서 제1 버퍼층으로서 AlN층을 형성하는 경우, 인장변형률은 증가되나, 제2 버퍼층 및 제3 버퍼층으로서 InAlN 및 InN을 저온 성장시킴에 따라 상기 질화물 반도체 기판의 인장변형률은 급격히 감소되는 것을 알 수 있다.
상기와 같이 제2 및 제3 버퍼층들을 저온성장함으로써 기판의 휨을 감소시킬 수 있으므로, 상기 질화갈륨 반도체 기판 내에 크랙과 같은 결함 및 손상이 최소화될 것으로 판단된다.
제조예 2
상기 제조예 1과 동일한 방법을 사용하여 질화물 반도체 기판을 제조하되, 상기 제3 버퍼층 상에 질화물층으로서 GaN층을 형성하였다.
도 4는 제조예 2에 따라 제조된 질화물 반도체 기판의 엣지 부분을 나타내는 이미지이다.
도 4를 참조하면, 상기 이미지는 질화물 반도체 기판의 엣지 부분을 50배 확대한 이미지로서 광학현미경을 사용하여 관찰하였다. 상기 이미지를 통해 상기 질화물 반도체 기판은 얇고 균일한 층을 구비하며, 결함이 적은 상태임을 확인할 수 있다.
도 5는 제조예 2에 따라 제조된 질화물 반도체 기판의 광학특성을 나타내는 이미지이다.
도 5를 참조하면, 100mm의 대면적의 질화물 반도체 기판을 제조하였음에도 불구하고, 표면이 전체적으로 균일하며(도 5의 a), 두께가 일정한 것을 알 수 있다(도 5의 b).
종래에는 실리콘 기판 상에 바로 질화갈륨층과 같은 질화물 반도체를 형성시키는 경우, 결함의 발생 및 표면의 불균일성으로 인해 대면적의 반도체 기판 제조가 어려웠다.
그러나, 본 발명의 일 실시예에 따라 제조된 질화물 반도체 기판 상에 질화갈륨층과 같은 질화물 반도체층을 형성하는 경우, 표면의 균일성이 유지되고, 대면적화가 가능하므로, 실리콘 기판 본질의 장점을 살리고, 적용범위를 확대시킬 수 있을 것이라 판단된다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 질화물 반도체 기판의 제조방법을 나타내는 단면도들이다.
도 2a 내지 2c는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 나타내는 단면도들이다.
도 3은 제조예 1에 따른 질화물 반도체 기판의 인장변형률을 나타내는 그래프이다.
도 4는 제조예 2에 따라 제조된 질화물 반도체 기판의 엣지 부분을 나타내는 이미지이다.
도 5는 제조예 2에 따라 제조된 질화물 반도체 기판의 광학특성을 나타내는 이미지이다.
<도면의 주요부분에 대한 부호의 설명>
10: 질화물 반도체 기판 11: 베이스 기판
13: 제1 버퍼층 14: 제2 버퍼층
16: 제3 버퍼층 22: 제1 도전형 반도체층
24: 활성층 26: 제2 도전형 반도체층

Claims (10)

  1. 삭제
  2. 삭제
  3. 베이스 기판 상에 AlN층인 제1 버퍼층을 800 내지 1300도 온도범위 내에서 형성하는 단계;
    상기 제1 버퍼층 상에 InxAl1-xN(0.2<X<0.5)층인 제2 버퍼층을 형성하는 단계; 및
    상기 제2 버퍼층 상에 InN층인 제3 버퍼층을 400 내지 700도 온도범위 내에서 형성하는 단계를 포함하고,
    상기 제1 버퍼층, 상기 제2 버퍼층 및 제3 버퍼층은 MOCVD, ALD, MBE 또는 HVPE 기술을 사용하여 각각 형성하는 질화물 반도체 기판 제조방법.
  4. 제 3 항에 있어서,
    상기 베이스 기판은 실리콘 기판인 질화물 반도체 기판 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020090023900A 2009-03-20 2009-03-20 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드 Active KR101384071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090023900A KR101384071B1 (ko) 2009-03-20 2009-03-20 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090023900A KR101384071B1 (ko) 2009-03-20 2009-03-20 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드

Publications (2)

Publication Number Publication Date
KR20100105073A KR20100105073A (ko) 2010-09-29
KR101384071B1 true KR101384071B1 (ko) 2014-04-10

Family

ID=43009256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090023900A Active KR101384071B1 (ko) 2009-03-20 2009-03-20 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드

Country Status (1)

Country Link
KR (1) KR101384071B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576090B (zh) * 2016-01-25 2018-02-16 华灿光电(苏州）有限公司 发光二极管外延片的制备方法及发光二极管外延片
KR102698154B1 (ko) 2019-12-31 2024-08-22 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249795A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 半導体素子
JPH08310900A (ja) * 1995-05-10 1996-11-26 Sumitomo Electric Ind Ltd 窒化物薄膜単結晶及びその製造方法
JP2002110545A (ja) 2000-09-08 2002-04-12 United Epitaxy Co Ltd 窒化物半導体素子のエピタキシャル成長
JP2004235473A (ja) * 2003-01-30 2004-08-19 Shin Etsu Handotai Co Ltd 化合物半導体素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249795A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 半導体素子
JPH08310900A (ja) * 1995-05-10 1996-11-26 Sumitomo Electric Ind Ltd 窒化物薄膜単結晶及びその製造方法
JP2002110545A (ja) 2000-09-08 2002-04-12 United Epitaxy Co Ltd 窒化物半導体素子のエピタキシャル成長
JP2004235473A (ja) * 2003-01-30 2004-08-19 Shin Etsu Handotai Co Ltd 化合物半導体素子及びその製造方法

Also Published As

Publication number Publication date
KR20100105073A (ko) 2010-09-29

Similar Documents

Publication Publication Date Title
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
CN104518062B (zh) 制造半导体发光器件的方法
US5239188A (en) Gallium nitride base semiconductor device
CN101111945B (zh) 氮化物半导体元件和氮化物半导体结晶层的生长方法
TWI501291B (zh) Method for forming epitaxial wafers and method for fabricating semiconductor elements
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
CN102790155B (zh) 氮化物半导体器件和晶片以及制造氮化物半导体层的方法
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
JP5460751B2 (ja) 半導体装置
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN111525003B (zh) 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
KR101006701B1 (ko) 금속실리사이드 시드층에 의한 단결정 박막 및 그 제조방법
US20240153766A1 (en) Method of manufacturing nitrogen-face nitride semiconductor and nitrogen-face nitride semiconductor device manufactured using the same
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
JPH0529653A (ja) 半導体素子
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090320

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20121029

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090320

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131115

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140328

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140403

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140403

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170328

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180319

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190325

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210324

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230323

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240327

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250319

Start annual number: 12

End annual number: 12