[go: up one dir, main page]

CN102237402A - 氮化物半导体元件 - Google Patents

氮化物半导体元件 Download PDF

Info

Publication number
CN102237402A
CN102237402A CN2011101091428A CN201110109142A CN102237402A CN 102237402 A CN102237402 A CN 102237402A CN 2011101091428 A CN2011101091428 A CN 2011101091428A CN 201110109142 A CN201110109142 A CN 201110109142A CN 102237402 A CN102237402 A CN 102237402A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
nitride
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101091428A
Other languages
English (en)
Other versions
CN102237402B (zh
Inventor
吉冈启
斋藤涉
齐藤泰伸
藤本英俊
大野哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102237402A publication Critical patent/CN102237402A/zh
Application granted granted Critical
Publication of CN102237402B publication Critical patent/CN102237402B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明的氮化物半导体元件具备：第一半导体层，其设置在基板上且含有第一导电型的氮化物半导体；第二半导体层，其设置在所述第一半导体层上、且含有具有与所述第一半导体层的表面载流子浓度相同量的表面载流子浓度的第二导电型的氮化物半导体。在所述第二半导体层上设置第三半导体层，其含有比所述第二半导体层的带隙宽度更宽的氮化物半导体。所述氮化物半导体元件进一步具备第一主电极，其与所述第二半导体层电连接；第二主电极，其与所述第一主电极隔开地设置、且与所述第二半导体层电连接；以及具备控制电极，其在所述第一主电极和所述第二主电极之间、隔着绝缘膜设置在贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层的第一沟槽的内部。

Description

氮化物半导体元件
相关申请的交叉引用
本申请基于2010年5月6日提交的日本专利申请第2010-106399号并要求其优先权，这里引入其全部内容以供参考。
技术领域
本发明的实施方式涉及氮化物半导体元件。
背景技术
在开关电源和逆变器(inverter)等中使用的电力控制用元件(功率半导体元件)中，要求高耐压、低电阻的特性。半导体元件的耐压特性和输出特性存在由元件材料的物理性质决定的折衷选择(trade-off)关系。以往，使用硅作为功率半导体元件的材料。通过长年的技术开发，功率半导体元件的高耐压、低电阻特性正达到被硅材料特性限制的极限。因此，为了超越这个极限，进行了采用碳化硅(SiC)和氮化物半导体等代替硅的新材料的元件的开发。
例如，已知当将作为氮化物半导体的氮化镓(GaN)和氮化铝镓(AlGaN)层叠而形成异质结时，在其界面上产生二维电子气体(2DEG)。该2DEG具有表面载流子浓度为1×1013cm-2、迁移率为1000cm2/Vs以上的特性。将它作为沟道使用的场效应型晶体管HFET(异质结场效应型晶体管，Hetero-structure Field Effect Transistor)具有高耐压、低通态电阻的特性，并且作为最大限度地发挥氮化物半导体的特征的装置而被关注。
但是，采用2DEG的HFET是不施加门极电压时在源极漏极之间流动电流的常通(normally-on)元件。如果考虑到电路的安全性和耗电的降低，则优选常断(normally-off)元件。特别是，电力控制中使用的功率半导体元件为常断元件是安全上必须的要求，并且期望是具有常断特性的氮化物半导体元件。
发明内容
本发明的实施方式提供具有常断特性的低通态电阻且高耐压的氮化物半导体元件。
本发明实施方式的氮化物半导体元件通常具备：第一半导体层，其设置在基板上、且含有第一导电型的氮化物半导体；第二半导体层，其设置在所述第一半导体层上、且含有具有与所述第一半导体层的表面载流子浓度相同量的表面载流子浓度的第二导电型的氮化物半导体；第三半导体层，其设置在所述第二半导体层上、且含有比所述第二半导体层的带隙宽度更宽的氮化物半导体；第一主电极，其与所述第二半导体层电连接；第二主电极，其与所述第一主电极隔开地设置、且与所述第二半导体层电连接；以及控制电极，其在所述第一主电极和所述第二主电极之间、隔着绝缘膜设置在贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层的第一沟槽的内部。
根据本发明的实施方式，可以提供具有常断特性的低通态电阻且高耐压的氮化物半导体元件。
附图说明
图1是表示第一实施方式的氮化物半导体元件的截面的模式图。
图2是表示第一实施方式的变形例的氮化物半导体元件的截面的模式图。
图3是表示第二实施方式的氮化物半导体元件的截面的模式图。
图4是表示第三实施方式的氮化物半导体元件的截面的模式图。
图5是表示第三实施方式的变形例的氮化物半导体元件的截面的模式图。
具体实施方式
以下，参照附图说明本发明的实施方式。并且，在以下的实施方式中，附图中的同一部分标记相同的符号，适当地省略其详细说明，并适当地说明不同的部分。并且，将第一导电型作为p型进行说明，将第二导电型作为n型进行说明。
(第一实施方式)
图1示意性地示出第一实施方式的氮化物半导体元件100的截面。
氮化物半导体元件100具备：设置在基板2上的作为第一半导体层的p型GaN层5、设置在p型GaN层5上的作为第二半导体层的n型GaN层6、和设置在n型GaN层6上的作为第三半导体层的n型AlGaN层7。
作为第一半导体层的p型GaN层5的表面载流子浓度和作为第二半导体层的n型GaN层6的表面载流子浓度大致为相同的量。
在此，所谓的表面载流子浓度为相同量，不是意味着严格地相等，而是例如当p型GaN层5和n型GaN层6耗尽时，p型GaN层5的负电荷和n型GaN层6的正电荷相抵消，从而模拟地看作低浓度层的状态。
第三半导体层比第二半导体层的带隙宽度更宽。例如，在第二半导体层是GaN层的情况下，可以采用AlGaN层、InAlN层等作为第三半导体层。
进一步地，在作为第三半导体层的n型AlGaN层7上，相互间隔开地设置作为第一主电极的源电极10和作为第二主电极的漏电极20。源电极10和漏电极20与n型GaN层6电连接。
在源电极10和漏电极20之间，设置有贯通n型AlGaN层7和n型GaN层6而到达p型GaN层5的第一沟槽。
第一沟槽是在图1中示出的沟槽31，在沟槽31内部，隔着门极绝缘膜33设置作为控制电极的门电极30。
本实施方式的氮化物半导体元件100例如在将源电极10接地而将正电压施加到漏电极20上的状态下，将门极电压施加到门电极30上，从而控制漏电极20和源电极10之间流动的漏极电流。
如图1所示，作为流动漏极电流的沟道层的n型GaN层6被设置在漏电极20和源电极10之间的沟槽31分割。进一步地，在将源电极10接地而将正电压施加到漏电极20上的情况下，p型GaN层5和n型GaN层6之间的pn结在门极漏极之间构成反向偏置而不流动电流。
因此，通过将正的门极电压施加到门电极30上时，在p型GaN层5和门极绝缘膜33的界面上形成反向沟道，可以从漏电极20向源电极10流动漏极电流。即，在本实施方式的氮化物半导体元件100中，实现常断动作。
对于将氮化物半导体作为材料的HFET的常断化，已知有几种方法。例如，将门电极下的阻挡层经蚀刻而薄膜化的形成所谓的凹进结构的方法。但是，采用该方法而常断化的HFET的阈值电压不会大大超过0V，因此即使是常断元件，也不能说是实用的元件。特别是对于用于电力控制用的晶体管，为了提高电路的安全性而需要余量，要求+3V以上的阈值电压。
因此，关于采用AlGaN/GaN系的异质结构的HFET，研究了下述结构：通过蚀刻完全地除去门电极下的AlGaN层，并将AlGaN/GaN界面的二维电子气体(2DEG)分割的装置结构。这些装置结构在有效利用门极漏极之间和源极门极之间的AlGaN/GaN界面中存在的2DEG的同时，通过门极绝缘膜和GaN层的界面的沟道控制漏极电流，所以称为混合结构等。
该混合结构的一个优点是与凹进结构相比，能够使阈值电压升高。此外，与通过AlGaN层的膜厚调整阈值电压的凹进结构相比，还具有阈值电压的偏差小的优点。但是，只要是采用由门极电压来控制n型GaN和门极绝缘膜之间的沟道的结构，就存在难以使阈值电压为+3V以上的问题。
因此，研究了例如采用p型GaN层和门极绝缘膜之间的反向沟道的装置结构。在这些HFET中确认阈值电压得到提高，并期待其潜在性能，但是另一方面，担心由p型GaN层引起的特性恶化。
一方面是由于在高电阻的阻挡层上设置p型GaN层，导致门极漏极之间的耐压下降。进而，担心从p型GaN层向沟道层(n型GaN层)的Mg扩散、以及由形成在p型GaN层和n型GaN层之间的pn结的内建电势导致的2DEG减少，即AlGaN/GaN界面的高电阻化。此外，还担心由结晶品质恶化的p型GaN层引起的沟道层(n型GaN层)的高电阻化。
对此，本实施方式的氮化物半导体元件100具有使p型GaN层5的表面载流子浓度和n型GaN层6的表面载流子浓度大致为相同量而确保电荷平衡，并且使门极漏极之间的耐压提高的结构。由此，即使增加p型GaN层5，也可以维持高耐压。
进而，通过在提高沟道层(n型GaN层)的n型杂质的浓度的同时使膜厚度变厚，缓和了Mg扩散和pn结的内建电势的影响。由此，可以实现维持低通态电阻和高耐压、并且提高阈值电压的氮化物半导体元件。
以下，说明第一实施方式的氮化物半导体元件100的详细情况。
在图1中示出的氮化物半导体元件100中，在作为蓝宝石基板的基板2上，可以例如采用MOCVD(金属有机化合物化学气相淀积，Metal OrganicChemical Vapor Deposition)法，将含有氮化物半导体层的缓冲层3、非掺杂的GaN层4(第六半导体层)、p型GaN层5、n型GaN层6和非掺杂的AlGaN层7依次层叠。
作为基板2，除了蓝宝石基板以外，还可以采用SiC基板、Si基板、GaN基板等。
非掺杂的GaN层4是载流子浓度低的高电阻层，可以是n型或p型中的任何一种导电型。非掺杂的GaN层4的厚度可以为约2μm。
所谓的非掺杂，是指有意识地不掺杂n型杂质或p型杂质。在采用MOCVD法生长的GaN的情况下，即使是非掺杂的，也表现出n型导电性，但是电子浓度低、成为高电阻。此外，也可以采用由组分互不相同的非掺杂的氮化物半导体层叠而成的多层结构来代替GaN层。
作为第一半导体层的p型GaN层5的厚度可以设定为约0.5μm，且可以掺杂作为p型杂质的Mg。
作为第二半导体层的n型GaN层6的厚度可以设定为约0.5μm，且可以掺杂作为n型杂质的Si。
p型GaN层5和n型GaN层6的表面载流子浓度大致相等。例如，如果厚度相同，则p型GaN层5的空穴浓度和n型GaN层6的电子浓度可以分别为约1×1016cm-3。
作为第三半导体层的非掺杂AlGaN层7的厚度可以设定为约30nm，Al组份可以设定为约25％。非掺杂AlGaN层7也同非掺杂GaN层4一样具有n型导电性。
在非掺杂AlGaN层7上，相互隔开地设置有具有Al/Ti层结构的源电极10和漏电极20。Al/Ti层结构以Ti层与非掺杂AlGaN层7接触的方式形成。
在源电极10和漏电极20之间设置沟槽31。沟槽31例如可以通过由采用氯系蚀刻气体的RIE(反应离子蚀刻，Reactive Ion Etching)法对AlGaN层和GaN层进行蚀刻而形成。
沟槽31的深度可以设定为约0.75μm，且以贯通非掺杂AlGaN层7和n型GaN层6而到达p型GaN层5的方式设置。此外，与从源电极10向漏电极20的方向的门极长度相当的沟槽31的宽度可以设定为约1μm。
在沟槽31的内表面上设置覆盖侧壁和底面的门极绝缘膜33，进一步地，设置填充沟槽31内部的包含p型多晶硅的门电极30。
门极绝缘膜33和设置在非掺杂AlGaN层7的表面上的表面保护膜32可以同时形成，例如可以采用由ALD(原子层沉积，Atomic LayerDeposition)法形成的厚度为约30nm的氮化硅膜(SiN膜)。
接下来，说明氮化物半导体元件100的动作。
在氮化物半导体元件100中，在源极门极之间和门极漏极之间，通过在AlGaN/GaN界面上产生2DEG，并经由该2DEG使漏极电流流动，从而得到低通态电阻。
进一步地，在氮化物半导体元件100中，在作为沟道层的n型GaN层6中掺杂有n型杂质而低电阻化。由此，当晶体管为导通状态时，除了在AlGaN/GaN界面的2DEG以外，n型GaN层6也有助于载流子导通，所以与采用非掺杂GaN的情况相比，能够进一步地降低通态电阻。
此外，通过提高n型GaN层6的杂质浓度，可以抑制p型GaN层5和n型GaN层6之间的内建电势的影响。由此，可以防止AlGaN/GaN界面的2DEG的电子浓度的下降，结果能够实现低通态电阻化。
进而，使n型GaN层6厚膜化，从而抑制由于p型GaN层5生长之后产生的Mg扩散、所谓的记忆效应导致在AlGaN/GaN界面附近所含的Mg的量。由此，可以防止2DEG的电子浓度下降，从而维持低通态电阻。
另一方面，在门电极30填充的沟槽31的侧壁，n型GaN层6和门极绝缘膜33接触的部分作为将AlGaN/GaN界面的2DEG和反向层连接的沟道而发挥作用，所述反向层形成在p型GaN层5与门极绝缘膜33的界面上。因此，使n型GaN层6厚膜化导致使门电极30的实际的门极长度增长的问题。
例如，如上所述，沟槽31的门极长度方向的宽度为约1μm。另一方面，n型GaN层6的厚度为约0.5μm，关于在沟槽31的侧壁上在n型GaN层6和门极绝缘膜33的界面上形成的沟道的长度，将源极侧和漏极侧加在一起为1μm。即，在隔着门极绝缘膜33形成在门电极30与p型GaN层5和n型GaN层6之间的沟道的长度即实际的门极长度中，不能忽略n型GaN层6的厚度所带来的长度。
因此，通过使GaN层6变厚，门电极30的实际的门极长度变长，沟道电阻增加。与此相对，如本实施方式所示，如果在n型GaN层6中掺杂作为n型杂质的Si，则可以使沟道电阻下降而降低通态电阻。换句话说，能够不增大通态电阻，而使n型GaN层6的膜厚变厚，能够防止由于Mg扩散而导致AlGaN/GaN界面的2DEG的电子浓度的降低。
另一方面，在本实施方式中，n型GaN层6的表面载流子浓度以与p型GaN层5的表面载流子浓度为相同程度的方式设置。由此，当晶体管为断开状态时，n型GaN层6的离子化的施体和p型GaN层5的离子化的受体相抵消而形成近似的低载流子浓度区域，并且在门极漏极之间的横向方向的电场分布变得均匀。由此，可以抑制由设置p型GaN层5而导致的门极漏极之间的耐压降低。
进而，为了抑制阈值电压，可以任意地改变p型GaN层5的载流子浓度。即，如果将n型GaN层6的表面载流子浓度改变为与p型GaN层5的表面载流子浓度相同，则不会使门极漏极之间的耐压降低，能够通过改变p型GaN层5的杂质浓度而控制阈值电压。即通过使p型GaN层5和n型GaN层6的表面载流子浓度平衡，能够不使元件的耐压下降而使阈值设计的自由度提高。
此外，根据p型GaN层5的表面载流子浓度和n型GaN层6的表面载流子浓度之间的平衡程度，门极漏极之间的耗尽层内的电场分布改变，并且门极漏极耐压也改变。因此，关于p型GaN层5和n型GaN层6之间的表面载流子浓度的相同的程度，只要是能够确保根据元件的用途而要求的门极漏极耐压的程度即可。例如，如果是电力控制用的，则p型GaN层5和n型GaN层6之间的表面载流子浓度差优选为10％以内。
虽然在本实施方式中例示了将第一半导体层作为p型GaN层6，但是第一半导体层也可以包含由不同组份的氮化物半导体层叠而成的结构。此外，如以下说明的实施方式所例示的，第二半导体层和第三半导体层都可以包含由不同组份的氮化物半导体层叠而成的结构。
图2是表示第一实施方式的变形例的氮化物半导体元件150的截面的模式图。
在本变形例的氮化物半导体元件中，第二半导体层包含掺杂有n型杂质的第四半导体层以及与第三半导体层接触且比第四半导体层的n型杂质浓度更低的第五半导体层，在上述这点与氮化物半导体元件100是不同的。
具体而言，氮化物半导体元件150具有作为第四半导体层的n型GaN层6a和作为第五半导体层的非掺杂GaN层6b。n型GaN层6a设置在p型GaN层5上，并且掺杂有n型杂质。非掺杂GaN层6b在n型GaN层6a上，以与非掺杂AlGaN层7接触的方式设置。
在图1中示出的氮化物半导体元件100中，在非掺杂AlGaN层7和n型GaN层6之间的界面上产生2DEG。另一方面，在本变形例的氮化物半导体元件150中，在非掺杂AlGaN层7和非掺杂GaN层6b之间的界面上产生2DEG。
在掺杂有n型杂质的n型GaN层6和非掺杂GaN层6a之间，例如从传导带观察到的费米能级的深度是不同的，n型GaN层6的费米能级比非掺杂GaN层6a的费米能级更浅。因此，关于在AlGaN/GaN界面上形成的势井的深度，在非掺杂GaN层6b和非掺杂AlGaN层7的界面比在n型GaN层6和非掺杂AlGaN层7的界面更深。
在非掺杂GaN层6b和非掺杂AlGaN层7之间的界面上产生的2DEG的电子密度根据势井的深度，比在n型GaN层6和非掺杂AlGaN层7之间产生的2DEG的电子密度更高。因此，在本变形例的氮化物半导体元件150中，在AlGaN/GaN界面上形成的2DEG的电子密度比氮化物半导体元件100更高，能够降低通态电阻。
虽然在上述变形例中，第二半导体层由n型GaN层6a和非掺杂GaN层6b构成，但是也可以构成为由组成互不相同的半导体层层叠的结构。例如，可以将n型GaN层6a替换为n型AlGaN层。
(第二实施方式)
图3是表示第二实施方式的氮化物半导体元件200的截面的模式图。
在本实施方式的氮化物半导体元件中，第一主电极以在贯通第三半导体层和第二半导体层而到达第一半导体层的第二沟槽的内部延伸的方式设置，并且在第二沟槽的内表面与第一半导体层接触。
进而，第三半导体层包含组成互不相同的多个半导体层，与第二半导体层接触的半导体层比第二半导体层的带隙宽度更宽。
以下，参照图3具体地说明。
在本实施方式的氮化物半导体元件200中，在基板2上，层叠缓冲层3、非掺杂AlGaN层41、p型AlGaN层42和p型GaN层43、n型GaN层6，进一步依次层叠非掺杂AlN层44、n型AlGaN层45和n型GaN层46。
非掺杂AlGaN层41是表示n型导电性的高电阻层，厚度可以为约2μm。
第一半导体层由p型AlGaN层42和p型GaN层43构成。p型AlGaN层42的厚度可以设定为约0.1μm，且可以掺杂作为p型杂质的Mg。p型GaN层43的厚度可以设定为约0.4μm，且可以掺杂Mg。
作为第二半导体层的n型GaN层6的厚度可以设定为约1μm，且可以掺杂Si。
例如，通过使p型AlGaN层42和p型GaN层43的载流子浓度为约1×1016cm-3，使n型GaN层6的载流子浓度为约5×1015cm-3，可以使第一半导体层的表面载流子浓度与第二半导体层的表面载流子浓度大致相同。
第三半导体层可以构成为将非掺杂AlN层44、Al组成为25％的n型AlGaN层45和n型GaN层46依次层叠而成的结构。
非掺杂AlN层44设置在n型GaN层6上，并且比n型GaN层6的带隙宽度更宽。
非掺杂AlN层44的厚度可以设定为约2nm，n型AlGaN层45的厚度可以设定为约30nm，n型GaN层46的厚度可以设定为约5nm。
在n型AlGaN层45和n型GaN层46中，可以掺杂作为n型杂质的Si。例如，n型AlGaN层45的载流子浓度可以为2×1017/cm-3，n型GaN层46的载流子浓度可以为2～3×1017cm-3。
与在图1中示出的氮化物半导体元件100相同地，门电极30填充在设置于源电极11和漏电极20之间的沟槽31的内部。沟槽31的从n型GaN层46的表面到p型GaN层43的深度可以为约1.2μm。进一步地，从源电极11向漏电极20的门极长度方向的宽度可以为约1.5μm。
作为第一主电极的源电极11，以在从n型GaN层46的表面到非掺杂AlGaN层41的第二沟槽即沟槽12的内部延伸的方式设置。如图3中所示，源电极11由两个欧姆电极13和14构成。这是为了分别对p型AlGaN层42和n型GaN层6形成低电阻的欧姆接触。
在沟槽12的侧壁和底面上设置有具有Ni/Ag层叠结构的欧姆电极14(第一欧姆电极)。欧姆电极14与露出沟槽12侧壁的p型AlGaN层42和p型GaN层43接触。
进一步地，在沟槽12的周缘部，设置有具有Al/Ti层叠结构的欧姆电极13(第二欧姆电极)。欧姆电极13以Ti层与n型GaN层46接触的方式设置。
此外，虽然在氮化物半导体元件200中，沟槽12以从n型GaN层46的表面到达非掺杂AlGaN层41的方式设置，但是也可以以到达p型AlGaN层42或p型GaN层43的深度的方式设置。
另一方面，漏电极20以夹持门电极30且与源电极11隔开的方式设置。漏电极20也具有Al/Ti层叠结构，并且以Ti层与n型GaN层46接触的方式设置。
在本实施方式的氮化物半导体元件200中，与第一实施方式的氮化物半导体元件相同，可以维持低通态电阻和高耐压，提高阈值电压的控制性。
进一步地，在源电极11中，通过设置与p型AlGaN层42和p型GaN层43直接接触的欧姆电极14，可以固定p型AlGaN层42和p型GaN层43的电位。由此，可以抑制阈值电压的改变等，因此可以使开关动作时的稳定性提高。
(第三实施方式)
图4是表示第三实施方式的氮化物半导体元件300的截面的模式图。
本实施方式的氮化物半导体元件在第一主电极的正下方具备贯通第三半导体层和第二半导体层而到达第一半导体层的p型半导体区域。
以下，参照图4具体地说明。
在本实施方式的氮化物半导体元件300中，在基板2上，将含有氮化物半导体层的缓冲层3、非掺杂GaN层4、p型GaN层5、n型InGaN层51、非掺杂AlGaN层7依次层叠。
非掺杂GaN层4可以是厚度约2μm的高电阻层。
作为第一半导体层的p型GaN层5的厚度可以设定为约0.5μm，且可以掺杂作为p型杂质的Mg而使载流子浓度为约1×1016cm-3。
作为第二半导体层的n型InGaN层51的In组成可以为约1％，厚度可以为约0.5μm。载流子浓度可以通过掺杂作为n型杂质的Si而与p型GaN层5相同，为约1×1016cm-3。
作为第三半导体层的非掺杂AlGaN层7的Al组成可以为约25％，厚度可以为约30nm。
门电极35填充在设置于源电极15和漏电极20之间的沟槽31的内部。
沟槽31的从非掺杂AlGaN层7的表面到p型GaN层5的深度可以为约0.75μm。进一步地，从源电极11向漏电极20的门极长度方向的宽度可以为约1μm。
门电极35具有Au/Ni的层结构，并且可以以隔着门极绝缘膜33而填充在沟槽31的内部的方式设置。
在作为第一主电极的源电极15的正下方，设置有作为p型半导体区域的p型GaN区域19。p型GaN区域19以从非掺杂AlGaN层7的表面到非掺杂GaN层4的深度的方式设置。
p型GaN区域19的载流子浓度比p型GaN层5更高，例如可以为1×1017～1×1019cm-3。
p型GaN区域19例如可以通过用p型GaN填充在沟槽18的内部而形成，所述沟槽18从非掺杂AlGaN层7的表面贯通非掺杂AlGaN层7、n型InGaN层51和p型GaN层5而到达非掺杂GaN层4。此外，可以采用离子注入来形成。
此外，p型GaN区域19即使不到达非掺杂GaN层4，只要是到达p型GaN层5的深度即可。
源电极15以与p型GaN区域19和非掺杂AlGaN层7接触的方式设置。
如图4中所示，源电极15可以由两个欧姆电极16和17构成。欧姆电极17(第一欧姆电极)设置在p型GaN区域19上，例如可以包含使Ni层与p型GaN区域19接触而成的Ni/Ag的层叠结构。另一方面，欧姆电极16(第二欧姆电极)设置在沟槽18的周缘部，可以包含使Ti层与非掺杂AlGaN层7接触而成的Ti/Al的层叠结构。
本实施方式的氮化物半导体元件300通过在作为第二半导体层的n型InGaN层51中掺杂n型杂质，可以维持低通态电阻和高耐压，并且提高阈值电压的控制性。
进一步地，通过经由设置在源电极15的正下方的p型GaN区域19来连接p型GaN层5和源电极15，可以固定p型GaN层5的电位。由此，可以提高晶体管的开关动作时的稳定性。
如上所述地，p型GaN区域19的载流子浓度比p型GaN层5的载流子浓度更高。由此，可以降低p型GaN区域19的电阻，进一步地，可以降低p型GaN区域19和欧姆电极17之间的接触电阻。因此，源电极15和p型GaN层5之间的电位差变小，从而可以使p型GaN层5的电位稳定。
图5是表示第三实施方式的变形例的氮化物半导体元件350的截面的模式图。
本变形例的氮化物半导体元件在第二主电极的正下方具备贯通第三半导体层和第二半导体层而到达第一半导体层的n型半导体区域。
以下，参照图5具体地说明。
在氮化物半导体元件350中，在Si基板61上，将含有多层氮化物半导体层的层叠缓冲层62、非掺杂GaN层4、p型GaN层5、n型GaN层6、非掺杂AlGaN层7依次层叠。
例如也可以使用蓝宝石基板、SiC基板、GaN基板等来代替Si基板61。
非掺杂GaN层4是厚度为约2μm的高电阻层。
作为第一半导体层的p型GaN层5的厚度可以为约0.5μm，且可以掺杂作为p型杂质的Mg而使载流子浓度为1×1016cm-3。
作为第二半导体层的n型GaN层的厚度可以为约0.5μm，并且可以通过掺杂作为n型杂质的Si而使载流子浓度与p型GaN层5的相同，为1×1016cm-3。
作为第三半导体层的非掺杂AlGaN层7的Al组成可以为约25％，厚度可以为约30nm。
如与氮化物半导体元件300相同，门电极35填充在设置于源电极15和漏电极20之间的沟槽31内部。
进一步地，在源电极15的正下方，设置有从非掺杂AlGaN层7的表面到达非掺杂GaN层4的p型GaN区域19。此外，源电极15由与p型GaN区域19接触的欧姆电极17和与非掺杂AlGaN层7接触的欧姆电极16构成。
另一方面，在本变形例中，在作为第二主电极的漏电极21的正下方，也设置有从非掺杂AlGaN层7的表面到达非掺杂GaN层4的n型GaN区域23。
漏电极21具有包含与n型GaN区域23接触的Ti层的Ti/Al层叠结构。
例如，n型GaN区域23可以通过将从非掺杂AlGaN层7的表面贯通非掺杂AlGaN层7、n型InGaN层51和p型GaN层5而到达非掺杂GaN层4的沟槽22的内部用n型GaN填充而形成。此外，可以采用离子注入来形成。
此外，n型GaN区域23即使不到达非掺杂GaN层4，只要是到达p型GaN层5的深度即可。另外，虽然在图5中示出的漏电极21以与n型GaN区域23接触的方式设置，但是也可以以与沟槽22的周缘部的非掺杂AlGaN层7和n型GaN区域23双方接触的方式形成。
在根据本变形例的氮化物半导体元件350中，通过在n型GaN层6中掺杂n型杂质，可以维持低通态电阻和高耐压，并且提高阈值电压的控制性。此外，通过经由p型GaN区域19使源电极15和p型GaN层5连接，可以固定p型GaN层5的电位，可以使晶体管的开关动作稳定。
进一步地，通过在设置在漏电极21的正下方的n型GaN区域23和p型GaN层5之间形成的pn结，能够确保门极漏极之间的耐压。即，可以使门极漏极之间的p型GaN层5和n型GaN层6中的电位分布大致相同，并且使由p型GaN层5的表面载流子浓度和n型GaN层6的表面载流子浓度相等而带来的提高耐压的效果更大。
以上参照本发明的第一～第三实施方式说明了本发明，但是本发明不限于这些实施方式。例如，基于申请时的技术水平，本领域技术人员能完成的设计的变更和材料的变更等与本发明的技术思想相同的实施方式也包含在本发明的技术范围内。
此外，在本申请的说明书中，所谓的“氮化物半导体”包括BxInyAlzGa1-x-y-zN(0≤x≤1，0≤y≤1，0≤z≤1，0≤x+y+z≤1)的III-V族化合物半导体，进一步地，还包括除N(氮)以外还含有磷(P)或砷(As)等作为V族元素的混晶。
虽然说明了本发明的几个实施方式，但是这些实施方式是作为例子进行提示的，不是用来限定发明的范围。这些新颖的实施方式可以由其他各种方式进行实施，并且在不脱离发明主旨的范围内，可以进行各种省略、替换、变更。这些实施方式及其变形都包含在发明的范围和主旨中，同时包含在权利要求的范围所记载的发明及其等价范围内。

Claims (20)

1.一种氮化物半导体元件，其特征在于，其具备：
第一半导体层，其设置在基板上、且含有第一导电型的氮化物半导体；
第二半导体层，其设置在所述第一半导体层上、且含有具有与所述第一半导体层的表面载流子浓度相同量的表面载流子浓度的第二导电型的氮化物半导体；
第三半导体层，其设置在所述第二半导体层上、且含有比所述第二半导体层的带隙宽度更宽的氮化物半导体；
第一主电极，其与所述第二半导体层电连接；
第二主电极，其与所述第一主电极隔开地设置、且与所述第二半导体层电连接；以及
控制电极，其在所述第一主电极和所述第二主电极之间、隔着绝缘膜设置在贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层的第一沟槽的内部。
2.根据权利要求1所述的氮化物半导体元件，其特征在于，所述第三半导体层包含组成互不相同的多个半导体层，
所述多个半导体层中的与所述第二半导体层接触的半导体层比所述第二半导体层的带隙宽度更宽。
3.根据权利要求2所述的氮化物半导体元件，其特征在于，所述第三半导体层包含AlGaN层，
所述AlGaN层与包含GaN的所述第二半导体层接触。
4.根据权利要求2所述的氮化物半导体元件，其特征在于，所述第三半导体层包含AlN层，
所述AlN层与包含GaN的所述第二半导体层接触。
5.根据权利要求1所述的氮化物半导体元件，其特征在于，所述第二半导体层包含掺杂了所述第二导电型的杂质的第四半导体层以及与所述第三半导体层接触且比所述第四半导体层的所述第二导电型的杂质浓度更低的第五半导体层。
6.根据权利要求5所述的氮化物半导体元件，其特征在于，所述第四半导体层和所述第五半导体层的组成不同。
7.根据权利要求6所述的氮化物半导体元件，其特征在于，所述第四半导体层包含AlGaN，所述第五半导体层包含GaN。
8.根据权利要求1所述的氮化物半导体元件，其特征在于，所述第一半导体层包含AlGaN层和GaN层。
9.根据权利要求1所述的氮化物半导体元件，其特征在于，所述第一主电极在贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层的第二沟槽的内部延伸，并且在所述第二沟槽的内表面与所述第一半导体层接触。
10.根据权利要求9所述的氮化物半导体元件，其特征在于，所述第一主电极包含第一欧姆电极和第二欧姆电极，
所述第一欧姆电极与所述第一半导体层接触，所述第二欧姆电极与所述第三半导体层接触。
11.根据权利要求10所述的氮化物半导体元件，其特征在于，所述第一欧姆电极包含Ni和Ag，所述第二欧姆电极包含Ti和Al。
12.根据权利要求1所述的氮化物半导体元件，其特征在于，其进一步具备第一导电型的半导体区域，所述第一导电型的半导体区域设置于所述第一主电极的正下方、且贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层。
13.根据权利要求12所述的氮化物半导体元件，其特征在于，所述半导体区域的载流子浓度比所述第一半导体层的载流子浓度更高。
14.根据权利要求12所述的氮化物半导体元件，其特征在于，所述第一主电极包含第一欧姆电极和第二欧姆电极，
所述第一欧姆电极与所述半导体区域接触，所述第二欧姆电极与所述第三半导体层接触。
15.根据权利要求14所述的氮化物半导体元件，其特征在于，所述第一欧姆电极包含Ni和Ag，所述第二欧姆电极包含Ti和Al。
16.根据权利要求1所述的氮化物半导体元件，其特征在于，其进一步具备第二导电型的半导体区域，所述第二导电型的半导体区域设置于所述第二主电极的正下方且贯通所述第三半导体层和所述第二半导体层而到达所述第一半导体层。
17.根据权利要求1所述的氮化物半导体元件，其特征在于，设置于所述第一沟槽内部的绝缘膜包含氮化硅膜。
18.根据权利要求1所述的氮化物半导体元件，其特征在于，所述基板是蓝宝石基板、SiC基板和GaN基板中的任一种。
19.根据权利要求1所述的氮化物半导体元件，其特征在于，其进一步具备设置于所述基板上、且比所述第一半导体层和所述第二半导体层的电阻更高的第六半导体层，
所述第一半导体层设置于所述第二半导体层和所述第六半导体层之间。
20.根据权利要求19所述的氮化物半导体元件，其特征在于，所述第六半导体层隔着包含多个氮化物半导体层的缓冲层设置于所述基板上。
CN201110109142.8A 2010-05-06 2011-03-18 氮化物半导体元件 Expired - Fee Related CN102237402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP106399/2010 2010-05-06
JP2010106399A JP5611653B2 (ja) 2010-05-06 2010-05-06 窒化物半導体素子

Publications (2)

Publication Number Publication Date
CN102237402A true CN102237402A (zh) 2011-11-09
CN102237402B CN102237402B (zh) 2016-02-03

Family

ID=44887869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110109142.8A Expired - Fee Related CN102237402B (zh) 2010-05-06 2011-03-18 氮化物半导体元件

Country Status (3)

Country Link
US (2) US8664696B2 (zh)
JP (1) JP5611653B2 (zh)
CN (1) CN102237402B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367422A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN105190896A (zh) * 2013-05-03 2015-12-23 德克萨斯仪器股份有限公司 Resurf iii-n高电子迁移率晶体管
CN106783995A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 导通状态阻抗降低的常闭型晶体管及其制造方法
CN109037324A (zh) * 2017-06-09 2018-12-18 意法半导体股份有限公司 在断态期间具有高应力顺应性的hemt晶体管及其制造方法
CN110911490A (zh) * 2018-09-18 2020-03-24 株式会社东芝 半导体装置
CN113224161A (zh) * 2020-02-05 2021-08-06 株式会社东芝 半导体装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5758132B2 (ja) 2011-01-26 2015-08-05 株式会社東芝 半導体素子
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
JP2013125913A (ja) * 2011-12-15 2013-06-24 Advanced Power Device Research Association 半導体装置
JP5654512B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 窒化物半導体装置
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9082748B2 (en) * 2012-10-05 2015-07-14 Micron Technology, Inc. Devices, systems, and methods related to removing parasitic conduction in semiconductor devices
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ
WO2015009514A1 (en) * 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP2015035534A (ja) * 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6534791B2 (ja) * 2013-12-16 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2015173151A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体装置
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6268007B2 (ja) * 2014-03-14 2018-01-24 株式会社東芝 半導体装置
US9627530B2 (en) * 2014-08-05 2017-04-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
ITUB20155503A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
FR3047608B1 (fr) * 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a haute mobilite electronique de type normalement bloque ameliore
FR3047607B1 (fr) * 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a confinement de gaz d’electrons ameliore
FR3050869B1 (fr) 2016-04-29 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction de type normalement ouvert a tension de seuil elevee
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
JP6361800B2 (ja) * 2017-07-18 2018-07-25 富士通株式会社 半導体装置
US10516023B2 (en) * 2018-03-06 2019-12-24 Infineon Technologies Austria Ag High electron mobility transistor with deep charge carrier gas contact structure
JP2018093239A (ja) * 2018-03-12 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置
FR3083647B1 (fr) 2018-07-03 2021-11-19 Commissariat Energie Atomique Transistor a heterojonction de type normalement ouvert a resistance de passage reduite
EP3818568A4 (en) * 2018-07-06 2022-08-03 Analog Devices, Inc. COMPOSITE DEVICE WITH REAR SIDE FIELD PLATE
US11411099B2 (en) 2019-05-28 2022-08-09 Glc Semiconductor Group (Cq) Co., Ltd. Semiconductor device
TWI717745B (zh) * 2019-05-28 2021-02-01 大陸商聚力成半導體(重慶)有限公司 半導體裝置
JP7258735B2 (ja) 2019-12-13 2023-04-17 株式会社東芝 半導体装置
US11444189B2 (en) 2019-12-13 2022-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN113257912B (zh) * 2020-02-12 2024-04-26 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
JP7198236B2 (ja) * 2020-03-13 2022-12-28 株式会社東芝 半導体装置
CN112119505B (zh) * 2020-08-13 2023-03-17 英诺赛科（珠海）科技有限公司 半导体装置结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636823A (en) * 1984-06-05 1987-01-13 California Institute Of Technology Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US6100549A (en) * 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
JP2009170546A (ja) * 2008-01-11 2009-07-30 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
US20090267078A1 (en) * 2008-04-23 2009-10-29 Transphorm Inc. Enhancement Mode III-N HEMTs
US20090321854A1 (en) * 2006-08-24 2009-12-31 Hiroaki Ohta Mis field effect transistor and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430206B2 (ja) * 2000-06-16 2003-07-28 学校法人 名城大学 半導体素子の製造方法及び半導体素子
JP3812421B2 (ja) * 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP5000159B2 (ja) * 2006-03-17 2012-08-15 株式会社豊田中央研究所 電界効果トランジスタ
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP5416399B2 (ja) 2008-02-13 2014-02-12 株式会社東芝 半導体装置
JP5323527B2 (ja) * 2009-02-18 2013-10-23 古河電気工業株式会社 ＧａＮ系電界効果トランジスタの製造方法
US8269253B2 (en) * 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
JP2011204717A (ja) * 2010-03-24 2011-10-13 Sanken Electric Co Ltd 化合物半導体装置
JP5749580B2 (ja) * 2011-06-16 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636823A (en) * 1984-06-05 1987-01-13 California Institute Of Technology Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US6100549A (en) * 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
US20090321854A1 (en) * 2006-08-24 2009-12-31 Hiroaki Ohta Mis field effect transistor and method for manufacturing the same
JP2009170546A (ja) * 2008-01-11 2009-07-30 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
US20090267078A1 (en) * 2008-04-23 2009-10-29 Transphorm Inc. Enhancement Mode III-N HEMTs

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367422A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103367422B (zh) * 2012-03-30 2016-09-07 创世舫电子日本株式会社 化合物半导体器件及其制造方法
CN105190896A (zh) * 2013-05-03 2015-12-23 德克萨斯仪器股份有限公司 Resurf iii-n高电子迁移率晶体管
CN104766882A (zh) * 2014-01-08 2015-07-08 富士通株式会社 半导体器件
CN104766882B (zh) * 2014-01-08 2019-01-08 富士通株式会社 半导体器件
CN106783995A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 导通状态阻抗降低的常闭型晶体管及其制造方法
CN114005879A (zh) * 2015-11-24 2022-02-01 意法半导体股份有限公司 导通状态阻抗降低的常闭型晶体管及其制造方法
CN109037324A (zh) * 2017-06-09 2018-12-18 意法半导体股份有限公司 在断态期间具有高应力顺应性的hemt晶体管及其制造方法
CN110911490A (zh) * 2018-09-18 2020-03-24 株式会社东芝 半导体装置
CN110911490B (zh) * 2018-09-18 2023-12-05 株式会社东芝 半导体装置
CN113224161A (zh) * 2020-02-05 2021-08-06 株式会社东芝 半导体装置
CN113224161B (zh) * 2020-02-05 2024-03-29 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
US9006790B2 (en) 2015-04-14
US20130240899A1 (en) 2013-09-19
US8664696B2 (en) 2014-03-04
JP2011238654A (ja) 2011-11-24
JP5611653B2 (ja) 2014-10-22
CN102237402B (zh) 2016-02-03
US20110272708A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
CN102237402A (zh) 氮化物半导体元件
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US9318593B2 (en) Forming enhancement mode III-nitride devices
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
CN102017160B (zh) 增强模式ⅲ-n的hemt
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US20160020314A1 (en) Semiconductor device
JP4955292B2 (ja) 半導体装置
JP5534661B2 (ja) 半導体装置
CN104704615B (zh) 开关元件
JP6910807B2 (ja) 改良された電子ガス閉込めヘテロ接合トランジスタ
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
CN107735863A (zh) 增强型双沟道高电子迁移率晶体管
US9543425B2 (en) Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
JP6233088B2 (ja) 電界効果トランジスタ
CN104025271B (zh) 常断型异质结场效应晶体管
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP5947233B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20170318

CF01 Termination of patent right due to non-payment of annual fee