[go: up one dir, main page]

CN103367422B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103367422B
CN103367422B CN201310073197.7A CN201310073197A CN103367422B CN 103367422 B CN103367422 B CN 103367422B CN 201310073197 A CN201310073197 A CN 201310073197A CN 103367422 B CN103367422 B CN 103367422B
Authority
CN
China
Prior art keywords
electrode
compound semiconductor
layer
gan
composite structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310073197.7A
Other languages
English (en)
Other versions
CN103367422A (zh
Inventor
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN103367422A publication Critical patent/CN103367422A/zh
Application granted granted Critical
Publication of CN103367422B publication Critical patent/CN103367422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件包括：其中产生有二维电子气的化合物半导体复合结构；以及形成于化合物半导体复合结构上的电极，其中化合物半导体复合结构包括在产生二维电子气的部分下方的p型半导体层，并且p型半导体层包括比p型半导体层的其它部分包含有更大量的离子化受主的部分，所述部分位于电极下方。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及用于制造化合物半导体器件的方法。
背景技术
特征为高饱和电子速度和宽带隙的氮化物半导体器件已经被积极开发为高耐受电压和高输出的半导体器件。已经做了大量关于氮化物半导体器件如场效应晶体管特别是高电子迁移率晶体管(HEMT)的报道。在电子传输层中使用GaN以及在电子供给层中使用AlGaN的AlGaN/GaNHEMT正引起大量关注。根据AlGaN/GaN HEMT，在AlGaN中出现可归因于GaN与AlGaN之间的晶格常数的差异的应变。由应变引起的压电极化和AlGaN的自发极化产生高浓度二维电子气(2DEG)。因此，实现了高耐受电压和高输出。
日本已审查的专利申请公开No.7-93428和日本公开特许公报No.2008-112868是相关技术的示例。
发明内容
因此，实施方案的一个方面中的一个目的是提供一种具有提高的夹断(pinch off)和gm特性并且通过降低由陷阱如电流崩塌所引起的特性劣化而可靠地实现常断模式的化合物半导体器件。
根据本发明的一个方面，一种化合物半导体器件，包括：其中产生有二维电子气的化合物半导体复合结构；以及形成于化合物半导体复合结构上的电极，其中，化合物半导体复合结构包括在产生二维电子气的部分下方的p型半导体层，并且p型半导体层包括比p型半导体层的其它部分包含有更大量的离子化受主的部分，所述部分位于电极下方。
附图说明
图1A至图1C是依次示出用于制造根据第一实施方案的AlGaN/GaNHEMT的方法的步骤的示意性横截面图；
图2A至图2C是依次示出接着图1A至图1C中示出的步骤的用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图3是示出与对比例的使用典型p-GaN盖结构的典型AlGaN/GaNHEMT相比较的根据第一实施方案的AlGaN/GaN HEMT的表示特性(漏电流-栅电压特性)的特性图；
图4A至图4C是依次示出用于制造根据第二实施方案的AlGaN/GaNHEMT的方法的步骤的示意性横截面图；
图5A至图5C是依次示出接着图4A至图4C中示出的步骤的用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图6A至图6C是依次示出用于制造根据第三实施方案的AlGaN/GaNHEMT的方法的步骤的示意性横截面图；
图7A至图7C是依次示出接着图6A至图6C中示出的步骤的用于制造根据第三实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图8A至图8C是依次示出用于制造根据第四实施方案的AlGaN/GaNHEMT的方法的步骤的示意性横截面图；
图9A至图9C是依次示出接着图8A至图8C中示出的步骤的用于制造根据第四实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图10A至图10C是依次示出用于制造根据第五实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图11A至图11C是依次示出接着图10A至图10C中示出的步骤的用于制造根据第五实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图12A至图12C是依次示出用于制造根据第六实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图13A至图13C是依次示出接着图12A至图12C中示出的步骤的用于制造根据第六实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图14A至图14C是依次示出用于制造根据第七实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图15A至图15C是依次示出接着图14A至图14C中示出的步骤的用于制造根据第七实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图16A至图16C是依次示出用于制造根据第八实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图17A至图17C是依次示出接着图16A至图16C中示出的步骤的用于制造根据第八实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图18A至图18C是依次示出用于制造根据第九实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图19A至图19C是依次示出接着图18A至图18C中示出的步骤的用于制造根据第九实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图20A至图20C是依次示出用于制造根据第十实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图21A至图21C是依次示出接着图20A至图20C中示出的步骤的用于制造根据第十实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图；
图22是示出包括从根据第一实施方案至第十实施方案的HEMT中选出的HEMT的HEMT芯片的示意性俯视图；
图23是示出包括从根据第一实施方案至第十实施方案的HEMT中选出的HEMT的HEMT芯片的分立封装件的示意性俯视图；
图24是示出根据第十一实施方案的PFC电路的示意性构造的接线图；
图25是示出根据第十二实施方案的电源的示意性构造的接线图；以及
图26是示出根据第十三实施方案的高频放大器的示意性构造的接线图。
具体实施方式
现在将参考附图描述实施方案。在下述实施方案中，描述了化合物半导体器件的结构和用于制造化合物半导体器件的方法两者。
在下述参考的附图中，为了方便，可能没有相对准确地示出某些构成元件的尺寸和厚度。
首先，讨论典型氮化物半导体器件面临的问题。
在氮化物半导体器件用于电力应用的情况下，为了使器件与现有的系统兼容并且从安全操作的观点来看，期望器件是常断模式。但是，例如，AlGaN/GaN HEMT的电子传输层由于强的压电极化和自发极化作用而具有非常高的电子浓度并且因此相对难以形成常断型AlGaN/GaNHEMT。目前，已经研究了多种技术以制造常断型器件。例如，已经提出了多种结构，例如，栅极凹陷结构，其中形成栅电极以填充形成于化合物半导体层中的凹部；以及p-GaN盖结构，其中在化合物半导体层与栅电极之间形成p-GaN层。在这些结构中，由于p型半导体层能够提升能带，沿正向的阈值偏移大，因此认为p-GaN盖结构适合用于制造常断器件。
但是，在p-GaN盖结构中，p-GaN层的出现增加了栅电极与其中形成2DEG的部分之间的距离。因此，产生例如夹断特性劣化和gm降低的问题。此外，为了确保沿水平方向的导电性，移除p-GaN层的不位于栅电极正下方的部分。由于因移除所造成的蚀刻损伤，由陷阱如电流崩塌引起的特性劣化已经成为问题。
通过下面的实施方案中所述的化合物半导体器件解决了上述问题。化合物半导体器件实现了高可靠性的常断特性和高gm特性而没有由陷阱如电流崩塌所引起的特性劣化。
(第一实施方案)
在第一实施方案中，肖特基型AlGaN/GaN HEMT被描述作为化合物半导体器件的一个实施例。
图1A至图2C是依次示出用于制造第一实施方案的AlGaN/GaNHEMT的方法的步骤的示意性横截面图。
首先，如图1A所示，半绝缘SiC衬底1用作生长HEMT的半导体层的衬底。在SiC衬底1上依次形成形成p-GaN部分2b1的i(有意未掺杂的)-GaN层2a和p-GaN层。
用于生长HEMT的半导体层的衬底可以是代替SiC衬底的Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等。衬底可以是半绝缘的或导电的。
通过例如金属有机气相外延(MOVPE)法在SiC衬底1上依次生长i-GaN层2a和形成p-GaN部分2b1的p-GaN层。可以使用分子束外延(MBE)法代替MOVPE法。
例如，通过生长约3μm的厚度的i-GaN形成i-GaN层2a。通过生长约50nm的厚度的p-GaN形成形成p-GaN部分2b1的p-GaN层。
作为Ga源的三甲基镓(TMG)气体和氨(NH3)气体的混合气体用作生长GaN的源气体。适当地设置TMG气体的流量并且NH3气体的流量设置成约100sccm至10slm。生长压力为约50托至300托并且生长温度为约1000℃至1200℃。
在生长p型GaN时，换言之，在形成形成p-GaN部分2b1的p-GaN层时，将p型杂质Mg、C、Zn等添加到GaN的源气体。例如，将Mg添加到源气体。在该实施例中，以特定的流量将包含Mg的Cp2Mg气体添加到源气体以使GaN掺杂有Mg。Mg掺杂剂浓度是约1×1016/cm3至约1×1021/cm3，例如，约1×1019/cm3。
在形成p-GaN层之后，在约400℃至1200℃(例如，约800℃)对p-GaN层进行热处理以活化p型杂质Mg。
接下来，如图1B所示，形成背阻挡层2b。
首先，将光刻胶施加到p-GaN层并对其进行光刻过程。结果，形成覆盖p-GaN层中的与待形成栅电极的位置对准并位于其下方的部分(将形成p-GaN部分2b1的部分)并且未覆盖剩余部分的光刻胶掩模。
以15keV的加速能量和1×1014/cm2的剂量，穿过光刻胶掩模离子注入使p-GaN的p型杂质钝化的杂质例如氩(Ar)。使p型杂质钝化的杂质可以是代替Ar的硼(B)、氧(O)、磷(P)、铁(Fe)等。该离子注入使p-GaN层的除了待形成栅电极的位置以外的所有部分钝化并且产生p--GaN从而形成p--GaN部分2b2和2b3。p--GaN部分2b2和2b3中的离子化受主浓度比p-GaN部分2b1中的离子化受主浓度低。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
从而，通过上述过程形成包括形成于与待形成栅电极的位置对准并位于其下方的部分中的p-GaN部分2b1和形成于p-GaN部分2b1任一侧上的p--GaN部分2b2和2b3的背阻挡层2b。在背阻挡层2b中，在单位面积中，p-GaN部分2b1比p--GaN部分2b2和2b3包含有更大量的离子化受主。即，p-GaN部分2b1是具有高离子化受主浓度的部分。
接下来，如图1C所示，在背阻挡层2b上依次形成电子传输层2c、中间层2d以及电子供给层2e。
通过MOVPE法在背阻挡层2b上依次生长分别形成电子传输层2c、中间层2d以及电子供给层2e的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在生长n型AlGaN时，例如，在形成电子供给层2e(n-AlGaN)时，n型杂质将添加到AlGaN的源气体。在该实施例中，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体，例如，以使AlGaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
结果，形成包括依次堆叠的i-GaN层2a、背阻挡层2b、电子传输层2c、中间层2d以及电子供给层2e的化合物半导体复合结构2。
接下来，形成元件隔离结构。具体地，例如，将氩(Ar)注入化合物半导体复合结构2的元件隔离区域中。因此，在化合物半导体复合结构2中和SiC衬底1的表面层部分中形成了元件隔离结构。元件隔离结构在化合物半导体复合结构2中限定有源区域。
可以通过例如浅沟槽隔离法代替注入法来执行元件隔离。
接下来，如图2A所示，形成源电极3和漏电极4。
Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。在形成电极时，例如，使用了适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成在待形成源电极和漏电极的位置处具有开口的光刻胶。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。在400℃至1000℃(例如约550℃)在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图2B所示，在化合物半导体复合结构2的表面上形成具有开口5a的保护膜5。
具体地，首先，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm(例如约20nm)的SiN以形成保护膜5。
接下来，将光刻胶施加到保护膜5的整个表面上并对其进行光刻过程。因此，形成具有露出保护膜5中的待形成栅电极的部分的开口的光刻胶掩模。
通过使用例如氟基气体作为蚀刻气体穿过光刻胶掩模对保护膜5进行干法蚀刻。因此，在保护膜5中待形成栅电极的位置处形成开口5a。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，参考图2C，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5和开口5a中并且形成具有露出待形成栅电极的位置的开口以及开口5a的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。结果，形成与化合物半导体复合结构2的表面形成肖特基接触并且利用栅极金属填充开口5a内部的栅电极6。栅电极6形成为具有由填充开口5a的内部并且在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
在源电极3、漏电极4与栅电极6之间建立了电连接等以形成肖特基型AlGaN/GaN HEMT。
根据该实施方案的AlGaN/GaN HEMT，在化合物半导体复合结构2的产生2DEG的部分下方形成背阻挡层2b。由于在背阻挡层2b中的具有相对高离子化受主浓度的p-GaN部分2b1，所以可靠地实现了常断模式。此外，由于形成有背阻挡层2b的位置在产生2DEG的部分下方，所以栅电极6与2DEG之间的距离短并且gm提高。由于化合物半导体复合结构2的表面没有被干法蚀刻，所以没有蚀刻损伤发生。因此，抑制了由蚀刻损伤引起的陷阱所导致的现象(电流崩塌等)。
背阻挡层2b包括在p-GaN部分2b1的任一侧上的p--GaN部分2b2和2b3。根据典型的p-GaN盖结构，即，p-GaN包埋在沟道的正下方以形成沿水平方向的浓度梯度的结构，执行再生长的过程并且产生再生长界面。该界面通常暴露于晶体生长系统外的大气并且引起多种缺陷。在器件的高压操作期间，这些缺陷形成泄漏路径并且当电源切断时具有泄漏电流可能增加的风险。在该实施方案中，存在在电极之间的空间下方对准的p--GaN部分2b2和2b3(即，在除栅电极6正下方的其它位置处，例如，源电极3与栅电极6之间的位置和栅电极6与漏电极4之间的位置)。因此，包含有泄漏路径的半导体层在与p--GaN部分2b2和2b3接触的区域中变得耗尽并且电子被排除。因此，在再生长界面处的泄漏路径的数目减小并且能够获得令人满意的夹断特性。
将该实施方案的AlGaN/GaN HEMT的代表性传递特性(漏电流-栅电压特性)与具有典型的p-GaN盖结构的对比例AlGaN/GaN HEMT比较。图3示出了结果。
在对比例中，夹断期间的泄漏电流高并且最大漏电流(Idmax)低。相反，在该实施方案中，由于栅电极与2DEG之间的距离以及在再生长界面处的泄漏路径的数目减小，所以获得了令人满意的夹断特性。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第二实施方案)
在第二实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图4A至图5C是依次示出用于制造第二实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
如图4A至SA所示，执行第一实施方案的图1A至图2A中示出的步骤。如图SA所示，通过这些步骤形成源电极3和漏电极4。
参考图5B，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图5C所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5并且形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，在保护膜5上形成栅电极6。
在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第三实施方案)
在第三实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图6A至图7C是依次示出用于制造第三实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图6A至6C所示，执行第一实施方案的图1A至图1C中示出的步骤。如图6C所示，通过这些步骤形成化合物半导体复合结构2。
之后，形成元件隔离结构。如图7A所示，在电子供给层2e中形成电极凹部2e1，并且之后形成源电极3和漏电极4。
具体地，将光刻胶施加到化合物半导体复合结构2的整个表面并对其进行光刻处理。结果，形成具有露出电子供给层中的待形成栅电极的位置的开口的光刻胶掩模。
通过使用例如氟基气体作为蚀刻气体、通过光刻胶掩模对电子供给层2e的表面层的一部分进行干法蚀刻。因此，在电子供给层2e中形成有栅电极的位置处形成电极凹部2e1。通过使用特定的化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成在待形成源电极和漏电极的位置处具有开口的光刻胶。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成了各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图7B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图7C所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5并且形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，形成利用栅极金属填充电极凹部2e1的内部的栅电极6，在电极凹部2e1和栅电极6之间形成有保护膜。栅电极6形成为具有由填充电极凹部2e1的内部(在它们之间具有保护膜5)并且在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第四实施方案)
在第四实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图8A至图9C是依次示出用于制造第四实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图8A和8B所示，执行第一实施方案的图1A和图1B中示出的步骤。如图8B所示，通过这些步骤形成背阻挡层2b。
参考图8C，在背阻挡层2b上依次形成电子传输层2c、中间层2d、电子供给层2e以及盖层2f。
通过MOVPE法在背阻挡层2b上依次生长形成电子传输层2c、中间层2d电子供给层2e以及盖层2f的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。通过生长约10nm的厚度的n-GaN形成盖层2f。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的TMGa气体和NH3气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在形成n型AlGaN和GaN时，例如，在形成电子供给层2e(n-AlGaN)和盖层2f(n-GaN)时，将n型杂质添加到AlGaN和GaN的源气体。在该实施例中，例如，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以使AlGaN和GaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
因此，形成包括依次堆叠的i-GaN层2a、背阻挡层2b、电子传输层2c、中间层2d、电子供给层2e以及盖层2f的化合物半导体复合结构2。
接下来，形成元件隔离结构，并且之后，形成源电极3和漏电极4，如图9A所示。
具体地，将光刻胶施加到化合物半导体复合结构2的整个表面上并对其进行光刻处理。因此，形成具有露出电子供给层2e中的待形成表面电极和漏电极的位置的光刻胶掩模。
通过光刻胶掩模、通过使用例如氟基气体作为蚀刻气体对盖层2f进行干法蚀刻，直到露出电子供给层2e的表面。因此，在待形成源电极和漏电极的位置处形成盖层2f的电极凹部2f1和2f2。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，形成源电极和漏电极。Ta/Al(Ta在下层中以及Al在上层中)能够用作电极材料。例如，通过使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶形成电极。将光刻胶施加到化合物半导体复合结构2并且形成具有露出电极凹部2f1和2f2的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成了各自由Ta/Al构成并且分别填充电极凹部2f1和2f2的源电极3和漏电极4。
接下来，如图9B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图9C所示，形成栅电极6。
例如，Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5并且形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，在保护膜5上形成栅电极6。
之后，在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第五实施方案)
在第五实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图10A至图11C是依次示出用于制造第五实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图10A所示，执行第一实施方案的图1A中示出的步骤使得在SiC衬底1上依次形成i-GaN层2a和形成p-GaN部分2b1的p-GaN层。
之后，如图10B所示，形成背阻挡层2b。
首先，将光刻胶施加到p-GaN层并对其进行光刻处理。因此，形成了覆盖p-GaN的形成p-GaN部分2b1的部分并且未覆盖其余部分的光刻胶掩模。在该实施方案中，p-GaN层的覆盖有光刻胶掩模的部分由与待形成栅电极的位置对准并位于其下方的部分和从待形成栅电极的位置下方的位置朝着与待形成漏电极的位置对准并位于其下方的部分偏离的部分构成。
例如，以15keV的加速能量和1×1014/cm2的剂量穿过光刻胶掩模离子注入使p-GaN的p型杂质钝化的杂质例如氩(Ar)。使p型杂质钝化的杂质可以是代替Ar的硼(B)、氧(O)、磷(P)、铁(Fe)等。离子注入使p-GaN层的除覆盖有光刻胶的部分以外的所有部分钝化并且产生p--GaN从而形成p--GaN部分2b4和2b5。p--GaN部分2b4和2b5中的离子化受主浓度比p-GaN部分2b1中的离子化受主浓度低。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
从而，通过上述过程形成包括具有位于待形成栅电极的位置下方的部分的p-GaN部分2b1和形成于p-GaN部分2b1的任一侧上的p--GaN部分2b4和2b5。在背阻挡层2b中，p-GaN部分2b1比p--GaN部分2b4和2b5包含有更大量的离子化受主。即，背阻挡层2b是具有高离子化受主浓度的部分。p-GaN部分2b1由待形成栅电极的位置下方的部分和从待形成栅电极的位置下方的位置朝着漏电极侧偏离的部分构成。
接下来，如图10C所示，在背阻挡层2b上依次形成电子传输层2c、中间层2d以及电子供给层2e。
通过MOVPE法在背阻挡层2b上依次生长分别形成电子传输层2c、中间层2d以及电子供给层2e的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在生长n型AlGaN时，例如，在形成电子供给层2e(n-AlGaN)时，将n型杂质添加到AlGaN的源气体。在该实施例中，例如，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以使AlGaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
因此，形成包括依次堆叠的i-GaN层2a、背阻挡层2b、电子传输层2c、中间层2d以及电子供给层2e的化合物半导体复合结构2。
在形成元件隔离结构之后，在电子供给层2e中形成电极凹部2e1并且之后形成源电极3和漏电极4，如图11A所示。
具体地，首先，将光刻胶施加到化合物半导体复合结构2的整个表面上并对其进行光刻处理。因此，形成具有露出电子供给层2e中待形成栅电极的位置的开口的光刻胶掩模。
例如，通过使用氟基气体作为蚀刻气体、穿过光刻胶掩模对电子供给层2e的表面层的一部分进行干法蚀刻。因此，在电子供给层2e中待形成栅电极的位置处形成电极凹部2e1。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。例如，在形成电极时，使用适用于气相沉积法和剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2以形成具有露出待形成源电极和漏电极的位置的开口的光刻胶掩模。通过例如气相沉积法穿过该光刻胶掩模沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成了每个由Ta/Al构成的源电极3和漏电极4。
接下来，如图11B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图11c所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5以形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，形成了使用栅极金属填充电极凹部2e1的内部并且在它们之间形成有保护膜5的栅电极6。栅电极6形成为具有由填充电极凹部2e1的内部且在它们之间形成有保护膜5以及在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
之后，在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第六实施方案)
在第六实施方案中，描述MIS型InAlN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图12A至图13C是依次示出用于制造第六实施方案的InAlN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图12A和12B所示，执行第一实施方案的图1A和图1B中示出的步骤。如图12B所示，通过这些步骤形成背阻挡层2b。
接下来，如图12C所示，在背阻挡层2b上依次形成电子传输层2c、中间层2d以及电子供给层11。
通过MOVPE法在背阻挡层2b上依次生长分别形成电子传输层2c、中间层2d以及电子供给层11的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约20nm的厚度的n-InAlN形成电子供给层11。有时可以省略中间层2d。
作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为In源的三甲基铟(TMIn)气体、TMAl气体和氨(NH3)气体的混合气体用作生长InAlN的源气体。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
因此，形成包括依次堆叠的i-GaN层2a、背阻挡层2b、电子传输层2c、中间层2d以及电子供给层11的化合物半导体复合结构2。
接下来，在形成元件隔离结构之后，如图13A所示，形成源电极3和漏电极4。
Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。例如，在形成电极时，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成在待形成源电极和漏电极的位置处具有开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层11处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成了各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图13B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，首先，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。
接下来，参考图13C，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5并且形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，在化合物半导体复合结构2的表面上的保护膜5上形成栅电极6。栅电极6由Ni和沉积在Ni上的Au形成。
之后，在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型InAlN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的InAlN/GaN HEMT。
虽然i-InAlN层形成为电子供给层11，但是电子供给层11可以由代替i-InAlN层的InAlGaN层形成。
(第七实施方案)
在第七实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图14A至图15C是依次示出用于制造第七实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图14A所示，执行第一实施方案的图1A中示出的步骤以在SiC衬底1上依次形成i-GaN层2a和形成p-GaN部分2b1的p-GaN层(例如，Mg浓度为约1×1019/cm3以及厚度为约50nm)。
参考图14B，形成背阻挡层2b。
首先，将光刻胶施加到p-GaN层并对其进行光刻处理。因此，形成覆盖p-GaN层中的与待形成栅电极的位置对准且位于其下方的部分(将形成p-GaN部分2b1的部分)并且未覆盖剩余部分的光刻胶掩模。
通过光刻胶使用氯基气体作为蚀刻气体对p-GaN层的未覆盖部分进行干法蚀刻以减小这些部分的厚度。在此，这些部分的厚度减小到约10nm。
因此，形成包括形成于与待形成栅电极的位置对准并位于其下方的部分中的p-GaN部分2b1和比p-GaN部分2b1薄且位于p-GaN部分2b1的任一侧上的p--GaN部分2b6和2b7的背阻挡层2b。在背阻挡层2b中，p-GaN部分2b1具有与p--GaN部分2b2和2b3相同的离子化受主浓度；但是，由于p-GaN部分2b1比p--GaN部分2b2和2b3厚，因此，p-GaN部分2b1是单位面积中包含有更大量离子化受主的部分。
之后，如图14C所示，在背阻挡层2b上依次形成电子传输层2c、中间层2d以及电子供给层2e。
通过MOVPE法在背阻挡层2b上依次生长分别形成电子传输层2c、中间层2d以及电子供给层2e的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的三甲基镓(TMGa)气体和氨(NH3)气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在生长n型AlGaN时，例如，在形成电子供给层2e(n-AlGaN)时，将n型杂质添加到AlGaN的源气体。在该实施例中，例如，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以使AlGaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
因此，形成包括依次堆叠的i-GaN层2a、背阻挡层2b、电子传输层2c、中间层2d以及电子供给层2e的化合物半导体复合结构2。
在形成元件隔离结构之后，在电子供给层2e中形成电极凹部2e1并且之后形成源电极3和漏电极4，如图1SA所示。
具体地，首先，将光刻胶施加到化合物半导体复合结构2的整个表面上并对其进行光刻处理。因此，形成了具有露出电子供给层2e中的待形成栅电极的位置的开口的光刻胶掩模。
例如，通过光刻胶掩模、通过使用氟基气体作为蚀刻气体对电子供给层2e的表面层的部分进行干法蚀刻。因此，在电子供给层2e中的待形成栅电极的位置处形成电极凹部2e1。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。例如，在形成电极时，使用适用于气相沉积法和剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成具有露出待形成源电极和漏电极的位置的开口的光刻胶掩模。通过例如气相沉积法穿过该光刻胶掩模沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图15B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图11c所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5并且形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，形成利用栅极金属填充电极凹部2e1的内部并且在它们之间形成有保护膜5的栅电极6。栅电极6形成为具有由填充电极凹部2e1的内部且在它们之间形成有保护膜5并且在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
之后，在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第八实施方案)
在第八实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图16A至图17C是依次示出用于制造第八实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图16A所示，在SiC衬底1上依次形成i-GaN层2a和形成p-AlGaN部分12a的p-AlGaN层。
具体地，通过MOVPE法在SiC衬底1上依次生长i-GaN层2a和形成p-AlGaN部分12a的p-AlGaN层。
例如，通过生长约3μm的厚度的i-GaN形成i-GaN层2a。通过生长约50nm的厚度的p-AlGaN来形成形成p-AlGaN部分12a的p-AlGaN层。
作为Ga源的TMGa气体和NH3气体的混合气体用作生长GaN的源气体。作为Ga源的TMGa气体、作为Al源的TMAl气体和NH3气体的混合气体用作生长AlGaN的源气体。适当地设置TMAl气体和TMGa气体的流量并且NH3气体的流量设置成约100sccm至10slm。生长压力为约50托至300托并且生长温度为约1000℃至1200℃。
在生长p型AlGaN时，例如，在形成形成p-AlGaN部分12a的p-AlGaN层时，将p型杂质如Mg、C或Zn添加到AlGaN的源气体。例如，将Mg添加到源气体。具体地，以特定流量将含镁气体如Cp2Mg气体添加到源气体以使AlGaN掺杂有Mg。Mg掺杂剂浓度是约1×1016/cm3至约1×1021/em3，例如，约1×1019/cm3。在形成p-AlGaN层之后，在约400℃至1200℃如约800℃下对p-AlGaN层进行热处理以活化p型杂质Mg。
接下来，如图16B所示，形成背阻挡层12。
首先，将光刻胶施加到p-AlGaN层并对其进行光刻处理。因此，形成覆盖p-AlGaN层中的与待形成栅电极的位置对准并位于其下方的部分(将形成p-AlGaN部分12a的部分)并且未覆盖剩余部分的光刻胶掩模。
例如，通过光刻胶掩模以15keV的加速能量和1×1014/cm2的剂量离子注入使p-AlGaN的p型杂质钝化的杂质例如氩(Ar)。使p型杂质钝化的杂质可以是代替Ar的硼(B)、氧(O)、磷(P)、铁(Fe)等。离子注入使p-AlGaN层的除了待形成栅电极的位置以外的所有部分钝化并且产生p--AlGaN，由此形成p--AlGaN部分12b和12c。在p--AlGaN部分12b和12c中的离子化受主浓度比在p-AlGaN部分12a中的离子化受主浓度低。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
由此，通过上述过程形成包括形成于与待形成栅电极的位置对准并位于其下方的部分中的p-AlGaN部分12a和形成于p-AlGaN部分12a的任一侧上的p--AlGaN部分12b和12c的背阻挡层12。在背阻挡层12中，p-AlGaN部分12a比p--AlGaN部分12b和12c包含有更大量的离子化受主。即，p-AlGaN部分12a是具有高离子化受主浓度的部分。
接下来，如图16C所示，在背阻挡层12上依次形成电子传输层2c、中间层2d以及电子供给层2e。
通过MOVPE法在背阻挡层12上依次生长分别形成电子传输层2c、中间层2d以及电子供给层2e的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的TMGa气体和氨(NH3)气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在生长n型AlGaN时，例如，在形成电子供给层2e(n-AlGaN)时，将n型杂质添加到AlGaN的源气体。在该实施例中，例如，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以使AlGaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
因此，形成了包括依次堆叠的i-GaN层2a、背阻挡层12、电子传输层2c、中间层2d以及电子供给层2e的化合物半导体复合结构2。
接下来，在形成元件隔离结构之后，在电子供给层2e中形成电极凹部2e1并且之后形成源电极3和漏电极4，如图17A所示。
具体地，首先，将光刻胶施加到化合物半导体复合结构2的整个表面上并对其进行光刻处理。因此，形成了具有露出电子供给层2e中的待形成栅电极的位置的开口的光刻胶掩模。
通过光刻胶掩模、通过使用例如氟基气体作为蚀刻气体对电子供给层2e的表面层的部分进行干法蚀刻。因此，在电子供给层2e中的待形成栅电极的位置处形成电极凹部2e1。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。在形成电极时，例如，使用了适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成在待形成源电极和漏电极的位置处具有开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成了各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图17B所示，在化合物半导体复合结构2的表面上形成具有保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图17C所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极中，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5以形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，形成了使用栅极金属填充电极凹部2e1的内部并且在它们之间形成有保护膜5的栅电极6。栅电极6形成为具有由填充电极凹部2e1的内部并且在它们之间形成有保护膜5并且在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
(第九实施方案)
在第九实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，用相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图18A至图19C是依次示出用于制造第九实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图18A所示，在SiC衬底1上依次形成i-GaN层2a和形成p-InAlN部分13a的p-InAlN层。
具体地，通过MOVPE法在SiC衬底1上依次生长i-GaN层2a和形成p-InAlN部分13a的p-InAlN层。
例如，通过生长约3μm的厚度的i-GaN形成i-GaN层2a。通过生长约50nm的厚度的p-InAlN形成形成p-InAlN部分13a的p-InAlN层。
作为Ga源的TMGa气体和NH3气体的混合气体用作生长GaN的源气体。作为In源的TMIn气体、作为Al源的TMAl气体和NH3气体的混合气体用作生长InAlN的源气体。适当地设置TMIn气体和TMAl气体的流量。NH3气体的流量为约100seem至10slm。生长压力为约50托至300托并且生长温度为约1000℃至1200℃。
在生长p型InAlN时，即，在形成形成p-InAlN部分13a的p-InAlN层时，将p型杂质Mg、C、Zn等添加到InAlN的源气体。例如，将Mg添加到InAlN的源气体。在该实施例中，以特定流量包含有镁的Cp2Mg气体添加到源气体以使InAlN掺杂有Mg。Mg掺杂剂浓度是约1×1016/cm3至约1×1021/cm3，例如，约1×1019/cm3。
形成p-InAlN层之后，在约400℃至1200℃如约800℃下对p-InAlN层进行热处理以活化p型杂质Mg。
如图18B所示，形成背阻挡层13。
首先，将光刻胶施加到p-InAlN层并对其进行光刻处理。因此，形成覆盖p-InAlN层中的与待形成栅电极的位置对准并位于其下方的部分(将形成p-InAlN部分13a的部分)并且未覆盖其余部分的光刻胶掩模。
例如，通过光刻胶掩模以15keV的加速能量和1×1014/cm2的剂量离子注入使p-InAlN的p型杂质钝化的杂质例如氩(Ar)。使p型杂质钝化的杂质可以是代替Ar的硼(B)、氧(O)、磷(P)、铁(Fe)等。该离子注入使p-AlGaN层的除待形成栅电极的位置以外的所有部分钝化并且产生p--InAlN从而形成p--InAlN部分13b和13c。在p--InAlN部分13b和13c中的离子化受主浓度比在p-InAlN部分13a中的离子化受主浓度低。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
通过上述过程形成包括形成于与待形成栅电极的位置对准并位于其下方的部分中的p-InAlN部分13a和形成于p-InAlN部分13a的任一侧上的p--InAlN部分13b和13c的背阻挡层13。在背阻挡层13中，p-InAlN部分13a比p--InAlN部分13b和13c包含有更大量的离子化受主。即，p-InAlN部分13a是具有高离子化受主浓度的部分。
之后，如图18C所示，在背阻挡层13上依次形成电子传输层2c、中间层2d以及电子供给层2e。
通过MOVPE法在背阻挡层13上依次生长分别形成电子传输层2c、中间层2d以及电子供给层2e的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的TMGa气体和NH3气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在生长n型AlGaN时，即，在形成电子供给层2e(n-AlGaN)时，n型杂质将添加到AlGaN的源气体。在该实施例中，例如，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以使AlGaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
因此，形成了包括依次堆叠的i-GaN层2a、背阻挡层13、电子传输层2c、中间层2d以及电子供给层2e的化合物半导体复合结构2。
在形成元件隔离结构之后，在电子供给层2e中形成电极凹部2e1并且之后形成源电极3和漏电极4，如图19A所示。
具体地，首先，将光刻胶施加到化合物半导体复合结构2的整个表面上并对其进行光刻处理。因此，形成了具有露出电子供给层2e中的待形成栅电极的位置的开口的光刻胶掩模。
例如，通过光刻胶掩模、通过使用氟基气体作为蚀刻气体对电子供给层2e的表面层的部分进行干法蚀刻。因此，在电子供给层2e中的待形成栅电极的位置处形成电极凹部2e1。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法和剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成具有露出待形成源电极和漏电极的位置的开口的光刻胶掩模。通过例如气相沉积法穿过该光刻胶掩模沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成了各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图19B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图19C所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5以形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，形成了使用栅极金属填充电极凹部2e1的内部并且在它们之间形成有保护膜5的栅电极6。栅电极6形成为具有由填充电极凹部2e1的内部并且在它们之间形成有保护膜5并且在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
注意，在该实施方案中，虽然p-InAlN层(p-InAlN和p--InAlN)形成为背阻挡层，但是可以代替p-InAlN层而形成p-AlN层(p-AlN和p--AlN)。
(第十实施方案)
在第十实施方案中，描述MIS型AlGaN/GaN HEMT作为化合物半导体器件的一个实施例。
注意，由相同的附图标记表示与第一实施方案的AlGaN/GaN HEMT的构成部件相同的构成部件并且省略其详细描述以避免重复。
图20A至图21C是依次示出用于制造第十实施方案的AlGaN/GaNHEMT的方法的主要步骤的示意性横截面图。
首先，如图20A所示，在SiC衬底1上形成i-GaN层2a。
具体地，通过MOVPE法在SiC衬底1上生长例如约3μm的厚度的i-GaN以形成i-GaN层2a。
作为Ga源的TMGa气体和NH3气体的混合气体用作生长GaN的源气体。适当地设置TMGa气体的流量并且NH3气体的流量是约100sccm至10slm。生长压力为约50托至300托并且生长温度为约1000℃至1200℃。
接下来，如图20B所示，形成背阻挡层2b。
首先，将光刻胶施加到i-GaN层2a并对其进行光刻处理。因此，形成在i-GaN层2a中与待形成栅电极的位置对准并位于其下方的部分(将形成p-GaN部分的部分)中具有开口并且覆盖i-GaN层2a的其余部分的光刻胶掩模。
将p型杂质如Mg、C或Zn离子注入到i-GaN层2a的表面层部分中。例如，离子注入Mg。在约400℃至1200℃如约800℃下通过热处理活化p型杂质Mg。因此，在i-GaN层2a的表面层中以及与待形成栅电极的位置对准并位于其下方的部分中形成p-GaN部分2b1。p-GaN部分2b1具有约1×1016/cm3至约1×1021/cm3例如约1×1019/cm3的离子化受主浓度。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
将光刻胶施加到包括p-GaN部分2b1的i-GaN层2a并对其进行光刻处理。因此，形成覆盖p-GaN部分2b1并且使i-GaN层2a的其它部分开放的光刻胶掩模。
通过光刻胶掩模，将p型杂质如Mg、C或Zn离子注入到i-GaN层2a的表面层部分中。例如，离子注入Mg。在约400℃至1200℃如约800℃下通过热处理活化p型杂质Mg。因此，在p-GaN部分2b1的任一侧上形成p--GaN部分2b8和2b9。p--GaN部分2b8和2b9具有与p-GaN部分2b1相同的厚度并且具有比p-GaN部分2b1更低的离子化受主浓度。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
通过这些过程形成具有形成于与待形成栅电极的位置对准并位于其下方的部分中的p-GaN部分2b1和形成于p-GaN部分2b1的任一侧上的p--GaN部分2b8和2b9的背阻挡层2b。在背阻挡层2b中，p-GaN部分2b1比p--GaN部分2b8和2b9包含有更大量的离子化受主。即，p-GaN部分2b1是具有高离子化受主浓度的部分。
接下来，如图20C所示，在背阻挡层2b上依次形成电子传输层2c、中间层2d以及电子供给层2e。
通过MOVPE法在背阻挡层2b上依次生长分别形成电子传输层2c、中间层2d以及电子供给层2e的化合物半导体。通过生长约100nm的厚度的i-GaN形成电子传输层2c。通过生长约5nm的厚度的i-AlGaN形成中间层2d。通过生长约30nm的厚度的n-AlGaN形成电子供给层2e。有时可以省略中间层2d。电子供给层2e可以由i-AlGaN形成。
作为Ga源的TMGa气体和NH3气体的混合气体用作生长GaN的源气体。TMAl气体、TMGa气体和NH3气体的混合气体用作生长AlGaN的源气体。根据待生长的化合物半导体层确定是否供给TMAl气体或TMGa气体并且适当地设置其流量。作为共用材料的NH3气体的流量为约100sccm至10slm。生长压力为约50托至300托以及生长温度为约1000℃至1200℃。
在生长n型AlGaN时，例如，在形成电子供给层2e(n-AlGaN)时，将n型杂质添加到AlGaN的源气体。在该实施例中，例如，以特定的流量将包含有Si的硅烷(SiH4)气体添加到源气体以使AlGaN掺杂有Si。Si掺杂剂浓度为约1×1018/cm3至约1×1020/cm3，例如，约5×1018/cm3。
因此，形成了包括依次堆叠的i-GaN层2a、背阻挡层2b、电子传输层2c、中间层2d以及电子供给层2e的化合物半导体复合结构2。
在形成元件隔离结构之后，在电子供给层2e中形成电极凹部2e1并且之后形成源电极3和漏电极4，如图21A所示。
具体地，首先，将光刻胶施加到化合物半导体复合结构2的整个表面上并对其进行光刻处理。因此，形成了具有露出电子供给层2e中的待形成栅电极的位置的开口的光刻胶掩模。
例如，通过光刻胶掩模、通过使用氟基气体作为蚀刻气体对电子供给层2e的表面层的部分进行干法蚀刻。因此，在电子供给层2e中的待形成栅电极的位置处形成电极凹部2e1。通过使用特定化学溶液的湿法过程或灰化过程移除光刻胶掩模。
接下来，Ta/Al(Ta在下层中以及Al在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法和剥离法的悬垂结构双层光刻胶。将光刻胶施加到化合物半导体复合结构2并且形成在待形成源电极和漏电极的位置处具有开口的光刻胶掩模。之后，通过该光刻胶掩模、通过例如气相沉积法沉积Ta/Al。Ta的厚度是约20nm以及Al的厚度是约200nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ta/Al。之后，在400℃至1000℃例如约550℃下在例如氮气氛中对SiC衬底1进行热处理，以使剩余的Ta/Al与电子供给层2e处于欧姆接触。在不执行热处理时Ta/Al与电子供给层2e彼此处于欧姆接触的情况下，可以省略热处理。因此，形成各自由Ta/Al构成的源电极3和漏电极4。
接下来，如图21B所示，在化合物半导体复合结构2的表面上形成保护膜5。
具体地，通过等离子体CVD法、溅射法等在化合物半导体复合结构2、源电极3以及漏电极4的整个表面上沉积厚度为约2nm至200nm例如约20nm的SiN。因此，形成保护膜5。在该实施方案中，保护膜5也用作栅极绝缘膜。
接下来，如图21C所示，形成栅电极6。
Ni/Au(Ni在下层中以及Au在上层中)用作电极材料。在形成电极时，例如，使用适用于气相沉积法或剥离法的悬垂结构双层光刻胶。将光刻胶施加到保护膜5以形成具有露出待形成栅电极的位置的开口的光刻胶掩模。之后，通过光刻胶掩模、通过例如气相沉积法沉积Ni/Au。Ni的厚度是约30nm以及Au的厚度是约400nm。通过剥离法移除悬垂结构光刻胶掩模和沉积在光刻胶掩模上的Ni/Au。因此，形成了使用栅极金属填充电极凹部2e1的内部并且在它们之间形成有保护膜5的栅电极6。栅电极6形成为具有由填充电极凹部2e1的内部并且在它们之间形成有保护膜5并且在保护膜5上延伸的Ni和沉积在Ni上的Au构成的悬垂形状。
在源电极3、漏电极4与栅电极6之间建立电连接等以形成MIS型AlGaN/GaN HEMT。
如上面讨论的，根据该实施方案，由陷阱如电流崩塌引起的特性劣化降低并且获得了具有提高的夹断特性和gm并且可靠地实现常断模式的高可靠的AlGaN/GaN HEMT。
上述第一至第十实施方案可以使它们的特征自由组合。下面给出了第一至第十实施方案的实施例中的若干实施例。
例如，作为第三实施方案的特征的栅极凹部结构(在电子供给层11中的电极凹部中形成栅电极6的结构(保护膜5在其间))能够用于第六实施方案的InAlN/GaN HEMT中。
例如，作为第一实施方案的特征的肖特基接触结构(栅电极6通过保护膜5中的开口5a与化合物半导体复合结构2处于肖特基接触)能够用于第六实施方案的InAlN/GaN HEMT中。
其中背阻挡层的具有较大离子化受主浓度的部分具有偏离栅电极下方的位置的部分的结构能够用于第九或第十实施方案的AlGaN/GaNHEMT中。
在第七实施方案中展示的阻挡层的厚度局部变化的结构能够用于第九或第十实施方案的AlGaN/GaN HEMT中。
根据第一至第十实施方案的HEMT可以应用于分立封装件。
分立封装件引入第一至第十实施方案的HEMT中的一个HEMT的芯片。如下所述，下文中，第一至第十实施方案的HEMT的芯片的分立封装件的实施例称作HEMT芯片。
图22中示出了HEMT芯片的示意性结构。
HEMT芯片100具有其上形成有上述AlGaN/GaN HEMT的晶体管区域101、连接到漏电极的漏极焊垫102、连接到栅电极的栅极焊垫103以及连接到源电极的源极焊垫104的表面。
图23是分立封装件的示意性俯视图。
为了形成分立封装件，首先，通过使用管芯粘合材料111如钎料将HEMT芯片100固定到引线框112。引线框112与漏极引线112a成为一体。引线框112的栅极引线112b和源极引线112c设置成分离部件。
使用Al导线113通过接合将漏极焊垫102电连接到漏极引线112a、栅极焊垫103电连接到栅极引线112b以及源极焊垫104电连接到源极引线112c。
之后，通过使用模制树脂114的传递模制法使用树脂封装HEMT芯片100并且引线框112分离。因此，形成分立封装件。
(第十一实施方案)
在第十一实施方案中，描述了包括从第一至第十实施方案的HEMT中选出的HEMT的功率因子校正(PFC)电路。
图24是PFC电路20的布线图。
PFC电路20包括开关元件(晶体管)21、二极管22、扼流圈23、电容器24和25、二极管电桥26以及AC电源(AC)27。选自第一至第十实施方案的HEMT的HEMT用作开关元件21。
在PFC电路20中，开关元件21的漏电极连接到二极管22的阳极端子和扼流圈23的一个端子。开关元件21的源电极连接到电容器24的一个端子和电容器25的一个端子。电容器24的另一端子连接到扼流圈23的另一端子。电容器25的另一端子连接到二极管22的阴极端子。AC27通过二极管电桥26连接在电容器24的两个端子之间。DC电源(DC)连接在电容器25的两个端子之间。附图中未示出的PFC控制器连接到开关元件21。
在该实施方案中，选自第一至第十实施方案的HEMT的HEMT用于PFC电路20中。因此，实现了高可靠的PFC电路20。
(第二十实施方案)
在第二十实施方案中，描述了包括从第一至第十实施方案的HEMT中选出的HEMT的电源。
图25是示出根据第二十实施方案的电源的示意性结构的布线图。
该实施方案的电源包括高压一次电路31、低压二次电路32以及连接在一次电路31和二次电路32之间的变压器33。
一次电路31包括根据第十一实施方案的PFC电路20和连接在PFC电路20的电容器25的两个端子之间的逆变电路如全桥逆变电路30。全桥逆变电路30包括多个(该实施方案中是四个)开关元件34a、34b、34c和34d。
二次电路32包括多个(在该实施方案中是三个)开关元件35a、35b和35c。
在该实施方案中，构成一次电路31的PFC电路是根据第十一实施方案的PFC电路20。全桥逆变电路30的开关元件34a、34b、34c和34d中的每个开关元件是选自第一至第十实施方案的HEMT的HEMT。二次电路32的开关元件35a、35b和35c中的每个开关元件是包含硅的典型MIS FET。
在该实施方案中，第十一实施方案的PFC电路20和选自第一至第十实施方案的HEMT的HEMT用于为高压电路的一次电路31中。因此，实现了高可靠的高功率电源。
(第十三实施方案)
在第十三实施方案中，描述了包括从第一至第十实施方案的HEMT中选出的HEMT的高频放大器。
图26是示出根据第十三实施方案的高频放大器的示意性结构的布线图。
该实施方案的高频放大器包括数字预失真电路41、混频器42a和42b以及功率放大器43。
数字预失真电路41补偿输入信号46的非线性失真。混频器42a将已得到补偿的输入信号与AC信号44a混合。功率放大器43将与AC信号混合的输入信号放大并且将放大的信号输出至输出端子47。功率放大器43包括选自第一实施方案及其修改实施例的AlGaN/GaN HEMT的AlGaN/GaN HEMT。注意，根据图26中示出的构造，在混频器42b中能够将输出端子47侧信号与AC信号44b混合并通过转换开关45将其发送至数字预失真电路41。
在该实施方案中，从第一至第十实施方案的HEMT中选出的HEMT用于高频放大器中。因此，能够实现具有高可靠性和耐受高压的高频放大器。
附记
附记1.一种化合物半导体器件，包括：
其中产生有二维电子气的化合物半导体复合结构；以及
形成在所述化合物半导体复合结构上的电极，
其中所述化合物半导体复合结构包括在产生有所述二维电子气的部分下方的p型半导体层，以及
所述p型半导体层包括比所述p型半导体层的其它部分包含有更大量的离子化受主的部分，所述部分位于所述电极下方。
附记2.根据附记1所述的化合物半导体器件，其中所述p型半导体层由选自p-GaN、p-AlGaN、p-InAlN和p-AlN中的材料形成。
附记3.根据附记1或2所述的化合物半导体器件，其中所述p型半导体层的所述其它部分包括用于受主钝化的杂质。
附记4.根据附记1或2所述的化合物半导体器件，其中所述p型半导体层的所述其它部分比包含有更大量的所述离子化受主的所述部分薄。
附记5.根据附记1或2所述的化合物半导体器件，其中所述p型半导体层的所述其它部分的离子化受主浓度比包含有更大量的所述离子化受主的所述部分的离子化受主浓度低。
附记6.根据附记1至5中任一项所述的化合物半导体器件，其中在所述p型半导体层中，包含有更大量的所述离子化受主的所述部分偏向所述电极的一侧。
附记7.根据附记1至5中任一项所述的化合物半导体器件，其中所述电极与所述化合物半导体复合结构接触。
附记8.根据附记1至5中任一项所述的化合物半导体器件，其中所述电极设置在所述化合物半导体复合结构上并且在所述化合物半导体复合结构与所述电极之间设置有绝缘膜。
附记9.根据附记8所述的化合物半导体器件，其中所述电极与所述绝缘膜形成为填充在所述化合物半导体复合结构中形成的凹部。
附记10.一种用于制造化合物半导体器件的方法，所述方法包括：
形成其中产生有二维电子气的化合物半导体复合结构；以及
在所述化合物半导体复合结构上形成电极，
其中在形成所述化合物半导体复合结构时，在对应于待产生所述二维电子气的部分下方的部分中形成p型半导体层，以及
所述p型半导体层包括比所述p型半导体层的其它部分包含有更大量的离子化受主的部分，所述部分位于所述电极下方。
附记11.根据附记10所述的方法，其中所述p型半导体层由选自p-GaN、p-AlGaN、p-InAlN和p-AlN中的材料形成。
附记12.根据附记10或11所述的方法，其中所述p型半导体层的所述其它部分包括用于受主钝化的杂质。
附记13.根据附记10或11所述的方法，其中所述p型半导体层的所述其它部分比包含有更大量的所述离子化受主的所述部分薄。
附记14.根据附记10或11所述的方法，其中所述p型半导体层的所述其它部分的离子化受主浓度比包含有更大量的所述离子化受主的所述部分的离子化受主浓度低。
附记15.根据附记10至14中任一项所述的方法，其中在所述p型半导体层中，包含有更大量的所述离子化受主的所述部分偏向所述电极的一侧。
附记16.根据附记10至14中任一项所述的方法，其中所述电极与所述化合物半导体复合结构接触。
附记17.根据附记10至14中任一项所述的方法，其中在所述化合物半导体复合结构上沉积所述电极并且在所述化合物半导体复合结构与所述电极之间设置有绝缘膜。
附记18.根据附记17所述的方法，其中将所述电极形成为填充在所述化合物半导体复合结构中形成的凹部且同时将所述绝缘膜设置在所述化合物半导体复合结构与所述电极之间。
附记19.一种电源电路，包括：
高压电路；
低压电路；以及
设置在所述高压电路与所述低压电路之间的变压器，
所述高压电路包括晶体管，所述晶体管包括：
其中产生有二维电子气的化合物半导体复合结构，以及
形成在所述化合物半导体复合结构上的电极，
其中所述化合物半导体复合结构包括在产生有所述二维电子气的部分下方的p型半导体层，以及
所述p型半导体层包括比所述p型半导体层的其它部分包含有更大量的离子化受主的部分，所述部分位于所述电极下方。
附记20.一种配置为放大输入高频电压并且输出所述经放大的电压的高频放大器，包括：
晶体管，所述晶体管包括：
其中产生有二维电子气的化合物半导体复合结构，以及
形成在所述化合物半导体复合结构上的电极，
其中所述化合物半导体复合结构包括在产生有所述二维电子气的部分下方的p型半导体层，以及
所述p型半导体层包括比所述p型半导体层的其它部分包含有更大量的离子化受主的部分，所述位于所述电极下方。

Claims (20)

1.一种化合物半导体器件，包括：
其中产生有二维电子气的化合物半导体复合结构；以及
形成在所述化合物半导体复合结构上的电极，
其中所述化合物半导体复合结构包括在产生有所述二维电子气的部分下方的p型半导体层，以及
所述p型半导体层包括位于所述电极下方的部分以及在位于所述电极下方的所述部分两侧的其它部分，其中位于所述电极下方的所述部分包含有比所述其它部分更大量的离子化受主。
2.根据权利要求1所述的化合物半导体器件，其中所述p型半导体层由选自p-GaN、p-AlGaN、p-InAlN和p-AlN中的材料形成。
3.根据权利要求1所述的化合物半导体器件，其中所述p型半导体层的所述其它部分包含用于受主钝化的杂质。
4.根据权利要求1所述的化合物半导体器件，其中所述p型半导体层的所述其它部分比包含有更大量的所述离子化受主的所述部分薄。
5.根据权利要求1所述的化合物半导体器件，其中所述p型半导体层的所述其它部分的离子化受主浓度比包含有更大量的所述离子化受主的所述部分的离子化受主浓度低。
6.根据权利要求1所述的化合物半导体器件，其中在所述p型半导体层中，包含有更大量的所述离子化受主的所述部分位于所述电极下方并且偏离所述电极的一侧。
7.根据权利要求1所述的化合物半导体器件，其中所述电极与所述化合物半导体复合结构接触。
8.根据权利要求1所述的化合物半导体器件，其中所述电极设置在所述化合物半导体复合结构上并且在所述化合物半导体复合结构与所述电极之间设置有绝缘膜。
9.根据权利要求8所述的化合物半导体器件，其中所述电极与所述绝缘膜形成为填充在所述化合物半导体复合结构中形成的凹部。
10.一种用于制造化合物半导体器件的方法，所述方法包括：
形成其中产生有二维电子气的化合物半导体复合结构；以及
在所述化合物半导体复合结构上形成电极，
其中在形成所述化合物半导体复合结构时，在对应于待产生所述二维电子气的部分下方的部分中形成p型半导体层，以及
所述p型半导体层包括位于所述电极下方的部分以及在位于所述电极下方的所述部分两侧的其它部分，其中位于所述电极下方的所述部分包含有比所述其它部分更大量的离子化受主。
11.根据权利要求10所述的方法，其中所述p型半导体层由选自p-GaN、p-AlGaN、p-InAlN和p-AlN中的材料形成。
12.根据权利要求10所述的方法，其中所述p型半导体层的所述其它部分包含用于受主钝化的杂质。
13.根据权利要求10所述的方法，其中所述p型半导体层的所述其它部分比包含有更大量的所述离子化受主的所述部分薄。
14.根据权利要求10所述的方法，其中所述p型半导体层的所述其它部分的离子化受主浓度比包含有更大量的所述离子化受主的所述部分的离子化受主浓度低。
15.根据权利要求10所述的方法，其中在所述p型半导体层中，包含有更大量的所述离子化受主的所述部分位于所述电极下方并且偏离所述电极的一侧。
16.根据权利要求10所述的方法，其中所述电极与所述化合物半导体复合结构接触。
17.根据权利要求10所述的方法，其中在所述化合物半导体复合结构上形成所述电极并且在所述化合物半导体复合结构与所述电极之间设置有绝缘膜。
18.根据权利要求17所述的方法，其中将所述电极形成为填充在所述化合物半导体复合结构中形成的凹部且同时将所述绝缘膜设置在所述化合物半导体复合结构与所述电极之间。
19.一种电源电路，包括：
高压电路；
低压电路；以及
设置在所述高压电路与所述低压电路之间的变压器，
所述高压电路包括晶体管，所述晶体管包括：
其中产生有二维电子气的化合物半导体复合结构，以及
形成在所述化合物半导体复合结构上的电极，
其中所述化合物半导体复合结构包括在产生有所述二维电子气的部分下方的p型半导体层，以及
所述p型半导体层包括位于所述电极下方的部分以及在位于所述电极下方的所述部分两侧的其它部分，其中位于所述电极下方的所述部分包含有比所述其它部分更大量的离子化受主。
20.一种配置为放大输入高频电压并且输出经放大的电压的高频放大器，包括：
晶体管，所述晶体管包括：
其中产生有二维电子气的化合物半导体复合结构，以及
形成在所述化合物半导体复合结构上的电极，
其中所述化合物半导体复合结构包括在产生有所述二维电子气的部分下方的p型半导体层，以及
所述p型半导体层包括位于所述电极下方的部分以及在位于所述电极下方的所述部分两侧的其它部分，其中位于所述电极下方的所述部分包含有比所述其它部分更大量的离子化受主。
CN201310073197.7A 2012-03-30 2013-03-07 化合物半导体器件及其制造方法 Active CN103367422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012081975A JP6054621B2 (ja) 2012-03-30 2012-03-30 化合物半導体装置及びその製造方法
JP2012-081975 2012-03-30

Publications (2)

Publication Number Publication Date
CN103367422A CN103367422A (zh) 2013-10-23
CN103367422B true CN103367422B (zh) 2016-09-07

Family

ID=49233690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310073197.7A Active CN103367422B (zh) 2012-03-30 2013-03-07 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8883581B2 (zh)
JP (1) JP6054621B2 (zh)
KR (1) KR101560443B1 (zh)
CN (1) CN103367422B (zh)
TW (1) TWI517382B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8796097B2 (en) * 2012-04-26 2014-08-05 University Of South Carolina Selectively area regrown III-nitride high electron mobility transistor
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
FR3019682B1 (fr) * 2014-04-04 2016-04-29 Thales Sa Couche tampon optimisee pour transistor a effet de champ a haute mobilite
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
JP2016143824A (ja) * 2015-02-04 2016-08-08 富士通株式会社 化合物半導体エピタキシャル基板及び化合物半導体装置
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US9583607B2 (en) * 2015-07-17 2017-02-28 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multiple-functional barrier layer
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
JP2019505459A (ja) * 2015-12-10 2019-02-28 アイキューイー ピーエルシーＩＱＥ ｐｌｃ 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
US10062630B2 (en) * 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
JP6966689B2 (ja) * 2017-03-31 2021-11-17 富士通株式会社 窒化物半導体装置及びその製造方法
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
IT201700064147A1 (it) 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
JP7113233B2 (ja) * 2017-06-13 2022-08-05 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP6912721B2 (ja) * 2017-09-15 2021-08-04 富士通株式会社 化合物半導体装置及びその製造方法
US10418474B2 (en) * 2017-10-17 2019-09-17 Mitsubishi Electric Research Laboratories, Inc. High electron mobility transistor with varying semiconductor layer
JP6996241B2 (ja) * 2017-11-13 2022-01-17 富士通株式会社 化合物半導体装置及びその製造方法、電源装置、高周波増幅器
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP6486510B2 (ja) * 2018-01-17 2019-03-20 住友化学株式会社 窒化物半導体積層物及び窒化物半導体装置
EP3818568A4 (en) * 2018-07-06 2022-08-03 Analog Devices, Inc. COMPOSITE DEVICE WITH REAR SIDE FIELD PLATE
TWI791888B (zh) * 2018-09-11 2023-02-11 美商美國亞德諾半導體公司 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
EP3942609A4 (en) 2019-03-21 2023-06-07 Transphorm Technology, Inc. Integrated design for iii-nitride devices
US11410902B2 (en) 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP7258735B2 (ja) * 2019-12-13 2023-04-17 株式会社東芝 半導体装置
US11444189B2 (en) 2019-12-13 2022-09-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
EP4143610A4 (en) * 2020-05-01 2024-05-15 National Research Council of Canada RADIATION HARD, TEMPERATURE TOLERANT GAN-HEMT DEVICES FOR RADIATION SENSING APPLICATIONS
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US12274084B2 (en) * 2020-06-24 2025-04-08 Guangdong Zhineng Technology Co., Ltd. Normally-closed device and fabrication method thereof
CN212062440U (zh) * 2020-06-24 2020-12-01 广东致能科技有限公司 一种常关型器件
WO2021258765A1 (zh) * 2020-06-24 2021-12-30 广东致能科技有限公司 一种半导体器件、制造方法及电子设备
TWI768391B (zh) * 2020-07-02 2022-06-21 聯華電子股份有限公司 高電子遷移率電晶體的佈局圖
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
KR20230110537A (ko) * 2020-12-02 2023-07-24 아나로그 디바이시즈 인코포레이티드 전기적 특성들을 제어하기 위한 전도성 구성요소를 갖는 화합물 반도체 디바이스들
CN117542876A (zh) * 2024-01-10 2024-02-09 英诺赛科（珠海）科技有限公司 一种半导体器件及半导体器件的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136492A (zh) * 2010-10-20 2011-07-27 中国科学院半导体研究所 一种基于自组织量子点的存储器及其制备方法
CN102237402A (zh) * 2010-05-06 2011-11-09 株式会社东芝 氮化物半导体元件

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287611A (en) * 1961-08-17 1966-11-22 Gen Motors Corp Controlled conducting region geometry in semiconductor devices
US4695857A (en) * 1983-06-24 1987-09-22 Nec Corporation Superlattice semiconductor having high carrier density
JPH0793428B2 (ja) 1984-10-03 1995-10-09 株式会社日立製作所 半導体装置及びその製造方法
JPH0793428A (ja) 1993-09-21 1995-04-07 Toshiba Corp 自動取引装置
JP3164078B2 (ja) * 1998-10-05 2001-05-08 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4746825B2 (ja) * 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
JP2007103451A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP5000159B2 (ja) 2006-03-17 2012-08-15 株式会社豊田中央研究所 電界効果トランジスタ
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP2008021756A (ja) * 2006-07-12 2008-01-31 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置
EP2065925B1 (en) * 2006-09-20 2016-04-20 Fujitsu Limited Field-effect transistor
JP5186096B2 (ja) 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2008112868A (ja) 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
KR20110032845A (ko) * 2009-09-24 2011-03-30 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5672723B2 (ja) * 2010-03-09 2015-02-18 富士通株式会社 化合物半導体装置の製造方法
JP5258853B2 (ja) * 2010-08-17 2013-08-07 株式会社東芝 半導体発光素子及びその製造方法
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2012060014A1 (ja) * 2010-11-05 2012-05-10 富士通株式会社 半導体装置及び半導体装置の製造方法
KR101464909B1 (ko) * 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5712583B2 (ja) * 2010-12-02 2015-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5724339B2 (ja) * 2010-12-03 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
JP5685918B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
JP5728922B2 (ja) * 2010-12-10 2015-06-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP2012175089A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2012248632A (ja) * 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013074069A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5998446B2 (ja) * 2011-09-29 2016-09-28 富士通株式会社 化合物半導体装置及びその製造方法
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
US9018677B2 (en) * 2011-10-11 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6339762B2 (ja) * 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237402A (zh) * 2010-05-06 2011-11-09 株式会社东芝 氮化物半导体元件
CN102136492A (zh) * 2010-10-20 2011-07-27 中国科学院半导体研究所 一种基于自组织量子点的存储器及其制备方法

Also Published As

Publication number Publication date
JP6054621B2 (ja) 2016-12-27
US20130256685A1 (en) 2013-10-03
TWI517382B (zh) 2016-01-11
CN103367422A (zh) 2013-10-23
US8883581B2 (en) 2014-11-11
KR20130111289A (ko) 2013-10-10
JP2013211481A (ja) 2013-10-10
TW201344903A (zh) 2013-11-01
KR101560443B1 (ko) 2015-10-14

Similar Documents

Publication Publication Date Title
CN103367422B (zh) 化合物半导体器件及其制造方法
CN103715252B (zh) 化合物半导体器件及其制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
KR101473534B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103367424B (zh) 化合物半导体器件及其制造方法
TWI559536B (zh) 化合物半導體裝置及其製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
TWI512974B (zh) 化合物半導體裝置及其製造方法
CN103715247B (zh) 化合物半导体器件及其制造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
JP2020027911A (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140805

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140805

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant