[go: up one dir, main page]

JP5685917B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5685917B2
JP5685917B2 JP2010276379A JP2010276379A JP5685917B2 JP 5685917 B2 JP5685917 B2 JP 5685917B2 JP 2010276379 A JP2010276379 A JP 2010276379A JP 2010276379 A JP2010276379 A JP 2010276379A JP 5685917 B2 JP5685917 B2 JP 5685917B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
gate recess
semiconductor device
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010276379A
Other languages
English (en)
Other versions
JP2012124440A (ja
Inventor
遠藤　浩
浩 遠藤
多木　俊裕
俊裕 多木
俊英 吉川
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010276379A priority Critical patent/JP5685917B2/ja
Priority to TW100140907A priority patent/TWI466291B/zh
Priority to US13/294,740 priority patent/US9276100B2/en
Priority to CN201110408970.1A priority patent/CN102569379B/zh
Publication of JP2012124440A publication Critical patent/JP2012124440A/ja
Application granted granted Critical
Publication of JP5685917B2 publication Critical patent/JP5685917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
ところで、このような用途に用いられるＨＥＭＴは、ノーマリーオフであること、絶縁耐圧が高いこと等が求められている。特に、ノーマリーオフは安全動作の観点から重要であることから、ノーマリーオフ化のための様々な方法が検討されている。ノーマリーオフ化の為の方法の一つとして、ゲート電極の直下の半導体層の一部を除去することによりゲートリセスを形成する方法がある。この方法により形成されるゲートリセス構造では、電極間の抵抗成分を増加させることなく、閾値電圧を正にすることが可能である等の利点を有している。また、電力用途に用いられるノーマリーオフの半導体デバイスでは、高いドレイン耐圧やゲート耐圧が求められるため、横型構造のＦＥＴやＨＥＭＴにおいては、ゲート絶縁膜となる絶縁膜を形成したＭＩＳ（Metal Insulator Semiconductor）構造が用いられている。このように、ＧａＮ系の半導体材料を用いたＨＥＭＴにおいては、ゲートリセス構造及びＭＩＳ構造を組み合わせた構造とすることにより、電力用途に適した半導体デバイスとすることができる。
特開２００２−３５９２５６号公報
ところで、上述したゲートリセス構造のＨＥＭＴは、図１に示されるように、ゲートリセスの底面が平坦な形状で形成される。
即ち、このゲートリセス構造のＨＥＭＴからなる半導体装置４１０は、半絶縁性のＳｉＣ等からなる基板４１１上に、ｉ−ＧａＮ電子走行層４１２、ｉ−ＡｌＧａＮスペーサ層４１３、ｎ−ＡｌＧａＮ電子供給層４１４、ｎ−ＧａＮキャップ層４１５が形成されている。これにより、ｉ−ＧａＮ電子走行層４１２とｉ−ＡｌＧａＮスペーサ層４１３との界面の近傍におけるｉ−ＧａＮ電子走行層４１２には２ＤＥＧ４１２ａが形成される。ｎ−ＧａＮキャップ層４１５及びｎ−ＡｌＧａＮ電子供給層４１４には、ゲートリセス４２２が形成されており、ゲートリセス４２２の底面、側面及びｎ−ＧａＮキャップ層４１５上には、ゲート絶縁膜となる絶縁膜４３１が形成されている。更に、ゲートリセス４２２が形成されている領域上には、絶縁膜４３１を介しゲート電極４３２が形成されており、ｎ−ＡｌＧａＮ電子供給層４１４上には、ソース電極４３３及びドレイン電極４３４が形成されている。
ゲートリセス４２２の底面は、通常のドライエッチング等により形成されており、略平坦となっている。しかしながら、ゲートリセスの底面４２３が略平坦に形成されると、２ＤＥＧ（Dimensional Electron Gas）４１２ａにおいて、破線で示される電子が殆ど存在していない領域４１２ｂが形成されてしまう。この場合、ドレイン、ソース間に高い電圧が印加されると、破線で示される領域Ａにおいてゲート電極４３２のドレイン電極４３４側の端部の絶縁膜４３１及びｉ−ＡｌＧａＮスペーサ層４１３等において電界が集中する。これにより、絶縁膜４３１及びｉ−ＡｌＧａＮスペーサ層４１３等の半導体層において絶縁破壊等が発生し、半導体装置が破損してしまい、信頼性の低下を招いてしまう。
このため、ゲート絶縁膜となる絶縁膜及び半導体層において絶縁破壊等が発生しにくく、信頼性の高い半導体装置及び半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセスと、前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極と、前記第１の半導体層または前記第２の半導体層上に形成されているソース電極及びドレイン電極と、を有し、前記ゲートリセスの底面は、中央部分が周辺部分に対し高い形状であって、前記第１の半導体層は、ＧａＮを含む材料により形成されており、前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第２の半導体層上に形成された第３の半導体層と、所定の領域の前記第３の半導体層の全部及び前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセスと、前記ゲートリセス及び第３の半導体層上に形成されている絶縁膜と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極と、前記第１の半導体層または前記第２の半導体層上に形成されているソース電極及びドレイン電極と、を有し、前記ゲートリセスの底面は、中央部分が周辺部分に対し高い形状であって、前記第１の半導体層は、ＧａＮを含む材料により形成されており、前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板上に、第１の半導体層及び第２の半導体層が順次形成されている半導体層の表面に、レジストパターンを形成する工程と、前記レジストパターンの開口領域における前記第２の半導体層の一部または全部を除去し、中央部分が周辺部分に対して高い形状の底面を有するゲートリセスを形成する工程と、前記レジストパターンを除去し、前記ゲートリセス及び前記半導体層上に絶縁膜を形成する工程と、前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、前記半導体層上にソース電極及びドレイン電極を形成する工程と、を有し、前記第１の半導体層は、ＧａＮを含む材料により形成されており、前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板上に、第１の半導体層、第２の半導体層及び第３の半導体層が順次形成されている半導体層の表面に、レジストパターンを形成する工程と、前記レジストパターンの開口領域における前記第３の半導体層の全部及び前記第２の半導体層の一部または全部を除去し、中央部分が周辺部分に対して高い形状の底面を有するゲートリセスを形成する工程と、前記レジストパターンを除去し、前記ゲートリセス及び前記半導体層上に絶縁膜を形成する工程と、前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、前記半導体層上にソース電極及びドレイン電極を形成する工程と、を有し、前記第１の半導体層は、ＧａＮを含む材料により形成されており、前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、ゲート絶縁膜となる絶縁膜及び半導体層において絶縁破壊等されにくい難い構造の半導体装置を得ることができ、半導体装置における信頼性を高めることができる。
ＧａＮ等により形成されるＨＥＭＴの説明図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の説明図 第１の実施の形態における他の半導体装置の構造図（１） 第１の実施の形態における他の半導体装置の構造図（２） 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第１の実施の形態における半導体装置の製造方法の工程図（４） 半導体装置における耐圧の説明図 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の製造方法の工程図（４） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第４の実施の形態におけるＰＦＣ回路の回路図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置）
図２に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置１０は、半絶縁性のＳｉＣ等からなる基板１１上に、エピタキシャル成長させることにより形成された電子走行層１２、スペーサ層１３、電子供給層１４、キャップ層１５からなる半導体層を有している。尚、第１の半導体層である電子走行層１２はｉ−ＧａＮにより形成されており、第４の半導体層であるスペーサ層１３はｉ−ＡｌＧａＮにより形成されている。また、第２の半導体層である電子供給層１４はｎ−ＡｌＧａＮにより形成されており、第３の半導体層であるキャップ層１５はｎ−ＧａＮにより形成されている。これにより、ｉ−ＧａＮからなる電子走行層１２とｉ−ＡｌＧａＮからなるスペーサ層１３との界面の近傍におけるｉ−ＧａＮからなる電子走行層１２には２ＤＥＧ１２ａが形成される。
ゲートリセス２２は、キャップ層１５、電子供給層１４及びスペーサ層１３の一部をエッチングすることにより形成されており、ゲートリセス２２の底面２３は、凸状の形状となるように形成されている。即ち、ゲートリセス２２の底面２３は、第４の半導体層であるスペーサ層１３において、中央部分２３ａが周辺部分２３ｂよりも高くなるように形成されている。このように、ゲートリセス２２の底面２３を凸状に形成する方法については後述する。また、ゲートリセス２２の底面２３、側面及びキャップ層１５上には、ゲート絶縁膜となる絶縁膜３１が形成されており、ゲートリセス２２が形成されている領域上には、絶縁膜３１を介しゲート電極３２が形成されている。更に、電子供給層１４上には、ソース電極３３及びドレイン電極３４が形成されている。尚、ソース電極３３及びドレイン電極３４は、電子走行層１２等の上に形成されているものであってもよい。
本実施の形態では、図３に示すように、ゲートリセス２２の底面２３を中央部分２３ａが周辺部分２３ｂよりも高くなるような形状で形成する。即ち、ゲートリセス２２の底面２３における中央部分２３ａに対し周辺部分２３ｂが深くなるように形成する。これにより、ゲートリセス２２の底面２３の中心部分２３ａに対応する破線で示される領域１２ｂは、ゲートリセス２２の底面２３の周辺部分２３ｂに対応する破線で示される領域１２ｃよりも２ＤＥＧ１２ａの電子の密度よりも高くすることができる。
このような構造とすることにより、ゲート電極３２のドレイン電極３３側の端部における電界集中が緩和され、絶縁破壊等を防ぐことができる。即ち、ゲート電極３２の直下における中央部分となる領域１２ｂに２次元電子ガスの電子を増やすことができ、ゲート電極３２の直下における電界集中は緩和され、絶縁膜３１及び半導体層における破壊を防ぐことができ、信頼性を向上させることができる。
尚、本実施の形態では、上記構造の他、図４に示すように、ゲートリセス２２の底面２３は、中央部分２３ａにおいて、第４の半導体層であるスペーサ層１３が露出し、周辺部分２３ｂにおいて、第１の半導体層である電子走行層１２が露出するように形成してもよい。このような構造でも、ゲートリセス２２の底面２３の中心部分２３ａに対応する領域１２ｂは、ゲートリセス２２の底面２３の周辺部分２３ｂに対応する領域１２ｃよりも２ＤＥＧ１２ａの電子の密度よりも高くすることができる。
また、図５に示すように、ゲートリセス２２の底面２３が第２の半導体層である電子供給層１４に位置するように形成し、ゲートリセス２２の底面２３の中央部分２３ａが、周辺部分２３ｂよりも高くなるように形成してもよい。このような構造でも、ゲートリセス２２の底面２３の中心部分２３ａに対応する領域１２ｂは、ゲートリセス２２の底面２３の周辺部分２３ｂに対応する領域１２ｃよりも２ＤＥＧ１２ａの電子の密度よりも高くすることができる。
尚、第２の半導体層である電子供給層１４は、上述したｎ−ＡｌＧａＮの他、ｉ−ＩｎＡｌＮ、ｎ―ＩｎＡｌＮ等により形成してもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６〜図９に基づき説明する。
最初に、図６（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１１上に、ＭＯＶＰＥによるエピタキシャル成長により、電子走行層１２、スペーサ層１３、電子供給層１４、キャップ層１５を順次形成することにより半導体層を形成する。基板１１は、ＳｉＣ以外にもＳｉ、サファイア、ＧａＮ等を用いることができる。第１の半導体層である電子走行層１２は厚さが約３μｍとなるｉ−ＧａＮにより形成されている。第４の半導体層であるスペーサ層１３は厚さが数ｎｍとなるｉ−Ａｌ１５Ｇａ８５Ｎにより形成されている。第２の半導体層である電子供給層１４は厚さが約３０ｎｍとなるｎ−Ａｌ３０Ｇａ７０Ｎにより形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３ドープされている。第３の半導体層であるキャップ層１５は厚さが約１０ｎｍとなるｎ−ＧａＮにより形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３ドープされている。これにより、電子走行層１２とスペーサ層１３との界面の近傍における電子走行層１２には２ＤＥＧ１２ａが形成される。尚、図４に示す構造の半導体装置等においては、第４の半導体層であるスペーサ層１３におけるＡｌの組成比は、第２の半導体層である電子供給層１４におけるＡｌ組成比よりも低い値であることが好ましい。塩素成分を含むガスを用いたＲＩＥ等のドライエッチングでは、Ａｌの組成比が低い方がエッチングレートは速いため、ゲートリセス２２の底面２３を凸状の形状となるように形成しやすいからである。この後、図示はしないが素子分離領域を形成する。具体的には、素子分離領域を形成するためのフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有するレジストパターンを形成する。更に、この後、塩素成分を含むガスを用いたドライエッチングを行い、ドライエッチングされた領域に絶縁膜を形成することにより、または、所定の元素のイオン注入を行なうことにより素子分離領域を形成する。
次に、図６（ｂ）に示すように、レジストパターン４１を形成する。具体的には、キャップ層１５の表面にフォトレジストを塗布し露光装置による露光、現像を行なうことによりソース電極３３及びドレイン電極３４が形成される領域に開口部を有するレジストパターン４１を形成する。
次に、図６（ｃ）に示すように、レジストパターン４１が形成されていない領域におけるキャップ層１５及び電子供給層１４の一部をＲＩＥ等のドライエッチングにより除去し開口領域４２及び４３を形成する。このＲＩＥ等のドライエッチングは、塩素成分を含むガスをエッチングガスとしてチャンバー内に導入することにより行なう。
次に、図７（ａ）に示すように、真空蒸着により厚さが約２０ｎｍのＴａ膜、厚さが約２００ｎｍのＡｌ膜を順次成膜することにより金属膜４４を形成する。
次に、図７（ｂ）に示すように、有機溶剤等を用いてリフトオフを行なうことにより、レジストパターン４１上に形成された金属膜４４をレジストパターン４１とともに除去する。これにより、レジストパターン４１の形成されていない領域、即ち、開口領域４２及び４３に成膜されている金属膜４４によりソース電極３３及びドレイン電極３４が形成される。この後、４００℃〜１０００℃の温度、例えば、５５０℃で熱処理を行なうことにより、ソース電極３３及びドレイン電極３４をオーミックコンタクトさせる。
次に、図７（ｃ）に示すように、ソース電極３３、ドレイン電極３４及びキャップ層１５の表面に、レジストパターン４５を形成する。レジストパターン４５は、キャップ層１５等の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成する。このようにして後述するゲートリセス２２が形成される領域に開口部を有するレジストパターン４５を形成する。
次に、図８（ａ）に示すように、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターン４５が形成されていない領域におけるキャップ層１５、電子供給層１４及びスペーサ層１３の一部または全部を除去し、ゲートリセス２２を形成する。このＲＩＥ等のドライエッチングに用いられるエッチングガスは、塩素系ガス（塩素成分を含むガス）を用いて行なう。本実施の形態では、エッチングチャンバー内に、エッチングガスとしてＣｌ２を３０ｓｃｃｍ導入し、エッチングチャンバー内の圧力を２Ｐａとし、ＲＦ（Radio frequency）パワーを２０Ｗ印加し、ＲＩＥを行なうことによりゲートリセス２２を形成する。これにより、図２に示すように、ゲートリセス２２の底面２３を凸状の形状となるように形成することができる。即ち、底面２３における周辺部分２３ｂよりも中央部分２３ａの高さが高くなる形状となるように形成することができる。尚、このように、ゲートリセス２２の底面２３の形状を凸状に形成するためには、相対的に基板温度が低い条件、具体的には、基板冷却等をすることにより、基板温度を常温以下となる条件であって、印加されるバイアスが相対的に高い条件が好ましい。印加されるバイアスが高い条件とは、例えば、印加されるＲＦパワーが高い条件である。ＲＦパワーが高いと生じる自己バイアスも高くなるからである。
次に、図８（ｂ）に示すように、レジストパターン４５を有機溶剤等により除去する。これにより、レジストパターン４５は除去され、ゲートリセス２２が形成される。
次に、図８（ｃ）に示すように、キャップ層１５の表面及びゲートリセス２２上に絶縁膜３１を形成する。本実施の形態では、絶縁膜３１は、酸化アルミニウム（Ａｌ２Ｏ３）膜を厚さが２ｎｍ〜２００ｎｍとなるように成膜することにより形成する。具体的には、厚さが約１０ｎｍの酸化アルミニウム膜を成膜することにより絶縁膜３１を形成している。絶縁膜３１の成膜方法としては、ＣＶＤ（Chemical Vapor Deposition）、ＡＬＤ（Atomic Layer Deposition）、スパッタリング等が挙げられる。尚、絶縁膜３１は、上述した酸化アルミニウム以外にも、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗ等の酸化物、窒化物、または、酸窒化物等により形成してもよい。
次に、図９に示すように、ゲートリセス２２が形成されている領域上に、絶縁膜３１を介しゲート電極３２を形成する。具体的には、絶縁膜３１上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により厚さが約３０ｎｍのＮｉ膜、厚さが約４００ｎｍのＡｕ膜を順次成膜することにより金属膜を形成する。更に、この後、有機溶剤等を用いたリフトオフを行なうことにより、レジストパターン上に形成された金属膜がレジストパターンとともに除去され、レジストパターンの形成されていない領域に成膜された金属膜によりゲート電極３２が形成される。
以上により、本実施の形態における半導体装置の製造方法において、半導体装置を製造することができる。
本実施の形態における半導体装置の製造方法により作製される半導体装置は、ゲートリセス２２の底面２３が凸状に形成されているため、耐圧が高く絶縁破壊等を防ぐことができ、信頼性が高いものである。
図１０に、図１に示される半導体装置４１０と、図２に示される本実施の形態における半導体装置１０とのゲート−ドレイン間における耐圧を示す。ゲートリセス４２３の底面が平坦な図１に示される半導体装置４１０は、耐圧が３３０Ｖであるのに対し、ゲートリセス２３の底面が凸状に形成された図２に示される半導体装置１０は、耐圧が４２０Ｖである。このように、本実施の形態における半導体装置においては、ゲートリセスの底面が凸状に形成することにより、耐圧を向上させることができる。
また、ゲートリセスの底面を凸状に形成する別の方法として、ゲートリセスの底面を平ら状にドライエッチングした後、レジストを有機溶剤等により除去する。その後、リセス底面の両端部分が露出するようにレジストパターンを形成し、その後、ドライエッチングすることでリセスの底面を凸状に形成することも可能である。さらに別の方法として、ゲートリセス形成用のレジストパターンを、リセス内に凸状にパターン形成し、その後ドライエッチングした後、レジストを有機溶剤等により除去する。これにより、リセスの底面を凸状に形成することも可能である。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。
（半導体装置）
図１１に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置１１０は、半絶縁性のＳｉＣ等からなる基板１１上に、エピタキシャル成長させることにより形成された電子走行層１２、電子供給層１４、キャップ層１５からなる半導体層を有している。尚、第１の半導体層である電子走行層１２はｉ−ＧａＮにより形成されており、第２の半導体層である電子供給層１４はｎ−ＡｌＧａＮにより形成されており、第３の半導体層であるキャップ層１５はｎ−ＧａＮにより形成されている。
これにより、電子走行層１２と電子供給層１４との界面の近傍における電子走行層１２には２ＤＥＧ１２ａが形成される。ゲートリセス２２は、キャップ層１５及び電子供給層１４の一部をエッチングすることにより形成されており、ゲートリセス２２の底面２３は、凸状の形状となるように形成されている。即ち、中央部分２３ａが周辺部分２３ｂよりも高くなるように形成されている。このように、ゲートリセス２２の底面２３を凸状に形成する方法については後述する。また、ゲートリセス２２の底面２３、側面及びキャップ層１５上には、ゲート絶縁膜となる絶縁膜３１が形成されており、ゲートリセス２２が形成されている領域上には、絶縁膜３１を介しゲート電極３２が形成されている。更に、電子供給層１４上には、ソース電極３３及びドレイン電極３４が形成されている。尚、ソース電極３３及びドレイン電極３４は、電子走行層１２上に形成されているものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置１１０の製造方法について、図１２〜図１５に基づき説明する。
最初に、図１２（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１１上に、ＭＯＶＰＥによるエピタキシャル成長により、電子走行層１２、電子供給層１４、キャップ層１５を順次形成することにより半導体層を形成する。基板１１は、ＳｉＣ以外にもＳｉ、サファイア、ＧａＮ等を用いることができる。第１の半導体層である電子走行層１２は厚さが約３μｍとなるｉ−ＧａＮにより形成されている。第２の半導体層である電子供給層１４は厚さが約３０ｎｍとなるｎ−ＡｌＧａＮにより形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３ドープされている。第３の半導体層であるキャップ層１５は厚さが約１０ｎｍとなるｎ−ＧａＮにより形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３ドープされている。これにより、電子走行層１２と電子供給層１４との界面の近傍における電子走行層１２には２ＤＥＧ１２ａが形成される。更に、この後、塩素成分を含むガスを用いたドライエッチングを行い、ドライエッチングされた領域に絶縁膜を形成することにより、または、所定の元素のイオン注入を行なうことにより素子分離領域を形成する。
次に、図１２（ｂ）に示すように、レジストパターン４１を形成する。具体的には、キャップ層１５の表面にフォトレジストを塗布し露光装置による露光、現像を行なうことによりソース電極３３及びドレイン電極３４が形成される領域に開口部を有するレジストパターン４１を形成する。
次に、図１２（ｃ）に示すように、レジストパターン４１が形成されていない領域におけるキャップ層１５及び電子供給層１４の一部をＲＩＥ等のドライエッチングにより除去し開口領域４２及び４３を形成する。このＲＩＥ等のドライエッチングは、塩素成分を含むガスをエッチングガスとしてチャンバー内に導入することにより行なう。
次に、図１３（ａ）に示すように、真空蒸着により厚さが約２０ｎｍのＴａ膜、厚さが約２００ｎｍのＡｌ膜を順次成膜することにより金属膜４４を形成する。
次に、図１３（ｂ）に示すように、有機溶剤等を用いてリフトオフを行なうことにより、レジストパターン４１上に形成された金属膜４４をレジストパターン４１とともに除去する。これにより、レジストパターン４１の形成されていない領域、即ち、開口領域４２及び４３に成膜されている金属膜４４によりソース電極３３及びドレイン電極３４が形成される。この後、４００℃〜１０００℃の温度、例えば、５５０℃で熱処理を行なうことにより、ソース電極３３及びドレイン電極３４をオーミックコンタクトさせる。
次に、図１３（ｃ）に示すように、ソース電極３３、ドレイン電極３４及びキャップ層１５の表面に、レジストパターン４５を形成する。レジストパターン４５は、キャップ層１５等の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成する。このようにして後述するゲートリセス２２が形成される領域に開口部を有するレジストパターン４５を形成する。
次に、図１４（ａ）に示すように、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターン４５が形成されていない領域におけるキャップ層１５及び電子供給層１４の一部または全部を除去し、ゲートリセス２２を形成する。このＲＩＥ等のドライエッチングに用いられるエッチングガスは、塩素成分を含むガスを用いて行なう。本実施の形態では、エッチングチャンバー内に、エッチングガスとしてＣｌ２を３０ｓｃｃｍ導入して、エッチングチャンバー内の圧力を２Ｐａとし、ＲＦパワーを２０Ｗ印加し、ＲＩＥを行なうことによりゲートリセス２２を形成している。これにより、ゲートリセス２２の底面２３を凸状の形状となるように形成することができる。即ち、底面２３における周辺部分２３ｂよりも中央部分２３ａの高さが高くなる形状となるように形成することができる。尚、このように、ゲートリセス２２の底面２３の形状を凸状に形成するためには、相対的に基板温度が低い条件、具体的には、基板冷却等をすることにより、基板温度を常温以下となる条件であって、印加されるバイアスが相対的に高い条件が好ましい。印加されるバイアスが高い条件とは、例えば、印加されるＲＦパワーが高い条件である。ＲＦパワーが高いと生じる自己バイアスも高くなるからである。
次に、図１４（ｂ）に示すように、レジストパターン４５を有機溶剤等により除去する。これにより、レジストパターン４５は除去され、ゲートリセス２２が形成される。
次に、図１４（ｃ）に示すように、キャップ層１５の表面及びゲートリセス２２上に絶縁膜３１を形成する。本実施の形態では、絶縁膜３１は、酸化アルミニウム膜を厚さが２ｎｍ〜２００ｎｍとなるように成膜することにより形成する。具体的には、厚さ約１０ｎｍの酸化アルミニウム膜を成膜することにより絶縁膜３１を形成している。絶縁膜３１の成膜方法としては、ＣＶＤ、ＡＬＤ、スパッタリング等が挙げられる。
次に、図１５に示すように、ゲートリセス２２が形成されている領域上に、絶縁膜３１を介しゲート電極３２を形成する。具体的には、絶縁膜３１上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により厚さが約３０ｎｍのＮｉ膜、厚さが約４００ｎｍのＡｕ膜を順次成膜することにより金属膜を形成する。更に、この後、有機溶剤等を用いたリフトオフを行なうことにより、レジストパターン上に形成された金属膜がレジストパターンとともに除去され、レジストパターンの形成されていない領域に成膜された金属膜によりゲート電極３２が形成される。
以上により、本実施の形態における半導体装置の製造方法において、半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。
（半導体装置）
図１６に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置２１０は、半絶縁性のＳｉＣ等からなる基板１１上に、エピタキシャル成長させることにより形成された電子走行層１２、電子供給層１４からなる半導体層を有している。尚、第１の半導体層である電子走行層１２はｉ−ＧａＮにより形成されており、第２の半導体層である電子供給層１４はｎ−ＡｌＧａＮにより形成されている。
これにより、電子走行層１２と電子供給層１４との界面の近傍における電子走行層１２には２ＤＥＧ１２ａが形成される。ゲートリセス２２は、電子供給層１４の一部をエッチングすることにより形成されており、ゲートリセス２２の底面２３は、凸状の形状となるように形成されている。即ち、中央部分２３ａが周辺部分２３ｂよりも高くなるように形成されている。このように、ゲートリセス２２の底面２３を凸状に形成する方法については後述する。また、ゲートリセス２２の底面２３、側面及び電子供給層１４上には、ゲート絶縁膜となる絶縁膜３１が形成されており、ゲートリセス２２が形成されている領域上には、絶縁膜３１を介しゲート電極３２が形成されている。更に、電子供給層１４上には、ソース電極３３及びドレイン電極３４が形成されている。尚、ソース電極３３及びドレイン電極３４は、電子走行層１２上に形成されているものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置２１０の製造方法について、図１７〜図１９に基づき説明する。
最初に、図１７（ａ）に示すように、半絶縁性のＳｉＣ等からなる基板１１上に、ＭＯＶＰＥによるエピタキシャル成長により、電子走行層１２、電子供給層１４を順次形成することにより半導体層を形成する。基板１１は、ＳｉＣ以外にもＳｉ、サファイア、ＧａＮ等を用いることができる。第１の半導体層である電子走行層１２は厚さが約３μｍとなるｉ−ＧａＮにより形成されている。第２の半導体層である電子供給層１４は厚さが約３０ｎｍとなるｎ−ＡｌＧａＮにより形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３ドープされている。これにより、電子走行層１２と電子供給層１４との界面の近傍における電子走行層１２には２ＤＥＧ１２ａが形成される。更に、この後、塩素成分を含むガスを用いたドライエッチングを行い、ドライエッチングされた領域に絶縁膜を形成することにより、または、所定の元素のイオン注入を行なうことにより素子分離領域を形成する。
次に、図１７（ｂ）に示すように、レジストパターン４１を形成する。具体的には、電子供給層１４の表面にフォトレジストを塗布し露光装置による露光、現像を行なうことによりソース電極３３及びドレイン電極３４が形成される領域に開口部を有するレジストパターン４１を形成する。
次に、図１７（ｃ）に示すように、必要に応じて電子供給層１４の一部をＲＩＥ等のドライエッチングにより除去した後、真空蒸着により厚さが約２０ｎｍのＴａ膜、厚さが約２００ｎｍのＡｌ膜を順次成膜することにより金属膜４４を形成する。
次に、図１８（ａ）に示すように、有機溶剤等を用いてリフトオフを行なうことにより、レジストパターン４１上に形成された金属膜４４をレジストパターン４１とともに除去する。これにより、レジストパターン４１の形成されていない領域に成膜されている金属膜４４によりソース電極３３及びドレイン電極３４が形成される。この後、４００℃〜１０００℃の温度、例えば、５５０℃で熱処理を行なうことにより、ソース電極３３及びドレイン電極３４をオーミックコンタクトさせる。
次に、図１８（ｂ）に示すように、ソース電極３３、ドレイン電極３４及び電子供給層１４の表面に、レジストパターン４５を形成する。レジストパターン４５は、電子供給層１４等の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成する。このようにして後述するゲートリセス２２が形成される領域に開口部を有するレジストパターン４５を形成する。
次に、図１８（ｃ）に示すように、ＲＩＥ等のドライエッチングを行なうことにより、レジストパターン４５が形成されていない領域における電子供給層１４の一部または全部を除去し、ゲートリセス２２を形成する。このＲＩＥ等のドライエッチングに用いられるエッチングガスは、塩素成分を含むガスを用いて行なう。本実施の形態では、エッチングチャンバー内に、エッチングガスとしてＣｌ２を３０ｓｃｃｍ導入して、エッチングチャンバー内の圧力を２Ｐａとし、ＲＦパワーを２０Ｗ印加し、ＲＩＥを行なうことによりゲートリセス２２を形成している。これにより、ゲートリセス２２の底面２３を凸状の形状となるように形成することができる。即ち、底面２３における周辺部分２３ｂよりも中央部分２３ａの高さが高くなる形状となるように形成することができる。尚、このように、ゲートリセス２２の底面２３の形状を凸状に形成するためには、相対的に基板温度が低い条件、具体的には、基板冷却等をすることにより、基板温度を常温以下となる条件であって、印加されるバイアスが相対的に高い条件が好ましい。印加されるバイアスが高い条件とは、例えば、印加されるＲＦパワーが高い条件である。ＲＦパワーが高いと生じる自己バイアスも高くなるからである。
次に、図１９（ａ）に示すように、レジストパターン４５を有機溶剤等により除去する。これにより、レジストパターン４５は除去され、ゲートリセス２２が形成される。
次に、図１９（ｂ）に示すように、電子供給層１４の表面及びゲートリセス２２上に絶縁膜３１を形成する。本実施の形態では、絶縁膜３１は、酸化アルミニウム膜を厚さが２ｎｍ〜２００ｎｍとなるように成膜することにより形成する。具体的には、厚さ約１０ｎｍの酸化アルミニウム膜を成膜することにより絶縁膜３１を形成している。絶縁膜３１の成膜方法としては、ＣＶＤ、ＡＬＤ、スパッタリング等が挙げられる。
次に、図１９（ｃ）に示すように、ゲートリセス２２が形成されている領域上に、絶縁膜３１を介しゲート電極３２を形成する。具体的には、絶縁膜３１上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着により厚さが約３０ｎｍのＮｉ膜、厚さが約４００ｎｍのＡｕ膜を順次成膜することにより金属膜を形成する。更に、この後、有機溶剤等を用いたリフトオフを行なうことにより、レジストパターン上に形成された金属膜がレジストパターンとともに除去され、レジストパターンの形成されていない領域に成膜されている金属膜によりゲート電極３２が形成される。
以上により、本実施の形態における半導体装置の製造方法において、半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第１から第３の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２０に基づき説明する。尚、図２０は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。
最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ３１０を形成する。この半導体チップ３１０をリードフレーム３２０上に、ハンダ等のダイアタッチ剤３２１により固定する。
次に、ゲート電極３２をゲートリード３２２にボンディングワイヤ３３２により接続し、ソース電極３３をソースリード３２３にボンディングワイヤ３３３により接続し、ドレイン電極３４をドレインリード３２４にボンディングワイヤ３３４により接続する。尚、ボンディングワイヤ３３２、３３３、３３４はＡｌ等の金属材料により形成されている。
次に、トランスファーモールド法によりモールド樹脂３４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、図２１に基づき第１から第３の実施の形態において製造された半導体装置であるＧａＮ系の半導体材料のＨＥＭＴ３５０を用いたＰＦＣ（Power Factor Correction）回路について説明する。このＰＦＣ回路は不図示の回路基板上に形成されるものであり、ＨＥＭＴ３５０の他、ダイオードブリッジ３６１、第１のコンデンサ３６２、チョークコイル３６３、ダイオード３６４、第２のコンデンサ３６５を有している。ダイオードブリッジ３６１の入力側は、入力端子３７１及び３７２を介し交流（ＡＣ）電源に接続されている。ダイオードブリッジ３６１の出力側の一方の端子は、第１のコンデンサ３６２の一方の端子、ＨＥＭＴ３５０のソース電極３３（Ｓ）、第２のコンデンサ３６５の一方の端子及び出力端子３７３に接続されている。また、ダイオードブリッジ３６１の出力側の他方の端子は、第１のコンデンサ３６２の他方の端子及びチョークコイル３６３の一方の端子に接続されている。チョークコイル３６３の他方の端子は、ＨＥＭＴ３５０のドレイン電極３４（Ｄ）、ダイオード３６４のアノード端子が接続されている。ダイオード３６４のカソード端子は、第２のコンデンサ３６５の他方の端子及び出力端子３７４に接続されている。尚、ＨＥＭＴ３５０のゲート電極３２（Ｇ）は、不図示のゲートドライバが接続されている。これにより、このＰＦＣ回路では、出力端子３７３及び３７４を介し直流（ＤＣ）電力を得ることができる。このようなＰＦＣ回路は、サーバ電源等に組み込まれて用いられるものであり、高調波成分を除去することができ、力率を高めることができる。
本実施の形態では、特性が均一で歩留まりの高い第１から第３の実施の形態における半導体装置が用いられているため、低コストで信頼性が高く安定した電力供給を行なうことができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板上に形成された第１の半導体層と、
前記第１の半導体層上に形成された第２の半導体層と、
所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセスと、
前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜と、
前記ゲートリセス上に絶縁膜を介して形成されているゲート電極と、
前記第１の半導体層または前記第２の半導体層上に形成されているソース電極及びドレイン電極と、
を有し、前記ゲートリセスの底面は、中央部分が周辺部分に対し高い形状であることを特徴とする半導体装置。
（付記２）
基板上に形成された第１の半導体層と、
前記第１の半導体層上に形成された第２の半導体層と、
前記第２の半導体層上に形成された第３の半導体層と、
所定の領域の前記第３の半導体層の全部及び前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセスと、
前記ゲートリセス及び第３の半導体層上に形成されている絶縁膜と、
前記ゲートリセス上に絶縁膜を介して形成されているゲート電極と、
前記第１の半導体層または前記第２の半導体層上に形成されているソース電極及びドレイン電極と、
を有し、前記ゲートリセスの底面は、中央部分が周辺部分に対し高い形状であることを特徴とする半導体装置。
（付記３）
前記第３の半導体層はｎ−ＧａＮを含むものであることを特徴とする付記１に記載の半導体装置。
（付記４）
前記ゲートリセスの底面は、前記周辺部分では前記第１の半導体層が露出していることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の半導体層はｉ−ＧａＮを含むものであることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮのいずれかを含むものであることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１の半導体層と前記第２の半導体層の間には、第４の半導体層が形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記ゲートリセスの底面は、前記中央部分、前記周辺部分または、前記中央部分及び前記周辺部分のいずれかにおいて、前記第４の半導体層が露出しているものであることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第２の半導体層及び前記第４の半導体層は、ともにＡｌＧａＮを含むものであって、
前記第２の半導体層に対し前記第４の半導体層におけるＡｌの組成比は低いことを特徴とする付記８または９に記載の半導体装置。
（付記１１）
前記絶縁膜は、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗの酸化物、窒化物、または、酸窒化物より選ばれる１または２以上の材料により形成されているものであることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記半導体装置は、ＨＥＭＴであることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
基板上に、第１の半導体層及び第２の半導体層が順次形成されている半導体層の表面に、レジストパターンを形成する工程と、
前記レジストパターンの開口領域における前記第２の半導体層の一部または全部を除去し、中央部分が周辺部分に対して高い形状の底面を有するゲートリセスを形成する工程と、
前記レジストパターンを除去し、前記ゲートリセス及び前記半導体層上に絶縁膜を形成する工程と、
前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、
前記半導体層上にソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１４）
基板上に、第１の半導体層、第２の半導体層及び第３の半導体層が順次形成されている半導体層の表面に、レジストパターンを形成する工程と、
前記レジストパターンの開口領域における前記第３の半導体層の全部前記第２の半導体層の一部または全部を除去し、中央部分が周辺部分に対して高い形状の底面を有するゲートリセスを形成する工程と、
前記レジストパターンを除去し、前記ゲートリセス及び前記半導体層上に絶縁膜を形成する工程と、
前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、
前記半導体層上にソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１５）
前記半導体層は、前記第１の半導体層と前記第２の半導体層の間に第４の半導体層を有するものであって、
前記ゲートリセスを形成する工程において、前記ゲートリセスの底面の一部または全部が、前記第４の半導体層となるように形成されていることを特徴とする付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記ゲートリセスを形成する工程は、ドライエッチングにより行なわれるものであることを特徴とする付記１３から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記ゲートリセスを形成する工程は、前記基板を冷却した状態で、塩素成分を含むガスを用いたドライエッチングにより行なわれるものであることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記基板は、室温以下の温度に冷却されていることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
前記塩素成分を含むガスは、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４のうちから選ばれる１また２以上のガスであることを特徴とする付記１７または１８に記載の半導体装置の製造方法。
（付記２０）
前記半導体層は、エピタキシャル成長により形成されているものであることを特徴とする付記１３から１９のいずれかに記載の半導体装置の製造方法。
１１ 基板
１２ 電子走行層（第１の半導体層）
１２ａ ２ＤＥＧ
１２ｂ ゲートリセスの底面の中央部分に対応する領域
１２ｃ ゲートリセスの底面の周辺部分に対応する領域
１３ スペーサ層（第４の半導体層）
１４ 電子供給層（第２の半導体層）
１５ キャップ層（第３の半導体層）
２１ レジストパターン
２２ ゲートリセス
２３ ゲートリセスの底面
２３ａ ゲートリセスの底面の中央部分
２３ｂ ゲートリセスの底面の周辺部分
３１ 絶縁膜
３２ ゲート電極
３３ ソース電極
３４ ドレイン電極

Claims (11)

  1. 基板上に形成された第１の半導体層と、
    前記第１の半導体層上に形成された第２の半導体層と、
    所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセスと、
    前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜と、
    前記ゲートリセス上に絶縁膜を介して形成されているゲート電極と、
    前記第１の半導体層または前記第２の半導体層上に形成されているソース電極及びドレイン電極と、
    を有し、前記ゲートリセスの底面は、中央部分が周辺部分に対し高い形状であって、
    前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする半導体装置。
  2. 基板上に形成された第１の半導体層と、
    前記第１の半導体層上に形成された第２の半導体層と、
    前記第２の半導体層上に形成された第３の半導体層と、
    所定の領域の前記第３の半導体層の全部及び前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセスと、
    前記ゲートリセス及び第３の半導体層上に形成されている絶縁膜と、
    前記ゲートリセス上に絶縁膜を介して形成されているゲート電極と、
    前記第１の半導体層または前記第２の半導体層上に形成されているソース電極及びドレイン電極と、
    を有し、前記ゲートリセスの底面は、中央部分が周辺部分に対し高い形状であって、
    前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする半導体装置。
  3. 前記ゲートリセスの底面は、前記周辺部分では前記第１の半導体層が露出していることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１の半導体層と前記第２の半導体層の間には、第４の半導体層が形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記第２の半導体層及び前記第４の半導体層は、ともにＡｌを含むものであって、
    前記第２の半導体層に対し前記第４の半導体層におけるＡｌの組成比は低いことを特徴とする請求項４に記載の半導体装置。
  6. 前記絶縁膜は、酸化アルミニウムを含む材料により形成されているものであることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 基板上に、第１の半導体層及び第２の半導体層が順次形成されている半導体層の表面に、レジストパターンを形成する工程と、
    前記レジストパターンの開口領域における前記第２の半導体層の一部または全部を除去し、中央部分が周辺部分に対して高い形状の底面を有するゲートリセスを形成する工程と、
    前記レジストパターンを除去し、前記ゲートリセス及び前記半導体層上に絶縁膜を形成する工程と、
    前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、
    前記半導体層上にソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする半導体装置の製造方法。
  8. 基板上に、第１の半導体層、第２の半導体層及び第３の半導体層が順次形成されている半導体層の表面に、レジストパターンを形成する工程と、
    前記レジストパターンの開口領域における前記第３の半導体層の全部及び前記第２の半導体層の一部または全部を除去し、中央部分が周辺部分に対して高い形状の底面を有するゲートリセスを形成する工程と、
    前記レジストパターンを除去し、前記ゲートリセス及び前記半導体層上に絶縁膜を形成する工程と、
    前記ゲートリセスが形成されている領域に前記絶縁膜を介しゲート電極を形成する工程と、
    前記半導体層上にソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする半導体装置の製造方法。
  9. 前記ゲートリセスを形成する工程は、ドライエッチングにより行なわれるものであることを特徴とする請求項７または８に記載の半導体装置の製造方法。
  10. 前記ゲートリセスを形成する工程は、前記基板を冷却した状態で、塩素成分を含むガスを用いたドライエッチングにより行なわれるものであることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記基板は、室温以下の温度に冷却されていることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2010276379A 2010-12-10 2010-12-10 半導体装置及び半導体装置の製造方法 Active JP5685917B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010276379A JP5685917B2 (ja) 2010-12-10 2010-12-10 半導体装置及び半導体装置の製造方法
TW100140907A TWI466291B (zh) 2010-12-10 2011-11-09 半導體裝置及用於製造半導體裝置的方法
US13/294,740 US9276100B2 (en) 2010-12-10 2011-11-11 Semiconductor device having a gate recess structure
CN201110408970.1A CN102569379B (zh) 2010-12-10 2011-12-06 半导体器件以及用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010276379A JP5685917B2 (ja) 2010-12-10 2010-12-10 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012124440A JP2012124440A (ja) 2012-06-28
JP5685917B2 true JP5685917B2 (ja) 2015-03-18

Family

ID=46198466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010276379A Active JP5685917B2 (ja) 2010-12-10 2010-12-10 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9276100B2 (ja)
JP (1) JP5685917B2 (ja)
CN (1) CN102569379B (ja)
TW (1) TWI466291B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6268007B2 (ja) 2014-03-14 2018-01-24 株式会社東芝 半導体装置
CN107230709A (zh) * 2016-03-25 2017-10-03 北京大学 AlGaN/GaN MIS-HEMT的制作方法
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
JP7071878B2 (ja) 2018-05-29 2022-05-19 株式会社東芝 半導体装置
US11349003B2 (en) * 2019-05-15 2022-05-31 Cambridge Electronics, Inc. Transistor structure with a stress layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR100530496B1 (ko) * 2004-04-20 2005-11-22 삼성전자주식회사 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
KR20060026262A (ko) * 2004-09-20 2006-03-23 삼성전자주식회사 리세스 셀 어레이 트랜지스터의 게이트 형성 방법 및 이에따른 게이트 구조
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
US7800116B2 (en) * 2007-03-29 2010-09-21 Panasonic Corporation Group III-nitride semiconductor device with a cap layer
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20110026798A (ko) * 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
US9276100B2 (en) 2016-03-01
CN102569379B (zh) 2015-09-09
JP2012124440A (ja) 2012-06-28
US20120146097A1 (en) 2012-06-14
TW201246539A (en) 2012-11-16
CN102569379A (zh) 2012-07-11
TWI466291B (zh) 2014-12-21

Similar Documents

Publication Publication Date Title
JP5685917B2 (ja) 半導体装置及び半導体装置の製造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP5728922B2 (ja) 半導体装置及び半導体装置の製造方法
US8765554B2 (en) Compound semiconductor device and method for manufacturing the same
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
CN103035702B (zh) 化合物半导体器件及其制造方法
JP5685918B2 (ja) 半導体装置の製造方法
TWI492378B (zh) 化合物半導體裝置及其製造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
CN103035522B (zh) 制造化合物半导体器件的方法
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
JP2014072424A (ja) 半導体装置及び半導体装置の製造方法
JP6623691B2 (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2013074069A (ja) 半導体装置及び半導体装置の製造方法
JP6135487B2 (ja) 半導体装置及び半導体装置の製造方法
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5685917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150