[go: up one dir, main page]

CN102044451A - 半导体器件的制造方法和电子器件的制造方法 - Google Patents

半导体器件的制造方法和电子器件的制造方法 Download PDF

Info

Publication number
CN102044451A
CN102044451A CN2010105155725A CN201010515572A CN102044451A CN 102044451 A CN102044451 A CN 102044451A CN 2010105155725 A CN2010105155725 A CN 2010105155725A CN 201010515572 A CN201010515572 A CN 201010515572A CN 102044451 A CN102044451 A CN 102044451A
Authority
CN
China
Prior art keywords
lead
sealing body
semiconductor device
manufacturing
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105155725A
Other languages
English (en)
Other versions
CN102044451B (zh
Inventor
藤岛敦
原田晴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102044451A publication Critical patent/CN102044451A/zh
Application granted granted Critical
Publication of CN102044451B publication Critical patent/CN102044451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件的制造方法和电子器件的制造方法。可靠地去除形成在引线表面之上(或附着于引线表面)的异物。将激光束施加到形成在由密封体(第一密封体)、从密封体露出(突出)的引线和堤坝杆围绕的区域中(或附着于其)的残留树脂(密封体)。可以通过在去除残留树脂之后清洗引线表面来可靠地去除形成在引线表面之上(或附着于引线表面)的异物。因此，在后续的镀敷步骤中，可以改善要在引线表面之上形成的镀敷膜的可靠性(可润湿性、与引线的粘附性)。

Description

半导体器件的制造方法和电子器件的制造方法
相关申请的交叉引用
2009年10月22日提交的日本专利申请No.2009-243258的公开内容(包括说明书、附图和摘要)全部通过参考被并入于此。
技术领域
本发明涉及可有效地应用到在制造半导体器件(或半导体集成电路器件)的方法中的树脂去除技术的技术。
背景技术
日本特开平4(1992)-157761号未经审查的专利公开(专利文献1)公开了一种传统的联结杆(tie bar)切割方法，其中使用设置在压制金属铸模(metal mold)内的冲头(punch)和精确安装在其中的模具(die)，实现了同时刺穿从铸模树脂中露出的引线框2的引线、在引线之间产生的树脂堤坝(dam)部分和联结杆部分。此外，日本特开平4(1992)-157761号未经审查的专利公开公开了一种方法，其中用激光束照射树脂堤坝部分，用由此导致的热量熔化堤坝部分的树脂以便将其去除，然后使用冲头切割并且去除联结杆部分。
日本特开平7(1995)-142664号未经审查的专利公开(专利文献2)公开了如下的技术，作为用于制造树脂密封的半导体器件的传统方法的一个实例。即，根据上述技术，使用具有联结杆的引线框。由金属铸模切割和去除堤坝树脂，该堤坝树脂被形成在从树脂密封部分布置到联结杆的外部引线之间并且与外部引线几乎一样厚。此外，通过独立使用喷射与高压空气和高压水一起的树脂或玻璃的粉末的研磨(honing)方法以及在电解脱脂之后喷射高压水的方法等，从而切割和去除堤坝树脂。更进一步，通过将上述方法与使用金属铸模的去除结合来切割和去除堤坝树脂4。更进一步，日本特开平7(1995)-142664号未经审查的专利公开公开了一种技术，其中在堤坝树脂被切割和去除之后，将外部引线(从密封体中露出的引线)切割和成形为预定形状。
[专利文献1]日本特开平4(1992)-157761号未经审查的专利公开
[专利文献2]日本特开平7(1995)-142664号未经审查的专利公开
发明内容
根据使用引线框的半导体器件(或半导体集成电路器件)的制造方法，在形成其中密封了安装的半导体芯片的密封体的步骤(塑造(mold)处理)中，为了防止供应的树脂泄漏到引线框的器件区域之外，如专利文献1和2所示，通常使用其中形成堤坝杆(联结杆，堤坝部分)的引线框。
因此，在塑造步骤之后，如专利文献1的图1(a)和3(a)(或专利文献2的图1(a)和2(a))所示，不仅形成用于密封半导体芯片的密封体(用于密封芯片的树脂)而且在位于密封体周围并且由从密封体的侧表面露出(突出)的引线和堤坝杆围绕的区域中形成密封体(堤坝中的树脂，引线之间的树脂)。
当形成堤坝中的树脂时，在后续的镀敷步骤中，用于包覆(sheath)镀敷的镀敷膜(镀敷层)不被形成在从密封体露出的引线的一部分(堤坝中的树脂附着的部分)之上。
研究了用于去除堤坝中的树脂的方法之后，本发明人发现由专利文献1和2的方法导致的以下问题。
具体地说，首先，当仅仅由切割器(冲头)切割堤坝中的树脂时，为了让切割器可以不跟从密封体露出的引线接触，使用其宽度小于引线之间的宽度(间距)的切割器。
因此，如专利文献1的图3(c)所示，堤坝中的树脂的一部分(残留树脂，残留物)余留在从密封体露出(突出)的引线的侧表面之上。
因此，为了去除残留树脂，本发明应用与专利文献2中一样的清洗步骤(研磨方法，在电解脱脂之后喷射高压水的方法，等等)。
然而，残留树脂与从密封体露出的引线和已经被切割的联结杆的一部分接触。因此，它与引线的粘附力较强，并且它不能容易地被去除。另外，如果提高清洗步骤中的压强，则可能由于水压而使引线变形。因此，已经发现通过仅仅与清洗步骤的组合难以去除残留树脂。
因此，如专利文献1和2的实施例所示，本发明研究了使用激光束去除堤坝中的树脂(或残留树脂)。
结果，变得可以在不使引线变形的情况下去除堤坝中的树脂(或残留树脂)。然而，最近出现以下问题。
即，据发现当使用激光(激光束)去除堤坝中的树脂时，树脂变为异物(foreign matter)，分散到周围，并且附着于从密封体露出的引线的表面。另外，该异物是象烟灰(soot)一样的细微的物体。因此，即使将用于去除堤坝中的树脂的激光束照射到引线的表面，也难以去除该异物。此外，存在它可能会在引线的表面之上燃烧的可能性。
结果，在后续的镀敷步骤中，存在如下可能性，即在引线的表面之上形成的镀敷膜的可靠性(可润湿性，与引线的粘附性)会下降。因此，要求可靠地去除在引线表面之上形成(或附着于引线表面)的异物。
因此，本发明的目的是提供一种可以减少在激光照射步骤中产生的异物(烟灰)的量(飞散量)的技术。
本发明的另一个目的是提供一种可以可靠地去除在引线表面之上形成(或附着于引线表面)的异物的技术。
本发明的又一个目的是提供一种可以改善半导体器件的可靠性的技术。
从本申请和附图中的描述将明白本发明的上述和其它目的以及新颖的特征。
将简要地概述本申请中公开的发明的典型的方面。
即，根据本发明的半导体器件的制造方法，在堤坝杆切割步骤中去除堤坝杆的部分和密封体的部分。然后，将激光束照射到密封体的其它部分。
将在下文中简要地描述本申请中公开的发明的典型方面的有利效果：
即，根据本发明的一个方面，可以减少在激光照射步骤中产生的异物(烟灰)的量(飞散量)。
附图说明
图1是根据本实施例的半导体器件的顶视图；
图2是沿着图1中的线A-A截取的截面图；
图3是图1中的B部分的放大平面图；
图4是根据本实施例的半导体芯片的主要视图；
图5是沿着图4中的线D-D截取的截面图；
图6是图5中的E部分的放大平面图；
图7是示出根据本实施例的半导体器件的组装流程的说明图；
图8是示出本实施例的引线框的平面图；
图9是图8中的F部分的局部放大平面图；
图10是沿着图9中的线G-G截取的截面图；
图11是沿着图9中的线H-H截取的截面图；
图12是示出在图7中的步骤S2之后的状态的平面图；
图13是沿着图12中的线I-I截取的截面图；
图14是示出在图7中的步骤S3之后的状态的平面图；
图15是沿着图14中的线J-J截取的截面图；
图16是示出其中在图7中的步骤S3之后引线框被放置在金属铸模内的状态的截面图；
图17是示出其中在图7中的步骤S3之后引线框被金属铸模夹住的状态的截面图；
图18是图17中的L部分的放大截面图；
图19是示出其中将树脂提供到本实施例的金属铸模中的状态的截面图；
图20是在提供树脂之后在内部引线之间的放大截面图；
图21是从金属铸模取出引线框的平面图；
图22是图21中的M部分的放大平面图；
图23是示出根据本实施例的堤坝杆切割步骤S6的放大平面图；
图24是示出其中用激光束照射堤坝中的树脂的状态的透视图；
图25是示出其中用激光束照射堤坝中的树脂的状态的说明图；
图26是在已经去除堤坝中的树脂之后的半导体器件的透视图；
图27是示出本实施例的电解毛刺(burr)去除步骤的截面图；
图28是示出其中在引线框之上布置掩模的状态的平面图；
图29是沿着图28中的线N-N截取的截面图；
图30是示出根据本实施例的镀敷步骤的截面图；
图31是示出根据本实施例的标记步骤的截面图；
图32是示出根据本实施例的引线切割步骤的截面图；
图33是示出在引线切割步骤中被切割的引线的状态的截面图；
图34是示出在引线切割步骤中被切割的引线的状态的平面图；
图35是示出根据本实施例的弯曲步骤的截面图；
图36是示出其中执行弯曲步骤的状态的截面图；
图37是示出其中执行弯曲步骤的状态的平面图；
图38是示出根据本实施例的引线顶端切割步骤的截面图；
图39是示出执行了引线顶端切割步骤的状态的截面图；
图40是执行了引线顶端切割步骤的平面图；
图41是示出根据本实施例的分离引线成段步骤的平面图；
图42是沿着图41中的线O-O截取的截面图；
图43是示出其上安装有图2的半导体器件的电子器件的截面图；
图44是示出通过刻蚀方法形成的引线的放大截面图；
图45是作为本实施例的变型的半导体器件的顶视图；
图46是图45所示出的半导体器件的底视图；
图47是图45和图46所示出的半导体器件的截面图；
图48是用于制造图45-47所示出的半导体器件的引线框的平面图；
图49是示出其中在图48所示出的引线框之上形成密封体的状态的平面图；
图50是示出本实施例的第一比较实例的放大截面图；以及
图51是示出本实施例的第二比较实例的放大截面图。
具体实施方式
(本申请中的描述方式、基本术语和格式的说明)
1.在本申请中，为了方便起见，视情况而定任何实施例可以被分成多个部分，从而按照各部分来描述。然而，这些不是彼此无关的；因此，这些可以是单个实例的单独的部分，或者其中一个可以是其它的一部分的细节或可以是其它的部分或整个的变型，除其中明显地陈述这种事情不适用于该情况的任何情况之外。原则上，对于相同的构件或部分，省略了重复描述。任何实施例中的每一个要素不是必需的，除了其中明显地陈述该事情不适用于该情况的任何情况、该事情理论上不适用的任何情况、以及根据上下文清楚地解释该事情不适用的任何情况之外。
在本申请中，术语“半导体器件”主要意指各种晶体管(有源元件)以及通过将电阻器、电容器等集成在半导体芯片等(例如，单晶硅衬底)之上而制备的那些。作为各种晶体管的典型实例，可以给出由MOSFET(金属氧化物半导体场效应晶体管)代表的MISFET(金属绝缘体半导体场效应晶体管)。在这点上，作为集成电路配置的典型实例，可以给出由CMOS(互补金属氧化物半导体)类型集成电路代表的CMIS(互补金属绝缘体半导体)类型集成电路(通过结合N沟道类型MISFET和P沟道类型MISFET而获得的)。
当今，半导体器件的晶圆(wafer)工艺(即，LSI(大规模集成))大致被分成FEOL(前段制程，Front End of Line)工艺和BEOL(后段制程，Back End of Line)工艺。FEOL工艺通常从装入作为原料的硅晶圆到大约预金属工艺(包括如下的工艺：在M1导线层的下端和栅极电极配置之间形成夹层绝缘膜等；形成接触孔；以及嵌入钨插塞(plug)等)。BEOL工艺从形成M1导线层开始到大约在铝焊盘电极之上的最终钝化膜中形成焊盘孔(在圆片级封装工艺中，包括这种工艺)。
另外，在本申请中使用的术语“半导体器件”还意指包括诸如功率晶体管的单个电子器件的那些器件。
2.类似地，关于在实施例等的描述中的任何材料、任何组成等，在使用措词“X包括A”等的情况下，不排除包含除A之外的要素作为主要要素的情形，除了其中明显地陈述该情形不适用于该情况的任何情况以及以与上述相同的方式地根据上下文清楚地解释该事情不适用的任何情况之外。例如，措辞“X包括A”意指“X包含A作为主要成分”。不用说，例如，措辞“硅构件”不限于由纯硅构成的构件，而在其种类中包括含有SiGe合金或含有硅作为主要成分的其它一些多组分合金的构件以及包含其它添加物的构件。
3.以同样方式，对于一些图、位置、属性等，将描述优选的实例。然而，不用说，图等等不被严格地限于优选的实例，除了其中明显地陈述该事情不适用于该情况的任何情况、以及根据上下文清楚地解释该事情不适用的任何情况之外。
4.类似地，为了方便起见，在下文中将在一系列实施例中描述多个发明，而很明显除特定情况之外对于所有发明每一个步骤都不是不可缺少的。
5.当涉及到具体的数值或数量时，在该数值或数量之上或之下的数值或数量是容许的，除了其中明显地陈述该事情不适用于该情况的任何情况、以及根据上下文清楚地解释该事情不适用的任何情况之外。
将更具体地描述本发明的实施例。在所有附图中，将用类似的附图标记或数字来标识具有类似的功能的构件，并且将基本上省略其重复的描述。
此外，在附图中，当变得相当复杂时或当用间隔区别是清楚的时，甚至在截面图中，也可以省略阴影线等。在这方面，当根据说明等是清楚的时，即使有平面中的闭孔(closed hole)的情况下也可以省略背景的轮廓。此外，即使不在截面图的情况下，也可以使用阴影线来指明特定部分不是空隙。
本实施例被应用于QFP(四方扁平封装)类型半导体器件。图1是QFP的顶视图，图2是沿着图1中的线A-A截取的截面图，而图3是图1中的B部分的放大平面图。
<半导体器件>首先，将参考图1-3说明本实施例的半导体器件1的配置。
密封体(密封树脂)2的平面形状是矩形。根据本实施例，如图1所示，它基本上是四角形的。具体地说，每一个角是倒角并且由此防止密封件是有缺口的。此外，如图2所示，密封件2具有上表面(表面)2a、与上表面2a相对的下表面(背表面，安装面)2b以及位于上表面2a与下表面2b之间的侧表面2c。
如图1和图2所示，从密封体2的侧表面2c(图1中的侧边)露出多个引线3作为外部端子。具体地说，如图1和图2所示，沿着密封体2的每一侧形成的每一个引线3的部分(外部引线3b)从密封体2的侧表面2c(侧边)向外面突出。此外，在密封体2外面，它从密封体2的上表面2a一侧向下表面2b一侧弯曲。
此外，如图1所示，在密封体2的上表面2a之上，为了识别引线3中的第一引线3，形成标记(对准标记，位置识别标记)2d。
此外，如图2所示，在密封体2内布置半导体芯片4。通过管芯接合材料(接合材料)6将半导体芯片4安装在类似地布置在密封体2内的芯片安装部分(管芯焊盘、突出物(tab))5的上表面(主表面，表面)5a之上。
此外，通过多个导电构件7分别将形成在半导体芯片4的主表面(表面)4a之上的多个电极焊盘(接合焊盘)4d中的每一个与位于密封体2内的多个引线3(引线的其它部分，内部引线3a)电耦接。另外，本实施例的导电构件7是包含金(Au)的导线。此外，由于也用密封体2密封导电构件7，因此可以抑制半导体器件的可靠性的降低。此外，如图2所示，镀敷膜8形成在从密封体2露出的引线3的表面之上。
此外，如图3所示，位于密封体2外部的每一个引线3具有在引线3的侧表面(图3中的引线3的长边)之上形成的凸起部(projection)3f。由于凸起部3f是通过切割形成于引线框中的堤坝杆(联结杆，堤坝部分)而形成的残留堤坝杆，因此形成在每一个引线3之上的凸起部(残留堤坝杆)3f被形成为使得它会与在相邻引线3之上形成的凸起部3f相对。换句话说，凸起部3f被形成在沿着布置多个引线3的方向的虚拟线C(引线布置线)之上。
此外，如上所述，每个引线3在密封体2外面(具体地说，在图3中施加阴影线的并且其中形成弯曲部分的区域3e内)被弯曲。然而，根据本实施例，如图3所示，使它用凸起部3f作为弯曲点来弯曲。在这点上，在弯曲步骤中，应力(弯曲应力)集中于用作弯曲点的部分。然而，根据本实施例，关于从密封体2露出的引线3，用作为具有最大宽度的部分的凸起部3f作为弯曲点来使引线3弯曲。因此，可以容易地稳定(均匀制作)要形成的引线3的形状。
<半导体芯片>接下来，将参考图4-6说明要被安装在半导体器件1内的半导体芯片4。
半导体芯片4的平面形状是矩形。根据本实施例，如图4所示，它是四角形的。此外，如图5所示，半导体芯片4包括：主表面(表面)4a；在主表面4a对面的背表面4b；以及位于主表面4a和背表面4b之间的侧表面4c。
如图4和图5所示，将多个电极焊盘(接合焊盘)4d形成在半导体芯片4的主表面4a之上。根据本实施例，沿着主表面4a的每条边形成电极焊盘4d。
此外，尽管未示出，但是将半导体元件(电路元件)形成在半导体芯片4的主表面4a(具体地说，图6所示出的衬底层4e的主表面4a)之上。电极焊盘4d通过形成于布置在半导体芯片4内(具体地说，在图6所示出的衬底层4e的主表面之上)的导线层4j中的导线(未示出)与半导体元件电耦接。
此外，半导体芯片4的衬底层4e包括例如硅(Si)。此外，如图6所示，绝缘膜4f形成在主表面4a之上。从形成于绝缘膜4f中的开口4g露出电极焊盘4d的各个表面。
此外，电极焊盘4d包含金属。根据本实施例，它包含例如铝(Al)。如图6所示，镀敷膜4h形成在电极焊盘4d的表面之上。根据本实施例，它具有例如多层配置，其中通过镍(Ni)膜形成金(Au)膜。
另外，由于镍膜形成在电极焊盘4d的表面之上，可以抑制电极焊盘4d的腐蚀(污染)。此外，在本实施例中，半导体芯片4的厚度(半导体芯片4的主表面4a和背表面之间的间距)是280μm。使用电解镀敷方法作为用于形成本实施例中的镀敷膜4h的方法。可以使用化学镀敷方法。然而，考虑到该膜的质量，优选的是通过使用电解镀敷方法来形成镀敷膜4h。
<半导体器件的制造步骤>接下来，根据本实施例，将说明半导体器件1的制造步骤。根据图7所示出的组装流程来制造本实施例的半导体器件1。下面将参考图8-37说明各个步骤的细节。
1.用于制备引线框的步骤。首先，作为图7所示出的引线框制备步骤S1，制备图8所示出的引线框10。在本实施例中要使用的引线框10中，在框体(框部分)10b内形成多个器件区域10a。根据本实施例，设置有四个器件区域10a。另外，在框体10b中，形成用于传送引线框10的馈送孔(输送孔)10c。
此外，如作为图8的局部放大图的图9所示，各个器件区域10a具有基本上形成在器件区域10a的中心部分中的芯片安装部分(管芯焊盘，突出物)5以及与芯片安装部分5整体地形成的多个悬吊引线11。此外，每个器件区域10a具有：布置在悬吊引线11之间并且还布置在芯片安装部分5周围的多个引线3；以及与每个引线3整体地形成的堤坝杆(联结杆，堤坝部分)12。
此外，每个引线3包括内部引线3a和外部引线3b。内部引线3a被在后续的密封步骤中形成的密封体2(参见图1和图2)覆盖并且位于比堤坝杆12更接近于芯片安装部分5一侧。外部引线3b通过堤坝杆12与内部引线3a整体地形成。此外，外部引线3b被形成在比堤坝杆12更远离内部引线3a的位置处。
此外，如图9所示，每个悬架(hanger)引线11具有内部部分(内部悬吊引线)11a和外部部分(外部悬吊引线)11b。内部部分11a比堤坝杆12更接近于芯片安装部分5一侧。外部部分11b通过堤坝杆12与内部部分11a整体地形成并且位于堤坝杆12外部。
外部部分11b位于外部引线3b外部。换句话说，在其平面形状为四角形的器件区域10a中，悬吊引线11的外部部分11b被布置为比外部引线3b更接近于角落部分。此外，内部部分11a在堤坝杆12附近被分支成两个并且通过堤坝杆12耦接到各个外部部分11b。
外部引线3b也与框体10b耦接(整体地形成)。另外，通过使用金属铸模的压制处理来形成在本实施例中要使用的引线框10。因此，引线3的侧表面(位于图11的引线3的上表面3c和下表面3d之间的面)的平坦度基本上与引线3的上表面3c(或下表面3d)的平坦度相同。
此外，如作为沿着图9的线G-G截取的截面的图10所示，悬吊引线11具有要被弯曲的部分(弯曲部分，偏移部分)11c。如作为沿着图2和图9的线H-H截取的截面图的图11所示，悬吊引线11具有要被弯曲使得芯片安装部分5被放置得比引线3的上表面(表面，主表面)3c更接近于密封体2的下表面(背表面，安装面)2b一侧的部分11c。由此，在后续的密封步骤中，即使半导体芯片4(参见图2)被安装在芯片安装部分5的上表面(表面，主表面)5a之上，也可以稳定树脂的流动性(mobility)(在半导体芯片4的主表面4a侧上和在芯片安装部分5的下表面5b侧上流动的树脂的流动性)。
如图8和图9所示，器件区域10a的平面形状是四角形的。此外，从器件区域10a的中心部分向器件区域10a的角落部分形成每个悬吊引线11。
此外，引线框10包含金属。根据本实施例，例如，它包含铜(Cu)、或铁(Fe)和镍(Ni)的合金。此外，本实施例的引线框10的厚度(引线3的上表面3c和下表面3d之间的间距)是125μm。
此外，如图11所示，在内部引线3a的部分(在后续的导线接合步骤中耦接导线的区域)中，形成包含银(Ag)的镀敷膜13。电解镀敷方法被用作用于形成本实施例的镀敷膜13的方法。可以使用化学镀敷方法。然而，当考虑到膜的质量时，优选的是通过使用电解镀敷方法来形成镀敷膜13。
2.管芯接合步骤：接下来，将说明图7所示出的管芯接合步骤S2。关于在下面的说明中使用的附图，使用从其中提取图8中的F部分的附图。此外，在与图8中的F部分对应的截面中，为了方便观看改变了附图的纵横比。此外，与图2中的那些相比构件的厚度被显示得更厚。
首先，不仅制备上述引线框10而且制备上述半导体芯片4。
如图13所示，在使用拾起夹具14夹持半导体芯片4之后，如图12和图13所示，通过管芯接合材料(粘合剂)6，将半导体芯片4分别安装在器件区域10a(芯片安装部分5)之上。
在这时候，半导体芯片4被安装在芯片安装部分5之上使得半导体芯片4的背表面4b与芯片安装部分5的上表面5a相对(面朝上封装)。
在这点上，在本实施例中要使用的芯片安装部分5的轮廓的尺寸小于半导体芯片4的尺寸。也就是说，它是所谓的小突出物配置。因此，安装在芯片安装部分5之上的半导体芯片4的后表面从芯片安装部分5露出。此外，在本实施例中使用的管芯接合材料6是糊状的粘合剂。例如，在将粘合剂通过喷嘴(未示出)施加到芯片安装部分5的上表面(表面，主表面)5a上之后安装半导体芯片4。
3.导线接合步骤：接下来，将说明图7所示出的导线接合步骤S3。
首先，如图14和图15所示，制备在其中形成有凹部15a的加热台15。然后，将其上安装有半导体芯片4的引线框10布置在加热台15之上使得芯片安装部分5可以位于凹部15a中。
然后，半导体芯片4的电极焊盘4d和引线3通过导电构件7而电耦接。在这点上，根据本实施例，通过使用所谓的钉头弯曲方法来耦接导线。在该方法中，通过毛细管16来提供导线，并且将超声波和热挤压(热固化)接合一起使用。
另外，本实施例所使用的温度在170到230℃之间。此外，如上所述，镀敷膜13被形成于引线3的部分中。导线的部分通过镀敷膜13与引线3电耦接。
此外，导线包含金属。根据本实施例，它包含例如金(Au)。因此，如上所述，通过在半导体芯片4的电极焊盘4d的表面之上形成金(Au)，可以改善导线与电极焊盘4d之间的粘附性。
此外，根据本实施例，通过使用所谓的正向接合(positivebonding)方法来耦接导线。根据上述接合方法，导线的部分耦接到半导体芯片4的电极焊盘4d。然后，导线的另一部分耦接到引线3(内部引线3a)中的导线耦接区域(其中在引线3的上表面之上形成有镀敷膜13的部分)。
4.塑造步骤：接下来，将说明图7所示出的密封步骤S4。
首先，如图16所示，制备包括上铸模(第一金属铸模)21和下铸模(第二金属铸模)22的金属铸模20。上铸模(第一金属铸模)21具有金属铸模表面(第一金属铸模表面)21a和形成于金属铸模表面21a中的凹部21b。下铸模(第二金属铸模表面)22具有与上铸模21的金属铸模表面21a相对的金属表面(第二金属铸模表面)22a和形成于金属铸模表面22a中的凹部22b。
如图16所示，将施加了导线接合步骤的引线框10布置在金属铸模20内(在上铸模21和下铸模22之间)使得分别将半导体芯片4放置在上铸模21的凹部21b中而将芯片安装部分5放置在下铸模22的凹部22b中。
接下来，如图17所示，在上铸模21和下铸模22之间夹住引线框10。在这点上，当夹住引线框10时，至少夹住形成于引线框10中的堤坝杆(联结杆，堤坝部分)12。具体地说，如图18所示，上铸模21和下铸模22夹住每个内部引线3a的部分(从凹部21b和22b的凸起部3g)、堤坝杆12和每个外部引线3b的部分。
此理由之一如下。即使金属铸模20被制造为使得夹住堤坝杆12以防止树脂流出，根据金属铸模20的加工精度或者因为在热的影响下引线框10的膨胀或收缩，夹住位置可能与堤坝杆12偏移。例如，当夹住引线框10时，形成于金属铸模20中的凹部21b和22b的端部K(即，图16所示出的金属铸模表面21a和21b的端部K)可以位于比堤坝杆12更外侧(在外部引线3b一侧)处。
结果，如作为比较实例的图50所示，从布置在器件区域10a的角落中的栅极部分(未示出)提供到凹部内部的树脂通过在凹部21b和22b的端部K与堤坝杆12之间形成的间隙可以在引线3中的相邻引线3之间流动。然后，树脂可以从上铸模21与下铸模22之间向金属铸模20外部漏出。
此外，另一个原因是存在如下的情况，即其中引线框10可以被夹住使得凹部21b和22b的端部与平面中的堤坝杆12交迭。也就是说，如上所述，引线3通过堤坝杆12耦接。因此，当完成半导体器件时，必须将引线3中的一个引线3与其它引线3电分离。
然而，当夹住引线框10使得形成于金属铸模20中的凹部21b和22b的端部(端部K)与平面中的堤坝杆12交迭(使得凹部21b和22b的端部(端部K)与堤坝杆12中的平面中的内部引线3a一侧的端部交迭)时，如下地形成密封体2。也就是说，如图51所示，形成密封体2使得要形成的密封体2的端部(侧表面)和堤坝杆12的端部(在内部引线3a一侧的端部)一致(在平面上交迭)。为了使相邻的引线3电分离，必须可靠地切割堤坝杆12。然而，当如图51所示地形成密封体2时，在切割堤坝杆12的后续步骤中，还可能损伤密封体2的部分(侧表面)。
因此，根据本实施例，如图18所示，金属铸模表面21a和22a还有意地与内部引线3a的部分(上表面3c和下表面3d)接触。结果，可靠地防止提供到凹部21b和22b中的树脂25泄漏到金属铸模20外面。此外，堤坝杆12的端部(在内部引线3a一侧的端部)离开密封体2的端部(侧表面)(参见图20)。因此，在切割堤坝杆12的后续步骤中，可以在不损伤密封体2(芯片密封树脂)的部分的情况下容易地切割(去除)堤坝杆12。
接下来，如图19所示，在由上铸模21和下铸模22夹住引线框10的情况下，将树脂25分别提供到上铸模21的凹部21b和下铸模22的凹部22b。然后，使用树脂25，密封半导体芯片4、多个导电构件7、芯片安装部分5和引线3(图18所示出的各个内部引线3a的凸起部3g之外的部分)。
然后，通过使提供的树脂25硬化，形成密封体(芯片密封树脂)2。在这点上，根据本实施例的树脂25是热固化的环氧树脂，并且包含多种填料(硅石)。此外，本实施例的金属铸模20的温度为大约180℃。此外，如图20所示，还将树脂25提供在内部引线3a中的相邻的内部引线3a(内部引线3a的部分)之间。
然后，在热固化步骤之后，通过从金属铸模中取出引线框10，如图21所示地获得其中在每个器件区域10a中形成密封体2的引线框10。
在这点上，根据本实施例，如上所述，夹住引线框10使得金属铸模表面21a和21b与内部引线3a的部分接触。在这种状态下，将树脂提供到凹部21b和22b中。因此，如图21和图22所示，密封体(堤坝中的树脂，在引线之间的树脂)2f不仅形成在内部引线3a中的相邻的内部引线3a之间，而且形成在由用于密封半导体芯片4的密封体(芯片密封树脂)2e、每个内部引线3a的部分(由金属铸模夹住的部分)和堤坝杆12围绕的区域(树脂蓄积区)中。
5.烘烤步骤：接下来，将说明图7所示出的烘烤步骤S5。
首先，将从金属铸模20中取出的引线框10传送到烘烤炉(未示出)，并且再次对引线框10进行热处理。理由是，在上述密封步骤期间的热固化步骤中，尽管提供到凹部中的树脂正在硬化，但是树脂没有完全地硬化。这是因为要立即密封要传送给金属铸模20的下一个引线框10。因此，根据本实施例，树脂25的硬化步骤被分成两个。然后，在烘烤步骤S5中，形成由密封步骤产生的密封体2的树脂25完全硬化。因此，密封步骤完成。此外，根据本烘烤步骤，将其中形成密封体2的引线框10放置在150℃的加热的气氛中，并且加热大约3到3.5小时。
6.堤坝杆切割步骤：接下来，将说明图7所示出的堤坝杆切割步骤S6。
在该步骤中，去除形成在引线3中的相邻引线3之间的堤坝杆12。由此，变得可以将引线3中的一个引线3(图23所示出的中间引线)与另一引线3(图23中的紧挨着中间引线3的引线3)电分离。此外，根据本实施例，通过使用切割器(金属铸模，冲头)26切断堤坝杆12的部分。
在传送到堤坝杆切割步骤的引线框10中，如图22所示，在前一步骤(密封步骤)中，形成了用于密封半导体芯片4的密封体(芯片密封树脂)2e和密封体(堤坝中的树脂)2f。密封体2f被形成于由密封体2、引线3(内部引线3a的部分(要被夹住的区域))和堤坝杆12围绕的区域(树脂蓄积区)中。因此，即使要插入堤坝杆12中的切割器26的位置偏移，也不可能损伤用于密封半导体芯片4的密封体2(芯片密封树脂)。
根据本申请的本发明，如图23(具体地，在该图的下部中)所示，切割器26与堤坝杆12接触以便切割堤坝杆12使得切割器26的部分跟密封体(堤坝中的树脂)2f接触(以便去除堤坝中的树脂的部分)。结果，如图23所示(具体地，在该图的上部中)，可以完全地去除堤坝杆12(至少堤坝杆12的部分；参见图22)使得没有用于耦接(连接)相邻引线3的部分。
根据本实施例使用的切割器26具有小于相邻引线3之间的距离(间隔)的宽度。根据本实施例，相邻引线3之间的距离是0.45mm，而使用宽度为0.39mm的切割器26。这是考虑到切割器26相对于引线框10的位置偏移的结果。因此，即使切割器26的位置是偏移的，也能防止切割器26的部分跟引线3接触。
因此，如图3和图23所示，作为堤坝杆12的残留物的凸起部(残留堤坝杆)3f形成在施加堤坝杆切割步骤S6的引线3的侧表面之上。此外，根据本实施例，在密封体(芯片密封树脂)2e与切割器26之间设置间隔使得切割器26不会跟密封体(芯片密封树脂)2e接触。根据本实施例，从堤坝杆12到密封体(芯片密封树脂)2e的距离是0.3mm，而在密封体2(芯片密封树脂)与切割器26之间的间隔是大约0.1mm。
此外，通过应用如图23所示的切割方法还可以解决以下问题。也就是说，如果切割器26可以被精确地置于适当位置，则可以仅仅允许堤坝杆12与切割器26接触，并且可以去除堤坝杆12。然而，用这种切割方法，所有密封体(堤坝中的树脂)2f仍留在树脂蓄积区内。因此，在后续的堤坝中的树脂去除步骤S7中，要使用激光束31去除的密封体(堤坝中的树脂)2f的量(体积)变得最大。
在这点上，当使用激光束31去除树脂时，破坏激光束31照射到其的树脂。然而，破坏的树脂变成异物并且分散在附近(特别是，在激光束31照射的部分附近)。然后，它变成烟灰并且附着于引线3的表面。在这时候，激光31照射的部分的温度变得非常高。此外，激光31照射的部分的附近变得有点儿热。因此，引线3中的堤坝中的树脂的附近被加热，并且附着于引线3表面的异物(烟灰)粘在那里。此外，如果要用激光束31去除大量(体积)的树脂，则淀积在引线3表面之上的异物(烟灰)的量也增大。结果，在后续清洗处理中要求的处理时间变得更长。另外，视情况而定，可能不能完全地去除附着于引线3表面的异物(淀积的异物，位于引线的表面侧(下层)的异物)。
然而，根据本实施例，在堤坝杆切割步骤S6中，如图23所示，还去除密封体(堤坝中的树脂)2f的部分。因此，变得可以减少在稍后的堤坝中的树脂去除步骤(激光照射步骤)S7中产生的异物(烟灰)的量(飞散量)。因此，可以减少在清洗步骤中要求的处理时间。此外，在清洗步骤中，可以容易地去除附着于引线3表面的异物。因此，在后续的镀敷步骤S9中，变得可以改善形成在引线3表面之上的镀敷膜8的可靠性。另外，在本实施例的堤坝杆切割步骤S6中，如上所述，使用切割器26。因此，作为一块地消除要去除的堤坝中的树脂的一部分。也就是说，不同于用激光束31去除的情况，在去除中产生的异物不会立刻形成诸如烟灰。因此，它不会容易地附着于引线3表面(保留在其之上)。
7.堤坝中的树脂去除步骤(激光照射步骤)：接下来，将说明图7所示出的堤坝中的树脂去除步骤S7(激光照射步骤)。
在本步骤中，在已经施加上述堤坝杆切割步骤S6之后，去除引线框10的形成于树脂蓄积区中的密封体(堤坝中的树脂)2f。在这点上，根据本实施例，在前一步骤S6中，去除密封体(堤坝中的树脂)2f的部分。因此，当它被传送到本步骤时，密封体(堤坝中的树脂)2f的其它部分(残留树脂2g，残留物)保留在树脂蓄积区内。具体地说，如图23(特别是在该附图的上部中)和图24所示，密封体(堤坝中的树脂)2f的其它部分附着于引线3(内部引线3a)的侧表面。
然后，根据本实施例，如图24所示，通过将激光束31照射到残留树脂2g而去除残留树脂2g。在这时候，与紧接在施加密封步骤S4(或烘烤步骤S5)之后的状态相比，已经减少了残留树脂2g的体积。因此，可以在短时间内去除形成于树脂蓄积区中的密封体2f。具体地说，根据本实施例，在先前的堤坝杆切割步骤S6中，已经去除形成于树脂蓄积区中的密封体(堤坝中的树脂)2f中的大部分。因此，在本步骤S7中要去除的密封体(残留树脂2g)的量(体积)小于在堤坝杆切割步骤中要去除的密封体(残留树脂2g)的部分的量(体积)。结果，可以在短时间内执行本步骤。
此外，由于将引线框10传送到具有少量(体积)的残留树脂要被去除的本步骤，因此还可以减少在本步骤中产生的异物(烟灰)。
要在本实施例中使用的激光31的条件是例如，电流值为18A，扫描速度为100mm/s，频率为50kHz，并且输出功率为32W。
此外，根据本实施例，如图25所示，照射激光束31使得它相对于密封体(残留树脂2g)的表面具有预定的角度(第一角度)。可以照射激光束31使得相对于残留树脂2g的表面(在引线3的侧表面之上)具有预定的角度的理由如下。即，如图23所示，在前一步骤中已经去除了平面中的堤坝中的树脂的中心部分。也就是说，在该中心部分中形成空隙。因此，如图25所示，可以将激光束31使得它具有预定角度地照射到残留树脂2g的表面(引线3的侧表面)。
用于以预定角度(第一角度)照射激光束31的具体方法如下。即，如图25所示，将从激光源32发出的激光束31通过设置在激光照射器件30中的检流计反射镜(galvanometer mirror)33和聚光透镜34中的每一个而照射到残留树脂2g。
以预定角度(第一角度)照射激光束31的理由如下。即，照射的激光束31通常具有其方向性并且仅在直线方向上前进。即，如图24所示，残留树脂2g附着于引线3的侧表面。因此，当在与引线3的上表面(表面，主表面)3c垂直的方向上照射激光31时，从引线框10的上表面侧破坏残留树脂2g。例如，在图25中，激光束31和中心示出的引线3的空间关系与其对应。当要使用的引线框10较厚时，残留树脂2g变得也较厚。因此，使用仅在垂直方向上照射激光束31的方法时，需要花费时间来去除所有残留树脂2g。因此，根据本实施例，如图24所示，以锐角将激光束31照射到密封体2的表面。如上所述，根据本实施例的引线框10的厚度(引线3的上下表面间的距离)是125μm。另一方面，考虑到切割器26的宽度和上述引线3之间的距离，残留树脂的厚度(在引线3的宽度方向上的厚度)为30μm。因此，当将激光束31从锐角方向照射到密封体2的表面时更易于去除附着于引线3侧表面的残留树脂2g。此外，由于可以将激光束31照射到残留树脂2g的更宽的范围，因此可以在短时间内(运行)执行本步骤。
此外，如图24所示，残留树脂2g形成在引线3的两个侧表面之上。因此，根据本实施例，如图25所示，改变引线框10相对于单个激光照射器件30的位置，并且照射激光31。因此，可以使用单个激光照射器件30容易地去除在引线3的两个侧表面之上形成的残留树脂2g。另外，如在本实施例中，当在移动引线框10时照射激光束31时，激光束31的照射的角度根据引线框10的位置而改变。在该情况下，如图25所示，垂直方向可以被包括在要相对于密封体2的上表面2a(参见图24)改变的照射角度中。
然后，如图26所示，去除附着于引线3的侧表面的残留树脂2g。尽管未示出，但是有在去除残留树脂2g时已经产生的异物(烟灰)附着到引线3的表面。此外，由于照射激光束31使得不损伤密封体2(芯片密封树脂)，如图26所示，因此存在一种情况，即其中残留树脂2g部分地保留在密封体(芯片密封树脂)2e与残留树脂2g之间的界面附近。
8.清洗步骤：接下来，将说明图7所示出的清洗步骤S8。
在清洗步骤(去毛边(de-flashing)步骤)中，去除附着于从密封体(芯片密封树脂)2e露出的引线3的表面的异物(烟灰)。
首先，如图27所示，将工件(根据本实施例为图26所示出的引线框10)放置在包含电解溶液35的浴槽36中。在这点上，将工件耦接到浴槽36中的正极37。然后，在正极37与类似地布置在浴槽36中的负极38之间施加DC电压。结果，解开在工件与附着于工件的表面(在该情况下为引线3的表面)的异物之间的结合。因此，可以去除附着于引线3的表面的异物。
另外，如上所述，在激光束31的加热的影响下，一些附着的异物坚固地耦接到引线3的表面。因此，存在一种情况，即在本步骤(电解毛刺去除步骤)中异物不能被完全去除。在这种情况下，优选的是执行所谓的水压毛刺去除步骤，也就是说，将加压的清洗用水(高压水)喷射到工件(引线3的表面)上。
在这时候，在本实施例中使用的清洗用水为例如常用水。具体地说，它为自来水(城市供水)。此外，压强(水压)为50到150kgf/cm2。此外，根据本实施例，如图28所示，制备具有开口的掩模40。在仅仅从开口40a露出引线3的情况下，即在用掩模40覆盖密封体2的情况下，将图29所示出的高压水41喷射到引线3上。以这种方式，即使将高压水41喷射到工件上，它也不容易损伤密封体2的表面。在这点上，如图29所示，为了不使引线框10由于水压而变形，根据本实施例，在将支撑构件42布置在引线框10的下表面一侧的情况下喷射高压水41。
如上所述，如果使在水压毛刺去除步骤中使用的压强更高或使用包含固体颗粒的清洗用水，则可以仅用水压毛刺去除步骤来去除异物。然而，由于受到半导体器件更紧凑(具有多个引脚或变得更薄)的影响，因此引线3的厚度或宽度趋向于更小。因此，当给引线3提供具有非常高压强的清洗用水或高压水41很长时间时，引线3可能被变形。如果引线3被变形，则当完成的半导体器件被安装在安装衬底之上时，它可能不与封装衬底的电极焊盘耦接。因此，半导体器件的封装可靠性降低。
另一方面，根据本实施例，采用两种清洗步骤(毛刺去除步骤)。即，预先执行电解毛刺去除步骤。然后，在没有向引线3施加应力的情况下，在一定程度上去除(掀动)异物，并且视情况而定执行水压毛刺去除步骤。因此，可以在不使引线3变形的情况下去除附着于引线3的表面的异物。
如图24或图26所示，由于之前描述的密封步骤，可能在引线3的表面之上形成树脂毛刺2h。如上所述，在密封步骤中使用的树脂是其中在液化(liquefied)树脂中包含填料(filler)的树脂。已经从金属铸模表面与引线3的表面之间的间隙渗出的液化树脂的部分由于加热而硬化从而产生树脂毛刺2h，并且不包含填料。因此，与密封体2的厚度相比，它是非常薄的。例如，其厚度为大约10到20μm。即使当在引线3的表面之上形成这种树脂毛刺(异物)2h时，通过执行本清洗步骤，可以与烟灰(异物)一起去除树脂毛刺。
9.镀敷步骤：接下来，将说明图7所示出的镀敷步骤S9。
在镀敷步骤中，在从密封体(芯片密封树脂)2e露出的引线3的表面之上，形成镀敷膜(层)8(参见图31)。
首先，如图30所示，将工件(在本实施例中为图26所示出的引线框10)放置在包含镀敷液体45的镀敷槽46中。在这点上，将工件耦接到镀敷槽46中的负极47。通过在负极47与类似地布置在镀敷槽46中的正极48之间施加DC电压来在工件(引线3的表面)之上形成镀敷膜8(参见图31)。即，根据本实施例，通过所谓的电解镀敷方法来形成镀敷膜8。
本实施例的镀敷膜8包括所谓的基本上不包含Pb(铅)的无Pb焊料。例如，它们是仅Sn(锡)，Sn(锡)-Bi(铋)或Sn(锡)-Ag(银)-Cu(Cu)等。在这点上，无Pb焊料是包含0.1wt％或更少的铅(Pb)的焊料。该内容被定义为RoHs(有害物质限制)命令的标准。
为此，在本镀敷步骤中使用的镀敷液体45包含例如，金属盐，诸如Sn2+或Bi3+。在本实施例中，作为无Pb焊料镀敷的一个例子，将说明Sn-Bi的合金镀敷。然而，Bi可以由诸如Cu和Ag的金属代替。
当在图30所示出的负极47和正极48之间施加电压时，在这两个电极之间(在正极48和负极47之间)通电。以预定的比例，将镀敷液体45中的Sn2+和Bi3+淀积在引线3的表面之上，并且形成镀敷膜8。
在这点上，当通过如在本实施例中的电解镀敷方法形成镀敷膜8时，形成镀敷膜8使得负极47与导电构件电耦接，并且将金属盐淀积在暴露于镀敷液体45的导电构件的表面之上。根据本实施例，如图26所示，在内部引线3a的侧表面之上执行本镀敷步骤之前已经去除残留树脂2g。此外，如上所述，通过在镀敷步骤之前执行清洗步骤，去除附着于引线3的表面的异物。因此，根据本镀敷步骤，还紧挨着图26所示出的凸起部3f的周围(例如，相邻凸起部3f的相对的表面(切割面))形成镀敷膜8(参见图31)。具体地说，由于已经去除凸起部3f周围的残留树脂2g，因此凸起部3f被镀敷膜8覆盖。
本实施例的引线框10具有例如，在包含铜的基片的表面之上包含Ni的镀敷膜。在上述堤坝杆切割步骤中，当切割堤坝杆时，在切割面处，露出基片。因此，在已经露出基片之后，引线3的腐蚀从露出的表面开始进行，降低了半导体器件的可靠性。
然而，根据本实施例，如上所述，可以在堤坝杆的切割面之上可靠地形成镀敷膜8。因此，防止引线3的腐蚀并且可以改善半导体器件的可靠性。
此外，根据本实施例，不管形成引线框10的材料的种类如何，都可以用镀敷膜8覆盖凸起部3f周围的部分。因此，本实施例适用于各种变型，除了上述材料之外，诸如名为42合金(其为铁(Fe)和镍(Ni)的合金)的材料，在其之上不形成Ni的镀敷膜的铜框，等等。
10.标记步骤：接下来，将说明图7所示出的标记步骤S10。
根据标记步骤，为了识别引线3中的第一引线3，在密封体2的上表面2a之上形成标记(对准标记，位置识别标记)2d(参见图1)。
根据本标记步骤，如图31所示，例如，通过将激光束50照射在密封体2的上表面2a一侧来去除密封体2的部分，并且形成标记2d(参见图1)。在本实施例中使用的激光束50的条件与上述在激光照射步骤中照射的激光束31的那些相同。例如，电流值为18A，扫描速度为100mm/s，频率为50kHz，并且输出功率为32W。因此，可以通过使用例如图25所示出的激光照射器件30来形成标记2d(参见图1)。
如在本实施例中，当通过照射激光束50来形成标记2d(参见图1)时，去除的密封体2的部分可能变成异物并且飞散到周围。然而，根据本实施例，在镀敷步骤之后执行标记步骤，其可以防止镀敷膜8到引线3的粘附性以及其可润湿性的降低。
此外，根据本标记步骤，形成对准标记。然而，除此之外，还可以形成为产品等所特有的识别标记。
根据本实施例，已经说明了在镀敷步骤之后执行标记步骤的实施例。然而，它可以与上述堤坝中的树脂去除步骤(激光照射步骤)一起执行。即，在堤坝中的树脂去除步骤(激光照射步骤)S7中，去除在引线框10的树脂蓄积区中形成的密封体(堤坝中的树脂)2f，并且同时形成标记(对准标记，位置识别标记)2d(参见图1)。如在本实施例中，通过允许激光束31的条件与激光束50的条件相同，可以例如通过单个激光照射器件30(参见图25)来执行处理。
通过与激光照射步骤一起执行本标记步骤，可以简化制造工艺。此外，在形成标记2d时，即使当异物被散布时，在后续的清洗步骤中也可以去除异物。因此，可以防止对引线3的粘附性和镀敷膜8的可润湿性的降低。此外，在该情况下，防止异物附着于镀敷膜8的表面。因此，从能够防止由附着于镀敷膜8的异物引起的可靠性的降低的方面看，上述过程是优选的。
11.引线形成步骤：接下来，将说明图7所示出的引线形成步骤S11。
在引线形成步骤中，首先，切断耦接到引线框10的框体(框部分)10b的引线3的连结部(joint)。然后，通过施加弯曲处理来形成引线3。
首先，如图32到34所示，在连结部处，分别切割作为一体的并且分别耦接到框体10b的引线3并且使其变成独立的构件(引线切割步骤)。在引线切割步骤中，例如，如图32所示，通过分别在引线框10的下表面侧上布置模具(支撑构件)51并在上表面侧上布置冲头(切割器)52并且将它们压下，从而切割引线3。冲头52被布置在与模具51中形成的间隙交迭的位置处。当压下冲头52朝向模具51的间隙时，切割引线3。因此，如图33所示，通过压制处理切割的引线3的端部具有基本平坦的切割面。在切割面处，从镀敷膜8露出引线3。
接下来，如图35到37所示，将已经被切割的引线3弯曲和成形(弯曲步骤)。根据本实施例，例如，将引线形成为鸥形翼(gull wing)的形状。
在弯曲步骤中，例如，如图35所示，通过模具(用于弯曲的支撑构件，支撑构件)53将引线3夹在当中并且固定。模具53包括：布置在引线3的上表面侧上的模具(第一支撑构件)53a；以及布置在引线3的下表面侧上的模具(第二支撑构件)53b。根据本实施例，如图35所示，在与引线3的凸起部3f交迭的位置处，引线3被模具53a和53b夹在当中。此外，对应于引线3被加工成的形状(在本实施例中为鸥形翼形状)，形成模具53b的与引线3相对的表面53c。
因此，从由模具53固定的引线3的上表面侧，通过冲头(压制构件)54施加压制并且执行弯曲。根据模具53b的与引线3相对的表面53c的形状，形成冲头54的与引线相对的表面54a。当将冲头54压下朝向模具53b时，如图35所示，引线3被弯曲并且被形成为预定形状(在本实施例中为鸥形翼形状)。
在这点上，根据本实施例，如图3所示，使用凸起部3f作为弯曲点来执行弯曲。理由如下。即，如上所述，在从密封体2露出的引线3处，使用具有最大宽度的凸起部3f作为弯曲点来使引线3弯曲。以这种方式，更易于稳定(均匀地制作)要形成的引线3的形状。此外，从减少半导体器件的安装面积的方面看，引线3被弯曲的点优选地尽可能靠近密封体2。
因此，从稳定引线3的形状的方面以及减少半导体器件的安装面积的方面看，优选的是在凸起部3f作为弯曲点的情况下执行弯曲。然而，例如，当如图24所示的残留树脂2g保留在凸起部3f周围时，出现以下问题。即，在弯曲期间的应力到达残留树脂2g并且破坏残留树脂2g。当残留树脂2g被破坏时，破坏的残留树脂2g的一块很可能脱落。当已经脱落的这块残留树脂2g落到例如模具53b上时，它可能导致在形成下一个引线时引线3被不利地成形。此外，当脱落的块附着于引线3时，它在安装半导体器件时变成异物，并且导致半导体器件的封装较差。
然而，根据本实施例，如上所述，可以可靠地去除凸起部3f周围的残留树脂2g，而不导致引线3的形状较差和半导体器件的封装较差。
在该弯曲步骤中，从稳定弯曲的方面看，在引线3的长度比要求的长度长的情况下施加处理。即，图36和图37所示出的引线3的长度比最终获得的半导体器件1(参见图1)的引线3的长度长。
因此，如图38到40所示，切割引线3(外部引线3b)的顶端，并且使引线3的长度变短(引线顶端切割步骤)。
在引线顶端切割步骤中，例如，如图38所示，通过模具(用于弯曲的支撑构件，支撑构件)55将引线3夹在当中并且固定。模具55包括：布置在引线3的上表面侧之上的模具(第一支撑构件)55a；以及布置在引线3的下表面侧上的模具(第二支撑构件)55b。因此，从由模具55固定的引线3的上表面侧，通过冲头(切割器)56压制引线3的顶端并且切割。冲头56被布置在与模具55b交迭的位置处。冲头56包括：将引线3夹在当中并且扣紧它的压制部56a，以及布置在压制部56a的相对于密封体2的外面的活动部分56b。切割器56c附接于活动部分的顶端。
即使在引线顶端切割步骤中，也通过压制处理执行切割。因此，如图39所示，已经被切割的引线3的端部具有基本平坦的切割面。在切割面处，从镀敷膜8露出引线3。
12.分离引线成段步骤：接下来，将说明图7所示出的分离引线成段步骤S12。
在本步骤中，切割耦接到框体(框部分)10b的悬吊引线11，并且将其针对于每个器件区域10a而分离成段并且获得半导体器件1。如图41和图42所示，例如，通过分别在下表面侧上布置模具(支撑构件)57且在引线框10的上表面侧上布置冲头(切割器)58，并且执行压制，从而用于切割悬吊引线11的装置切割了悬吊引线11。冲头58被布置在与模具57中形成的间隙交迭的位置处。当压下冲头52朝向模具57中的间隙时，切割悬吊引线11。
根据本实施例，在上述堤坝杆切割步骤中，如图21所示，去除形成在相邻布置的悬吊引线11之间的密封体(堤坝中的树脂)2f。然而，去除形成在悬吊引线11之间的密封体(堤坝中的树脂)2f的时刻不限于此，并且它可以在分离成段步骤中与悬吊引线11一起被切割。在这种情况下，在上述激光照射步骤、清洗步骤、镀敷步骤、标记步骤和引线形成步骤中的每一个中，可以改善悬吊引线11的支撑强度。
通过执行上述步骤中的每一个完成了制造半导体器件1的过程。
<电子器件>
接下来，将描述其中安装有在本实施例中描述的半导体器件1的电子器件(电子单元)。
可以通过将整个的半导体器件1通过接合材料61安装在安装衬底62之上而获得本实施例的电子器件60。在这点上，如图43所示，在安装衬底62的上表面(主表面，表面)62a之上形成多个电极焊盘(连接盘)63。在其表面之上，预先(在安装半导体器件1之前)形成(布置)接合材料61。在这点上，要在本实施例中使用的接合材料61包括所谓的无Pb焊料，其是除去铅(Pb)的Sn金属(具体地说，所含铅的量基本上为1％或更少)。为了让半导体器件1的引线3(外部引线3b)可以和接合材料61接触，半导体器件1被布置在安装衬底62的上表面62a之上，施加加热，并且熔化接合材料61。结果，熔化的接合材料61变成湿的并且上升在引线3的表面上。当接合材料61被再次固化时，半导体器件1的引线3变成电耦接到安装衬底62的电极焊盘63。因此，电子器件60完成。
在这点上，根据本实施例，如上所述，镀敷膜8被形成在从密封体(芯片密封树脂)2露出的引线3(外部引线3b)的表面之上。因此，焊料可润湿性是良好的，并且可以改善半导体器件1的封装强度。此外，根据本实施例，预先去除堤坝中的树脂。因此，在将半导体器件安装到安装衬底62之后，堤坝中的树脂可能不剥离引线的表面。由于堤坝中的树脂不变成异物并且飞散在电子器件内，因此可以改善电子器件60的可靠性。此外，根据本实施例，通过去除堤坝中的树脂，不仅在露出的引线3的表面之上而且在通过切割堤坝杆12(参见图9)形成的凸起部3f的切割面(参见图3)之上，形成镀敷膜8。因此，可以抑制引线3的腐蚀并且可以改善半导体器件1和电子器件60的可靠性。
根据以上实施例已经具体地说明了本发明人进行的本发明，但是不必说，本发明不限于上述实施例并且可以在不偏离本发明要点的范围中改变它。
例如，在根据上述实施例的引线框制备步骤S1中，制备其中银的镀敷膜13形成在内部引线3a的部分之上的引线框10。然后，在密封步骤之后，镀敷膜(包覆镀敷膜)8形成在外部引线3b之上。然而，可能可以使用引线框(所谓的顶端附接的镀敷物品)，在其之上在每个部分(内部引线3a、外部引线3b、芯片安装部分5等)之上都预先形成包含钯(Pd)的镀敷膜。如果它是顶端附接的镀敷物品，则在制备引线框的阶段中，镀敷膜还形成在外部引线之上。因此，在清洗步骤之后执行镀敷步骤不是必需的，简化了制造过程。然而，在顶端附接物品的情况下，在清洗步骤之后基本上不施加镀敷。因此，镀敷膜不形成在通过切割堤坝杆12形成的凸起部(残留堤坝杆)3f的切割面之上。因此，与早先描述的实施例相比，外部引线的腐蚀容差可能劣化。
此外，在根据上述实施例的引线框制备步骤S1中，已经说明了通过压制处理形成的引线框10的制备。然而，可以使用通过刻蚀方法形成的引线框。
另外，当通过刻蚀方法形成引线框时，尽管未示出，掩模被布置在引线框之上和之下，并且刻蚀被施加到从掩模的开口露出的部分。因此，如图44所示，引线3的侧表面变成弯曲的。换句话说，侧表面的平坦度低于上表面3c或下表面3d的平坦度。因此，当在该部分中形成堤坝中的树脂时，在激光照射步骤S7中，根据其中与引线框的上表面(或下表面)垂直地照射激光束的方法，引线框的部分可能干扰激光束的照射。因此，如图24和图25所示，通过照射激光束31使得它具有相对于引线3的表面(侧表面)的预定角度，即使堤坝中的树脂被附着于弯曲的侧表面，也可以容易地执行消除。
此外，在根据上述实施例的管芯接合步骤S2中，已经说明所谓的小突出物配置，其中芯片安装部分5的外部轮廓的尺寸小于半导体芯片4的外部轮廓的尺寸。然而，也可以用引线框的所谓的大突出物配置，其中芯片安装部分5的外部轮廓的尺寸大于半导体芯片4的外部轮廓的尺寸。在这时候，半导体芯片4的整个后表面4b被芯片安装部分5覆盖。此外，铜的引线框和密封体2之间的粘附性低于硅的半导体芯片4和密封体2之间的粘附性。因此，优选的是在芯片安装部分5中形成孔，并且允许密封体2的部分与半导体芯片的后表面4b的部分接触。
此外，在根据上述实施例的管芯接合步骤S2中，通过糊状的管芯接合材料6将半导体芯片4安装在芯片安装部分5之上。然而，可以预先将粘合层施加到半导体芯片4的后表面4b，并且可以通过粘合层将半导体芯片4安装在芯片安装部分5之上。
此外，在根据上述实施例的导线接合步骤S3中，使用包含金(Au)的导线作为导电构件7。然而，可以使用包含铜(Cu)或铝(Al)的导线。
此外，在根据上述实施例的导线接合步骤S3中，导线被用作导电构件7。然而，可以通过凸块(bump)电极将半导体芯片4的电极焊盘4d电耦接到引线。在该情况下，执行所谓的倒装芯片封装，其中半导体芯片被布置在引线之上使得半导体芯片的主表面面对引线的上表面。
此外，在根据上述实施例的导线接合步骤S3中，通过使用正向接合方法来耦接导线。然而，可以通过所谓的逆向接合(reversebonding)方法耦接导线，其中在将导线的部分耦接到引线3之后导线的另一部分耦接到半导体芯片4。在该情况下，优选的是凸块电极(凸起电极，柱形凸块(stud bump))被预先形成在半导体芯片的电极焊盘之上，并且导线的另一部分耦接到凸块电极。
此外，在根据上述实施例的堤坝杆切割步骤S6中，通过使用切割器(金属铸模，冲头)26去除堤坝杆的部分。然而，可以使用激光作为替代。作为一个实例，存在如下的装置，即该装置通过使用在图7的组装流程中的堤坝中的树脂去除步骤S7期间使用的激光31不仅去除堤坝中的树脂而且去除堤坝杆12。由此，可以消除一个步骤(堤坝杆切割步骤S6)。即，由于制造TAT(周转时间)可以更短，因此可以减少半导体器件的制造成本。然而，当使用激光束去除堤坝杆时，与使用切割器26去除堤坝杆的装置相比，凸起部(残留堤坝杆)3f的宽度(体积)趋向于不均匀。因此，例如，在根据上述实施例的半导体器件(QFP)1的情况下，在引线形成过程S11中，产生在引线3(外部引线3b)中的弯曲应力变得不均匀，导致不稳定地形成引线的形状。由于上述原因，在根据上述实施例的半导体器件(QFP)1的制造方法中，优选的是使用切割器26去除堤坝杆12。
此外，在根据上述实施例的堤坝杆切割步骤S6中，切割器26接触堤坝杆12使得切割器26的部分跟密封体(堤坝中的树脂)2f接触，并且去除堤坝杆。然而，它可以不是通过一个切割工艺切割两个构件(堤坝中的树脂和堤坝杆12)的装置。可替代地，它可以是预先制备的用于堤坝杆的切割器和用于堤坝中的树脂的切割器，并且可以在两个步骤中去除每个构件。因此，与用一个切割器切割包含不同材料的构件的装置相比，它变得更易于抑制切割器的磨损或控制磨损的进展。
此外，根据上述实施例的堤坝中的树脂去除步骤S7，已经说明用于通过聚光透镜改变激光束31的方向的装置。然而，可以采用如下的这种装置：引线框被放置在激光照射器件30正下方，引线框(引线)10的侧表面相对于激光束的辐射的方向倾斜，并且在该状态中照射激光31。在该情况下，由于不必在激光照射器件30中提供聚光透镜34，因此可以使用便宜的激光照射器件30并且可以减少半导体器件的成本。
此外，在上述实施例的清洗步骤S8中，描述了应用两种清洗步骤(毛刺去除步骤)。然而，当附着于引线3的表面的异物(烟灰)的量小时或当异物和引线3之间的结合的强度弱时，可以仅仅应用水压毛刺去除步骤来去除异物。由此，可以简化本清洗步骤。此外，如图24所示，当树脂毛刺2h形成在引线的表面之上时，在上述实施例的清洗步骤S8中，已经说明树脂毛刺2h的去除。然而，可以在先前的激光照射步骤S7中去除树脂毛刺2h。在该情况下，如上所述，由于树脂毛刺2h的厚度小于堤坝中的树脂的厚度，树脂毛刺2h和引线3的粘附性也低于残留树脂2g和引线3的粘附性。因此，优选的是要在去除树脂毛刺2h时使用的激光束的条件不同于在去除残留树脂时使用的激光束的条件。例如，优选的是在去除树脂毛刺时使用的激光束的输出功率被设置为低于用于去除残留树脂的激光束的输出功率。因此，由于可以抑制引线的表面温度升高，防止附着于引线的表面(淀积在其之上)的异物(烟灰)固定在那里。另外，用于去除树脂毛刺的激光束的条件是例如，电流值为18A，扫描速度为100mm/s，频率为50kHz，并且输出功率为12到15W。
此外，作为在去除树脂毛刺2h时允许使用的激光束的输出功率低于用于去除残留树脂2g的激光束的输出功率的代替，可以使用其辐照范围(聚焦)被设置为比用于去除残留树脂2g的激光的辐照范围宽的激光束。由此，可以分散集中于一个部分上的热量。作为另一种装置，扫描速度可以比在去除残留树脂2g时要使用的激光束的扫描速度快。然而，在这种装置的情况下，可能将激光束31的部分照射到密封体(芯片密封树脂)2e。因此，改变输出功率的装置是优选的。
在上述实施例中，已经描述了QFP类型半导体器件，其中引线从其平面形状是四角形的密封体的各侧(四边)露出(突出)。然而，其可以应用于其中引线从密封体的两侧露出(突出)的SOP(小型外壳封装，Small Outline Package)类型半导体器件，其中引线从密封体的下表面(后表面，安装面)和侧表面露出(突出)的QFN(四侧无引脚扁平封装)类型半导体器件，以及SON(小型外壳无引脚封装，Small Outline Non-Leaded Package)类型半导体器件。
此外，用于制造QFN(或SON)类型半导体器件的方法与QFP类型半导体器件的方法的不同之处如下。
图45到47所示出的半导体器件(QFN)70与图1和图2所示出的半导体器件(QFP)1的不同之处在以下几点。首先，半导体器件70的多个引线71从密封体2的下表面2b露出作为外部端子。此外，引线71也从密封体2的侧面2c露出。然而，与引线3相比，从密封体2的侧表面2c延伸的引线的长度更短。此外，半导体器件70的芯片安装部分5的下表面5b从密封体2的下表面2b露出。此外，镀敷膜8形成在从引线71和芯片安装部分5的密封体2露出的表面之上。
如上所述在作为QFN的半导体器件70和作为QFP的半导体器件1之间在配置上存在差别。在其制造方法方面还有以下差别。
首先，在制备引线框的步骤中，要制备的引线框的形状不同。如图48所示，关于要在制造半导体器件70时使用的引线框72，不在堤坝杆12外部形成外部引线。为此，引线框72的器件区域10a可以被定义为由堤坝杆12围绕的区域。
此外，在上述实施例中说明的塑造步骤中，用其中分别形成凹部21b和22b的上铸模21和下铸模22夹住引线框10。此外，将用于密封的树脂提供给引线框10的上下表面侧。然而，在制造半导体器件70时的塑造步骤中，由金属铸模夹住引线框72，该金属铸模包括其中形成凹部的上铸模(金属铸模)和其中不形成凹部的下铸模(金属铸模)。然而，如在上述实施例中，在塑造步骤之前执行管芯接合步骤和导线接合步骤。此外，将用于密封的树脂提供到上铸模的凹部以便密封引线框72的上表面侧。
以这种方式，根据半导体器件70的制造方法，密封引线框72的上表面侧。然而，即使在该情况下，如在上述实施例中，形成密封体(堤坝中的树脂，引线之间的树脂)2f。具体地说，如图49所示，密封体(堤坝中的树脂，引线之间的树脂)2f也形成在由用于密封半导体芯片4的密封体(芯片密封树脂)2e、每个引线71的部分(由金属铸模夹住的部分)和堤坝杆12围绕的区域(树脂蓄积区)中。因此，如在上述实施例中，可以通过施加激光照射步骤和清洗步骤，可以可靠地去除附着于引线71的表面的异物。
另外，如上所述，关于引线框72，不在堤坝杆12外部形成外部引线。因此，可以省略在上述实施例中描述的堤坝杆切割步骤。
然而，如上述实施例所述的，在堤坝杆切割步骤S6之后，通过去除在树脂蓄积区中形成的密封体(堤坝中的树脂)2f，可以去除在树脂蓄积区中形成的密封体(堤坝中的树脂)2f的大部分。因此，可以在短时间内去除形成于树脂蓄积区中的密封体2f。
此外，通过在其中有很少的量(体积)的残留树脂要被去除的状态中执行激光照射步骤，还可以减少在激光照射步骤期间产生的异物(烟灰)的量。
此外，通过执行堤坝杆切割步骤，可以去除在平面图中密封体(堤坝中的树脂)2f的中心部分。为此，如根据上述实施例的图25所示，可以将激光束31让它具有预定角度地照射到残留树脂2g的表面(引线71的侧表面之上)。
从这些方面看，在半导体器件70的制造方法中，优选的也是执行堤坝杆切割步骤。
此外，根据半导体器件70的制造方法，在上述实施例中说明的引线形成步骤中，可以省略弯曲步骤和引线顶端切割步骤。
本发明可以被应用于其中作为外部端子的引线从用于密封半导体芯片的密封体露出的半导体器件。

Claims (23)

1.一种用于制造半导体器件的方法，包括以下步骤：
(a)提供半导体封装体，该半导体封装体包括用于密封半导体芯片的第一密封体、从第一密封体露出的多个引线、与引线整体地形成的堤坝杆、以及在由第一密封体、引线和堤坝杆围绕的区域中形成的第二密封体；
(b)通过使用切割器去除堤坝杆的部分和第二密封体的部分；
(c)在步骤(b)之后，用激光束照射第二密封体的其它部分以便去除第二密封体的其它部分；
(d)在步骤(c)之后，清洗每个引线的表面；和
(e)在步骤(d)之后，在每个引线的表面上形成镀敷膜。
2.根据权利要求1所述的用于制造半导体器件的方法，
其中，在步骤(a)中制备的半导体封装体的引线的每个表面之上，形成第三密封体，该第三密封体的体积小于第一密封体和第二密封体中的每个的体积；和
其中，在步骤(d)之前，用如下的激光束照射第三密封体：该激光束的输出值被设置为比在步骤(c)中使用的用于去除第三密封体的激光束的输出值低。
3.一种用于制造半导体器件的方法，包括以下步骤：
(a)提供半导体封装体，该半导体封装体包括用于密封半导体芯片的第一密封体、从第一密封体露出的多个引线、与引线整体地形成的堤坝杆、以及在由第一密封体、引线和堤坝杆围绕的区域中形成的第二密封体；
(b)通过使用切割器去除堤坝杆的部分和第二密封体的部分；和
(c)在步骤(b)之后，用激光束照射第二密封体的其它部分以便去除第二密封体的其它部分。
4.根据权利要求3所述的用于制造半导体器件的方法，
其中要在步骤(b)中被去除的第二密封体的部分的量大于要在步骤(c)中被去除的第二密封体的其它部分的量。
5.根据权利要求4所述的用于制造半导体器件的方法，
其中要在步骤(b)中使用的切割器的宽度小于引线之间的距离。
6.根据权利要求5所述的用于制造半导体器件的方法，
其中在步骤(d)中将其水压被设置为50到150kgf/cm2的清洗用水注射到引线的表面。
7.根据权利要求6所述的用于制造半导体器件的方法，
其中在步骤(c)中以相对于第二密封体的表面的第一角度照射激光束。
8.根据权利要求7所述的用于制造半导体器件的方法，
其中引线的每个表面具有上表面、在上表面的相对侧上的下表面以及在上表面与下表面之间的侧表面；和
其中侧表面的平坦程度小于上表面或下表面的平坦程度。
9.根据权利要求8所述的用于制造半导体器件的方法，
其中在每个引线的侧表面相对于激光束的照射方向倾斜时执行步骤(c)。
10.根据权利要求7所述的用于制造半导体器件的方法，
其中在步骤(c)中通过聚光透镜照射激光束。
11.一种用于制造半导体器件的方法，包括以下步骤：
(a)提供半导体封装体，该半导体封装体包括用于密封半导体芯片的第一密封体、从第一密封体露出的多个引线、与引线整体地形成的堤坝杆、以及在由第一密封体、引线和堤坝杆围绕的区域中形成的第二密封体；
(b)通过使用切割器去除堤坝杆的部分和第二密封体的部分；
(c)在步骤(b)之后，用激光束照射第二密封体的其它部分以便去除第二密封体的其它部分；和
(d)在步骤(c)之后，使每个引线弯曲，
其中在步骤(b)中使用的切割器的宽度小于引线中的相邻引线之间的距离；
其中在步骤(b)中在引线的每个表面之上形成凸起部；和
其中第二密封体的其它部分在由第一密封体、引线和凸起部围绕的区域中形成。
12.根据权利要求11所述的用于制造半导体器件的方法，
其中要在步骤(b)中被去除的第二密封体的部分的量大于要在步骤(c)中被去除的第二密封体的其它部分的量。
13.根据权利要求12所述的用于制造半导体器件的方法，
其中在步骤(d)中使每个引线以凸起部作为弯曲点来弯曲。
14.一种用于制造半导体器件的方法，包括以下步骤：
(a)提供引线框，该引线框包括管芯焊盘、与管芯焊盘整体地形成的多个悬吊引线、布置在悬吊引线之间并且布置在管芯焊盘周围的多个内部引线、与每个内部引线整体地形成的堤坝杆、与堤坝杆整体地形成并且在比堤坝杆更远离内部引线的位置处形成的多个外部引线以及与每个外部引线整体地形成的框体；
(b)经由管芯接合材料在管芯焊盘上安装半导体芯片，该半导体芯片包括主表面、形成在主表面之上的多个电极焊盘、以及与主表面相对的后表面；
(c)分别经由多个导电构件将半导体芯片的电极焊盘与内部引线电耦接，
(d)在其中每个内部引线的部分、堤坝杆和每个外部引线的部分被第一金属铸模和第二金属铸模夹住使得第一金属铸模的第一金属铸模表面与引线框的上表面接触并且使第二金属铸模的第二金属铸模表面与引线框的下表面接触的状态下，用树脂密封半导体芯片、导电构件、和每个内部引线的其它部分，并且形成密封半导体芯片、导电构件和每个内部引线的其它部分的第一密封体以及密封由第一密封体、每个内部引线的该部分和堤坝杆围绕的区域的第二密封体；
(e)通过使用切割器去除堤坝杆的部分和第二密封体的部分；
(f)在步骤(e)之后，用激光束照射第二密封体的其它部分以便去除第二密封体的其它部分；
(g)在步骤(f)之后，清洗从第一密封体露出的引线框的一部分；
(h)在步骤(g)之后，在从第一密封体露出的引线框的一部分上形成镀敷膜；以及
(i)在步骤(h)之后，使每个外部引线弯曲，
其中在步骤(e)中使用的切割器的宽度小于外部引线中的相邻外部引线之间的距离；
其中在步骤(e)中形成凸起部；以及
其中第二密封体的其它部分被形成在由第一密封体、每个内部引线的该部分和凸起部围绕的区域中。
15.根据权利要14所述的用于制造半导体器件的方法，
其中要在步骤(b)中被去除的第二密封体的部分的量大于要在步骤(c)中被去除的第二密封体的其它部分的量。
16.根据权利要求15所述的用于制造半导体器件的方法，
其中要在步骤(e)中使用的切割器的宽度小于引线之间的距离。
17.根据权利要求16所述的用于制造半导体器件的方法，
其中在步骤(d)中以凸起部作为弯曲点来使每个引线弯曲。
18.根据权利要求17所述的用于制造半导体器件的方法，
其中在步骤(d)中将其水压被设置为50到150kgf/cm2的清洗用水注射到引线的表面。
19.根据权利要求18所述的用于制造半导体器件的方法，
其中在步骤(c)中以相对于第二密封体的表面的第一角度照射激光束。
20.根据权利要求19所述的用于制造半导体器件的方法，
其中引线的每个表面具有上表面、在上表面的相对侧上的下表面以及在上表面与下表面之间的侧表面；和
其中侧表面的平坦程度小于上表面或下表面的平坦程度。
21.根据权利要求20所述的用于制造半导体器件的方法，
其中在每个引线的侧表面相对于激光束的照射方向倾斜时执行步骤(c)。
22.根据权利要求19所述的用于制造半导体器件的方法，
其中在步骤(c)中通过聚光透镜照射激光束。
23.一种用于制造电子器件的方法，包括以下步骤：
(a)提供半导体器件，该半导体器件包括用于密封半导体芯片的密封体、从密封体露出的多个引线、在每个引线上形成的凸起部以及在每个引线的表面上形成的镀敷膜；以及
(b)经由接合材料在安装衬底上安装半导体器件，
其中引线的每个表面具有上表面、与上表面相对的下表面以及在上表面与下表面之间的侧表面；
其中每个引线具有比凸起部更接近密封体侧的第一部分和比凸起部更远离密封体的第二部分；
其中在每个引线的第一部分的侧表面上形成镀敷膜；以及
其中通过以下步骤(a1)-(a4)来形成镀敷膜，
(a1)提供半导体封装体，该半导体封装体包括用于密封半导体芯片的第一密封体、从第一密封体露出的引线、与引线整体地形成的堤坝杆、以及在由第一密封体、引线和堤坝杆围绕的区域中形成的第二密封体；
(a2)通过用激光束照射第二密封体来去除第二密封体；
(a3)在步骤(a2)之后清洗每个引线的表面；以及
(a4)在步骤(a3)之后，在每个引线的表面上形成镀敷膜。
CN201010515572.5A 2009-10-22 2010-10-22 半导体器件的制造方法和电子器件的制造方法 Active CN102044451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009243258A JP5380244B2 (ja) 2009-10-22 2009-10-22 半導体装置の製造方法
JP2009-243258 2009-10-22

Publications (2)

Publication Number Publication Date
CN102044451A true CN102044451A (zh) 2011-05-04
CN102044451B CN102044451B (zh) 2015-04-08

Family

ID=43898791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010515572.5A Active CN102044451B (zh) 2009-10-22 2010-10-22 半导体器件的制造方法和电子器件的制造方法

Country Status (4)

Country Link
US (1) US8435867B2 (zh)
JP (1) JP5380244B2 (zh)
CN (1) CN102044451B (zh)
TW (1) TWI532104B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219252A (zh) * 2012-01-20 2013-07-24 亚斯杰特股份有限公司 条状部件的去毛边方法及装置
CN103984068A (zh) * 2014-06-03 2014-08-13 苏州洛合镭信光电科技有限公司 Qfn封装的宽带高速传输的并行光收发组件
CN104685615A (zh) * 2014-03-27 2015-06-03 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
CN107195552A (zh) * 2016-03-14 2017-09-22 富士电机株式会社 毛刺的去除方法及半导体装置的制造方法
CN112309633A (zh) * 2019-10-16 2021-02-02 王洪章 一种车用整流管引线制作方法
CN113257767A (zh) * 2020-02-12 2021-08-13 三菱电机株式会社 传递模塑型功率模块、引线框架及传递模塑型功率模块的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5419235B2 (ja) 2009-07-06 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105185752B (zh) * 2010-05-12 2019-03-19 瑞萨电子株式会社 半导体器件及其制造方法
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US20150144389A1 (en) * 2013-11-22 2015-05-28 Texas Instruments Incorporated Method of minimizing mold flash during dambar cut
JP6178734B2 (ja) * 2014-02-04 2017-08-09 新電元工業株式会社 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造装置
JP5895033B2 (ja) * 2014-07-30 2016-03-30 株式会社加藤電器製作所 電子デバイスの製造方法
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
JP6607571B2 (ja) * 2016-07-28 2019-11-20 株式会社東海理化電機製作所 半導体装置の製造方法
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
CN111370382B (zh) * 2018-12-25 2024-11-12 恩智浦美国有限公司 用于具有改进的爬电距离的半导体管芯封装的混合引线框架
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
KR102751333B1 (ko) * 2020-06-01 2025-01-07 삼성전자주식회사 반도체 패키지
WO2024257543A1 (ja) * 2023-06-12 2024-12-19 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143552A (ja) * 1988-11-25 1990-06-01 Nec Corp 樹脂封止型半導体装置の製造方法
JPH04157761A (ja) * 1990-10-19 1992-05-29 Nec Corp タイバー切断方法
JP2007005569A (ja) * 2005-06-24 2007-01-11 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置および切断装置および切断方法
CN101162712A (zh) * 2006-10-13 2008-04-16 株式会社瑞萨科技 半导体装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295297B1 (en) * 1986-11-25 1996-11-26 Hitachi Ltd Method of producing semiconductor memory
JPS63257256A (ja) * 1987-04-15 1988-10-25 Hitachi Ltd リ−ドフレ−ム
JPH0582694A (ja) * 1991-09-24 1993-04-02 Nec Corp 半導体装置の製造方法
JPH07142664A (ja) * 1993-11-18 1995-06-02 Nec Corp 樹脂封止半導体装置の製造方法
JP2818536B2 (ja) * 1993-12-20 1998-10-30 日本電気株式会社 樹脂バリ除去装置
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
JPH08195460A (ja) * 1995-01-18 1996-07-30 Hitachi Constr Mach Co Ltd ダムバーの切断方法および半導体装置
JPH09314371A (ja) * 1996-05-27 1997-12-09 Hitachi Constr Mach Co Ltd レーザ加工装置及びダムバー加工方法
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
JP2001102510A (ja) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp 半導体の組立方法
JP2001103510A (ja) 1999-10-01 2001-04-13 Sony Corp 映像信号処理装置
JP3395772B2 (ja) * 2000-11-20 2003-04-14 松下電器産業株式会社 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP4522049B2 (ja) * 2003-02-14 2010-08-11 三洋電機株式会社 半導体装置
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
JP2008117875A (ja) * 2006-11-02 2008-05-22 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
JP5319571B2 (ja) * 2010-02-12 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143552A (ja) * 1988-11-25 1990-06-01 Nec Corp 樹脂封止型半導体装置の製造方法
JPH04157761A (ja) * 1990-10-19 1992-05-29 Nec Corp タイバー切断方法
JP2007005569A (ja) * 2005-06-24 2007-01-11 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置および切断装置および切断方法
CN101162712A (zh) * 2006-10-13 2008-04-16 株式会社瑞萨科技 半导体装置及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219252A (zh) * 2012-01-20 2013-07-24 亚斯杰特股份有限公司 条状部件的去毛边方法及装置
CN103219252B (zh) * 2012-01-20 2015-09-30 亚斯杰特股份有限公司 条状部件的去毛边方法及装置
CN104685615A (zh) * 2014-03-27 2015-06-03 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
CN103984068A (zh) * 2014-06-03 2014-08-13 苏州洛合镭信光电科技有限公司 Qfn封装的宽带高速传输的并行光收发组件
CN107195552A (zh) * 2016-03-14 2017-09-22 富士电机株式会社 毛刺的去除方法及半导体装置的制造方法
CN112309633A (zh) * 2019-10-16 2021-02-02 王洪章 一种车用整流管引线制作方法
CN112309633B (zh) * 2019-10-16 2022-05-31 王洪章 一种车用整流管引线制作方法
CN113257767A (zh) * 2020-02-12 2021-08-13 三菱电机株式会社 传递模塑型功率模块、引线框架及传递模塑型功率模块的制造方法

Also Published As

Publication number Publication date
US8435867B2 (en) 2013-05-07
JP2011091194A (ja) 2011-05-06
TWI532104B (zh) 2016-05-01
US20110097854A1 (en) 2011-04-28
TW201133654A (en) 2011-10-01
CN102044451B (zh) 2015-04-08
JP5380244B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
CN102044451B (zh) 半导体器件的制造方法和电子器件的制造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN101661893B (zh) 树脂密封型半导体装置及其制造方法、引线框
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP5689462B2 (ja) 半導体装置およびその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP5319571B2 (ja) 半導体装置の製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
TW200845351A (en) Semiconductor device, leadframe and manufacturing method of semiconductor device
CN100511588C (zh) 导线架型芯片级封装方法
US11495524B2 (en) QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2012109435A (ja) 半導体装置の製造方法
JP2014187308A (ja) 半導体装置の製造方法
JP5816659B2 (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP2019145625A (ja) 半導体装置
JP2006229243A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2025078229A (ja) 半導体装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
CN115706014A (zh) 一种改善引脚溢胶的封装方法及封装结构
HK1204506B (zh) 半導體裝置以及半導體裝置的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder