[go: up one dir, main page]

JP5926988B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5926988B2
JP5926988B2 JP2012051546A JP2012051546A JP5926988B2 JP 5926988 B2 JP5926988 B2 JP 5926988B2 JP 2012051546 A JP2012051546 A JP 2012051546A JP 2012051546 A JP2012051546 A JP 2012051546A JP 5926988 B2 JP5926988 B2 JP 5926988B2
Authority
JP
Japan
Prior art keywords
pad
conductive member
semiconductor device
region
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012051546A
Other languages
English (en)
Other versions
JP2013187373A (ja
Inventor
志康 秦
志康 秦
隆幸 齊藤
隆幸 齊藤
裕史 堀部
裕史 堀部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012051546A priority Critical patent/JP5926988B2/ja
Priority to TW102100758A priority patent/TWI553806B/zh
Priority to US13/767,267 priority patent/US8686573B2/en
Priority to KR1020130024406A priority patent/KR102046453B1/ko
Priority to CN201710352700.0A priority patent/CN107256856B/zh
Priority to CN201310074222.3A priority patent/CN103311212B/zh
Priority to CN2013201073424U priority patent/CN203277367U/zh
Publication of JP2013187373A publication Critical patent/JP2013187373A/ja
Priority to US14/196,983 priority patent/US9230930B2/en
Priority to US14/694,199 priority patent/US9368463B2/en
Application granted granted Critical
Publication of JP5926988B2 publication Critical patent/JP5926988B2/ja
Priority to HK18103067.2A priority patent/HK1243823A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、配線部材に形成されている端子と、配線部材上に搭載されている半導体チップとを、金属ワイヤで電気的に接続する半導体装置に適用して有効な技術に関する。
特開２００３−２４３４４３号公報（特許文献１）には、簡易な製造工程で密着性に優れたパッドを有する半導体装置を提供する技術が記載されている。具体的に、この半導体装置は、ボンディングワイヤとなる金ワイヤを接続するためのパッドを備えている。そして、このパッドは、絶縁層の平坦な表面上に形成されており、かつ、ボール部が接続されるパッドの接続領域に複数の凹部が形成されている。
特開２００３−２４３４４３号公報
半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。パッケージには、（１）半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、（２）湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、（３）半導体チップのハンドリングを容易にするといった機能や、（４）半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。
パッケージでは、例えば、半導体チップ上に形成されている半導体素子と外部回路とを電気的に接続するという機能を実現するために、半導体チップを配線部材上に搭載し、半導体チップ上に形成されているパッドと、配線部材上に形成されている端子とをワイヤで接続することが行なわれている。つまり、パッドと端子との接続は、例えば、ボールを介したワイヤによって行われている。
このように構成されている半導体装置では、半導体チップの動作時における発熱によって、半導体装置の温度が上昇するが、この場合であっても、ある規定温度の範囲内で、正常に動作することが要求される。特に、自動車製品に使用される半導体装置にあっては、例えば、短時間に大電流を流すことがあるとともに、高温となるエンジンルーム周辺に配置されることが多いので、通常用途の半導体装置よりも高い温度での動作保証が要求される場合が多い。例えば、自動車製品に使用される半導体装置の動作保証温度は、従来１２５℃が多かったが、近年では、１５０℃、高いものでは、１７５℃を要求されるようになってきている。
ところが、パッドと端子の接続にボールを介したワイヤを使用する現状の接続構造では、半導体装置の温度が上昇するにつれて、以下に示す問題点が顕在化することを本発明者は新たに見出した。すなわち、現状の接続構造で、温度を上昇させると、ボールを構成する材料が、パッドを構成する材料に拡散しやすくなり、この結果、ボールを構成する材料とパッドを構成する材料との合金層がパッドに形成される。そして、半導体装置の温度が高温を維持すると、この合金層が成長し、パッド間に絶縁のために設けられている絶縁膜（ガラスコート）を突き破って、隣り合うパッドにまで達したり、隣り合うパッドのそれぞれから成長した合金層が接触したりすることが生じる。この場合、隣り合うパッド間が電気的に接続されることになり、ショート不良に至る。特に、近年では、半導体装置の高機能化および小型化が推進されており、これに伴って、隣り合うパッド間の距離も小さくなっていることから、ショート不良が生じやすい状況となっている。すなわち、高い温度での動作保証に加えて、パッド間ピッチの狭小化による相乗効果によって、ショート不良が生じやすい状況となっているのである。
本発明の目的は、半導体装置の動作保証温度の高温化が行われた場合であっても、半導体装置の信頼性向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態における半導体装置によれば、金属ワイヤが金属ボールを介して第１パッドと電気的に接続されており、平面視において、上述した金属ボールと、第１パッドと隣り合うように配置された第２パッドとで挟まれる第１パッドの表面の一部に溝が形成されている。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
一実施の形態によれば、半導体装置の動作保証温度の高温化が行われた場合であっても、半導体装置の信頼性向上を図ることができる。
ＢＧＡパッケージからなる半導体装置を上面から見た平面図である。 半導体装置を上面から見た図であり、樹脂を透視して示す図である。 実施の形態１における半導体装置を裏面から見た図である。 図１のＡ−Ａ線で切断した断面図である。 ＢＧＡパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。 ＱＦＰパッケージからなる半導体装置を上面から見た平面図である。 図６のＡ−Ａ線で切断した断面図である。 半導体チップに集積回路を形成した後、ＱＦＰパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。 従来のパッドとワイヤの接続構造を示す断面図である。 図９の一部を拡大した図である。 ショート不良を示す図である。 本発明の実施の形態１におけるパッドと金属ワイヤとの接続構造を示す断面図である。 実施の形態１における接続構造の平面レイアウトの一例を示す図である。 実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。 実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。 実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。 実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。 実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 図２０に続く半導体装置の製造工程を示す断面図である。 実施の形態２におけるパッドと金属ワイヤとの接続構造を示す断面図である。 実施の形態２における半導体装置の製造工程を示す断面図である。 図２３に続く半導体装置の製造工程を示す断面図である。 図２４に続く半導体装置の製造工程を示す断面図である。 実施の形態３におけるパッドと金属ワイヤとの接続構造を示す断面図である。 実施の形態３における接続構造の平面レイアウトの一例を示す図である。 実施の形態３における接続構造の他の平面レイアウトの一例を示す図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図２９に続く半導体装置の製造工程を示す断面図である。 図３０に続く半導体装置の製造工程を示す断面図である。 図３１に続く半導体装置の製造工程を示す断面図である。 実施の形態４におけるパッドと金属ワイヤとの接続構造を示す断面図である。 実施の形態４における接続構造の平面レイアウトの一例を示す図である。 実施の形態４における半導体装置の製造工程を示す断面図である。 図３５に続く半導体装置の製造工程を示す断面図である。 図３６に続く半導体装置の製造工程を示す断面図である。 電気的特性検査を実施するための検査装置の模式的な構成を示す図である。 探針をパッドに接触させる様子を示す図である。 実施の形態５におけるパッドと金属ワイヤとの接続構造を示す図である。 変形例１におけるパッドと金属ワイヤとの接続構造を示す図である。 変形例２におけるパッドと金属ワイヤとの接続構造を示す図である。 実施の形態６におけるパッドと金属ワイヤとの接続構造を示す図である。 変形例におけるパッドと金属ワイヤとの接続構造を示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜半導体装置（ＢＧＡパッケージ）の構成例＞
半導体装置のパッケージ構造には、例えば、ＢＧＡ（Ball Grid Array）パッケージやＱＦＰ（Quad Flat Package）パッケージなどのように様々な種類がある。本発明の技術的思想は、これらのパッケージに適用可能であり、以下に、ＢＧＡパッケージからなる半導体装置の構成例と、ＱＦＰパッケージからなる半導体装置の構成例について説明する。
まず、ＢＧＡパッケージからなる半導体装置の構成例について図面を参照しながら説明する。図１は、ＢＧＡパッケージからなる半導体装置ＳＡ１を上面から見た平面図である。図１に示すように、本実施の形態における半導体装置ＳＡ１は矩形形状をしており、半導体装置ＳＡ１の上面は樹脂（封止体）ＭＲで覆われている。
続いて、図２は、半導体装置ＳＡ１を上面から見た図であり、樹脂ＭＲを透視して示す図である。図２に示すように、半導体装置ＳＡ１の樹脂ＭＲを透視した内部には、矩形形状の配線基板ＷＢが存在しており、この配線基板ＷＢ上に半導体チップＣＨＰが配置されている。この半導体チップＣＨＰも矩形形状をしている。半導体チップＣＨＰの大きさは、配線基板ＷＢの大きさよりも小さくなっており、半導体チップＣＨＰは平面的に配線基板ＷＢに内包されるように配置されている。特に、半導体チップＣＨＰの４辺がそれぞれ配線基板ＷＢの４辺と互いに並行するように配置されている。
上述した半導体チップＣＨＰには集積回路が形成されている。具体的に、半導体チップＣＨＰを構成する半導体基板には、複数のＭＯＳＦＥＴなどの半導体素子が形成されている。そして、半導体基板の上層には層間絶縁膜を介して多層配線が形成されており、これらの多層配線が半導体基板に形成されている複数のＭＯＳＦＥＴと電気的に接続されて集積回路が構成されている。つまり、半導体チップＣＨＰは、複数のＭＯＳＦＥＴが形成されている半導体基板と、この半導体基板の上方に形成された多層配線を有している。このように半導体チップＣＨＰには、複数のＭＯＳＦＥＴと多層配線によって集積回路が形成されているが、この集積回路と外部回路とのインタフェースをとるために、半導体チップＣＨＰにはパッドＰＤが形成されている。このパッドＰＤは、多層配線の最上層に形成されている最上層配線の一部を露出することにより形成されている。
図２に示すように、半導体チップＣＨＰの主面（表面、上面）には、複数のパッドＰＤが形成されている。具体的に、矩形形状をした半導体チップＣＨＰの４辺のそれぞれに沿うように複数のパッドＰＤが形成されている。そして、半導体チップＣＨＰに形成されている複数のパッドＰＤと相対するように配線基板ＷＢの４辺のそれぞれに沿って複数のランド端子ＬＤ１が形成されている。そして、半導体チップＣＨＰに形成されているパッドＰＤは、配線基板ＷＢに形成されているランド端子ＬＤ１と、導電性部材を介して電気的に接続されている。なお、本実施の形態における導電性部材は、例えば、金（Ａｕ）からなるワイヤＷである。
次に、図３は、本実施の形態１における半導体装置ＳＡ１を裏面から見た図である。図３に示すように、半導体装置ＳＡ１の裏面には、複数の半田ボールＳＢがアレイ状（行列状）に配置されている。この半田ボールＳＢは半導体装置ＳＡ１の外部接続端子として機能するものである。
図４は、図１のＡ−Ａ線で切断した断面図である。図４において、配線基板ＷＢの上面にはランド端子ＬＤ１が形成されている一方、配線基板ＷＢの下面には端子（バンプランド、電極）ＬＤ２が形成されている。配線基板ＷＢの内部には多層配線およびビアが形成されており、配線基板ＷＢの上面に形成されているランド端子ＬＤ１と、配線基板ＷＢの下面に形成されている端子ＬＤ２とは、配線基板ＷＢの内部に形成されている多層配線と、ビアの内部に形成されたビア配線とによって電気的に接続されている。配線基板ＷＢの下面に形成されている端子ＬＤ２はアレイ状に配置されており、この端子ＬＤ２上に半田ボール（ボール端子）ＳＢが搭載される。これにより、配線基板ＷＢの裏面（下面）には、端子ＬＤ２と接続された半田ボールＳＢがアレイ状に配置される。
配線基板ＷＢの上面（表面、主面）には、半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰは、配線基板ＷＢと絶縁性の接着材ＡＤで接着されている。そして、半導体チップＣＨＰの主面に形成されているパッドＰＤと、配線基板ＷＢの上面に形成されているランド端子ＬＤ１とはワイヤＷで接続されている。さらに、配線基板ＷＢの上面には半導体チップＣＨＰおよびワイヤＷを覆うように樹脂（封止体）ＭＲが形成されている。
このように構成されている半導体装置ＳＡ１によれば、半導体チップＣＨＰに形成されているパッドＰＤがワイヤＷを介して配線基板ＷＢに形成されたランド端子ＬＤ１に接続され、このランド端子ＬＤ１は、配線基板ＷＢの内部に形成されている配線およびビア配線によって、配線基板ＷＢの裏面に形成されている端子ＬＤ２と電気的に接続される。したがって、半導体チップＣＨＰに形成されている集積回路は、パッドＰＤ→ワイヤＷ→ランド端子ＬＤ１→端子ＬＤ２→半田ボールＳＢの経路で最終的に半田ボールＳＢと接続されていることがわかる。このことから、半導体装置ＳＡ１に形成されている半田ボールＳＢへ外部回路を電気的に接続することにより、半導体チップＣＨＰに形成されている集積回路と外部回路とを接続することができることがわかる。
＜半導体装置（ＢＧＡパッケージ）の製造方法＞
ＢＧＡパッケージからなる半導体装置ＳＡ１は、上記のように構成されており、以下に、その製造方法について簡単に説明する。図５は、ＢＧＡパッケージからなる半導体装置ＳＡ１を製造する工程の流れを示すフローチャートである。
まず、半導体基板（半導体ウェハ）のそれぞれのチップ領域上に半導体素子（ＭＯＳＦＥＴ）、多層配線およびパッドを形成する。そして、半導体基板の裏面研削を実施して半導体基板の厚さを薄くした後、半導体基板に形成されているチップ領域をダイシングすることにより、複数の半導体チップを形成する。
次に、表面に複数のランド端子が形成され、表面とは反対側の裏面に複数の端子が形成された配線基板を用意する。そして、配線基板の表面に存在するチップ搭載部（チップ搭載領域）に接着材を塗布する。その後、配線基板のチップ搭載部上に塗布した接着材を介して半導体チップを搭載する（ダイボンディング工程）（Ｓ１０１）。
続いて、半導体チップに形成されているパッドと、配線基板に形成されているランド端子とをワイヤで接続する（ワイヤボンディング工程）（Ｓ１０２）。具体的には、まず、キャピラリを半導体チップに形成されているパッドに押し付けてボンディングする（ファーストボンディング）。その後、キャピラリを移動させて、配線基板に形成されているランド端子にワイヤをボンディングする（セカンドボンディング）。このようにして、半導体チップに形成されているパッドと、配線基板に形成されているランド端子とをワイヤで接続することができる。
次に、半導体チップ、ワイヤ、配線基板の表面を覆うように、例えば、樹脂からなる封止体を形成する（モールド工程）（Ｓ１０３）。その後、配線基板の裏面に形成されている端子に、例えば、半田からなる半田ボール（外部接続端子）を取り付ける（半田ボール取り付け工程）（Ｓ１０４）。そして、封止体の表面に、例えば、レーザによって製造番号などからなるマークを刻印する（マーキング工程）（Ｓ１０５）。このようにして製造された半導体装置ＳＡ１は、最終的に検査を実施することにより（テスティング工程）（Ｓ１０６）、良品と不良品が選別され、良品と判断された半導体装置ＳＡ１が出荷される。
上述した半導体装置ＳＡ１は、ＢＧＡパッケージからなる半導体装置であるが、本発明の技術的思想を適用できるパッケージ形態はこれに限らない。例えば、半導体チップを搭載する基材（配線板）として配線基板ではなく、リード端子と分離されたチップ搭載部を使用するパッケージ形態にも適用することができる。具体的に、本発明の技術的思想は、ＱＦＰパッケージやＱＦＮパッケージにも幅広く適用することができる。特に、以下では、ＱＦＰパッケージからなる半導体装置の構成例について説明する。
＜半導体装置（ＱＦＰパッケージ）の構成例＞
まず、ＱＦＰパッケージからなる半導体装置の構成について図面を参照しながら説明する。図６は、ＱＦＰパッケージからなる半導体装置ＳＡ２を上面から見た平面図である。図６に示すように、半導体装置ＳＡ２は矩形形状をしており、半導体装置ＳＡ２の上面は樹脂（封止体）ＲＭで覆われている。そして、樹脂ＲＭの外形を規定する４辺から外側に向ってアウターリードＯＬが突き出ている。
続いて、半導体装置ＳＡ２の内部構造について説明する。図７は、図６のＡ−Ａ線で切断した断面図である。図７に示すように、チップ搭載部ＴＡＢの裏面は樹脂ＲＭで覆われている。一方、チップ搭載部ＴＡＢの上面には半導体チップＣＨＰが搭載されており、チップ搭載部ＴＡＢはインナーリードＩＬ（リード端子）と分離されている。半導体チップＣＨＰの主面にはパッドＰＤが形成されている。そして、半導体チップＣＨＰに形成されているパッドＰＤは、インナーリードＩＬとワイヤＷで電気的に接続されている。これらの半導体チップＣＨＰ、ワイヤＷおよびインナーリードＩＬは樹脂ＲＭで覆われており、インナーリードＩＬと一体化しているアウターリードＯＬ（リード端子）が樹脂ＲＭから突き出ている。樹脂ＲＭから突き出ているアウターリードＯＬは、ガルウィング形状に成形されており、その表面にめっき膜ＰＦが形成されている。
チップ搭載部ＴＡＢ、インナーリードＩＬ、および、アウターリードＯＬは、例えば、銅材や鉄とニッケルとの合金である４２アロイ（４２Alloy）などから形成されており、ワイヤＷは、例えば、金線から形成されている。半導体チップＣＨＰは、例えば、シリコンや化合物半導体（ＧａＡｓなど）から形成されており、この半導体チップＣＨＰには、ＭＯＳＦＥＴなどの複数の半導体素子が形成されている。そして、半導体素子の上方に層間絶縁膜を介して多層配線が形成されており、この多層配線の最上層に多層配線と接続されるパッドＰＤが形成されている。したがって、半導体チップＣＨＰに形成されている半導体素子は、多層配線を介してパッドＰＤと電気的に接続されていることになる。つまり、半導体チップＣＨＰに形成されている半導体素子と多層配線により集積回路が形成され、この集積回路と半導体チップＣＨＰの外部とを接続する端子として機能するものがパッドＰＤである。このパッドＰＤは、ワイヤＷでインナーリードＩＬと接続され、インナーリードＩＬと一体的に形成されているアウターリードＯＬと接続されている。このことから、半導体チップＣＨＰに形成されている集積回路は、パッドＰＤ→ワイヤＷ→インナーリードＩＬ→アウターリードＯＬ→外部接続機器の経路によって、半導体装置ＳＡ２の外部と電気的に接続することができることがわかる。つまり、半導体装置ＳＡ２に形成されているアウターリードＯＬから電気信号を入力することにより、半導体チップＣＨＰに形成されている集積回路を制御することができることがわかる。また、集積回路からの出力信号をアウターリードＯＬから外部へ取り出すこともできることがわかる。
＜半導体装置（ＱＦＰパッケージ）の製造方法＞
ＱＦＰパッケージからなる半導体装置ＳＡ２は上記のように構成されており、以下に、その製造方法について簡単に説明する。図８は、半導体チップに集積回路を形成した後、ＱＦＰパッケージからなる半導体装置を製造する工程の流れを示すフローチャートである。まず、リードフレームに形成されているチップ搭載部に半導体チップを搭載した後（Ｓ２０１のダイボンディング）、半導体チップに形成されているパッドとインナーリードとをワイヤで接続する（Ｓ２０２のワイヤボンディング）。その後、チップ搭載部、半導体チップ、ワイヤ、インナーリードを樹脂で封止する（Ｓ２０３のモールド）。そして、リードフレームに形成されているダムを切断した後（Ｓ２０４のダム切断）、樹脂から露出しているアウターリードの表面にめっき膜を形成する（Ｓ２０５のめっき）。続いて、樹脂の表面にマークを形成した後（Ｓ２０６のマークキング）、樹脂から突き出ているアウターリードを成形する（Ｓ２０７のリード成形）。このようにして半導体装置ＳＡ２を形成した後、電気的特性検査が実施され（Ｓ２０８のテスティング）、良品と判断された半導体装置ＳＡ２が製品として出荷される。
＜本発明者が見出した課題＞
上述したように、ＢＧＡパッケージやＱＦＰパッケージからなる半導体装置においては、例えば、半導体チップと配線部材が金属ワイヤによって電気的に接続されている。そこで、まず、半導体チップと金属ワイヤとの従来の接続構造について、図面を参照しながら説明し、その後、この従来の接続構造が有する課題について説明する。
図９は、従来の接続構造を示す断面図である。図９に示すように、層間絶縁膜ＩＬＦ上に複数のパッドＰＤ１〜ＰＤ３が配置されている。これらのパッドＰＤ１〜ＰＤ３は、例えば、チタン膜ＴＩと、このチタン膜ＴＩ上に形成された窒化チタン膜ＴＮと、この窒化チタン膜ＴＮ上に形成されたアルミニウム膜ＡＬの積層膜から形成されている。そして、パッドＰＤ１〜ＰＤ３の間には隙間が設けられており、この隙間を埋め込むようにガラスコートＧＣ１が充填されている。この隙間の幅は、例えば、２μｍである。このガラスコートＧＣ１は、例えば、酸化シリコン膜や窒化シリコン膜から形成されている。ガラスコートＧＣ１は、複数のパッドＰＤ１〜ＰＤ３間を電気的に絶縁する機能を有し、パッドＰＤ１〜ＰＤ３間に存在する隙間からパッドＰＤ１〜ＰＤ３の外縁部を覆うように形成されている。ここで、本明細書では、例えば、パッドＰＤ１〜ＰＤ３の外縁部を覆っているガラスコートＧＣ１の構成領域をガラスコートＧＣ１の被覆量と呼ぶことにし、パッドＰＤ１〜ＰＤ３の端部からガラスコートＧＣで被覆されている領域にわたる幅を被覆幅と呼ぶことにする。この場合、例えば、図９に示す従来の接続構造において、被覆幅は、例えば、５μｍとなっている。さらに、複数のパッドＰＤ１〜ＰＤ３上には、ボールＢＬ１を介して、ワイヤＷ１が電気的に接続されている。このボールＢＬ１およびワイヤＷ１は、例えば、金から構成されている。そして、複数のパッドＰＤ１〜ＰＤ３、ガラスコートＧＣ１、ボールＢＬ１およびワイヤＷ１を覆うように、例えば、樹脂ＭＲからなる封止体が形成されている。
次に、このように構成されている従来の接続構造の問題点について説明する。図１０は、図９の一部を拡大した図である。図１０に示すように、パッドＰＤ１とパッドＰＤ２の間に隙間が存在し、この隙間にガラスコートＧＣ１が充填されていることがわかる。そして、このガラスコートＧＣ１は、パッドＰＤ１やパッドＰＤ２の外縁部を被覆している。また、パッドＰＤ１上には、金からなるボールＢＬ１が搭載されており、パッドＰＤ２上には、金からなるボールＢＬ２が搭載されている。さらに、ボールＢＬ１が搭載されたパッドＰＤ１、ボールＢＬ２が搭載されたパッドＰＤ２およびガラスコートＧＣ１を覆うように封止体（樹脂ＭＲ）が形成されている。
このように構成されている半導体装置では、半導体チップの動作時における発熱によって、半導体装置の温度が上昇するが、上述した従来の接続構造では、半導体装置の温度が上昇するにつれて、以下に示す問題点が顕在化する。すなわち、現状の接続構造で、半導体装置の温度が上昇すると、例えば、ボールＢＬ１を構成する金が、パッドＰＤ１を構成するアルミニウムに拡散しやすくなり、この結果、ボールＢＬ１を構成する金と、パッドＰＤ１を構成するアルミニウムとの合金層がパッドＰＤ１に形成される。そして、半導体装置の温度が高温を維持すると、図１１に示すように、この合金層が成長し、パッドＰＤ１とパッドＰＤ２の間に絶縁のために設けられているガラスコートＧＣ１を突き破って、互いに隣り合うパッドＰＤ１やパッドＰＤ２のそれぞれから成長した合金層が接触することが生じる。この場合、隣り合うパッドＰＤ１とパッドＰＤ２が電気的に接続されることになり、ショート不良に至る。特に、近年では、半導体装置の高機能化および小型化が推進されており、これに伴って、隣り合うパッドＰＤ１とパッドＰＤ２の間の距離も小さくなっていることから、ショート不良が生じやすい状況となっている。すなわち、高い温度での動作保証に加えて、パッド間ピッチの狭小化による相乗効果によって、ショート不良が生じやすい状況となっているのである。例えば、自動車製品に使用される半導体装置にあっては、短時間に大電流を流すことがあるとともに、高温のエンジンルーム周辺に配置されることが多いため、通常用途の半導体装置よりも高い温度での動作保証が要求される。この場合、上述したように、ボールＢＬ１を構成する金が、パッドＰＤ１を構成するアルミニウムへ拡散しやすくなり、この結果、合金層の成長によるガラスコートＧＣ１の破壊を引き起こし、隣り合うパッドＰＤ１とパッドＰＤ２との間のショート不良が顕在化しやすくなる。
このような問題点に関し、例えば、以下に示すような解決手段が考えられる。まず、第１手段として、パッドＰＤ１上に形成されるボールＢＬ１のボール径を小さくすることが考えられる。この場合、隣り合うボールＢＬ１とボールＢＬ２との間の距離が大きくなるため、合金層の成長によるショート不良を低減できると考えられる。ところが、ボールＢＬ１のボール径を小さくする場合であっても、ボールＢＬ１からパッドＰＤ１に向って金が拡散する。この結果、金の拡散に起因して、小径化したボールＢＬ１内にボイドが発生しやすくなってしまう。このようにボールＢＬ１内にボイドが発生すると、パッドＰＤ１とワイヤとの電気的な接続が切断されてしまうことになる。
続いて、第２手段として、パッドＰＤ１を構成するアルミニウム膜の膜厚を薄くすることが考えられる。この場合、アルミニウムの絶対量が少なくなるため、パッドＰＤ１に金が拡散してきても、合金層の成長が鈍化して、合金層の成長によるショート不良を低減できると考えられる。ところが、パッドＰＤ１を構成するアルミニウム膜の膜厚を薄くすると、パッドＰＤ１の電気容量が減少するため、パッドＰＤ１に流すことができる電流が抑制される。特に、自動車製品に使用される半導体装置においては、短時間に大電流を流す必要性があり、パッドＰＤ１の電気容量の低下は問題となる。また、パッドＰＤ１を構成するアルミニウム膜の膜厚を薄くすると、ワイヤをルーピングする際の引張り力によって、薄膜化したパッドＰＤ１からボールＢＬ１が剥がれやすくなったり、電気的特性検査時におけるプローブコンタクトの回数が制限されやすくなる。
さらに、第３手段として、パッドＰＤ１のサイズやパッド間ピッチを大きくすることが考えられる。この場合、例えば、ボールＢＬ１とボールＢＬ２の間の距離を大きくすることができるため、合金層の成長によるショート不良を低減できると考えられる。ところが、パッドＰＤ１のサイズやパッド間ピッチを大きくすると、半導体チップに形成するパッド数は製品毎に決められているため、決められた数のパッドを半導体チップに形成する場合、半導体チップのサイズ自体（平面積）が大きくなり、半導体装置の小型化を図ることができなくなるとともに、半導体装置の製造コストも上昇することになる。
以上のことから、上述した第１手段〜第３手段は、合金層の成長によるパッド間のショート不良を解決する手段として、大きな副作用が生じ、充分な有効手段とはならないことがわかる。そこで、本実施の形態１では、従来の接続構造の仕様に対し、以下に示す事項を前提事項とした上で、合金層の成長によるパッド間のショート不良を抑制する工夫を施している。ここで、上述した前提事項とは、まず、第１に、従来の接続構造と比較して、パッドサイズおよびパッド間パッチを変えないことが挙げられる。これにより、半導体チップのサイズの拡大を抑制することができ、これによって、半導体装置の大型化および半導体装置の製造コストの上昇といった副作用を回避することができる。そして、第２に、従来の接続構造と比較して、パッドの開口部（ガラスコートから露出するパッド表面）の大きさ（面積）を変更しないことが挙げられる。これにより、パッドの開口部上に形成されるボールの小径化を抑制することができ、これによって、パッドとワイヤとの接続信頼性の低下という副作用を回避することができる。このように本実施の形態１では、上述した前提条件のもとで、合金層の成長によるパッド間のショート不良を解決する手段を提供するものである。以下に、この工夫を施した本実施の形態１における技術的思想について、図面を参照しながら説明する。
＜本実施の形態１における特徴＞
図１２は、本実施の形態１における半導体チップと金属ワイヤとの接続構造を示す断面図である。図１２において、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＦ上に、複数のパッドＰＤ１〜ＰＤ３が並んで配置されている。このパッドＰＤ１〜ＰＤ３は、層間絶縁膜ＩＬＦ上に形成されたチタン膜ＴＩと、チタン膜ＴＩ上に形成された窒化チタン膜ＴＮと、窒化チタン膜ＴＮ上に形成されたアルミニウム膜ＡＬから形成されている。そして、例えば、パッドＰＤ１上には、例えば、金からなるボールＢＬ１を介して、金からなるワイヤＷ１が電気的に接続されている。ここで、パッドＰＤ１を構成するアルミニウム膜ＡＬは、純粋なアルミニウムだけでなく、アルミニウム合金から構成される場合も含み、また、ボールＢＬ１やワイヤＷ１を構成する金には、純粋な金だけでなく、金合金から構成される場合も含まれる。
複数のパッドＰＤ１〜ＰＤ３の間には隙間が設けられており、この隙間に、例えば、酸化シリコン膜や窒化シリコン膜からなるガラスコートＧＣ１が埋め込まれている。このガラスコートＧＣ１は、パッドＰＤ１〜ＰＤ３間の電気的な絶縁性を確保するために設けられており、パッドＰＤ１〜ＰＤ３の外縁部を被覆している。そして、パッドＰＤ１〜ＰＤ３の外縁部のうち、ガラスコートＧＣ１で被覆されている領域と隣接するように、溝ＤＩＴ１が形成されている。言い換えれば、ガラスコートＧＣ１は、例えば、パッドＰＤ１の端部と溝ＤＩＴ１で挟まれるパッドＰＤ１の表面を覆っている。このように本実施の形態１の特徴は、ガラスコートＧＣ１で被覆されている被覆領域と隣接するように、溝ＤＩＴ１が形成されている点にある。言い換えれば、平面視において、ボールＢＬ１とパッドＰＤ２とで挟まれるパッドＰＤ１の表面の一部に溝ＤＩＴ１が形成されている点に本実施の形態１における特徴点がある。これにより、合金層の成長によるガラスコートＧＣ１の破壊によって、隣り合うパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
以下に、この理由について説明する。まず、半導体装置の温度が上昇すると、例えば、ボールＢＬ１を構成する金が、パッドＰＤ１を構成するアルミニウムに拡散しやすくなり、この結果、ボールＢＬ１を構成する金と、パッドＰＤ１を構成するアルミニウムとの合金層がパッドＰＤ１に形成される。このとき、ボールＢＬ１から、例えば、パッドＰＤ１の領域Ａへ金が拡散する。ところが、本実施の形態１では、溝ＤＩＴ１が形成されており、領域Ｂの膜厚が薄くなっている。このため、領域Ａから領域Ｂへの金の拡散が抑制され、この結果、領域Ｂから領域Ｃへの金の拡散が抑制される。パッドＰＤ１の領域Ｃは、ガラスコートＧＣ１と接触しているが、領域Ｃに拡散する金の量が低減されるため、領域Ｃで形成される合金層が低減される。この結果、ガラスコートＧＣ１で被覆されている領域Ｃでの合金層の成長によるガラスコートＧＣ１の破壊を抑制することができ、これによって、ガラスコートＧＣ１の破壊に起因して発生するパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができるのである。つまり、本実施の形態１では、パッドＰＤ１の外縁部に溝ＤＩＴ１を形成することにより、領域Ａから領域Ｂを通って領域Ｃへ拡散する金の拡散経路を低減する第１メカニズムによって、領域Ｃにおける合金層の形成を抑制することができるのである。そして、本実施の形態１では、領域Ｃにおける合金層の成長を抑制できるので、合金層の成長に起因したガラスコートＧＣ１の破壊を抑制することができ、これによって、ガラスコートＧＣ１の破壊に起因して発生するパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
さらに、本実施の形態１では、ボールＢＬ１からパッドＰＤ１に金が拡散することにより、例えば、領域Ａにおいて合金層が形成されても、領域Ａと領域Ｃの間に溝ＤＩＴ１が形成されているため、領域Ａに形成された合金層が領域Ｃへ到達することを抑制できる。すなわち、本実施の形態１では、溝ＤＩＴ１が領域Ａから領域Ｃへの合金層の成長を遮断する第２メカニズムによって、領域Ｃにおける合金層の形成を抑制することができるのである。そして、本実施の形態１では、領域Ｃにおける合金層の成長を抑制できるので、合金層の成長に起因したガラスコートＧＣ１の破壊を抑制することができ、これによって、ガラスコートＧＣ１の破壊に起因して発生するパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
また、本実施の形態１では、上述した第２メカニズムによって、領域Ａから領域Ｃへの合金層の成長が抑制されるが、このことは、合金層が形成されるパッドＰＤ１の領域ＡよりもパッドＰＤ２に近い領域に合金層が形成されにくくなることを意味している。つまり、本実施の形態１では、上述した第２メカニズムによって、合金層が形成されるパッドＰＤ１の領域と、パッドＰＤ１と隣接するパッドＰＤ２との間の距離を大きくすることができ、この観点からも、パッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができることになる。
ここで、本実施の形態１における接続構造（図１２参照）は、従来の接続構造（図９参照）と比較して、パッドサイズおよびパッド間パッチが変わっていない。例えば、本実施の形態１においても、パッド間に形成されている隙間の幅は、２μｍとなっている。これにより、本実施の形態１によれば、半導体チップのサイズの拡大を抑制することができ、これによって、半導体装置の大型化といった副作用を回避することができる。そして、本実施の形態１では、従来の接続構造と比較して、パッドの開口部（ガラスコートＧＣ１から露出するパッド表面）の大きさ（面積）が変更されていない。これにより、パッドＰＤ１の開口部上に形成されるボールＢＬ１の小径化を抑制することができ、これによって、パッドＰＤ１とワイヤＷ１との接続信頼性の低下という副作用を回避することができる。
例えば、本実施の形態１では、パッドＰＤ１の外縁部に溝ＤＩＴ１を形成する点に特徴があるが、パッドＰＤ１の外縁部を覆うガラスコートＧＣ１の被覆幅を、従来の接続構造と同じにすると、ガラスコートＧＣ１に隣接するように設けられた溝ＤＩＴ１の幅の分だけ、パッドＰＤ１の開口部が狭くなると考えられる。このことは、パッドＰＤ１の開口部上に形成されるボールＢＬ１の小径化を招くことになり、これによって、パッドＰＤ１とワイヤＷ１との接続信頼性の低下という副作用が生じるおそれが高まる。
そこで、本実施の形態１では、従来の接続構造と比較して、ガラスコートＧＣ１の被覆幅を小さくしている。すなわち、本実施の形態１では、ガラスコートＧＣ１の被覆幅と、溝ＤＩＴ１の幅とを合わせた長さを、従来の接続構造におけるガラスコートＧＣ１の被覆幅と同じになるように構成している。具体的には、例えば、従来の接続構造におけるガラスコートＧＣ１の被覆幅を５μｍとすると、本実施の形態１におけるガラスコートＧＣ１の被覆幅は、例えば、２．５μｍとなっており、溝ＤＩＴ１の幅も、２．５μｍとなっている。これにより、本実施の形態１における接続構造は、従来の接続構造と比較して、パッドＰＤ１の開口部の大きさを同等のサイズにすることができる。この結果、パッドＰＤ１の開口部上に形成されるボールＢＬ１の小径化を抑制することができ、これによって、パッドＰＤ１とワイヤＷ１との接続信頼性の低下という副作用を回避することができる。
さらに、本実施の形態１における接続構造において、従来の接続構造と比較して、パッドＰＤ１の開口部の大きさを同等のサイズにすることにより、以下に示す効果も得ることができる。つまり、パッドＰＤ１の外縁部に溝ＤＩＴ１を設ける本実施の形態１の接続構造であっても、パッドＰＤ１の開口部の大きさが従来の接続構造と同等であるため、ボールＢＬ１をパッドＰＤ１上に搭載する際の位置ずれに対するマージンを充分に確保することができる。このことは、例えば、ボールＢＬ１の搭載位置のずれによって、ボールＢＬ１がガラスコートＧＣ１上にボンディングされることを低減できることを意味し、この結果、ガラスコートＧＣ１上へボールＢＬ１がボンディングされることに起因するガラスコートＧＣ１の割れを抑制することができる。
なお、本実施の形態１においては、ガラスコートＧＣ１の被覆幅と溝ＤＩＴ１の幅とを、ともに、２．５μｍというように同じに構成しているが、これに限らず、ガラスコートＧＣ１の被覆幅と溝ＤＩＴ１の幅とを異なるように構成してもよい。例えば、ガラスコートＧＣ１の被覆幅を、例えば、３μｍとし、溝ＤＩＴ１の幅を、例えば、２μｍとすることもできる。一方、ガラスコートＧＣ１の被覆幅を、例えば、２μｍとし、溝ＤＩＴ１の幅を、例えば、３μｍとすることもできる。このとき、溝ＤＩＴ１の幅を大きくする場合には、上述した第２メカニズムによる効果を充分に得ることができる。すなわち、溝ＤＩＴ１の幅を大きくするということは、それだけ、領域Ａから領域Ｃへの合金層の成長を遮断する機能が大きくなることから、領域Ｃにおける合金層の形成を充分に抑制することになる。したがって、溝ＤＩＴ１の幅を大きくする場合には、領域Ｃにおける合金層の成長を充分に抑制できるので、合金層の成長に起因したガラスコートＧＣ１の破壊を抑制することができ、これによって、ガラスコートＧＣ１の破壊に起因して発生するパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。一方、ガラスコートＧＣ１の被覆幅を大きくする場合には、以下に示す利点が得られる。例えば、パッドＰＤ１上にボールＢＬ１を搭載し、その後、ワイヤＷ１を引き出す工程において、パッドＰＤ１に引張り力が働く。この場合、パッドＰＤ１が上述した引張り力によって剥がれてしまうことが考えられる。しかし、ガラスコートＧＣ１の被覆幅を大きくする場合には、引張り力に対抗する機能が増加すると考えられるため、パッドＰＤ１が剥がれてしまうことを抑制できるのである。
また、本実施の形態１において、溝ＤＩＴ１の深さは、例えば、０．３μｍ〜０．４μｍである。このとき、溝ＤＩＴ１の下部の領域Ｂに存在するアルミニウム膜ＡＬの膜厚を低減して、第１メカニズムによる効果を充分に発揮させる観点からは、溝ＤＩＴ１の深さは、深いほうが望ましい。なぜなら、溝ＤＩＴ１の深さが深いほど、領域Ｂにおけるアルミニウム膜ＡＬの膜厚が薄くなり、領域Ａから領域Ｂを通って領域Ｃへ拡散する金の拡散経路を充分に狭くすることができるからである。さらには、溝ＤＩＴ１の底部が窒化チタン膜ＴＮにまで達している構造にすることも有用である。この場合、領域Ｂにおけるアルミニウム膜ＡＬが存在しないため、アルミニウム膜ＡＬを介した領域Ａから領域Ｃへの金の拡散経路が遮断されるからである。一方、パッドＰＤ１の剥がれを防止する観点からは、溝ＤＩＴ１の深さは浅いほうが望ましい。なぜなら、溝ＤＩＴ１の深さを深くしすぎると、領域ＢにおけるパッドＰＤ１の膜厚が薄くなり、例えば、ワイヤＷ１を引き出す工程（ルーピング工程）のようにパッドＰＤ１に引張り力が働いた場合、この領域Ｂに集中的に力が加わって破断し、パッドＰＤ１が剥がれてしまう可能性が高まるからである。
次に、図１２に示すように、複数のパッドＰＤ１〜ＰＤ３、複数のパッドＰＤ１〜ＰＤ３間に設けられたガラスコートＧＣ１、および、ボールＢＬ１を介したワイヤＷ１を覆うように樹脂ＭＲからなる封止体が形成されている。このとき、封止体（樹脂ＭＲ）の一部は、パッドＰＤ１に形成された溝ＤＩＴ１の内部に充填される。すなわち、溝ＤＩＴ１の内部は、樹脂で充填されることになる。このとき、封止体（樹脂ＭＲ）とパッドＰＤ１が接触していることから、パッドＰＤ１の表面に合金層が形成されると、合金層の成長による体積膨張により、パッドＰＤ１と封止体（樹脂ＭＲ）との間の剥離が問題となることが考えられるが、通常、このような問題は生じないのである。なぜなら、パッドＰＤ１に形成される合金層の成長は、例えば、１５０℃程度の高温状態で顕著になる。このような高温状態の場合、封止体を構成する樹脂ＭＲは、ガラス転移温度を超えるため、柔らかくなる。このことから、パッドＰＤ１の表面に合金層が形成されて体積膨張が生じても、この体積膨張を吸収するように、柔らかくなった樹脂が変形するため、パッドＰＤ１と封止体（樹脂ＭＲ）との間の密着力の低下は問題とならないのである。これに対し、ガラスコートＧＣ１は、比較的硬く、かつ、割れやすい酸化シリコン膜や窒化シリコン膜から形成されている。このため、例えば、パッドＰＤ１から成長した合金層がガラスコートＧＣ１との界面にまで達すると、合金層の成長による体積膨張を硬く割れやすいガラスコートＧＣ１では吸収できずに、ガラスコートＧＣ１自体が割れてしまい、合金層の成長によるパッドＰＤ１とパッドＰＤ２間のショート不良が問題として顕在化するのである。
この点に関し、本実施の形態１では、ガラスコートＧＣ１で被覆されているパッドＰＤ１の被覆領域と隣接するように、溝ＤＩＴ１を形成している。言い換えれば、平面視において、ボールＢＬ１とパッドＰＤ２とで挟まれるパッドＰＤ１の表面の一部に溝ＤＩＴ１を形成している。この溝ＤＩＴ１を形成したことによる第１メカニズムおよび第２メカニズムにより、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
＜平面レイアウト構成１＞
次に、本実施の形態１における接続構造の平面レイアウト上の特徴構成について説明する。図１３は、本実施の形態１における接続構造の平面レイアウトの一例を示す図である。図１３に示すように、矩形形状をしたパッドＰＤ１〜ＰＤ３が横方向に並ぶように配置されている。例えば、パッドＰＤ１の外形形状は、矩形形状をしており、パッドＰＤ１は、パッドＰＤ２に最も近い第１辺と、この第１辺に交差する第２辺とを有している。このとき、パッドＰＤ１の外縁部全体は、ガラスコートＧＣ１で覆われている。具体的に、パッドＰＤ１の外形端部が破線で示されており、パッドＰＤ１の外縁部全体がガラスコートＧＣ１で覆われていることがわかる。つまり、図１３では、パッドＰＤ１の外縁部全体を覆うようにガラスコートＧＣ１が形成されており、パッドＰＤ１の４辺のそれぞれを覆うガラスコートＧＣ１の被覆幅は、等しくなっている。そして、図１３に示すように、パッドＰＤ１の領域のうち、ガラスコートＧＣ１で覆われた被覆領域の内側領域に溝ＤＩＴ１が形成されている。すなわち、図１３に示す平面レイアウト例においては、パッドＰＤ１の外縁部全体に沿うように溝ＤＩＴ１が形成されている。この周囲を囲むように形成された溝ＤＩＴ１の内部がパッドＰＤ１の開口部であり、この開口部の中央領域にボールＢＬ１が搭載され、ボールＢＬ１上にワイヤＷ１が接続されている。したがって、溝ＤＩＴ１は、ボールＢＬ１を囲むようにパッドＰＤ１の表面に形成されていることがわかる。
同様に、パッドＰＤ１に隣り合うように配置されているパッドＰＤ２およびパッドＰＤ３もパッドＰＤ１と同様の構成をしている。例えば、パッドＰＤ２の外縁部全体は、ガラスコートＧＣ１で覆われており、このガラスコートＧＣ１で覆われている被覆領域に隣接する内側領域にわたって溝が形成されている。そして、この溝で囲まれるパッドＰＤ２の開口部にボールＢＬ２が搭載され、このボールＢＬ２上にワイヤが電気的に接続されている。したがって、図１３に示す本実施の形態１における接続構造によれば、平面視において、ボールＢＬ２とパッドＰＤ１とで挟まれるパッドＰＤ２の表面の一部に溝が形成されているということができる。同様に、パッドＰＤ３の外縁部全体は、ガラスコートＧＣ１で覆われており、このガラスコートＧＣ１で覆われている被覆領域に隣接する内側領域にわたって溝が形成されている。そして、この溝で囲まれるパッドＰＤ３の開口部にボールＢＬ３が搭載され、このボールＢＬ３上にワイヤが電気的に接続されている。したがって、図１３に示す本実施の形態１における接続構造によれば、平面視において、ボールＢＬ３とパッドＰＤ１とで挟まれるパッドＰＤ３の表面の一部に溝が形成されているということができる。
このように構成されている本実施の形態１における接続構造によれば、例えば、半導体装置を高温状態に保持すると、パッドＰＤ１上に搭載されたボールＢＬ１から、パッドＰＤ１を構成するアルミニウム膜に金が拡散する。この結果、ボールＢＬ１からパッドＰＤ１上へ同心円状に合金層が成長する。しかし、図１３に示す本実施の形態１によれば、ガラスコートＧＣ１で覆われている被覆領域の内側領域に溝ＤＩＴ１が形成されているため、上述した第１メカニズムおよび第２メカニズムによって、ガラスコートＧＣ１を突き破るほどの合金層の成長を抑制できる。同様に、パッドＰＤ２のボールＢＬ２から同心円状に成長する合金層や、パッドＰＤ３のボールＢＬ３から同心円状に成長する合金層の成長も、パッドＰＤ２やパッドＰＤ３のそれぞれに設けられた溝によって抑制される。このことから、本実施の形態１によれば、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を効果的に抑制することができる。特に、図１３に示す平面レイアウトでは、例えば、パッドＰＤ１の被覆領域全体の内側領域にわたって溝ＤＩＴ１が形成されているので、パッドＰＤ１の外縁部を覆う被覆領域全体において、合金層の成長によるガラスコートＧＣ１の破壊を防止できる効果が得られる。
＜平面レイアウト構成２＞
続いて、本実施の形態１における接続構造の他の平面レイアウト上の特徴構成について説明する。図１４は、本実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。図１４に示す平面レイアウトは、図１３に示す平面レイアウトとほぼ同様の構成をしているため、相違点を中心に説明する。図１４における平面レイアウトの特徴は、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の被覆領域全体に沿って溝ＤＩＴ１が形成されているのではなく、パッドＰＤ１の一部の辺に並行する被覆領域の内側領域にだけ溝ＤＩＴ１が形成されている点にある。具体的には、図１４に示すように、パッドＰＤ１の外形形状を規定する４辺のうち、パッドＰＤ２に最も近い辺と、パッドＰＤ３に最も近い辺の２辺に沿ってだけ溝ＤＩＴ１が形成されている。この場合であっても、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を効果的に抑制することができる。
なぜなら、合金層の成長がショート不良は、例えば、隣り合うパッドＰＤ１とパッドＰＤ２の間や、隣り合うパッドＰＤ１とパッドＰＤ３の間で顕在化するからである。すなわち、パッドＰＤ１上に搭載されたボールＢＬ１から同心円状に合金層が成長するが、この合金層のうち、例えば、パッドＰＤ２側へ成長する合金層がパッドＰＤ１とパッドＰＤ２とのショート不良を引き起こす原因となる。つまり、パッドＰＤ２側への合金層の成長を抑制できればよいのであるから、パッドＰＤ１の４辺のうち、パッドＰＤ２に最も近い辺における合金層の成長を抑制できればよいのである。この観点から、パッドＰＤ２に最も近い辺の被覆領域の内側領域に溝ＤＩＴ１を設けることにより、パッドＰＤ２側への合金層の成長を抑制しているのである。同様に、例えば、パッドＰＤ３側へ成長する合金層がパッドＰＤ１とパッドＰＤ３とのショート不良を引き起こす原因となる。つまり、パッドＰＤ３側への合金層の成長を抑制できればよいのであるから、パッドＰＤ１の４辺のうち、パッドＰＤ３に最も近い辺における合金層の成長を抑制できればよいのである。この観点から、パッドＰＤ３に最も近い辺の被覆領域の内側領域に溝ＤＩＴ１を設けることにより、パッドＰＤ３側への合金層の成長を抑制しているのである。
一方、図１４に示すパッドＰＤ１の上下方向には溝ＤＩＴ１が設けられていない。ボールＢＬ１から同心円状に合金層が成長するため、図１４に示すパッドＰＤ１の上下方向にも合金層が成長するが、パッドＰＤ１の上下方向には、隣り合うパッドが存在しないため、たとえ、パッドＰＤ１の上下方向に合金層が成長したとしても、ショート不良が起こりにくいからである。このようにして、図１４に示す平面レイアウトでは、パッドＰＤ２に最も近い辺と、パッドＰＤ３に最も近い辺の２辺に沿ってだけ溝ＤＩＴ１を形成している。この場合であっても、上述した理由により、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を効果的に抑制することができる。
＜平面レイアウト構成３＞
次に、本実施の形態１における接続構造の他の平面レイアウト上の特徴構成について説明する。図１５は、本実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。図１５に示す平面レイアウトは、図１４に示す平面レイアウトとほぼ同様の構成をしているため、相違点を中心に説明する。図１５における平面レイアウトの特徴は、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の被覆領域全体に沿って溝ＤＩＴ１が形成されているのではなく、パッドＰＤ１の一部の辺に並行する被覆領域の内側領域にだけ溝ＤＩＴ１が形成されている点にある。具体的には、図１５に示すように、パッドＰＤ１の外形形状を規定する４辺のうち、パッドＰＤ２に最も近い辺に沿ってだけ溝ＤＩＴ１が形成されている。同様に、パッドＰＤ３に着目すると、図１５に示すように、パッドＰＤ３の外形形状を規定する４辺のうち、パッドＰＤ１に最も近い辺に沿ってだけ溝が形成されている。この場合であっても、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。
例えば、パッドＰＤ１とパッドＰＤ２との間のショート不良の抑制の観点からは、例えば、図１４に示すように、パッドＰＤ１のパッドＰＤ２に最も近い辺に沿って溝ＤＩＴ１を形成するとともに、パッドＰＤ２のパッドＰＤ１に最も近い辺に沿って溝を形成することが望ましい。なぜなら、パッドＰＤ１に設けられた溝ＤＩＴ１により、パッドＰＤ１上に搭載されたボールＢＬ１からパッドＰＤ２側への合金層の成長を抑制できるとともに、パッドＰＤ２に設けられた溝により、パッドＰＤ２上に搭載されたボールＢＬ２からパッドＰＤ１側への合金層の成長を抑制できるからである。つまり、図１４に示す平面レイアウトでは、ボールＢＬ１からの合金層の成長と、ボールＢＬ２からの合金層の成長の両方を抑制できるため、効果的に、パッドＰＤ１とパッドＰＤ２間における合金層の成長によるショート不良を抑制することができるのである。
これに対し、図１５に示す平面レイアウトでは、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の外形形状を規定する４辺のうち、パッドＰＤ２に最も近い辺に沿ってだけ溝ＤＩＴ１が形成されている。そして、パッドＰＤ２およびパッドＰＤ３についても、パッドＰＤ１と同様の構成をしているため、例えば、図１５に示すように、パッドＰＤ２に着目すると、パッドＰＤ２の外形形状を規定する４辺のうち、パッドＰＤ１に最も近い辺に沿って溝が形成されていないことになる。したがって、図１５に示す平面レイアウトは、図１４に示すレイアウトに比べて、パッドＰＤ１とパッドＰＤ２との間のショート不良を低減できる効果は小さくなるが、この場合であっても、充分に、パッドＰＤ１とパッドＰＤ２との間のショート不良を低減できる。
具体的には、図１５に示すように、パッドＰＤ２上に搭載されたボールＢＬ２からパッドＰＤ１側への合金層の成長は抑制できないが、パッドＰＤ１に設けられた溝ＤＩＴ１により、パッドＰＤ１上に搭載されたボールＢＬ１からパッドＰＤ２側への合金層の成長は抑制できる。このことから、パッドＰＤ１側から成長する合金層と、パッドＰＤ２側から成長する合金層の一方の成長を抑制できるため、パッドＰＤ１とパッドＰＤ２との間のショート不良を低減できるのである。
＜平面レイアウト構成４＞
次に、本実施の形態１における接続構造の他の平面レイアウト上の特徴構成について説明する。図１６は、本実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。図１６に示す平面レイアウトは、図１５に示す平面レイアウトとほぼ同様の構成をしているため、相違点を中心に説明する。図１６における平面レイアウトの特徴は、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の被覆領域全体に沿って溝ＤＩＴ１が形成されているのではなく、パッドＰＤ１の一部の辺に並行する被覆領域の内側領域の一部領域にだけ溝ＤＩＴ１が形成されている点にある。具体的には、図１６に示すように、パッドＰＤ１の外形形状を規定する４辺のうち、パッドＰＤ２に最も近い辺に沿っており、かつ、その辺の一部にだけ溝ＤＩＴ１が形成されている。この場合であっても、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。
例えば、パッドＰＤ１に着目すると、パッドＰＤ１上に搭載されたボールＢＬ１から同心円状に合金層が成長する。この場合、パッドＰＤ２に最も近い辺について考えると、この辺の中心部近傍とボールＢＬ１との距離が最も近いため、この辺の中心部近傍に最も早く合金層が到達すると考えられる。一方、この辺のコーナー部近傍とボールＢＬ１との距離は最短距離ではないため、この辺の中心部近傍よりも、合金層が到達しにくいと考えられる。したがって、合金層の成長によるガラスコートＧＣ１の破壊およびガラスコートＧＣ１の破壊を介した合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良は、パッドＰＤ２に最も近い辺の中央部近傍で生じる可能性が高いことがわかる。そこで、図１６に示す平面レイアウトでは、ショート箇所となりやすいパッドＰＤ２に最も近い辺の中央部近傍にだけ隣接するように溝ＤＩＴ１を設けているのである。この場合、ボールＢＬ１から最も合金層が到達しやすい辺の中央部近傍に溝ＤＩＴ１が設けられているため、効果的に、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。
なお、例えば、図１６におけるパッドＰＤ１に着目した場合、パッドＰＤ２に最も近い辺の中央部近傍とは、この辺の中央を中心として、ボールＢＬ１のボール径と同程度の長さを有する領域と考えることができる。
＜平面レイアウト構成５＞
続いて、本実施の形態１における接続構造の他の平面レイアウト上の特徴構成について説明する。図１７は、本実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。図１７に示す平面レイアウトは、図１６に示す平面レイアウトとほぼ同様の構成をしているため、相違点を中心に説明する。図１７における平面レイアウトの特徴は、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の４辺のそれぞれに並行する被覆領域の内側領域の一部領域に溝ＤＩＴ１が形成されている点にある。具体的には、図１７に示すように、パッドＰＤ１の外形形状を規定する４辺のそれぞれの辺の一部領域に溝ＤＩＴ１が形成されている。この場合であっても、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。つまり、図１７に示す平面レイアウトによれば、ショート箇所となりやすいパッドＰＤ２に最も近い辺の中央部近傍に隣接するように溝ＤＩＴ１を設けているとともに、ショート箇所となりやすいパッドＰＤ３に最も近い辺の中央部近傍に隣接するように溝ＤＩＴ１を設けている。このように、図１７に示す平面レイアウトでは、ボールＢＬ１から最も合金層が到達しやすい辺の中央部近傍に溝ＤＩＴ１が設けられているため、効果的に、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。
さらに、図１７に示す平面レイアウトでは、パッドＰＤ１の上下に存在する２辺においても、この２辺の中央部近傍に隣接するように溝ＤＩＴ１が形成されているため、この方向における合金層の成長に起因したガラスコートＧＣ１の破壊（剥がれ）も抑制することができる。つまり、パッドＰＤ１の上下に存在する２辺においては、隣接するパッドが存在しないため、ショート不良は問題となる可能性は少ないが、被覆しているガラスコートＧＣ１の破壊は異物の侵入源ともなりえるため、パッドＰＤ１の上下に存在する２辺の中央部近傍に隣接するように溝ＤＩＴ１を形成する構成は有用である。
＜平面レイアウト構成６＞
次に、本実施の形態１における接続構造の他の平面レイアウト上の特徴構成について説明する。図１８は、本実施の形態１における接続構造の他の平面レイアウトの一例を示す図である。図１８に示す平面レイアウトは、図１４に示す平面レイアウトとほぼ同様の構成をしているため、相違点を中心に説明する。図１８における平面レイアウトの特徴は、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の被覆領域全体に沿って溝ＤＩＴ１が形成されているのではなく、パッドＰＤ１の一部の辺に並行する被覆領域の内側領域にだけ溝ＤＩＴ１が形成され、かつ、溝ＤＩＴ１の形成されていない辺を被覆するガラスコートＧＣ１の被覆幅が大きくなっている点にある。具体的には、図１８に示すように、パッドＰＤ１の外形形状を規定する４辺のうち、パッドＰＤ２に最も近い辺に沿って溝ＤＩＴ１が形成されているとともに、パッドＰＤ３に最も近い辺に沿って溝ＤＩＴ１が形成されている。この場合も上述した図１４に示す平面レイアウトと同様に、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。
さらに、図１８に示す平面レイアウトでは、パッドＰＤ２に最も近い辺やパッドＰＤ３に最も近い辺を被覆するガラスコートＧＣ１の被覆幅Ｌ１よりも、これらの辺に交差する辺を被覆するガラスコートＧＣ１の被覆幅Ｌ２が大きくなっている点に特徴がある。これにより、パッドＰＤ１を被覆するガラスコートＧＣ１の被覆量が大きくなることから、例えば、ワイヤＷ１を引き出す工程（ルーピング工程）のようにパッドＰＤ１に引張り力が働いた場合、パッドＰＤ１が剥がれてしまう可能性を低くすることができ、半導体装置の信頼性向上を図ることができる。
特に、図１８に示す平面レイアウトでは、被覆幅Ｌ２（例えば、５μｍ）は、被覆幅Ｌ１（例えば、２．５μｍ）と溝ＤＩＴ１の幅（例えば、２．５μｍ）を合わせた長さと同じ長さになっている。したがって、図１８に示す平面レイアウトでは、従来の接続構造と比較して、パッドの開口部（ガラスコートＧＣ１から露出するパッド表面）の大きさ（面積）は変更されていない。これにより、パッドＰＤ１の開口部上に形成されるボールＢＬ１の小径化を抑制することができ、これによって、パッドＰＤ１とワイヤＷ１との接続信頼性の低下という副作用を回避することができる。さらには、図１８に示す平面レイアウトによれば、パッドＰＤ１の外縁部に溝ＤＩＴ１を設ける構造であっても、パッドＰＤ１の開口部の大きさが従来の接続構造と同等であるため、ボールＢＬ１をパッドＰＤ１上に搭載する際の位置ずれに対するマージンを充分に確保することができる。このことは、例えば、ボールＢＬ１の搭載位置のずれによって、ボールＢＬ１がガラスコートＧＣ１上にボンディングされることを低減できることを意味し、この結果、ガラスコートＧＣ１上へボールＢＬ１がボンディングされることに起因するガラスコートＧＣ１の割れを抑制することができる。
また、図１８に示す平面レイアウトによれば、パッドＰＤ２に最も近い辺やパッドＰＤ３に最も近い辺と交差する辺を被覆するガラスコートＧＣ１の被覆幅Ｌ２を大きくしており、この構成によって、パッドＰＤ１に引張り力が働いた場合、パッドＰＤ１が剥がれてしまう可能性を低くすることができている。したがって、パッドＰＤ２に最も近い辺やパッドＰＤ３に最も近い辺に沿って形成される溝ＤＩＴ１の深さを深くすることができる。つまり、溝ＤＩＴ１の深さを深くすると、例えば、図１２の領域ＢにおけるパッドＰＤ１の膜厚が薄くなり、例えば、ワイヤＷ１を引き出す工程（ルーピング工程）のようにパッドＰＤ１に引張り力が働いた場合、この領域Ｂに集中的に力が加わって破断し、パッドＰＤ１が剥がれてしまう可能性が高まる。しかし、図１８に示す平面レイアウトによれば、溝ＤＩＴ１を深くしても、パッドＰＤ２に最も近い辺やパッドＰＤ３に最も近い辺と交差する辺を被覆するガラスコートＧＣ１の被覆幅Ｌ２を大きく構成している結果、パッドＰＤ１に引張り力が働いた場合でも、パッドＰＤ１の剥がれを充分に抑制できるのである。このことから、図１８に示す平面レイアウトによれば、パッドＰＤ２に最も近い辺やパッドＰＤ３に最も近い辺に沿って形成される溝ＤＩＴ１の深さを深くすることにより、図１２の領域Ｂにおけるアルミニウム膜ＡＬの膜厚を薄くできる。この結果、図１２の領域Ａから領域Ｂを通って領域Ｃへ拡散する金の拡散経路を充分に狭くすることができるので、合金層の成長を抑制することができ、これによって、ガラスコートＧＣ１の破壊によるショート不良を充分に抑制することができる。特に、図１８に示す平面レイアウトでは、溝ＤＩＴ１の底部が窒化チタン膜ＴＮにまで達している構造にすることも有用である。なぜなら、図１２の領域Ｂにおけるアルミニウム膜ＡＬが存在しないため、アルミニウム膜ＡＬを介した領域Ａから領域Ｃへの金の拡散経路が遮断されるからである。このように、図１８に示す平面レイアウトは、パッド間のショート不良を効果的に抑制できるとともに、パッド剥がれも充分に抑制できる有用なレイアウトであることがわかる。
＜実施の形態１における半導体装置の製造方法＞
本実施の形態１における半導体装置は、上記のように構成されており、以下に、その製造方法について説明する。
まず、平面視において、略円盤形状をした半導体ウェハを用意する。そして、半導体ウェハ上に半導体素子を形成する。半導体素子を形成する工程は、例えば、成膜技術、エッチング技術、熱処理技術、イオン注入技術、あるいは、フォトリソグラフィ技術などの製造技術を使用することにより形成される。例えば、半導体素子としては、シリコン基板上に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタを挙げることができる。さらに半導体素子として、抵抗素子、容量素子あるいはインダクタ素子に代表される受動素子も形成される。
続いて、半導体素子を形成した半導体ウェハ上に配線層を形成する。配線層は、層間絶縁膜上に形成された金属膜をパターニングすることにより形成される。通常、配線層は、多層配線構造とすることが多いが単層の配線層としてもよい。配線層を構成する配線は、例えば、アルミニウム膜を使用した配線や、銅膜を使用した配線（ダマシン配線）から構成される。
その後、図１９に示すように、多層配線構造の最上層にパッドＰＤ１〜ＰＤ３を形成する。具体的には、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＦ上に、チタン膜ＴＩを形成し、このチタン膜ＴＩ上に窒化チタン膜ＴＮを形成する。さらに、窒化チタン膜ＴＮ上にアルミニウム膜ＡＬを形成する。このようにして、層間絶縁膜ＩＬＦ上に、チタン膜ＴＩと、窒化チタン膜ＴＮと、アルミニウム膜ＡＬを順次積層した積層膜を形成することができる。このとき、チタン膜ＴＩ、窒化チタン膜ＴＮ，および、アルミニウム膜ＡＬは、例えば、スパッタリング法を使用することにより形成することができる。
次に、フォトリソグラフィ技術およびエッチング技術を使用することにより、チタン膜ＴＩと、窒化チタン膜ＴＮと、アルミニウム膜ＡＬからなる積層膜をパターニングする。これにより、複数のパッドＰＤ１〜ＰＤ３を形成することができる。これらのパッドＰＤ１〜ＰＤ３は、隙間ＣＥを介して配置される。
続いて、図２０に示すように、隙間ＣＥ内を含むパッドＰＤ１〜ＰＤ３上に、例えば、酸化シリコン膜や窒化シリコン膜からなる絶縁膜を形成する。このとき、この絶縁膜は、隙間ＣＥの内部にまで埋め込まれる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜をパターにニングする。これにより、絶縁膜からなるガラスコートＧＣ１を形成することができる。このガラスコートＧＣ１は、パッドＰＤ１〜ＰＤ３の間に形成されている隙間ＣＥを埋め込み、パッドＰＤ１〜ＰＤ３の外縁部を覆うように形成される。
次に、図２１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パッドＰＤ１〜ＰＤ３に溝ＤＩＴ１を形成する。この溝ＤＩＴ１は、ガラスコートＧＣ１で覆われているパッドＰＤ１〜ＰＤ３のそれぞれの被覆領域に隣接するように設けられる。以上のようにして、前工程処理が実施された半導体ウェハを得ることができる。
そして、半導体ウェハに対してバックグラインド処理を施すことにより、半導体ウェハの厚さを薄くした後、半導体ウェハをダイシングすることにより、複数の半導体チップを取得する。その後、ＢＧＡパッケージを製造する場合には、図５のフローチャートに示す工程を経ることにより、半導体装置（ＢＧＡパッケージ）が完成する。一方、ＱＦＰパッケージを製造する場合には、図８のフローチャートに示す工程を経ることにより、半導体装置（ＱＦＰパッケージ）が完成する。以上のようにして、本実施の形態１における半導体装置を製造することができる。
（実施の形態２）
＜実施の形態２における特徴＞
図２２は、本実施の形態２におけるパッドとワイヤとの接続構造を示す断面図である。図２２に示す本実施の形態２における接続構造は、図１２に示す前記実施の形態１における接続構造とほぼ同様の構成をしているため、相違点を中心に説明する。図２２において、本実施の形態２におけるパッドＰＤ１の端部には、段差部ＤＩＦ１が形成されている。同様に、パッドＰＤ２の端部にも、段差部ＤＩＦ２が形成されており、パッドＰＤ３の端部にも、段差部ＤＩＦ３が形成されている。そして、この段差部ＤＩＦ１および段差部ＤＩＦ２によって溝が形成されており、この溝の底部に隙間が存在する。このとき、パッドＰＤ１とパッドＰＤ２の隙間の内部を埋め込み、かつ、溝の底部に延びるようにガラスコートＧＣ１が形成されている。つまり、溝の底部にガラスコートＧＣ１が形成されている。
このように構成されている本実施の形態２における接続構造では、パッドＰＤ１の領域Ａの厚さに比べて、領域Ｂおよび領域Ｃの厚さが薄くなっている。したがって、前記実施の形態１と同様に本実施の形態２でも、領域Ｂの厚さが薄くなっているため、領域Ａから領域Ｂへの金の拡散が抑制され、この結果、領域Ｂから領域Ｃへの金の拡散が抑制される。すなわち、本実施の形態２では、パッドＰＤ１の外縁部に段差部ＤＩＦ１を形成することにより、領域Ａから領域Ｂを通って領域Ｃへ拡散する金の拡散経路を低減する第１メカニズムによって、領域Ｃにおける合金層の形成を抑制することができる。この結果、本実施の形態２では、領域Ｃにおける合金層の成長を抑制できるので、合金層の成長に起因したガラスコートＧＣ１の破壊を抑制することができ、これによって、ガラスコートＧＣ１の破壊に起因して発生するパッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
さらに、本実施の形態２でも、ボールＢＬ１からパッドＰＤ１に金が拡散することにより、例えば、領域Ａにおいて合金層が形成されても、領域Ａと領域Ｃの間に段差部ＤＩＦ１が形成されているため、領域Ａに形成された合金層が領域Ｃへ到達することを抑制できる。すなわち、本実施の形態２でも、段差部ＤＩＦ１が領域Ａから領域Ｃへの合金層の成長を遮断する第２メカニズムによって、領域Ｃにおける合金層の形成を抑制することができるのである。
また、本実施の形態２でも、上述した第２メカニズムによって、領域Ａから領域Ｃへの合金層の成長が抑制されるが、このことは、合金層が形成されるパッドＰＤ１の領域ＡよりもパッドＰＤ２に近い領域に合金層が形成されにくくなることを意味している。つまり、本実施の形態２でも、上述した第２メカニズムによって、合金層が形成されるパッドＰＤ１の領域と、パッドＰＤ１と隣接するパッドＰＤ２との間の距離を大きくすることができ、この観点からも、パッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
さらに、本実施の形態２に特有の特徴としては、ガラスコートＧＣ１の被覆領域である領域Ｃの厚さも領域Ａに比べて薄くなっていることが挙げられる。例えば、ボールＢＬ１から拡散した金が領域Ａから領域Ｂを通って領域Ｃにまで拡散する場合であっても、領域Ｃに存在するアルミニウムの絶対量が低減されている。このため、領域Ｃにおいて合金層が形成されたとしても、合金層の絶対量を小さくすることができることから、合金層による体積膨張を小さく抑えることができ、これによって、ガラスコートＧＣ１の破壊、および、ガラスコートＧＣ１の破壊に基づくパッドＰＤ１とパッドＰＤ２のショート不良を低減することができる。
＜実施の形態２における半導体装置の製造方法＞
本実施の形態２における半導体装置は、上記のように構成されており、以下に、その製造方法について説明する。
まず、図２３に示すように、多層配線構造の最上層にパッドＰＤ１〜ＰＤ３を形成する。具体的には、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＦ上に、チタン膜ＴＩを形成し、このチタン膜ＴＩ上に窒化チタン膜ＴＮを形成する。さらに、窒化チタン膜ＴＮ上にアルミニウム膜ＡＬを形成する。このようにして、層間絶縁膜ＩＬＦ上に、チタン膜ＴＩと、窒化チタン膜ＴＮと、アルミニウム膜ＡＬを順次積層した積層膜を形成することができる。このとき、チタン膜ＴＩ、窒化チタン膜ＴＮ、および、アルミニウム膜ＡＬは、例えば、スパッタリング法を使用することにより形成することができる。
次に、フォトリソグラフィ技術およびエッチング技術を使用することにより、アルミニウム膜ＡＬをパターニングする。これにより、アルミニウム膜ＡＬに溝ＤＩＴ２を形成することができる。その後、図２４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、溝ＤＩＴ２の底部に隙間ＣＥを形成するこれにより、隙間ＣＥで分離された複数のパッドＰＤ１〜ＰＤ３を形成することができる。このとき、例えば、パッドＰＤ１の端部には段差部ＤＩＦ１が形成され、パッドＰＤ２の端部には段差部ＤＩＦ２が形成される。
続いて、図２５に示すように、隙間ＣＥの内部、および、段差部ＤＩＦ１上や段差部ＤＩＦ２上を含むパッドＰＤ１〜ＰＤ３上に、例えば、酸化シリコン膜や窒化シリコン膜からなる絶縁膜を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜をパターニングする。これにより、隙間ＣＥの内部を埋め込み、かつ、段差部ＤＩＦ１上の一部や段差部ＤＩＦ２上の一部を覆うガラスコートＧＣ１を形成することができる。その後の工程は、前記実施の形態１と同様である。このようにして、本実施の形態２における半導体装置を製造することができる。
（実施の形態３）
＜実施の形態３における特徴＞
図２６は、本実施の形態３におけるパッドとワイヤとの接続構造を示す断面図である。図２６に示す本実施の形態３における接続構造は、図１２に示す前記実施の形態１における接続構造とほぼ同様の構成をしているため、相違点を中心に説明する。図２６において、複数のパッドＰＤ１〜ＰＤ３のそれぞれは、チタン膜ＴＩと、窒化チタン膜ＴＮと、アルミニウム膜ＡＬの積層膜から構成されている。ここで、本明細書では、チタン膜ＴＩと窒化チタン膜ＴＮとを合わせた膜を下層膜と呼び、アルミニウム膜ＡＬを上層膜と呼ぶことにする。この場合、図２６において、パッドＰＤ１の下層膜とパッドＰＤ２の下層膜との間に隙間ＣＥ１が形成されており、この隙間ＣＥ１の内部からパッドＰＤ１の下層膜の一部上やパッドＰＤ２の下層膜の一部上にガラスコートＧＣ２が形成されている。このガラスコートＧＣ２は、例えば、酸化シリコン膜や窒化シリコン膜などの絶縁膜から構成されている。そして、このガラスコートＧＣ２上から下層膜上にわたって上層膜が形成されている。ガラスコートＧＣ２上に形成されている上層膜には、隙間ＣＥ２が形成されており、この隙間ＣＥ２の内部を埋め込み、かつ、上層膜の一部上を覆うようにガラスコートＧＣ１が形成されている。このとき、平面視において、隙間ＣＥ１と隙間ＣＥ２は、重なるように形成されている。さらに、本実施の形態３においては、ガラスコートＧＣ１で覆われている被覆領域に隣接するように溝ＤＩＴ１が形成されている。つまり、上層膜の被覆領域に隣接するように溝ＤＩＴ１が形成されている。この溝ＤＩＴ１は、例えば、上層膜であるアルミニウム膜を貫通し、底部にガラスコートＧＣ２を露出するように形成されている。
ここで、本実施の形態３の特徴点は、パッドＰＤ１の領域Ａと領域ＣがガラスコートＧＣ２によって分離されている点にある。このため、例えば、ボールＢＬ１から領域Ａに拡散した金は、ガラスコートＧＣ２で遮られて領域Ｃへ拡散することはない。このことから、ガラスコートＧＣ１の被覆領域の下部に存在する領域Ｃのアルミニウム膜ＡＬに金が拡散することを防止できる。この結果、領域Ｃにおける合金層の形成を防止することができ、これによって、領域Ｃを覆うガラスコートＧＣ１の破壊を防止することができる。つまり、本実施の形態３では、ガラスコートＧＣ１で被覆されている被覆領域の下部に存在する領域ＣをガラスコートＧＣ２でパッドＰＤ１の領域Ａと分離することにより、領域Ａから領域Ｃへの金の拡散を防止することができる。これにより、本実施の形態３によれば、ガラスコートＧＣ１の破壊、および、ガラスコートＧＣ１の破壊に基づくパッドＰＤ１とパッドＰＤ２のショート不良を低減することができる。
なお、本実施の形態３においても、合金層が形成されるパッドＰＤ１の領域と、パッドＰＤ１と隣接するパッドＰＤ２との間の距離を大きくすることができ、この観点からも、パッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
＜平面レイアウト構成１＞
次に、本実施の形態３における接続構造の平面レイアウト上の特徴構成について説明する。図２７は、本実施の形態３における接続構造の平面レイアウトの一例を示す図である。図２７に示すように、矩形形状をしたパッドＰＤ１〜ＰＤ３が横方向に並ぶように配置されている。例えば、パッドＰＤ１の外形形状は、矩形形状をしており、パッドＰＤ１は、パッドＰＤ２に最も近い第１辺と、この第１辺に交差する第２辺とを有している。このとき、パッドＰＤ１の外縁部全体は、ガラスコートＧＣ１で覆われている。具体的に、パッドＰＤ１の外形端部が破線で示されており、パッドＰＤ１の外縁部全体がガラスコートＧＣ１で覆われていることがわかる。つまり、図２７では、パッドＰＤ１の外縁部全体を覆うようにガラスコートＧＣ１が形成されており、パッドＰＤ１の４辺のそれぞれを覆うガラスコートＧＣ１の被覆幅は、等しくなっている。そして、図２７に示すように、パッドＰＤ１の領域のうち、ガラスコートＧＣ１で覆われた被覆領域の内側領域に溝ＤＩＴ１が形成されている。すなわち、図２７に示す平面レイアウト例においては、パッドＰＤ１の外縁部全体に沿うように溝ＤＩＴ１が形成されている。この周囲を囲むように形成された溝ＤＩＴ１の内部がパッドＰＤ１の開口部であり、この開口部の中央領域にボールＢＬ１が搭載され、ボールＢＬ１上にワイヤＷ１が接続されている。したがって、溝ＤＩＴ１は、ボールＢＬ１を囲むようにパッドＰＤ１の表面に形成されていることがわかる。そして、溝ＤＩＴ１の底部には、ガラスコートＧＣ２が露出している。
このように構成されている本実施の形態３における接続構造によれば、例えば、半導体装置を高温状態に保持すると、パッドＰＤ１上に搭載されたボールＢＬ１から、パッドＰＤ１を構成するアルミニウム膜に金が拡散する。この結果、ボールＢＬ１からパッドＰＤ１上へ同心円状に合金層が成長する。しかし、図２７に示す本実施の形態３によれば、ガラスコートＧＣ１で覆われている被覆領域の内側領域に溝ＤＩＴ１が形成されており、この溝ＤＩＴ１の底部に露出しているガラスコートＧＣ２によって、ガラスコートＧＣ１で覆われている被覆領域は、ボールＢＬ１が搭載されているパッドＰＤ１の内側領域から分離されている。このことから、被覆領域の下部への金の拡散を防止することができ、被覆領域を形成しているガラスコートＧＣ１の合金層の成長による破壊を効果的に防止することができる。このことから、本実施の形態３によれば、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を効果的に抑制することができる。特に、図２７に示す平面レイアウトでは、例えば、パッドＰＤ１の被覆領域全体の内側領域にわたって溝ＤＩＴ１およびガラスコートＧＣ２が形成されているので、パッドＰＤ１の外縁部を覆う被覆領域全体において、合金層の成長によるガラスコートＧＣ１の破壊を防止できる効果が得られる。
＜平面レイアウト構成２＞
次に、本実施の形態３における接続構造の他の平面レイアウト上の特徴構成について説明する。図２８は、本実施の形態３における接続構造の他の平面レイアウトの一例を示す図である。図２８に示す平面レイアウトは、図２７に示す平面レイアウトとほぼ同様の構成をしているため、相違点を中心に説明する。図２８における平面レイアウトの特徴は、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の被覆領域全体に沿って溝ＤＩＴ１が形成されているのではなく、パッドＰＤ１の一部の辺に並行する被覆領域の内側領域にだけ溝ＤＩＴ１が形成され、かつ、溝ＤＩＴ１の形成されていない辺を被覆するガラスコートＧＣ１の被覆幅が大きくなっている点にある。具体的には、図２８に示すように、パッドＰＤ１の外形形状を規定する４辺のうち、パッドＰＤ２に最も近い辺に沿って溝ＤＩＴ１が形成されているとともに、パッドＰＤ３に最も近い辺に沿って溝ＤＩＴ１が形成されている。この場合も上述した図２７に示す平面レイアウトと同様に、合金層の成長によるパッドＰＤ１とパッドＰＤ２との間のショート不良や、パッドＰＤ１とパッドＰＤ３との間のショート不良を抑制することができる。
さらに、図２８に示す平面レイアウトでは、パッドＰＤ２に最も近い辺やパッドＰＤ３に最も近い辺を被覆するガラスコートＧＣ１の被覆幅Ｌ１よりも、これらの辺に交差する辺を被覆するガラスコートＧＣ１の被覆幅Ｌ２が大きくなっている点に特徴がある。これにより、パッドＰＤ１を被覆するガラスコートＧＣ１の被覆量が大きくなることから、例えば、ワイヤＷ１を引き出す工程（ルーピング工程）のようにパッドＰＤ１に引張り力が働いた場合、パッドＰＤ１が剥がれてしまう可能性を低くすることができ、半導体装置の信頼性向上を図ることができる。特に、図２７に示す平面レイアウトでは、パッドＰＤ１の外縁部全体にわたって溝ＤＩＴ１が形成され、かつ、パッドＰＤ１の外縁部に形成された被覆領域は、溝ＤＩＴ１の底部に露出するガラスコートＧＣ２で分離されているため、被覆領域がパッドＰＤ１に引張り力が働いた場合のパッド剥がれに対する抑制力としてほとんど機能しない。これに対し、図２８に示す平面レイアウトでは、パッドＰＤ１の被覆領域全体に沿って溝ＤＩＴ１が形成されているのではなく、パッドＰＤ１の一部の辺に並行する被覆領域の内側領域にだけ溝ＤＩＴ１が形成され、かつ、溝ＤＩＴ１の形成されていない辺を被覆するガラスコートＧＣ１の被覆幅が大きくなっている。このことから、図２８に示す平面レイアウトでは、被覆領域がパッドＰＤ１に引張り力が働いた場合のパッド剥がれに対する抑制力として充分機能する利点が得られる。
＜実施の形態３における半導体装置の製造方法＞
本実施の形態３における半導体装置は、上記のように構成されており、以下に、その製造方法について説明する。
まず、図２９に示すように、層間絶縁膜ＩＬＦ上にチタン膜ＴＩを形成し、このチタン膜ＴＩ上に窒化チタン膜ＴＮを形成する。チタン膜ＴＩや窒化チタン膜ＴＮは、例えば、スパッタリング法を使用することにより形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、チタン膜ＴＩおよび窒化チタン膜ＴＮをパターニングする。具体的には、隙間ＣＥ１を形成するようにチタン膜ＴＩおよび窒化チタン膜ＴＮを加工する。
続いて、図３０に示すように、隙間ＣＥ１を形成したチタン膜ＴＩおよび窒化チタン膜ＴＮを覆うように、例えば、酸化シリコン膜や窒化シリコン膜からなる絶縁膜を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この絶縁膜をパターニングする。これにより、隙間ＣＥ１を埋め込むとともに、窒化チタン膜ＴＮの外縁部を覆うガラスコートＧＣ２を形成することができる。
次に、図３１に示すように、ガラスコートＧＣ２を形成した窒化チタン膜ＴＮ上にアルミニウム膜ＡＬを形成する。このアルミニウム膜ＡＬは、例えば、スパッタリング法を使用することにより形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、アルミニウム膜ＡＬをパターニングする。アルミニウム膜ＡＬのパターニングは、隙間ＣＥ２および溝ＤＩＴ２を形成するように行なわれる。隙間ＣＥ２および溝ＤＩＴ２は、底部にガラスコートＧＣ２が露出するように形成される。この結果、隙間ＣＥ２によって分離された複数のパッドＰＤ１〜ＰＤ３を形成することができる。
その後、図３２に示すように、パターニングしたアルミニウム膜ＡＬ上に、例えば、酸化シリコン膜や窒化シリコン膜からなる絶縁膜を形成し、フォトリソグラフィ技術およびエッチング技術を使用することにより、この絶縁膜をパターニングする。これにより、アルミニウム膜ＡＬに形成された隙間ＣＥ２を埋め込み、かつ、パッドＰＤ１〜ＰＤ３の外縁部を覆うガラスコートＧＣ１を形成することができる。このとき、ガラスコートＧＣ１に隣接するように溝ＤＩＴ１が配置されることになる。その後の工程は、前記実施の形態１と同様である。このようにして、本実施の形態３における半導体装置を製造することができる。
（実施の形態４）
＜実施の形態４における特徴＞
図３３は、本実施の形態４におけるパッドとワイヤとの接続構造を示す断面図である。図３３に示す本実施の形態４における接続構造は、図１２に示す前記実施の形態１における接続構造とほぼ同様の構成をしているため、相違点を中心に説明する。図３３において、複数のパッドＰＤ１〜ＰＤ３のそれぞれは、チタン膜ＴＩと、窒化チタン膜ＴＮと、アルミニウム膜ＡＬの積層膜から構成されている。ここで、本明細書では、チタン膜ＴＩと窒化チタン膜ＴＮとを合わせた膜を下層膜と呼び、アルミニウム膜ＡＬを上層膜と呼ぶことにする。この場合、図３３において、パッドＰＤ１の下層膜とパッドＰＤ２の下層膜との間に隙間ＣＥ１が形成されており、この隙間ＣＥ１の内部からパッドＰＤ１の下層膜の一部上やパッドＰＤ２の下層膜の一部上にガラスコートＧＣ２が形成されている。このガラスコートＧＣ２は、例えば、酸化シリコン膜や窒化シリコン膜などの絶縁膜から構成されている。そして、このガラスコートＧＣ２上から下層膜上にわたって、アルミニウム膜ＡＬからなる上層膜が形成されている。ガラスコートＧＣ２上に形成されている上層膜には、溝ＤＩＴ２が形成されている。このとき、平面視において、隙間ＣＥ１と溝ＤＩＴ２は、重なるように形成されており、かつ、溝ＤＩＴ２の幅が隙間ＣＥ１の幅よりも大きくなっている。
このように構成されている本実施の形態４におけるパッド構造の要点をまとめると以下のようになる。すなわち、パッドＰＤ１は、第１下層膜（チタン膜ＴＩと窒化チタン膜ＴＮ）と第１上層膜（アルミニウム膜ＡＬ）から構成され、パッドＰＤ２は、第２下層膜（チタン膜ＴＩと窒化チタン膜ＴＮ）と第２上層膜（アルミニウム膜ＡＬ）から構成されている。そして、第１下層膜と第２下層膜との間に隙間ＣＥ１が形成され、隙間ＣＥ１の内部から第１下層膜の外縁部および第２下層膜の外縁部にわたってガラスコートＧＣ２が形成されている。さらに、第１上層膜の端部と第２上層膜の端部とガラスコートＧＣ２の表面から構成される溝ＤＩＴ２がガラスコートＧＣ２上に形成されており、溝ＤＩＴ２の幅は、隙間ＣＥ１の幅よりも大きくなるように構成されている。
ここで、本実施の形態４の特徴点は、ガラスコートＧＣ２がパッドＰＤ１を構成する下層膜に直接接触するように構成されており、ガラスコートＧＣ２の下部領域にアルミニウム膜ＡＬからなる上層膜が形成されていない点である。これにより、ボールＢＬ１からアルミニウム膜ＡＬへ金が拡散しても、ガラスコートＧＣ２の下部領域には、アルミニウム膜ＡＬが存在しない。したがって、金とアルミニウムの合金層がガラスコートＧＣ２の下部領域で成長することはない。これにより、パッドＰＤ１とパッドＰＤ２を分離するガラスコートＧＣ２の破壊を防止することができる。つまり、本実施の形態４によれば、ガラスコートＧＣ２の破壊、および、ガラスコートＧＣ２の破壊に基づくパッドＰＤ１とパッドＰＤ２のショート不良を低減することができる。
なお、本実施の形態４においても、合金層が形成されるパッドＰＤ１の領域と、パッドＰＤ１と隣接するパッドＰＤ２との間の距離を大きくすることができるため、この観点からも、パッドＰＤ１とパッドＰＤ２との間のショート不良を抑制することができる。
＜平面レイアウト構成＞
次に、本実施の形態４における接続構造の平面レイアウト上の特徴構成について説明する。図３４は、本実施の形態４における接続構造の平面レイアウトの一例を示す図である。図３４に示すように、矩形形状をしたパッドＰＤ１〜ＰＤ３が横方向に並ぶように配置されている。例えば、パッドＰＤ１の外形形状は、矩形形状をしており、パッドＰＤ１は、パッドＰＤ２に最も近い第１辺と、この第１辺に交差する第２辺とを有している。このとき、パッドＰＤ１の外縁部全体は、ガラスコートＧＣ２で覆われている。具体的には、図３４に示すように、パッドＰＤ１〜ＰＤ３の端部とガラスコートＧＣ２の表面で規定される溝ＤＩＴ２がパッドＰＤ１〜ＰＤ３の外周部に沿って形成されており、この溝ＤＩＴ２の底部から露出するガラスコートＧＣ２が示されている。すなわち、図３４に示す平面レイアウト例においては、パッドＰＤ１の外周部全体に沿うように溝ＤＩＴ２が形成されている。この周囲を囲むように形成された溝ＤＩＴ２の内部がパッドＰＤ１の開口部であり、この開口部の中央領域にボールＢＬ１が搭載され、ボールＢＬ１上にワイヤＷ１が接続されている。したがって、本実施の形態４において、溝ＤＩＴ２は、ボールＢＬ１を囲むようにパッドＰＤ１の外周部に沿って形成されていることがわかる。
＜実施の形態４における半導体装置の製造方法＞
本実施の形態４における半導体装置は、上記のように構成されており、以下に、その製造方法について説明する。
まず、図３５に示すように、層間絶縁膜ＩＬＦ上にチタン膜ＴＩを形成し、このチタン膜ＴＩ上に窒化チタン膜ＴＮを形成する。チタン膜ＴＩや窒化チタン膜ＴＮは、例えば、スパッタリング法を使用することにより形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、チタン膜ＴＩおよび窒化チタン膜ＴＮをパターニングする。具体的には、隙間ＣＥ１を形成するようにチタン膜ＴＩおよび窒化チタン膜ＴＮを加工する。
続いて、図３６に示すように、隙間ＣＥ１を形成したチタン膜ＴＩおよび窒化チタン膜ＴＮを覆うように、例えば、酸化シリコン膜や窒化シリコン膜からなる絶縁膜を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この絶縁膜をパターニングする。これにより、隙間ＣＥ１を埋め込むとともに、窒化チタン膜ＴＮの外縁部を覆うガラスコートＧＣ２を形成することができる。
次に、図３７に示すように、ガラスコートＧＣ２を形成した窒化チタン膜ＴＮ上にアルミニウム膜ＡＬを形成する。このアルミニウム膜ＡＬは、例えば、スパッタリング法を使用することにより形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、アルミニウム膜ＡＬをパターニングする。アルミニウム膜ＡＬのパターニングは、溝ＤＩＴ２を形成するように行なわれる。この溝ＤＩＴ２は、底部にガラスコートＧＣ２が露出するように形成される。この結果、隙間ＣＥ２によって分離された複数のパッドＰＤ１〜ＰＤ３を形成することができる。このとき、平面視において、溝ＤＩＴ２は、隙間ＣＥ１と重なるように形成され、かつ、溝ＤＩＴ２の幅が隙間ＣＥ１の幅よりも大きくなるように形成される。その後の工程は、前記実施の形態１と同様である。このようにして、本実施の形態４における半導体装置を製造することができる。
（実施の形態５）
＜電気的特性検査工程＞
例えば、半導体装置の製造工程においては、半導体ウェハの状態で、半導体ウェハに半導体素子や多層配線を含む集積回路を形成した後、半導体ウェハに形成した集積回路が正常に動作するかを半導体ウェハの状態でテストする電気的特性検査工程が存在する。
ここで、本実施の形態５では、この電気的特性検査工程に着目する。半導体ウェハの各チップ領域には、半導体素子や配線層を含む集積回路が形成されるが、上述した半導体装置の製造工程においては、様々な原因でゴミ、キズ、汚れが発生する。このゴミや汚れが半導体ウェハ上に付着したり、レジスト膜、絶縁膜あるいは金属膜などに取り込まれたりすると、部分的にパターニングが正常に行われずにパターン欠陥が発生する。また、イオン注入技術では、ゴミ、キズ、汚れの混入部分には、不純物が正常に注入されず、拡散異常が生じる。したがって、半導体ウェハのチップ領域に作りこまれた集積回路の中には、上述したパターン欠陥、拡散異常、あるいは、半導体製造装置の異常が原因となって、正常に動作しないものができることがある。
そこで、半導体装置の製造工程においては、上述した不良の集積回路が形成されたチップ領域を特定するため、半導体ウェハの各チップ領域の電気回路特性を検査する電気的特性検査工程が実施される。この電気的特性検査工程によって、電気的特性が不良となる集積回路が形成されているチップ領域には、不良品としてマークが付けられ、正常な集積回路が形成されているチップ領域と区別される。
以下、具体的な電気的特性検査について説明する。図３８は、電気的特性検査を実施するための検査装置の模式的な構成を示す図である。図３８に示すように、まず、半導体ウェハＷＦをステージＳＴ上にセットし、半導体ウェハＷＦの各チップ領域に形成されているパッドと探針（プローブ）ＰＢの先端の位置を正確に合わせる。具体的には、複数のパッドの位置に合わせて多数の探針ＰＢを並べたプローブカードＰＣを使用して、パッドと探針ＰＢとを確実に電気接続している。プローブカードＰＣは、テストヘッドＨＤを介して、測定項目、測定の順番、良・不良判定基準などをプログラムしたテスタＴＥＳＴと電気的に接続されている。そして、テスタＴＥＳＴから探針ＰＢを経由してパッドから半導体ウェハに形成されている集積回路に電気信号が送られる。この電気信号が集積回路を経由して、再び、パッドから電気信号としてテスタＴＥＳＴへ送信され、回路特性が検査される。以上のようにして電気的特性検査が実施されるが、この電気的特性検査で重要な点は、パッドに探針ＰＢを接触させる点である。すなわち、電気的特性検査では、図３９に示すように、パッドＰＤに探針ＰＢを押し当てる必要があるが、探針ＰＢをパッドＰＤに押し当てると、パッドＰＤの表面にプローブ痕が形成される。このようにパッドＰＤの表面にプローブ痕が形成された状態で、例えば、パッドＰＤの表面にボールを搭載し、このボールを介してワイヤを引き出すワイヤボンディング工程が存在する。このとき、パッドＰＤのサイズが大きく、パッドＰＤに搭載するボールの径が大きい場合には、パッドＰＤとボールとの接触面積が大きくなるため、パッドＰＤの表面にプローブ痕が存在しても、パッドＰＤとボールとの接続強度にそれほど影響を与えることはない。ところが、近年では、パッドＰＤの高密度化や小型化が進んできており、これに伴って、パッドＰＤ上に搭載するボールの大きさも小さくなる場合がある。この場合、パッドＰＤの表面に形成されたプローブ痕上にボールを接触させると、プローブ痕の影響により、パッドＰＤとボールとの接続信頼性が低下するおそれがある。このことから、例えば、ボールを搭載するボール搭載領域と、探針を接触させる探針接触領域とにパッドＰＤの表面領域を分離することが行なわれている。これにより、プローブ痕の存在しないボール搭載領域でボールをパッドＰＤ上に搭載することができるので、パッドＰＤとボールとの接続信頼性を向上することができる。本実施の形態５では、このように、ボールを搭載するボール搭載領域と、探針を接触させる探針接触領域とにパッドＰＤの表面領域を分離する技術に、本発明の技術的思想を適用するものである。
＜実施の形態５における特徴＞
図４０は、本実施の形態５における接続構造を示す図である。図４０に示すように、半導体チップＣＨＰには、複数のパッドＰＤ１〜ＰＤ４が横方向に並んで配置されている。パッドＰＤ１〜ＰＤ４のそれぞれには、ボールＢＬ１〜ＢＬ４を搭載するボール塔載領域と、探針を接触させる探針接触領域が分かれて形成されている。そして、探針接触領域には、探針を接触させた痕跡であるプローブ痕ＰＲ１〜ＰＲ４が形成されている。
ここで、本実施の形態５における特徴は、隣り合うパッドに形成されているボールの搭載位置が互い違いに配置されている点である。つまり、図４０に示すように、例えば、パッドＰＤ１においては、ボールＢＬ１がパッドＰＤ１の上部領域に形成され、パッドＰＤ２においては、ボールＢＬ２がパッドＰＤ２の下部領域に形成されている。同様に、パッドＰＤ３においては、ボールＢＬ３がパッドＰＤ３の上部領域に形成され、パッドＰＤ４においては、ボールＢＬ４がパッドＰＤ４の下部領域に形成されている。そして、ボールＢＬ１〜ＢＬ４のそれぞれに、ワイヤＷ１〜Ｗ４が電気的に接続されている。
このように、本実施の形態５では、一列に配置されたパッドＰＤ１〜ＰＤ４において、パッドＰＤ１〜ＰＤ４の内部にボールＢＬ１〜ＢＬ４が一列に配置されているのではなく、隣り合うボールが互い違いになるように配置されている。本明細書では、隣り合うボールが互い違いになるように配置されている構成をパッド内千鳥配置と呼ぶことにする。すなわち、パッド内千鳥配置とは、一直線状に配置された複数のパッドＰＤ１〜ＰＤ４において、それぞれのパッドＰＤ１〜ＰＤ２に配置されているボールＢＬ１〜ＢＬ４が互い違いに複数の列で配置されている構成ということができる。別の言い方をすれば、パッド内千鳥配置とは、一列に配置されたパッドＰＤ１〜ＰＤ４のうち、所定のパッドでは、パッドの上部領域にボールが搭載されており、この所定のパッドと隣り合うパッドでは、パッドの下部領域にボールが搭載されている配置ということもできる。また、パッド内千鳥配置とは、平面視において、ボールＢＬ１は、ボールＢＬ２よりも半導体チップＣＨＰの外縁部（外端部）に近くなる配置ということもできるし、平面視において、パッドＰＤ２の表面に形成されているプローブ痕ＰＲ２は、パッドＰＤ１の表面に形成されているプローブ痕ＰＲ１よりも半導体チップＣＨＰの外縁部（外端部）に近くなる配置ということもできる。つまり、パッド内千鳥配置は、ボールＢＬ１〜ＢＬ４の配置だけでなく、プローブ痕ＰＲ１〜ＰＲ４の配置にも適用されている。
このように本実施の形態５では、ボールＢＬ１〜ＢＬ４の配置をパッド内千鳥配置としているため、例えば、ボールＢＬ１〜ＢＬ４を一直線状に配置する場合に比べて、ボール間の距離を大きくすることができる。このことは、隣り合うボールから同心円状に成長する合金層が接触しにくくなることを意味する。このことから、本実施の形態１では、パッド内に配置するボールの配置をパッド内千鳥配置とすることにより、合金層の成長による隣り合うパッド間のショート不良を抑制することができることがわかる。
さらに、本実施の形態５でも、例えば、パッドＰＤ１に着目すると、パッドＰＤ１の外縁部全体は、ガラスコートＧＣ１で覆われている。具体的に、パッドＰＤ１の外形端部が破線で示されており、パッドＰＤ１の外縁部全体がガラスコートＧＣ１で覆われていることがわかる。つまり、図４０では、パッドＰＤ１の外縁部全体を覆うようにガラスコートＧＣ１が形成されており、パッドＰＤ１の４辺のそれぞれを覆うガラスコートＧＣ１の被覆幅は、等しくなっている。そして、図４０に示すように、パッドＰＤ１の領域のうち、ガラスコートＧＣ１で覆われた被覆領域の内側領域に溝ＤＩＴ１が形成されている。すなわち、図４０に示す平面レイアウト例においては、パッドＰＤ１の外縁部全体に沿うように溝ＤＩＴ１が形成されている。この周囲を囲むように形成された溝ＤＩＴ１の内部がパッドＰＤ１の開口部であり、この開口部の中央領域にボールＢＬ１が搭載され、ボールＢＬ１上にワイヤＷ１が接続されている。したがって、溝ＤＩＴ１は、ボールＢＬ１を囲むようにパッドＰＤ１の表面に形成されていることがわかる。
このように、図４０に示す本実施の形態５でも、ガラスコートＧＣ１で覆われている被覆領域の内側領域に溝ＤＩＴ１が形成されているため、前記実施の形態１で説明した第１メカニズムおよび第２メカニズムによって、ガラスコートＧＣ１を突き破るほどの合金層の成長を抑制できる。このことから、本実施の形態５によれば、合金層の成長によるパッド間のショート不良を効果的に抑制することができる。特に、本実施の形態５では、溝ＤＩＴ１を形成する構成と、ボールをパッド内千鳥配置とする構成との相乗効果により、合金層の成長によるパッド間のショート不良を効果的に抑制することができる。
＜変形例１＞
図４１は、本変形例１における接続構造を示す図である。図４１に示す接続構造と、図４０に示す接続構造の相違点は、図４１に示す接続構造では、パッドの探針接触領域には、溝ＤＩＴ１が形成されていない点にある。すなわち、図４１においては、パッドのボール搭載領域に溝ＤＩＴ１が形成されているが、パッドの探針接触領域には溝ＤＩＴ１が形成されていないのである。言い換えれば、平面視において、パッドＰＤ１表面のプローブ痕ＰＲ１とパッドＰＤ２とで挟まれるパッドＰＤ１の表面に溝ＤＩＴ１は形成されていないということができる。これにより、パッドの探針接触領域の面積は、溝ＤＩＴ１を形成しない分だけ大きくなる。この結果、本変形例１によれば、例えば、電気的特性検査工程において、探針をパッドに接触させる際の位置ずれに対するマージンを大きくできる効果が得られる。一方、図４１においても、ボール搭載領域を囲むように溝ＤＩＴ１を形成するとともに、隣り合うボールをパッド内千鳥配置としているので、溝ＤＩＴ１を形成する構成と、ボールをパッド内千鳥配置とする構成との相乗効果により、合金層の成長によるパッド間のショート不良を効果的に抑制することができる。
＜変形例２＞
図４２は、本変形例２における接続構造を示す図である。図４２に示す接続構造と、図４１に示す接続構造の相違点は、図４１に示す接続構造では、パッドの探針接触領域には、溝ＤＩＴ１が形成されておらず、かつ、探針接触領域におけるガラスコートＧＣ１の被覆幅Ｌ２がボール搭載領域におけるガラスコートＧＣ１の被覆幅Ｌ１よりも大きくなっている点にある。すなわち、図４２においては、パッドのボール搭載領域に溝ＤＩＴ１が形成されているが、パッドの探針接触領域には溝ＤＩＴ１が形成されていないのである。そして、パッドの探針接触領域におけるガラスコートＧＣ１の被覆幅Ｌ２が、溝ＤＩＴ１を形成していない分だけ、ボール搭載領域におけるガラスコートＧＣ１の被覆幅Ｌ１よりも大きくなっている。これにより、本変形例２によれば、パッドの探針接触領域の外縁部を覆う被覆領域の被覆幅Ｌ２を大きくすることができる。この結果、本変形例２によれば、例えば、電気的特性検査工程において、探針をパッドに接触させる際、探針がパッドに引っ掛かってパッドに引張り力が発生する場合においても、パッドの探針接触領域の外縁部を覆う被覆領域の被覆幅Ｌ２が大きくなっているため、引張り力によるパッド剥がれを抑制できる効果が得られる。一方、図４２においても、ボール搭載領域を囲むように溝ＤＩＴ１を形成するとともに、隣り合うボールをパッド内千鳥配置としているので、溝ＤＩＴ１を形成する構成と、ボールをパッド内千鳥配置とする構成との相乗効果により、合金層の成長によるパッド間のショート不良を効果的に抑制することができる。
（実施の形態６）
＜実施の形態６における特徴＞
図４３は、本実施の形態６における接続構造を示す図である。図４３に示すように、半導体チップＣＨＰには、複数のパッドＰＤが横方向に並んで配置されている。具体的には、図４３に示すように、複数のパッドＰＤが２列にわたって配列されており、１列目に配置されているパッドＰＤと、２列目に配置されているパッドＰＤは、それぞれ互い違いに配置されている。本明細書では、複数列に配置されているパッドＰＤが互い違いになるように配置されている構成を千鳥配置と呼ぶことにする。すなわち、千鳥配置とは、複数列にパッドＰＤが配置されていることを前提として、それぞれの列に配置されているパッドＰＤが互い違いに配置されている構成ということができる。別の言い方をすれば、千鳥配置とは、平面視において、半導体チップＣＨＰの１列目に形成されているパッドＰＤは、２列目に形成されているパッドＰＤよりも半導体チップＣＨＰの外縁部に近くなるように配置され、かつ、１列目に形成されているパッドＰＤの中心と、２列目に形成されているパッドＰＤの中心がずれている配置ということができる。
本実施の形態６における接続構造では、パッドＰＤの外縁部全体は、ガラスコートＧＣ１で覆われている。具体的に、パッドＰＤの外形端部が破線で示されており、パッドＰＤの外縁部全体がガラスコートＧＣ１で覆われていることがわかる。つまり、図４３では、パッドＰＤの外縁部全体を覆うようにガラスコートＧＣ１が形成されており、パッドＰＤ１の４辺のそれぞれを覆うガラスコートＧＣ１の被覆幅は、等しくなっている。そして、図４３に示すように、パッドＰＤの領域のうち、ガラスコートＧＣ１で覆われた被覆領域の内側領域に溝ＤＩＴ１が形成されている。すなわち、図４３に示す平面レイアウト例においては、パッドＰＤの外縁部全体に沿うように溝ＤＩＴ１が形成されている。この周囲を囲むように形成された溝ＤＩＴ１の内部がパッドＰＤの開口部であり、この開口部の中央領域にボールＢＬが搭載され、ボールＢＬ上にワイヤＷが接続されている。したがって、溝ＤＩＴ１は、ボールＢＬを囲むようにパッドＰＤの表面に形成されていることがわかる。
このように、図４３に示す本実施の形態６でも、ガラスコートＧＣ１で覆われている被覆領域の内側領域に溝ＤＩＴ１が形成されているため、前記実施の形態１で説明した第１メカニズムおよび第２メカニズムによって、ガラスコートＧＣ１を突き破るほどの合金層の成長を抑制できる。このことから、本実施の形態６によれば、合金層の成長によるパッド間のショート不良を効果的に抑制することができる。
＜変形例＞
図４４は、本変形例における接続構造を示す図である。図４４に示す接続構造と、図４３に示す接続構造の相違点は、図４４に示す接続構造では、パッドＰＤの一部の辺に沿って溝ＤＩＴ１が形成されていない点にある。すなわち、図４４においては、複数のパッドＰＤは、千鳥配置をしており、半導体チップＣＨＰの外縁部に近い１列目に複数のパッドＰＤが配置されているとともに、半導体チップＣＨＰの外縁部から遠い２列目にも複数のパッドＰＤが配置されている。このとき、本変形例では、１列目に配置されているパッドＰＤ１の上辺に溝ＤＩＴ１が形成されていないとともに、２列目に配置されているパッドＰＤ１の下辺に溝ＤＩＴ１が形成されていない。これは、ボールＢＬから同心円状に合金層が成長するが、１列目のパッドＰＤの上方向および２列目のパッドＰＤの下方向には、隣り合うパッドが存在しないため、たとえ、１列目のパッドＰＤの上方向および２列目のパッドＰＤの下方向に合金層が成長したとしても、ショート不良が起こりにくいからである。このようにして、図４４に示す平面レイアウトでは、１列目のパッドＰＤにおいては、半導体チップＣＨＰの外縁部に近い上辺を除いた３辺に溝ＤＩＴ１を形成し、２列目のパッドＰＤにおいては、半導体チップＣＨＰの外縁部から遠い下辺を除いた３辺に溝ＤＩＴ１を形成している。この場合であっても、合金層の成長によるパッドＰＤ間のショート不良を効果的に抑制することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、上述のＭＯＳＦＥＴは、ゲート絶縁膜を酸化膜から形成する場合に限定するものではなく、ゲート絶縁膜を広く絶縁膜から形成するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)をも含むものと想定している。つまり、本明細書では、便宜上ＭＯＳＦＥＴという用語を使用しているが、このＭＯＳＦＥＴは、ＭＩＳＦＥＴをも含む意図の用語として本明細書では使用している。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
ＡＤ 接着材
ＡＬ アルミニウム膜
ＢＬ ボール
ＢＬ１ ボール
ＢＬ２ ボール
ＢＬ３ ボール
ＢＬ４ ボール
ＣＥ 隙間
ＣＥ１ 隙間
ＣＥ２ 隙間
ＣＨＰ 半導体チップ
ＤＩＦ１ 段差部
ＤＩＦ２ 段差部
ＤＩＴ１ 溝
ＤＩＴ２ 溝
ＧＣ１ ガラスコート
ＧＣ２ ガラスコート
ＨＤ テストヘッド
ＩＬ インナーリード
ＩＬＦ 層間絶縁膜
ＬＤ１ ランド端子
ＬＤ２ 端子
Ｌ１ 被覆幅
Ｌ２ 被覆幅
ＭＲ 樹脂
ＯＬ アウターリード
ＰＢ 探針
ＰＣ プローブカード
ＰＤ パッド
ＰＤ１ パッド
ＰＤ２ パッド
ＰＤ３ パッド
ＰＤ４ パッド
ＰＦ めっき膜
ＰＲ１ プローブ痕
ＰＲ２ プローブ痕
ＰＲ３ プローブ痕
ＰＲ４ プローブ痕
ＲＭ 樹脂
ＳＡ１ 半導体装置
ＳＡ２ 半導体装置
ＳＢ 半田ボール
ＳＴ ステージ
ＴＡＢ チップ搭載部
ＴＥＳＴ テスタ
ＴＩ チタン膜
ＴＮ 窒化チタン膜
Ｗ ワイヤ
Ｗ１ ワイヤ
Ｗ２ ワイヤ
Ｗ３ ワイヤ
Ｗ４ ワイヤ
ＷＢ 配線基板
ＷＦ 半導体ウェハ

Claims (16)

  1. 第１導電性部材、前記第１導電性部材の隣に配置された第２導電性部材が形成された表面を有する半導体チップと、
    前記半導体チップの前記第１導電性部材と電気的に接続された第１金属ワイヤと、
    前記半導体チップの前記第２導電性部材と電気的に接続された第２金属ワイヤと、
    前記半導体チップ、前記第１金属ワイヤ、および前記第２金属ワイヤを封止する封止体と、
    を有し、
    前記第２導電性部材は、前記第１導電性部材が配置されている層と同じ層内に配置されており、
    前記第１導電性部材と前記第２導電性部材との間に絶縁膜が形成され、
    平面視において、前記第１導電性部材には、その各辺に沿って、かつ、連続して第１溝が形成されており、
    平面視において、前記第２導電性部材には、その各辺に沿って、かつ、連続して第２溝が形成されている、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１溝、および前記第２溝内の各々には、前記封止体の一部が形成されている、半導体装置。
  3. 請求項２に記載の半導体装置において、
    平面視において、前記第１導電性部材は、第１表面と、前記第１溝によって前記第１表面と離間され、かつ前記第１表面を囲んでいる第２表面と、を有し、
    平面視において、前記第２導電性部材は、第３表面と、前記第２溝によって前記第３表面と離間され、かつ前記第３表面を囲んでいる第４表面と、を有し 、
    前記第１導電性部材の前記第１表面、および前記第２導電性部材の前記第３表面の各々は、前記封止体に接触し、かつ覆われ、
    前記第１導電性部材の前記第２表面、および前記第２導電性部材の前記第４表面の各々は、前記絶縁膜に接触し、かつ覆われている、半導体装置。
  4. 請求項３に記載の半導体装置において、
    平面視において、前記第１溝、および前記第２溝は、前記絶縁膜とは重ならない、半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記第１金属ワイヤは、第１金属ボールを介して、前記第１導電性部材の前記第１表面に電気的に接続され、
    前記第２金属ワイヤは、第２金属ボールを介して、前記第２導電性部材の前記第３表面に電気的に接続されている、半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第１金属ボール、および前記第２金属ボールは金により形成され、
    前記第１導電性部材の前記第１表面、および前記第２導電性部材の前記第３表面は、アルミニウムにより形成されている、半導体装置。
  7. 請求項５に記載の半導体装置において、
    前記絶縁膜は、窒化シリコン膜もしくは酸化シリコン膜である、半導体装置。
  8. 請求項５に記載の半導体装置において、
    平面視において、前記第１導電性部材の前記第１表面には、さらに第１ブローブ痕が形成され、前記第２導電性部材の前記第３表面には、さらに第２ブローブ痕が形成され、
    平面視において、前記第１ブローブ痕は、前記第２ブローブ痕より前記半導体チップの外縁部に近い、半導体装置。
  9. 第１導電性部材、第２導電性部材、第３導電性部材、および第４導電性部材が形成された表面を有する半導体チップと、
    前記半導体チップの前記第１導電性部材と電気的に接続された第１金属ワイヤと、
    前記半導体チップの前記第２導電性部材と電気的に接続された第２金属ワイヤと、
    前記半導体チップ、前記第１金属ワイヤ、および前記第２金属ワイヤを封止する封止体と、
    を有し、
    前記第２導電性部材、前記第３導電性部材、および前記第４導電性部材は、前記第１導電性部材が配置されている層と同じ層内に配置されており、
    平面視において、前記第１導電性部材は第１表面、前記第２導電性部材は第２表面、前記第３導電性部材は第３表面、前記第４導電性部材は第４表面、を有し、
    平面視において、前記第３導電性部材は、前記第１導電性部材を連続して囲むように形成され、かつ、前記第３導電性部材の前記第３表面が、前記第１導電性部材の前記第１表面から離間するように形成されており、
    平面視において、前記第４導電性部材は、前記第２導電性部材を連続して囲むように形成され、かつ、前記第４導電性部材の前記第４表面が、前記第２導電性部材の前記第２表面から離間するように形成されており、
    前記第３導電性部材の一部は、前記第１導電性部材と前記第４導電性部材の一部の間に形成され、
    前記第４導電性部材の前記一部は、前記第２導電性部材と前記第３導電性部材の前記一部との間に形成され、
    前記第３導電性部材の前記一部と前記第４導電性部材の前記一部との間に絶縁膜が形成されている、半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第１導電性部材と前記第３導電性部材との間と、前記第２導電性部材と前記第４導電性部材との間には、各々前記封止体の一部が形成されている、半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記第１導電性部材の前記第１表面、および前記第２導電性部材の前記第２表面の各々は、前記封止体に接触し、かつ覆われ、
    前記第３導電性部材の前記第３表面、および前記第４導電性部材の前記第４表面の各々は、前記絶縁膜に接触し、かつ覆われている、半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第１導電性部材と前記第３導電性部材との間、および前記第２導電性部材と前記第４導電性部材との間には、前記絶縁膜が形成されていない、半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記第１金属ワイヤは、第１金属ボールを介して、前記第１導電性部材の前記第１表面に電気的に接続され、
    前記第２金属ワイヤは、第２金属ボールを介して、前記第２導電性部材の前記第２表面に電気的に接続されている、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記第１金属ボール、および前記第２金属ボールは、金により形成され、
    前記第１導電性部材の前記第１表面、および前記第２導電性部材の前記第２表面は、アルミニウムにより形成されている、半導体装置。
  15. 請求項１３に記載の半導体装置において、
    前記絶縁膜は、窒化シリコン膜もしくは酸化シリコン膜である、半導体装置。
  16. 請求項１３に記載の半導体装置において、
    平面視において、前記第１導電性部材の前記第１表面には、さらに第１ブローブ痕が形成され、前記第２導電性部材の前記第２表面には、さらに第２ブローブ痕が形成され、
    平面視において、前記第１ブローブ痕は、前記第２ブローブ痕より前記半導体チップの外縁部に近い、半導体装置。
JP2012051546A 2012-03-08 2012-03-08 半導体装置 Active JP5926988B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2012051546A JP5926988B2 (ja) 2012-03-08 2012-03-08 半導体装置
TW102100758A TWI553806B (zh) 2012-03-08 2013-01-09 Semiconductor device
US13/767,267 US8686573B2 (en) 2012-03-08 2013-02-14 Semiconductor device
KR1020130024406A KR102046453B1 (ko) 2012-03-08 2013-03-07 반도체 장치
CN201310074222.3A CN103311212B (zh) 2012-03-08 2013-03-08 半导体装置
CN2013201073424U CN203277367U (zh) 2012-03-08 2013-03-08 半导体装置
CN201710352700.0A CN107256856B (zh) 2012-03-08 2013-03-08 半导体装置
US14/196,983 US9230930B2 (en) 2012-03-08 2014-03-04 Semiconductor device
US14/694,199 US9368463B2 (en) 2012-03-08 2015-04-23 Semiconductor device
HK18103067.2A HK1243823A1 (zh) 2012-03-08 2018-03-02 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012051546A JP5926988B2 (ja) 2012-03-08 2012-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2013187373A JP2013187373A (ja) 2013-09-19
JP5926988B2 true JP5926988B2 (ja) 2016-05-25

Family

ID=49113361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012051546A Active JP5926988B2 (ja) 2012-03-08 2012-03-08 半導体装置

Country Status (6)

Country Link
US (3) US8686573B2 (ja)
JP (1) JP5926988B2 (ja)
KR (1) KR102046453B1 (ja)
CN (3) CN203277367U (ja)
HK (1) HK1243823A1 (ja)
TW (1) TWI553806B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926988B2 (ja) 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
CN108231723B (zh) * 2016-12-22 2020-08-07 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP6891612B2 (ja) * 2017-04-19 2021-06-18 株式会社デンソー 半導体装置
CN107680937B (zh) * 2017-09-30 2024-03-26 长鑫存储技术有限公司 晶圆结构、晶圆结构切割方法及芯片
JP7042967B2 (ja) * 2019-03-06 2022-03-28 三菱電機株式会社 半導体装置
KR20210018724A (ko) * 2019-08-09 2021-02-18 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US11424204B2 (en) 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof
CN113359248B (zh) * 2021-06-02 2022-11-15 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
KR0170316B1 (ko) * 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
KR100408414B1 (ko) * 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2003243443A (ja) 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
KR100484801B1 (ko) * 2002-06-19 2005-04-22 엘지전자 주식회사 공기조화기의 난방 운전 동작방법
US6858944B2 (en) 2002-10-31 2005-02-22 Taiwan Semiconductor Manufacturing Company Bonding pad metal layer geometry design
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
WO2005031861A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
TWI245392B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadless semiconductor package and method for manufacturing the same
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
TWI393228B (zh) * 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
KR100697624B1 (ko) * 2005-07-18 2007-03-22 삼성전자주식회사 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
KR100778986B1 (ko) * 2005-08-02 2007-11-22 산요덴키가부시키가이샤 절연 게이트형 반도체 장치 및 그 제조 방법
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
KR100903696B1 (ko) * 2007-05-22 2009-06-18 스펜션 엘엘씨 반도체 장치 및 그 제조 방법
TW200910564A (en) * 2007-08-17 2009-03-01 United Test Ct Inc Multi-substrate block type package and its manufacturing method
JP2009064942A (ja) * 2007-09-06 2009-03-26 Fujitsu Microelectronics Ltd ボンディング用のパッド及び電子機器
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101140961B1 (ko) * 2009-10-26 2012-05-03 삼성전기주식회사 광학소자용 패키지 기판 및 제조방법
JPWO2011052157A1 (ja) 2009-10-26 2013-03-14 住友ベークライト株式会社 半導体封止用樹脂組成物およびこれを用いた半導体装置
EP2571052A4 (en) * 2010-05-12 2017-04-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20120068218A1 (en) * 2010-09-17 2012-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally efficient packaging for a photonic device
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR102046453B1 (ko) 2019-11-19
US8686573B2 (en) 2014-04-01
JP2013187373A (ja) 2013-09-19
HK1243823A1 (zh) 2018-07-20
CN107256856B (zh) 2020-03-31
US9230930B2 (en) 2016-01-05
TW201338112A (zh) 2013-09-16
CN203277367U (zh) 2013-11-06
US20140183734A1 (en) 2014-07-03
US20150228609A1 (en) 2015-08-13
CN107256856A (zh) 2017-10-17
KR20130103400A (ko) 2013-09-23
TWI553806B (zh) 2016-10-11
CN103311212B (zh) 2017-06-20
CN103311212A (zh) 2013-09-18
US9368463B2 (en) 2016-06-14
US20130234309A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5926988B2 (ja) 半導体装置
TWI730028B (zh) 半導體裝置及其製造方法
US9024454B2 (en) Method of manufacturing semiconductor device
JP2009246218A (ja) 半導体装置の製造方法および半導体装置
US11387172B2 (en) Semiconductor device and method for manufacturing the same
KR20150050404A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5893266B2 (ja) 半導体装置およびその製造方法
CN106486446A (zh) 半导体装置的制造方法及半导体装置
US9972555B2 (en) Semiconductor device and method of manufacturing same
JP2011222738A (ja) 半導体装置の製造方法
JP5027605B2 (ja) 半導体装置
JP6012688B2 (ja) 半導体装置
JP2012160739A (ja) 半導体装置
US20240363453A1 (en) Circuit probing pad design in scribe line structure and method for fabricating a semiconductor chip
CN100524721C (zh) 芯片封装结构
JP2013219385A (ja) 半導体装置
KR20080088322A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5926988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150