[go: up one dir, main page]

CN100413075C - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN100413075C
CN100413075C CNB2004100714402A CN200410071440A CN100413075C CN 100413075 C CN100413075 C CN 100413075C CN B2004100714402 A CNB2004100714402 A CN B2004100714402A CN 200410071440 A CN200410071440 A CN 200410071440A CN 100413075 C CN100413075 C CN 100413075C
Authority
CN
China
Prior art keywords
memory
atomic
voltage
line
recording film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100714402A
Other languages
English (en)
Other versions
CN1571160A (zh
Inventor
寺尾元康
高浦则克
黑土健三
松岡秀行
山内豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1571160A publication Critical patent/CN1571160A/zh
Application granted granted Critical
Publication of CN100413075C publication Critical patent/CN100413075C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/257—Multistable switching devices, e.g. memristors having switching assisted by radiation or particle beam, e.g. optically controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种存储装置，是由使用了存储元阵和选择晶体管的存储单元构成的相变存储装置，具有可在130度以上工作的高耐热性。作为该装置的结构，在记录层上使用Zn-Ge-Te的Zn或Cd等的含量≥25原子%、Ge的含量≥5原子%且≤25原子%、Te的含量≥40原子%的材料。这样，能够实现用于车载用途等有可能变为高温的用途中的存储装置。

Description

存储装置
技术领域
本发明涉及半导体非易失性存储器，特别是涉及使用了相变材料的记录装置。
背景技术
现在已知使用了相变膜的非易失性存储器，如美国专利第5883827号中所述。其是根据在存储元件自身中流动的电流所产生的焦耳热，存储元件的结晶状态进行变化，由此写入存储信息的相变存储器。为了在进行非晶质化时，焦耳热到了超过600℃的温度后记录层熔化，写入电流大，根据结晶状态电阻值变化2到3位。由于该存储器使用电阻值作为信号，因此，读出信号大，读出动作容易。
图2中示出上述美国专利第5883827号的图12的相变存储器的结构的略图。该相变存储器由存储器阵列和行译码器XDEC、列译码器YDEC、读出电路RC、写入电路WC构成。在存储器阵列中，将存储单元MCpr(p＝0、1、...、n，r＝0、1、...、m)配置在字线WLp(p＝1、...、n)和数据线DLr(r＝1、...、m)的各交点上。各存储单元的结构为，在数据线DL与接地电位之间插入串联的存储元件RM和选择晶体管QM。字线WL与选择晶体管的栅连接，列选择线YSr(r＝1、...、m)分别与对应的列选择开关QAr连接。
根据这样的结构，由行译码器XDEC选择的字线上的选择晶体管导通，另外，与由列译码器YDEC选择的列选择线相对应的列选择开关导通，在选择存储单元内形成电流路径，在公用数据线I/O上产生读出信号。由于选择存储单元内的电阻值根据存储信息而有差别，因此，向公用数据线I/O输出的电压根据存储信息而产生差异。通过用读出电路RC辨别该差异，来读出选择存储单元的存储信息。
另一方面，在JP-A-2001-502848中叙述了作为使用于电气性的存储元件的存储器材料，包含过渡金属元素。在现有的定义中，过渡金属元素多数不包括IIB族，但在本说明书中，将直到IIB族作为过渡金属元素。在实施例中叙述了在Ge-Sb-Te系材料中包括≤10原子％的Ti等。
但是，作为下一代半导体非易失性存储器所期待的相变存储器，有使用了光盘的记录膜材料作为相变层的存储器，但在要求比光盘高的高温下使用的半导体存储器中，以Ge2Sb2Te5为代表的光盘的记录膜材料的耐热性不充分。
发明内容
本发明的目的是提供一种作为小面积元件时的电阻值最佳且可高温工作的非易失性存储器。
为了达到上述目的，本发明提供了一种存储装置，具有存储元件，该存储元件包含：记录膜，该记录膜包含：Ge或Sb；≥40原子％的Te；≥25原子％且≤35原子％的Zn，且通过在结晶相与非晶质相之间引起可逆的相变化来记录信息；以及用于对上述记录膜施加电压的电极。
根据本发明的存储装置，上述记录膜含有≤10原子％的过渡金属元素；
根据本发明的存储装置，上述存储装置在≥140℃的气氛中使用；
根据本发明的存储装置，上述电极配置在上述记录膜的上下侧，配置在下侧的上述电极的上部具有Zn的含量相对上述记录膜至少多出10原子％的区域；
根据本发明的存储装置，上述存储元件透过≥30％的记录或再生光。
在含Zn多的组成的情况下，由于成为在结合力强的Zn-Te的非晶质网络中取入了Ge-Te的形式，稳定的结晶系也相互不同，因此，作为全体，考虑保持高的结晶温度。在此考虑到，在Ge的添加中，与离子性强的ZnTe相比，共价性增加，非晶质网络(网眼结构)难以变形，另一方面，一旦一开始结晶，就象多米诺骨牌堆倒一样高速结晶。
图13中示出了向Ge25Te75添加Zn的添加量与熔点的关系。Zn在≥20原子％且≤50原子％时，固相部分的熔点≥900℃。即使≥50原子％，固相部分的熔点也高，但若多于50原子％，则耐氧化性急剧降低，在元件制作工序中记录层损伤或剥离，难以进行到最终工序。图14中示出了向Ge25Te75添加Zn的添加量与实施例中延伸的存储元件的工作上限温度的关系。Zn在≥20原子％且≤50原子％的范围内可以进行≥140℃的元件工作。在用于汽车的发动机控制的情况下，在高于通常的存储元件的工作温度上限120℃的140℃中的工作，成为汽车厂商的要求规格，在本申请的结构中，能够满足该要求规格。而在JP-A-2001-502848中的包含≤10原子％的Ti的材料组成中，不能达到该要求规格。
此外，与Zn同属IIB族的Cd示出同等的耐热性。IB族、IIIA至VIIA族、以及VIII族的各元素的熔点和结晶温度低于包含IIB族元素的情况，但由于耐得住130℃，因此，若收容在具有隔热性的箱内，能耐得住10小时以内的连续运转。
从而，在使用了本发明的材料的存储装置中，结晶温度高，可以期待高温工作和高温存储保持。
附图说明
图1是示出本发明的使用了由电阻根据存储信息而变化的一个存储元件和一个选择晶体管构成的存储单元的存储器阵列的结构例的图。
图2是示出使用了由电阻根据存储信息而变化的一个存储元件和一个选择晶体管构成的存储单元的存储器阵列结构的现有例的图。
图3是示出存储元件的相变化所需的脉冲宽度与温度的关系的图。
图4是示出存储元件的电流-电压特性的图。
图5是示出本发明的存储器阵列的读出动作定时的图。
图6是示出本发明的存储器阵列的写入动作定时的图。
图7是示出本发明的存储器阵列的布图的图。
图8是模式地示出图7的布图图中示出的存储器阵列的结构的剖面图。
图9是示出本发明的存储器阵列的另一布图的图。
图10是示出沿图9的布图图中示出的A-A’线的部分的结构的剖面图。
图11是示出沿图9的布图图中示出的B-B’线的部分的结构的剖面图。
图12是示出与反光镜阵列组合使用的多层存储元件阵列的结构的图。
图13是示出在Ge25Te75中添加了Zn时的固相部分的熔点的变化的图。
图14是示出在Ge25Te75中添加了Zn时的存储元件的工作上限温度的变化的图。
具体实施方式
(实施例1)
以下，用附图详细地说明本发明的实施例。对构成实施例的各块的电路元件无特别限制，但通常是，根据公知的CMOS(互补型MOS晶体管)等的半导体集成电路技术，在单晶硅的一个半导体基板上形成。而且，在集成电路的制作技术中与显示出相变的硫属化物材料等相结合而制成。
(存储器阵列结构)
图1示出了本发明的存储器阵列的结构例。在该图中，同时也示出了存储器阵列工作所需的行译码器XDEC、列译码器YDEC、读出电路RC、写入电路WC。该结构的特征在于，设置有与数据线平行的源线，通过配置将双方驱动成等电位的预充电电路和选择性地驱动选择源线的电路，而只在位于选择的字线和选择的源线的交点上的选择单元中产生电流路径。
与上述图2同样地，图1示出了存储器阵列具有n×m位的存储单元的结构。构成存储单元的元件是选择晶体管QM和利用硫属化物材料的可变电阻的存储元件RM。
行译码器XDEC选择对应于行地址的字线WL。此外，列译码器YDEC驱动对应于列地址的列选择线YS。利用对应于被选择列选择线YS的列选择开关QA导通，被选择存储单元就通过公用数据线I/O，与读出电路RC和写入电路WC连接。在此，可以看到，QA1～QAm可以选择多条数据线(DL1～DLm)中的一条，构成用于与公用数据线连接的第一开关电路。此外，可以看到，QB1～QBm选择多条源线(SL1～SLm)中的一条，构成用于与源电压供给线连接的第二开关电路。
该存储器阵列结构具有以下三个特征。第一，配置与数据线DL平行的多条(在此是m条)源线SLr(r＝1、...、m)，列方向的晶体管QM的源共同与源线SL连接。第二，在各自的源线SLr与源电压端子VSL之间插入多个(在此是m个)NMOS晶体管QAr和QBr(r＝1、...、m)，用列译码器选择这些晶体管。在图1中，示出了直接连接对应于它们的栅的列选择线Ysr的例子。第三，配置了多个(在此是m个)NMOS晶体管QCr和QDr(r＝1、...、m)，这些NMOS晶体管驱动对应的数据线DL和源线SL成预充电电压VDL，预充电允许信号PC与这些晶体管的栅连接。根据这样的结构，就能够从被驱动成预充电电压VPC的多条数据线DL和源线SL中，驱动与想选择的数据线相对应的源线。即，只有与想选择的数据线和源线连接的存储单元，才能施加电压差。从而，就能只在选择字线上的期望的存储单元中形成电流路径，只在选择数据线上产生读出信号。
再有，预充电电路可以理解为QC1、QD1～QCm、QDm全体，可以看到，QC1和QD1是设置在每对DL1和SL1上的元件预充电电路。
(存储元件的特性)
存储元件使用至少包含锌(Zn)和锗(Ge)及碲(Te)的Zn-Ge-Te系等的硫属化物材料，作为记录层的材料。该材料的特征在于，与被尝试用于现有存储元件的Ge-Sb-Te系等的材料相比，由于熔点和结晶温度同时大幅提升，因此，能够在高温中使用，电阻高，光学透射率高，相变化导致的多折射率的变化不大等。使用了硫属化物材料的相变存储器的特征在于，例如IEEEinternational electron devices meeting，TECHNICAL DIGEST，PP.803-806，2001所述，在此，所述的硫属化物是指包含硫、硒、碲中的至少一种元素的材料。在向该存储元件写入存储信息0’的情况下，如图3所示，施加将元件加热到硫属化物材料的熔点Ta以上后骤冷这样的复位脉冲。复位脉冲短，则施加的全部能量就小，通过较短地设定冷却时间t1，例如，设定为大约1ns，硫属化物材料就成为高电阻的非晶质状态。反之，在写入存储信息1’的情况下，保持存储元件在低于熔点、与玻璃转变点相同或高于它的高于结晶温度Tx的温度区域中，通过施加这样的置位脉冲，硫属化物材料就变为低电阻的多结晶状态。结晶所需的时间t2根据硫属化物材料的组成而不同，例如大约50ns。该图中示出的元件的温度取决于存储元件自身产生的焦耳热和向周围的热扩散。从而，如图4的I-V特性所示，通过对存储元件施加对应于写入信息的值的电流脉冲，来控制存储元件的结晶状态。该图中，模式地示出了使用了硫属化物材料的存储元件的工作原理，在施加从IW1至IW0范围内的置位电流的情况下，写入存储信息1’，在施加IW0以上的复位电流的情况下，写入存储信息0’。但是，也可以将某种状态设置为0’，将某种状态设置为1’。以下，按照该图详细地说明四种写入动作。
第一，在对初始状态1’的存储元件进行1’写入的情况下，如果施加置位电流，就沿着置位(结晶)状态的低电阻曲线，在初始状态和置位区域之间往复，所以状态被保持。第二，在对初始状态1’的存储元件进行0’写入的情况下，如果施加复位电流，就沿着置位状态的低电阻曲线，达到复位电流。接着，由于焦耳热而开始部分地熔化，因此，导电率慢慢下降。另外，如果开始熔化，就成为高电阻状态。如果骤冷液相的存储元件，就相变成非晶质状态，沿着比液相时的电阻低一些的复位(非晶质)状态的高电阻曲线，返回到初始状态。图4中用点划线示出的部分是假想的线，已经切断复位脉冲，但若仍继续加原样的电压，根据电阻值的变化而电流应该这样地变化。第三，在对初始状态0’的存储元件进行1’写入的情况下，如果施加置位电流，则在存储元件的端子电压超过了阈值电压Vth时，切换成低电阻状态。进行切换后，利用焦耳热进行结晶。电流值一达到置位电流，结晶区域就变宽而进行相变化，另外，由于电阻值降低，因此，就沿着低电阻曲线，返回到初始状态。从中途开始，电压-电流曲线的倾斜变缓慢，这是因为，向低电阻状态进行切换的区域变为开关OFF，仅残留利用结晶的电阻降低。第四，在对初始状态0’的存储元件进行0’写入的情况下，在上述进行切换之后，几乎没有进行结晶的时间，沿着切换后的低电阻曲线，到达复位区域，进行熔化、骤冷、固化，返回到初始状态。
根据这样的存储元件的工作原理，为了在读出时不破坏存储信息，必须要抑制在最高也要低于阈电压Vth的电压下进行工作。实际上，阈电压也依存于电压施加时间，若时间长，就有降低的倾向，因此，就需要将电压设置成在读出时间内不因超过阈电压而引起向低电阻状态的切换。于是，以下说明基于这些原理的、实现图1中示出的存储器阵列结构的工作。
(读出动作)
下面，按照图5，对使用了图1中示出的阵列结构的存储单元的读出动作进行说明。在此，图5示出了选择存储单元MC11的情况下的工作波形。
首先，在待机状态中，将预充电允许信号PC保持在电源电压VDD(例如1.5V)，利用NMOS晶体管QC和QD，将数据线DL和源线SL维持在预充电电压VDL。在此，VDL是比VDD仅下降了晶体管的阈电压的值，例如，是1.0V。此外，公用数据线I/O也由读出电路RC预充电为预充电电压VDL。
如果读出动作开始，成为电源电压VDD的预充电允许信号PC就被驱动为接地电位VSS，成为接地电位VSS的列选择线YS1就被驱动为升压电位VDH(例如1.5以上)，由此，晶体管QA1、QB1导通。这时，由于数据线DL1位于与公用数据线I/O等电位，故保持在预充电电压VDL，但源线SL1被晶体管QB1驱动为源电压VSL(例如0.5V)。设定源电压VSL和预充电电压VDL，使预充电电压VDL高于源电压VSL，其差的关系为，电阻RM的端子电压集中在如图4所示的读出电压区域的范围内。接着，如果成为接地电位VSS的字线WL1被驱动为升压电位VDH，字线WL1上的全部存储单元中的晶体管QM就导通。这时，存储元件RM中产生了电位差的存储单元MC11内产生电流路径，数据线DL1和公用数据线I/O按对应于存储元件RM的电阻值的速度，向源电压VSL放电。在该图中，由于保持着存储信息1’的情况其电阻值小于存储信息0’的情况，故放电快。从而，产生对应于存储信息的信号电压。由于在非选择存储单元MC12～MC1m中，存储元件RM的电位差是0，故非选择数据线DL12～DL1m保持在预充电电压VDL。即，只有由字线WL1和源线SL1选择的存储单元MC11，通过数据线DL1流动读出电流。在此，辨别了读出电路RC中读出的信息之后，就能够使字线WL1下降。再有，在该辨别晚的情况下，若字线WL1继续上升，则即使在读出存储信息0’的情况中，选择的数据线DL1也放电，直到源电压VSL附近，0’读出的信号电压与1’读出的信号电压的差减少，有时就不能正确地读出存储信息。在这样的情况下，如该图所示，在0’读出时的数据线电压超过参照电压VDR之前的定时中，利用使字线WL1下降，能够防止误动作。由于通过使字线下降后遮断电流路径，保持公用数据线I/O上的信号电压，因此，读出电路RC就能够以参照电压VDR为基准，辨别发生的正或负的信号。以上的读出动作一结束，就驱动公用数据线I/O成预充电电位VDL，返回到待机状态。
再有，在待机状态中，若使存储器阵列的数据线和源线悬浮，则在读出动作开始时连接了数据线和公用数据线时，就从公用数据线充电了电压不确定的数据线的容量。因此，在该图中，根据字线WL1，列选择线YS1也下降，另外，通过将等于接地电位VSS的预充电允许信号PC驱动为电源电压VDD，将数据线和源线驱动为预充电电位VDL，作为待机状态。此外，升压电位VDH是广泛使用于现有的DRAM中的电压，使用电源电压VDD和NMOS晶体管的阈电压VTN，设定为满足VDH＞VDD+VTN的关系。例如，在相变存储器的写入动作中，如后所述，需要流过大于读出动作的电流。因此，在本发明中，通过将字线WL和列选择线YS驱动成升压电位VDH，降低NMOS晶体管的电阻，就能够进行正确的写入。此外，通过将预充电电压VDL设定得高于源电压VSL，就能够将选择源线设为选择存储单元中的晶体管QM的源，不取决于存储元件RM的电阻，而确保晶体管的栅源间电压。再有，即使是相反的电位关系，只要将其差设定成集中在如图3所示的读出电压区域的范围内，就可以进行同样的选择动作。
再有，图5是驱动源线SL1后驱动字线WL1的例子，但也可以根据设计情况，驱动字线WL1后再驱动源线SL1。该情况下，由于最初驱动字线WL1后选择晶体管QM导通，因此，确保存储元件RM的端子电压为0V。之后，如果驱动源线SL1，则存储元件RM的端子电压大于0V，但其值可以按照源线SL1的驱动速度进行控制，可以集中在上述的读出区域的范围内。同样地，也可以大致同时驱动字线WL1和源线SL1。此外，在字线WL1和源线SL1中，若驱动定时晚的脉冲先行驱动列选择线YS1，就减少对I/O的输出等待时间，存取时间就变快。当然，该情况下，也可以改变结线，使得能够独立驱动图1中示出的晶体管QA1和QB1。
以上示出了选择存储单元MC11的例子，但不能选择相同数据线上的存储单元，因为这些字线电压被固定在接地电位VSS。此外，由于其他数据线和源线是相同的电位VDL，因此，也可以把剩余的存储单元维持在非选择单元的状态。
在以上的说明中，将待机状态的字线设为接地电位VSS，将选择状态的源线设为0.5V的正的源电压VSL。设定该电压关系，使得通过非选择存储单元流过的电流对动作不产生影响。即，也可以设定为，选择源线，在选择非选择的存储单元例如存储单元MC11时，字线的非选择存储单元MC21～MCn1的晶体管QM成为充分关断。在此，如所示那样，利用将待机状态的字线设为接地电位VSS，将源电压VSL设为正的电压，能够降低晶体管QM的阈值电压。也可以根据情况，将被选择的源线设为接地电位0V，将待机状态的字线设为负的电压。该情况下，也能够降低晶体管QM的阈值电压。需要使待机时的字线中产生负电压，但由于选择时的源线的电压是从外部施加的接地电位VSS，故容易稳定。若将晶体管QM的阈值电压设得十分高，就也可以将选择时的源线和待机状态的字线设为接地电位0V。该情况下，在从外部施加的接地电位VSS的基础上，使待机状态的字线的容量作为稳定容量进行工作，就能够进一步使选择时的源线的电压稳定。
另外，在此，对由读出电路RC辨别对公用数据线I/O读出的信号电压的动作进行了说明，但也可以辨别流向公用数据线I/O的电流。该情况下，在读出电路RC中使用例如前述的美国专利第5883827号中叙述的输入阻抗小的读出电路。通过将电流设为这样的读出方式，能够减小公用数据线的配线容量的影响，缩短读出时间。
(写入动作)
另外，按照图6，对使用了图1中示出的阵列结构的存储单元的写入动作进行说明。其中，图6是选择存储单元MC11的情况下的动作波形。
首先，与读出动作同样地进行存储单元MC11的选择动作。如果选选择存储单元MC11，则利用写入电路WC驱动公用数据线I/O，来产生写入电流IWC。在0’写入的情况下，对存储单元MC11施加设定为图4中示出的范围的值的复位电流。复位电流的脉冲宽度短，驱动后就直接返回到待机状态，电流值变为0。利用这样的复位电流，产生与图3所示的复位脉冲相同的焦耳热。反之，在1’写入的情况下，施加设定为图4中示出的范围的值的置位电流。该脉冲宽度大约是50ns。利用这样的置位电流，产生与图3所示的置位脉冲相同的焦耳热。这样地，由于用写入电路WC控制写入脉冲的施加时间和电流值，因此，不管在写入什么存储信息的情况下，存储单元仅在置位电流的脉冲宽度处于选择状态。
(存储单元结构)
下面说明存储器阵列的结构例。该结构的特征在于，对于字线和数据线及源线，倾斜配置MOS晶体管的有源区。实现用第一金属层配线成源线，用第二金属层配线成数据线，对应于数据线设置源线的存储单元结构。
图7中示出布图。在该图中，FL是有源区图形，FM是源线SL和电源供电线等的第一金属层图形，SM是数据线DL用的第二金属层图形，TM是列选择线YS用的第三金属层图形，FG是形成在硅基板上的晶体管的第一栅电极图形，FCT是第一金属层触点图形，SCT是第二金属层触点图形，TCT是第三金属层触点图形，WBF是存储元件的上部电极层。在这些图形的图案形成中可以使用周知的光刻技术。再有，在该图中，在各上部电极层WBF的下面形成了存储元件。此外，在图形名后面的括号内示出了对应的节点名，例如，存储单元MC1m可以容易地理解成配置在字线WL1与数据线DLm及源线SLm的交点上示出的位置上。
图8模式地示出了在与数据线垂直的方向上看存储器阵列的剖面图。100是P型半导体基板，101是埋在P型半导体基板内的元件分离用的绝缘物，102是图7中的有源区图形FL中的N型扩散层区域，103是形成在基板上的晶体管的栅氧化膜，104是形成在基板上的晶体管的栅电极，105是用绝缘膜在形成在基板上的晶体管上形成的侧面壁。此外，200是使用于源线SL和电源供电线等的第一金属层。此外，201是用于数据线DL等的第二金属层，202是用于列选择线YS的第三金属层，203是层间绝缘膜，204是连接N型扩散层区域102和第一金属层的触点，205是连接第一金属层和第二金属层的触点。另外，208是存储元件RM的下部发热材料即Ti-Al-N层，304是W80Ti20上部电极，305是成为存储元件RM的硫属化物材料膜，306是连接下部发热材料208和N型扩散层区域102的触点。上部电极也使面积小于硫属化物材料膜，使得来自硫属化物材料膜的热扩散变得过大，置位电流不变大。在此，在图8中，从阵列端看数据线DLm和源线SLm，在层名后面的括号内示出了节点名。例如，根据图8中的104示出的栅电极的节点名，可以容易地理解选择晶体管和预充电用晶体管QCm、QDm的配置。
为了防止形成上层部时的热处理而产生的电气特性劣化、多次重写时的硫属化物材料与电极的化学反应和相互扩散，例如，用熔点高的钨或其合金，例如W80Ti20，形成金属层和触点。此外，将触点形成为埋进侧面壁107的间隙中。该加工技术称作自整合工艺，广泛使用于现有的DRAM中。
本实施例的存储元件使用如图8所示的绝缘膜203，由于使硫属化物材料205与下部发热材料208的接触面积小，因此，电阻值大。因此，能够用小电流产生高焦耳热，因此，能够实现可低功率进行写入动作的相变存储器。此外，利用图7中示出的布图，分别能用最小间距的2F(F是最小加工尺寸)配置字线，用字线的1.5倍的3F间距配置数据线，因此，能够实现F的二次方的6倍的相变存储单元。
以下集中说明以上所述的存储器阵列和存储单元的结构及动作带来的效果。第一，本实施例的存储器阵列如图1所示，通过设置与数据线平行的源线，构成为存储单元内的选择晶体管QM的源与对应的源线SL连接，能够降低读出动作中的消耗功率。具体地说，在数据线DL和源线SL上分别配置选择晶体管QA、QB，还分别配置预充电用晶体管QC、QD。在这样的结构中，能够将与选择的数据线相对应的源线驱动为源电压VSL。因此，仅在选择字线和选择源线的交点的单元上形成电流路径，能够仅在选择数据线上产生读出信号。从而，通过抑制非选择数据线的充放电，能够降低例如相变存储器和MRAM的读出动作中的消耗功率。再有，在相变存储器中适用本发明的情况下，由于在写入动作中也进行与读出动作同样的选择动作，因此，作为全体，能够实现低功率的相变存储器。
此外，本实施例的存储器阵列由于利用如第一效果中叙述的选择动作，保持非选择数据线的电位，因此，能够减小数据线间的电容耦合所产生的噪声，产生稳定的读出信号。从而，能够实现读出动作稳定的相变存储器。
(使用了纵型晶体管的存储单元结构)
下面说明存储器阵列的结构的另一个例子。该结构的特征在于，作为图1中示出的子阵列内的选择晶体管QM，使用纵型结构的MOS晶体管。
图9中示出布图。与图7同样地，FL是有源区图形，FM是源线SL等的第一金属层图形，SM是数据线DL用的第二金属层图形，TM是列选择线YS用的第三金属层图形，FG是形成在硅基板上的晶体管的第一栅电极图形，SG是字线WL即纵型晶体管的第二栅电极图形，FCT是第一金属层触点图形，SCT是第二金属层触点图形，TCT是第三金属层触点图形。在此，在第二栅电极图形SG与第二金属层图形SM的交叉区域上层叠着纵型晶体管和硫属化物，制成存储单元。在这些图形的图案形成中可以使用周知的光刻技术。再有，在该图中，A-A’线示出在数据线DLm上的、B-B’线示出在字线WL1上的、在图形名后面的括号内示出了对应的节点名。例如，存储单元MC1m可以理解为配置在字线WL1与数据线DLm的交点上示出的位置上。
图10示出了沿图9中示出的A-A’线部分的剖面(以下称作A-A’剖面)。同样地，图11示出了沿图9中示出的B-B’线部分的剖面(以下称作B-B’剖面)。在这些图中，100是P型半导体基板，101是埋在P型半导体基板内的元件分离用的绝缘物，102是图9中的有源区图形FL中的N型扩散层区域，103是形成在基板上的晶体管的栅氧化膜，104是形成在基板上的晶体管的栅电极，105是用绝缘膜在形成在基板上的晶体管上形成的侧面壁。此外，200是用于源线SL和电源供电线、公用数据线I/O等的第一金属层，201是用于数据线DL等的第二金属层，202是用于列选择线YS的第三金属层，203是层间绝缘膜，204是连接N型扩散层区域102和第一金属层的触点，205是连接第一金属层和第二金属层的触点，206是连接第二金属层和第三金属层的触点，207是连接第一金属层和形成在基板上的晶体管的栅电极104的触点，208是由ZnTe构成的电阻发热层。也可以是在ZnTe中添加了≤10原子％的其他III至V族元素的材料。另外，301是成为纵型晶体管PM的源电极的N型多晶硅，302是未添加成为纵型晶体管PM的沟道的杂质的本征多晶硅，303是成为纵型晶体管PM的漏电极的N型多晶硅，305是成为存储元件RM的硫属化物材料，304是上部电极，306是形成在纵型晶体管的侧壁上的栅氧化麒，307是纵型晶体管的栅电极即字线WL，308是形成在数据线DL与字线WL之间的层间绝缘膜，309是侧壁氧化膜。
若在存储用硫属化物材料与某一个电极之间或电阻发热材料层之间，形成薄的氧化物、氮化物、硫化物、碳化物等的介电体层、或这些介电体与硫属化物材料的混合膜，则在最初的设置成低电阻状态时，在该区域的介电体中形成硫属化物的灯丝状区域，成为细的导电通路，仅在这儿流过电流，进行相变，因此能够得到高的电阻值和低的工作电流值。最好的介电体材料是以氧化锗、氮化锗、氧化硅、氮化硅、氮化铝、氮化钛、氧化铝、氧化钛、氧化铬、氧化钽、氧化钼、碳化硅、硫化锌为主成分(含≥60％)的材料，或它们的混合材料。最好该混合膜区域与某个电极相接，利用阳离子形成灯丝，因此，与负极相接的设置在存储器工作的稳定性来讲最好，但在不与两电极相接的状态中也能工作。在设置为介电体材料和硫属化物的混合层的情况下，若不将硫属化物的含量设为≤60摩尔％，就没发现高电阻化效果。在本实施例中，设置了70％的Ta2O5和30％的记录层材料的混合物的膜，厚度为5nm。膜厚在2nm至25nm的范围中，可以保持电阻比在1位以上，确保2倍以上的电阻上升。但是，若膜厚太薄，则原来介电体层上就具有气孔，硫属化物材料进入，故没有问题，但在膜厚≥15nm时，就需要最初稳定工作电压1.5倍以上的高电压，而引起绝缘破坏，形成灯丝。设置总是形成这样的灯丝状区域的层的方法及其效果，在本发明的记录层材料组成范围以外的、例如使用了Ge2Sb2Te5记录层的情况中也通用，但若组合电阻值高于Ge2Sb2Te5记录层的本发明的记录层，则还具有高电阻、低电流化的效果。复位(非晶质化)电流等于80微安。
在此，在图10和图11中，与图9同样地，A-A’线示出在数据线DLm上的，B-B’线示出在字线WL1上的，在层名后面的括号内示出了节点名。例如，根据图10中的104示出的栅电极的节点名，可以容易地理解为晶体管Qam、QBm、QCm、QDm的栅电极的配置。
这样地，通过使用纵型晶体管，能够在字线与数据线的各交点上形成所谓的交叉点单元。即，若用最小加工尺寸F加工字线和数据线，则存储单元的面积等于F的平方的4倍。从而，能够实现集成度高和大容量的相变存储器。
在此使用的纵型晶体管在关断状态中，沟道区域即本征多晶硅302完全耗尽，作为所谓的完全耗尽型SOI(Silicon On Insulator即，绝缘体上硅)晶体管进行工作。因此，与基板上的MOS晶体管相比，难以调整阈值电压。如与图5中示出的读出动作相关联进行说明的，对于选择状态的源线的电位，由于该字线晶体管的阈值电压低好，因此最好电压设定降低了待机状态的字线的电位。
以上，主要对具有由一个硫属化物材料的存储元件和一个晶体管构成的存储单元的相变存储器进行了说明。但是，存储单元的结构不限定于此。
本实施例的元件可以重写100万次以上，可以高成品率制作。
本实施例的元件的各特性对硫属化物记录层材料的依存性如下。Zn的最佳含量范围是≥20原子％且≤50原子％，若更少，则可连续工作的上限温度就不足140度，难以在要求高温工作的用途中实用。若更多，则耐氧化性降低，在元件制作工序中记录层损伤或剥离，不能到达最终工序。特别好的范围是25原子％以上且≤35原子％。在该范围内，在Ge或Sb的含量在≥25原子％且≤35原子％的范围中，工艺上没有问题，且可以在140℃以上工作。除Zn以外，包含其他从IIB族、IB族、IIIA至VIIA族、以及VIII族元素中选择的至少一种元素的元件的特性也良好。但是，在得到高结晶温度的这点上，Zn更好，接着是Cd较好。Ge或Sb的最佳含量范围是≤40％原子。若超过40％原子，则熔点降低，同时，相变导致的体积变化就超过容许值，在重写10万次以下就产生剥离。更好的范围是≥25原子％以上且≤35原子％以下。在Ge的情况下，若太少，则溅射时从靶落下微粒子，成品率在50％以下。若太多，则熔点和结晶温度同时下降，可连续工作的上限温度就不足130度，难以实用。Sb的情况下，由于在≤25原子％，耐氧化性不足，工艺的成品率≤50％，故≥25％好，但由于基本没有防止靶的微粒子落下的效果，因此，在能够用向溅射方式进行溅射的情况下，没有问题，但在向下溅射方式中有问题。若Te的含量不足40原子％，则非晶质化变得困难，重写10次以下不变化。除上述以外，也可以包含≤10原子％的In、Si、Sn、Bi、Pb、Se、N、O、H和Au、Ag、Ti等过渡金属元素。若添加≥3原子％以上的In、Sn、Bi、Pb，则有结晶速度提高30％以上的效果。Si和Se在防止制造工艺中的氧化中有效果。
也可以包含上述Ge和Sb这两者。该情况下，最好两元素的含量的和，位于分别单独含有时的最佳含量范围中。若Ge∶Sb的比在1∶2至2∶1的范围，则能够具有两者的长处。
下部的触点(插头接点)的上部的发热材料，若取代TiAlN，使用与上述记录层材料相比Zn或Cd的含量≥10原子％、熔点≥1000℃的同样的材料，就能够利用该部分的焦耳发热，辅助加热记录层下部，与W触点的情况相比，若复位电流降低约30％，就能够得到良好的许多次的重写特性。
若与硫属化物记录层邻接，堆积TiAlN等过渡金属的氮化物和氧化物的阻挡膜、与记录层材料相比的Zn或Cd的含量≥10原子％的熔点≥1000℃的同样材料的膜、W80Ti20等的金属导电膜、或这些层积膜，就有可重写次数增大的优点。或者，以抑制改变硫属化物的相状态中所需的热扩散为目的时，当然可以在之间夹例如ITO(铟和锡的氧化物的混合物)之类的热传导率差的导电膜。
根据上述实施例，由于电阻值高，因此能够与高电阻的晶体管等组合，也能够减小复位电流。由于光透射率高，因此，也可以实现利用光照射和施加电压的多层存储器。在工艺上，也能够抑制溅射靶表面的凸凹，提高制造成品率。若在记录层下部的触点中使用类似的材料，也有可重写次数提高和复位电流降低的效果。
(实施例2)
在本实施例中，不仅电气性地指定存储元件的地址，而且也利用光进行。在与基板面垂直的方向上层叠4层元件，增多了单位面积的元件数量。该情况下，包含Zn和Cd的II族元素的记录层，具有光学频带间隔宽的优点。例如，使用了Zn25Ge25Te50的记录层。
如图12所示，利用导向镜，将波长660nm的半导体激光91的光93，导向500×500个的反射镜阵列97，所述反射镜阵列97是MEMS技术之一，由硅单晶体形成，每个反射镜成16μm角。反射镜阵列的各个反光镜，在面内用20个×20个来负责4层的存储元件群，可以在1个轴的周围旋转±15度。各反光镜中，在存储元件群侧形成有圆筒透镜，形成宽0.5μm、长16μm的细长光斑。由于反光镜的角度变化，光就对准图上下方的该反光镜负责的32行元件群中的一行。如部分放大图所示，各元件为4层，各层是用ITO透明电极夹硫属化物记录层的结构，在层间形成了厚50nm的SiO2隔热层。各层元件单侧的透明电极被一个反光镜分割成上下方向长的16条短册子形，利用电极的选择，进行图左右方向的地址指定。利用选择透明电极对后施加电压，进行垂直方向的层选择。通过这样做，即使是4层，设计结构也变得简单，能够降低价格。这样，若高精度地组合反光镜阵列和存储器阵列的位置，从装置拆卸存储器阵列后进行交换，也很有价值。利用其下部的晶体管阵列，由静电力或电磁力来驱动各反光镜。
利用激光照射，在存储元件内产生光生载流子，用电场将其加速，引起载流子倍增，就能仅用施加了光和电压这两者的元件，进行记录和电阻值的读出。用记录的1/5光强度进行读出。
在本实施例的情况下，各层的存储元件的光透射率必须≥30％，实际中设计为≥50％。
本实施例的情况下最佳记录层组成的范围与实施例1相同。本实施例中记录层的透射率高很重要，从该点上看最好用Zn50Te50的细成，但有实施例1中叙述的工艺和相变化上的条件，最好的组成范围和更好的组成范围与实施例1相同。
在激光光源中使用了例如阵列激光的情况下，同时向多个反光镜发送激光，能够提高数据传输速度接近于4倍。
在要求大容量的用途中，可以增加反射镜阵列数量到1500×1500。
根据上述实施例，能够以简单装置结构得到大存储容量。
根据本发明，在利用了相变化材料的存储器中，得到了高的耐热性。使用了本发明的材料的存储元件可以在高温工作，因此，能够充分地使用于汽车车载用等周围温度容易上升的用途中。

Claims (8)

1. 一种存储装置，具有存储元件，该存储元件包含：
记录膜，该记录膜包含：Ge或Sb；≥40原子％的Te；≥25原子％且≤35原子％的Zn，且通过在结晶相与非晶质相之间引起可逆的相变化来记录信息；以及
用于对上述记录膜施加电压的电极。
2. 如权利要求1所述的存储装置，其特征在于，上述Ge或Sb的含量≤40原子％。
3. 如权利要求1所述的存储装置，其特征在于，上述记录膜含有≤10原子％的过渡金属元素。
4. 如权利要求1所述的存储装置，其特征在于，上述存储装置在≥140℃的气氛中使用。
5. 如权利要求1所述的存储装置，其特征在于，上述电极配置在上述记录膜的上下侧，配置在下侧的上述电极的上部具有Zn的含量相对上述记录膜至少多出10原子％的区域。
6. 如权利要求1所述的存储装置，其特征在于，上述存储元件透过≥30％的记录或再生光。
7. 一种存储装置，具有：
多个存储单元；
选择上述多个存储单元的多条字线；
与上述多条字线相正交地配置，且从上述多个存储单元读出信号的多条数据线；
上述多个存储单元分别包含：记录膜，该记录膜包含：Ge或Sb；≥40原子％的Te；≥25原子％且≤35原子％的Zn，且通过在结晶相与非晶质相之间引起可逆的相变化来记录信息；以及用于对上述记录膜施加电压的电极。
8. 如权利要求7所述的存储装置，其特征在于，在上述记录膜与上述电极之间设置有绝缘膜。
CNB2004100714402A 2003-03-25 2004-03-03 存储装置 Expired - Fee Related CN100413075C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003081724A JP4254293B2 (ja) 2003-03-25 2003-03-25 記憶装置
JP081724/2003 2003-03-25

Publications (2)

Publication Number Publication Date
CN1571160A CN1571160A (zh) 2005-01-26
CN100413075C true CN100413075C (zh) 2008-08-20

Family

ID=32821441

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100714402A Expired - Fee Related CN100413075C (zh) 2003-03-25 2004-03-03 存储装置

Country Status (6)

Country Link
US (2) US7335907B2 (zh)
EP (1) EP1463061B1 (zh)
JP (1) JP4254293B2 (zh)
KR (1) KR101064832B1 (zh)
CN (1) CN100413075C (zh)
DE (1) DE602004028190D1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
JP2005117031A (ja) * 2003-09-17 2005-04-28 Mitsubishi Materials Corp 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
US7372726B2 (en) * 2004-04-08 2008-05-13 Renesas Technology Corp. Semiconductor memory
JP5281746B2 (ja) * 2004-05-14 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US8335103B2 (en) 2004-09-30 2012-12-18 Nxp B.V. Integrated circuit with memory cells comprising a programmable resistor and method for addressing memory cells comprising a programmable resistor
JP4466315B2 (ja) * 2004-10-21 2010-05-26 株式会社日立製作所 相変化メモリ
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US7272037B2 (en) * 2004-10-29 2007-09-18 Macronix International Co., Ltd. Method for programming a multilevel phase change memory device
KR100738070B1 (ko) * 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
US7279380B2 (en) * 2004-11-10 2007-10-09 Macronix International Co., Ltd. Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
JP4934276B2 (ja) * 2004-11-15 2012-05-16 ルネサスエレクトロニクス株式会社 半導体メモリおよびその製造方法
EP1677371A1 (en) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4273087B2 (ja) 2005-02-08 2009-06-03 エルピーダメモリ株式会社 半導体記憶装置およびその書込み方法
JP4591821B2 (ja) 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
US7317200B2 (en) * 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
KR100650735B1 (ko) * 2005-05-26 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100650752B1 (ko) 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
JP2007019305A (ja) * 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置
US7579615B2 (en) * 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100674997B1 (ko) * 2005-10-15 2007-01-29 삼성전자주식회사 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법
WO2007046145A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 不揮発性半導体記憶装置の書き込み方法
US7589364B2 (en) * 2005-11-02 2009-09-15 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US7463507B2 (en) * 2005-11-09 2008-12-09 Ulrike Gruening-Von Schwerin Memory device with a plurality of memory cells, in particular PCM memory cells, and method for operating such a memory cell device
DE102005063435B4 (de) * 2005-11-09 2015-12-10 Polaris Innovations Ltd. Speicherbauelement mit mehreren Speicherzellen, insbesondere PCM-Speicherzellen, sowie Verfahren zum Betreiben eines derartigen Speicherbauelements
DE102005053496B4 (de) * 2005-11-09 2008-05-08 Qimonda Ag Speicherbauelement mit mehreren resistiv schaltenden Speicherzellen, insbesondere PCM-Speicherzellen
WO2007057972A1 (ja) 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
GB2433647B (en) * 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
JP4901763B2 (ja) 2006-02-02 2012-03-21 ルネサスエレクトロニクス株式会社 半導体装置
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7692253B2 (en) * 2006-04-27 2010-04-06 Spansion Llc Memory cell array with low resistance common source and high current drivability
WO2007138703A1 (ja) * 2006-05-31 2007-12-06 Renesas Technology Corp. 半導体装置
WO2007141865A1 (ja) * 2006-06-08 2007-12-13 Renesas Technology Corp. 半導体装置及びその製造方法
US20110049454A1 (en) * 2006-06-23 2011-03-03 Motoyasu Terao Semiconductor device
JP4191211B2 (ja) * 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
JP2008091703A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体記憶装置
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
JP2008130995A (ja) * 2006-11-24 2008-06-05 Toshiba Corp 半導体記憶装置
JP5023072B2 (ja) * 2006-11-30 2012-09-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2008084545A1 (ja) * 2007-01-11 2008-07-17 Renesas Technology Corp. 半導体装置
KR100857466B1 (ko) * 2007-05-16 2008-09-08 한국전자통신연구원 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US20100171087A1 (en) * 2007-05-21 2010-07-08 Renesas Technology Corp. Semiconductor device and process for producing the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
JP5115090B2 (ja) * 2007-08-10 2013-01-09 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリのテスト方法およびシステム
US8338812B2 (en) 2008-01-16 2012-12-25 Micron Technology, Inc. Vertical spacer electrodes for variable-resistance material memories and vertical spacer variable-resistance material memory cells
US8372483B2 (en) * 2008-06-27 2013-02-12 Asm International N.V. Methods for forming thin films comprising tellurium
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
ITTO20080647A1 (it) * 2008-08-29 2010-02-28 St Microelectronics Srl Decodificatore di colonna per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase
FR2935530B1 (fr) * 2008-08-29 2012-05-04 Commissariat Energie Atomique Dispositif de memorisation de donnees a adressage optique.
WO2010026664A1 (ja) * 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8031518B2 (en) * 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8208290B2 (en) * 2009-08-26 2012-06-26 Qualcomm Incorporated System and method to manufacture magnetic random access memory
US20110304404A1 (en) * 2010-02-19 2011-12-15 University Of Connecticut Signal generators based on solid-liquid phase switching
JP2012151169A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置
JP5017480B1 (ja) * 2011-05-02 2012-09-05 株式会社東芝 半導体記憶装置
EP2597647A1 (en) * 2011-11-28 2013-05-29 Imec Selector device for memory applications
US8835898B2 (en) 2012-04-20 2014-09-16 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
JP2020155569A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置
KR102768650B1 (ko) * 2019-06-11 2025-02-13 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US11271155B2 (en) 2020-03-10 2022-03-08 International Business Machines Corporation Suppressing oxidation of silicon germanium selenium arsenide material
CN112585758B (zh) * 2020-11-17 2023-06-02 长江先进存储产业创新中心有限责任公司 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
FR3116644B1 (fr) * 2020-11-23 2022-10-28 Commissariat Energie Atomique Dispositif mémoire à changement de phase

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335469A2 (en) * 1988-03-28 1989-10-04 Hitachi, Ltd. Information-recording thin film and method for recording and reproducing information
US5335219A (en) * 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US20030003634A1 (en) * 2001-06-30 2003-01-02 Lowrey Tyler A. Utilizing atomic layer deposition for programmable device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
JPS438393Y1 (zh) 1965-12-16 1968-04-13
JPS474832U (zh) 1971-02-12 1972-09-13
US5271978A (en) * 1992-01-31 1993-12-21 Eastman Kodak Company Optical recording media
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
EP1343154B1 (en) * 2002-03-05 2006-10-25 Mitsubishi Kagaku Media Co., Ltd. Phase-change recording material used for an information recording medium and an information recording medium employing it
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335469A2 (en) * 1988-03-28 1989-10-04 Hitachi, Ltd. Information-recording thin film and method for recording and reproducing information
US5335219A (en) * 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US20030003634A1 (en) * 2001-06-30 2003-01-02 Lowrey Tyler A. Utilizing atomic layer deposition for programmable device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Total dose radiation response and high temperature imprintcharacteristics of chalcogenide based RAM resistor elements. BERNACKI S ET AL.IEEE TRANSACTIONS ON NUCLEAR SCICENCE,Vol.47 No.6. 2000
Total dose radiation response and high temperature imprintcharacteristics of chalcogenide based RAM resistor elements. BERNACKI S ET AL.IEEE TRANSACTIONS ON NUCLEAR SCICENCE,Vol.47 No.6. 2000 *

Also Published As

Publication number Publication date
EP1463061A3 (en) 2006-02-22
JP4254293B2 (ja) 2009-04-15
CN1571160A (zh) 2005-01-26
DE602004028190D1 (de) 2010-09-02
US7335907B2 (en) 2008-02-26
EP1463061B1 (en) 2010-07-21
JP2004289029A (ja) 2004-10-14
US20080089154A1 (en) 2008-04-17
KR20040086536A (ko) 2004-10-11
KR101064832B1 (ko) 2011-09-14
EP1463061A2 (en) 2004-09-29
US20040233748A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
CN100413075C (zh) 存储装置
JP4856953B2 (ja) 記憶装置
US7719870B2 (en) Storage device
US7382647B1 (en) Rectifying element for a crosspoint based memory array architecture
US7254059B2 (en) Multilevel phase-change memory element and operating method
JP4995834B2 (ja) 半導体記憶装置
US8169820B2 (en) Use of symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
US7227776B2 (en) Phase change random access memory (PRAM) device
US7492033B2 (en) Semiconductor memory device
US20060077741A1 (en) Multilevel phase-change memory, manufacturing and status transferring method thereof
JPWO2008142768A1 (ja) 半導体装置およびその製造方法
CN101292299A (zh) 半导体器件
JP5103470B2 (ja) 半導体装置およびその製造方法
KR20250020085A (ko) 가변 저항 메모리 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20160303

CF01 Termination of patent right due to non-payment of annual fee