JP4591821B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4591821B2 JP4591821B2 JP2005033271A JP2005033271A JP4591821B2 JP 4591821 B2 JP4591821 B2 JP 4591821B2 JP 2005033271 A JP2005033271 A JP 2005033271A JP 2005033271 A JP2005033271 A JP 2005033271A JP 4591821 B2 JP4591821 B2 JP 4591821B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- lower electrode
- phase change
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 230000015654 memory Effects 0.000 claims description 82
- 239000011229 interlayer Substances 0.000 claims description 74
- 239000012535 impurity Substances 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 31
- 239000012782 phase change material Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 230000008859 change Effects 0.000 description 88
- 238000000034 method Methods 0.000 description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 25
- 229910052721 tungsten Inorganic materials 0.000 description 25
- 239000010937 tungsten Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 19
- 150000004770 chalcogenides Chemical class 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- -1 silicide nitride Chemical class 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体基板上に相変化材料を用いて形成され所望のビット情報を記憶保持する不揮発性の相変化メモリ装置に関するものである。
近年、携帯機器等の情報を記憶保持するために不揮発性メモリが広く用いられている。そして、次世代の不揮発性メモリとして、相変化材料の構造変化を利用した相変化メモリが注目されている。この相変化メモリは、例えばカルコゲナイド系の相変化材料を用いて半導体基板上に相変化層を堆積し、その所定領域に電極を介して電流を供給する構造を有している。このような構造により、相変化層の所定領域を加熱して高抵抗のアモルファス状態と低抵抗の結晶状態との間で自在に遷移させ、両者の抵抗値の変化を利用して所望のビット情報を書き換え可能に保持することができる（例えば、特許文献１、２参照）。この場合、電流供給のための１つのＭＯＳトランジスタと１つの相変化メモリ素子を単位セルとして集積し、多ビットの相変化メモリを構築することが可能となる。
US6590807B2
US6567296B1
しかし、上記の従来の相変化メモリにおいては、ビット情報の書き換えの際の電流は十分大きくなるため、ＭＯＳトラジスタのゲート幅を大きく構成する必要がある。相変化メモリにおける単位セルの面積はＭＯＳトランジスタのゲート幅によって規定されるので、単位セルの面積が大きくなることは避けられない。この場合、相変化メモリの記憶容量を大きく確保するほど、全体のチップ面積が増大していくので、高集積化を図る上で障害となる。
そこで、本発明はこれらの問題を解決するためになされたものであり、半導体基板上で一のＭＯＳトランジスタに所定数の相変化メモリ素子を接続する構造とし、１ビット当たりの配置面積を小さくして高集積化に適した相変化メモリ装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体基板の上に形成され、第１の不純物領域と第２の不純物領域とを備える第１のトランジスタと、前記第１のトランジスタ、前記第１の不純物領域、及び、前記第２の不純物領域の上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第１の下部電極プレートと、前記第１の層間絶縁膜の中に形成され、前記第１の下部電極プレートから前記第１の不純物領域まで延伸する第１のプラグと、前記第１の下部電極プレート上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜の上に形成された複数の第１の相変化材料膜と、各々が、前記第２の層間絶縁膜の中に形成され、前記第２の層間絶縁膜を貫通して前記複数の第１の相変化材料膜の対応する１つから前記第１の下部電極プレートまで延伸する複数の第１の下部電極プラグと、を備えることを特徴とする。
本発明によれば、一のＭＯＳトランジスタと所定数の相変化メモリ素子を構成単位とし、それぞれの構成単位が所定数のビット情報を担うことにより全体の相変化メモリ装置が構成される。このように所定数の相変化メモリ素子が一のＭＯＳトランジスタを共有するので、下部電極構造を介して十分な書き換え電流を確保するためにＭＯＳトランジスタのゲート長を大きくした場合であっても個々の相変化メモリ素子当たりの配置面積を小さくすることができ、高集積化に適した相変化メモリ装置を実現することができる。
また、本発明の半導体装置において、前記第２の層間絶縁膜の上に形成された第３の層間絶縁膜と、前記第３の層間絶縁膜の上に形成された第２の相変化材料膜と、前記第２及び第３の層間絶縁膜の中に形成され、前記第２の相変化材料膜から前記第１の下部電極プレートまで延伸する第２の下部電極プラグと、を備えることを特徴とする。
また、本発明の半導体装置において、前記第２の層間絶縁膜の上に形成された第３の層間絶縁膜と、前記第３の層間絶縁膜の上に形成された第２の下部電極プレートと、前記第３の層間絶縁膜の中に形成され、前記第２の下部電極プレートから前記第１の下部電極プレートまで延伸する第２の下部電極プラグと、前記第２の下部電極プレートの上に形成された第４の層間絶縁膜と、前記第４の層間絶縁膜の上に形成された第２の相変化材料膜と、前記第４の層間絶縁膜の中に形成され、前記第２の相変化材料膜から前記第２の下部電極プレートまで延伸する第２の下部電極プラグと、を備えることを特徴とする。
また、本発明の半導体装置において、前記半導体基板の上であり、且つ、前記第１の絶縁層の中に形成され、前記第２の不純物領域を前記第１のトランジスタと共用し、第３の不純物領域を備える第２のトランジスタと、前記第１の層間絶縁膜の上であり、かつ、前記第２の絶縁膜の中に形成され、前記第１の下部電極プレートとは前記第２の層間絶縁膜によって電気的に分離される第３の下部電極プレートと、
前記第１の層間絶縁膜の中に形成され、前記第１のプラグとは前記第１の層間絶縁膜によって電気的に分離され、前記第３の下部電極プレートから前記第３の不純物領域まで延伸する第２のプラグと、各々が、前記第２の層間絶縁膜の中に形成され、前記第２の層間絶縁膜を貫通して前記複数の第１の相変化材料膜の対応する１つから前記第３の下部電極プレートまで延伸する複数の第３の下部電極プラグと、を備えることを特徴とする。
前記第１の層間絶縁膜の中に形成され、前記第１のプラグとは前記第１の層間絶縁膜によって電気的に分離され、前記第３の下部電極プレートから前記第３の不純物領域まで延伸する第２のプラグと、各々が、前記第２の層間絶縁膜の中に形成され、前記第２の層間絶縁膜を貫通して前記複数の第１の相変化材料膜の対応する１つから前記第３の下部電極プレートまで延伸する複数の第３の下部電極プラグと、を備えることを特徴とする。
また、本発明の半導体装置において、前記第１の層間絶縁膜の下に形成され、前記第１のトランジスタ、前記第１の不純物領域、及び、前記第２の不純物領域の上に形成された第５の層間絶縁膜と、前記第５の層間絶縁膜の上に形成され、前記第２の不純物領域に接続され、第１の方向に延伸するビット線と、各々が、前記複数の第１のメモリ素子の対応する１つの上に形成され、前記第１の方向に沿って延伸する複数の上部電極膜と、を備えることを特徴とする。
また、本発明の半導体装置において、前記第１のトランジスタが、第２の方向に延伸するゲート電極を有し、前記複数の第１の下部電極プラグが、前記第２の方向に沿って配置されることを特徴とする。
また、本発明の半導体装置において、前記第１のトランジスタが、前記第１の方向に実質的に直交する第２の方向に延伸するゲート電極を有し、前記複数の第１の下部電極プラグが前記第２の方向に沿って配置されることを特徴とする。
また、本発明の半導体装置において、前記第１の層間絶縁膜の下に形成され、前記第１のトランジスタ、前記第１の不純物領域、及び、前記第２の不純物領域の上に形成された第５の層間絶縁膜と、前記第５の層間絶縁膜の上に形成され、前記第２の不純物領域に接続され、第１の方向に延伸するビット線と、各々が、前記複数の第１のメモリ素子の対応する１つの上に形成され、前記第１の方向に沿って延伸する複数の上部電極膜とを備え、前記第１のトランジスタが、前記第１の方向に実質的に直交する第２の方向に延伸するゲート電極を有し、前記複数の第１の下部電極プラグが前記第２の方向に沿って配置され、前記第２のトランジスタが、前記第２の方向に延伸するゲート電極を有し、前記複数の第３の下部電極プラグが前記第２の方向に沿って配置されることを特徴とする。
また、本発明の半導体装置において、前記第１の層間絶縁膜の中に形成され、前記第１の下部電極プレートから前記第１の不純物領域まで延伸する少なくとも１つの追加のプラグを備えることを特徴とする。
本発明によれば、半導体基板上に相変化層を堆積し、一のＭＯＳトランジスタと所定数の相変化メモリ素子を構成単位として下部電極構造を介して電流を供給可能に構成したので、一のＭＯＳトランジスタのゲート長を大きくして所定数の相変化メモリ素子に十分な書き換え電流を供給可能に構成した場合であっても、情報ビット当たりの配置面積を小さく保つことができるので、その分だけ相変化メモリ装置の集積度向上を図ることが可能となる。
以下、本発明を適用した実施形態について図面を参照しながら説明する。本実施形態においては、相変化材料を用いた不揮発性の半導体記憶装置である相変化メモリ装置（以下、単に相変化メモリと呼ぶ）に対して本発明を適用する場合を説明する。
まず、図１を参照して、本実施形態の相変化メモリの構成単位となる基本的な回路構成について説明する。図１に示す回路においては、ＭＯＳトランジスタＴとそれに共通に接続された４つの相変化メモリ素子Ｍにより１つの単位回路Ｕが構成されている。４つの相変化メモリ素子Ｍには、それぞれ異なる素子選択線ＳＬが接続され、個別に電流を供給できるようになっている。相変化メモリの全体回路は、同一の構成を備えた多数の単位回路Ｕを規則的に配置することにより構成される。なお、図１では、相変化メモリの全体回路のうち、２つの単位回路Ｕを含む回路部分を図示している。
ＭＯＳトランジスタＴは、ゲートにワード線ＷＬが接続されるとともに、ソース・ドレイン拡散層の一方にビット線ＢＬが接続され、ソース・ドレイン拡散層の他方に素子選択線ＳＬ及び素子選択線ＳＬを介して相変化メモリ素子Ｍが接続されるように構成されている。ワード線ＷＬとビット線ＢＬはそれぞれ所定の本数が設けられ、全体がマトリクス状に構成されている。各々のワード線ＷＬとビット線ＢＬの交点には、１つのＭＯＳトランジスタＴと４つの相変化メモリ素子Ｍからなる単位回路Ｕが配置されている。
相変化メモリ素子Ｍは、例えば、カルコゲナイド系の相変化材料であるＧｅ、Ｓｂ、Ｔｅを用いて形成され、高抵抗と低抵抗の状態に応じた１ビットの情報を書き換え可能に記憶するメモリ素子（抵抗素子）として機能する。よって、１つのＭＯＳトランジスタＴに接続された４つの相変化メモリ素子Ｍは、４ビットの情報を担うことになる。相変化メモリ素子Ｍに保持される情報を書き換える場合は、高抵抗のアモルファス状態と低抵抗の結晶状態とを遷移させるための所定のパルスを印加する必要があり、そのための制御回路を半導体上に構成する必要がある。
なお、４つの相変化メモリ素子Ｍに接続された４つの素子選択線ＳＬの電位を別々に制御することにより、４つの相変化メモリ素子Ｍから共通のＭＯＳトランジスタＴとビット線ＢＬを経由して電流が流れる。これにより、４つの相変化メモリ素子Ｍに対し、個別に書込み動作と読出し動作を制御することができる。
以上のような構成において、ＭＯＳトランジスタＴのゲート幅は各々の相変化メモリ素子Ｍの書き換え時に十分な電流を供給できる程度に大きくする必要があり、その分だけ半導体上の配置面積が大きくなる。しかし、本実施形態においては、１つのＭＯＳトランジスタＴのゲート幅を大きく構成したとしても、これを４つの相変化メモリ素子Ｍで共有するので、相変化メモリ全体では１ビット当たりの配置面積は小さくなり、高集積化に有利な構成となる。
次に、図２〜図１９を参照して、本実施形態の相変化メモリの製造方法を説明し、併せて詳細なデバイス構造について説明する。
まず、図２に示すように、例えばＰ型シリコン単結晶からなる半導体基板１０の主面に浅溝１４を形成する。そして、浅溝１４にシリコン酸化膜を埋設することにより素子分離領域１５を形成する。例えば、この浅溝１４は０.３μｍの深さを有し、内壁には熱酸化法によりシリコン酸化膜を形成してもよい。素子分離領域１５の形成の際、さらにシリコン酸化膜を堆積し、これをＣＭＰ（Chemical Mechanical Polishing）法により研磨して浅溝１４内にのみシリコン酸化膜を残した状態にする。次いで、フォトレジストをマスクにしてリン（Ｐ）イオンをイオン注入し、ｎ形ウエル１１を形成する。さらに、フォトレジストをマスクにしてボロン（Ｂ）イオンをイオン注入し、ｐ形ウエル１２、１３を形成する。
ここで、図２に示すように、相変化メモリの断面構造には、相変化メモリ素子領域と周辺回路領域の双方が含まれる。周辺回路領域は一般的なＤＲＡＭの製造工程と共通するため、以下の図３〜図１９においては、周辺回路領域の構造の図示は省略して主に相変化メモリ素子領域の構造を図示するものとする。
次に、図３に示すように、活性化領域となるｐ形ウエル１３に、熱酸化法によりゲート絶縁膜１６を形成する。そして、半導体基板１０の主面に、多結晶シリコン膜１７を、例えばＣＶＤ（Chemical Vapor Deposition）法により５０ｎｍの膜厚で堆積した後、続いてタングステン膜１８を、例えばスパッタ法により１００ｎｍの膜厚で堆積する。なお、多結晶シリコン膜１７は、例えば、不純物としてリン（Ｐ）を導入して堆積すればよい。このとき、多結晶シリコン膜１７とタングステン膜１８との間には両者の反応を防止する目的で、例えば、スパッタ法により形成した窒化タングステン（ＷＮ）膜を挿入することが望ましい。
その後、シリコン窒化膜を、例えば２００ｎｍ堆積する。さらに、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすることにより、多結晶シリコン膜１７及びタングステン膜１８からなるゲート電極１９を形成し、その上部にキャップ絶縁膜２０を形成する。
次いで、キャップ絶縁膜２０及びゲート電極１９とフォトレジスト（不図示）をマスクとして、例えば、ヒ素（Ａｓ）又はリン（Ｐ）を不純物としてイオン注入し、不純物領域２１を形成する。この不純物領域２１は、ｎチャネルＭＯＳトランジスタのソース・ドレインとして機能する。また、併せて図示しない周辺回路領域において、例えばボロン（Ｂ）を不純物としてイオン注入し、ＰチャネルＭＯＳトランジスタとして機能する不純物領域を形成する。
次に、図４に示すように、半導体基板１０の全面にシリコン窒化膜を例えば３０ｎｍ堆積する(成膜直後の状態は不図示)。その後、そのシリコン窒化膜に異方性ドライエッチングを施し、キャップ絶縁膜２０及びゲート電極１９の側壁に残る状態とし、これによりゲート電極１９にシリコン窒化膜側壁２２を形成する。
次いで、例えば５００ｎｍの膜厚のシリコン酸化膜をＣＶＤ法により形成し、その表面をＣＭＰ法により研磨して平坦化し、層間絶縁膜２３を形成する。このとき、シリコン酸化膜としては、例えばＴＥＯＳ（Tetra Methoxy Silane）を原料ガスとしてＣＶＤ法により形成されたＴＥＯＳ酸化膜を用いてもよい。また、所定量のボロン（Ｂ）及びリン（Ｐ）をシリコン酸化膜中に導入した後、熱処理を加えることでシリコン酸化膜をリフローさせることも可能である。その後、ＣＭＰ法を併用して平坦性を向上させ、層間絶縁膜２３を形成することができる。
次に、図５に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、ビット線コンタクト２４を開口する。このときのドライエッチングに際し、シリコン絶縁膜とシリコン窒化膜とのエッチング速度差を利用することにより、シリコン窒化膜側壁２２及びキャップ絶縁膜２０がエッチングされ難い条件下でゲート電極１９に対して自己整合的に形成される。
ここで、図６には、ゲート電極１９とビット線コンタクト２４が開口された状態の相変化メモリの平面レイアウトを示している。図６に示すように、素子分離領域１５により隔てられた長方形パターンの活性化領域ＲＡが規則的に配置されている。そして、ワード線ＷＬとなるゲート電極１９が各々の活性化領域に２本ずつ配置され、その中間部に一つのビット線コンタクト２４が配置される。このビット線コンタクト２４は、下方のＭＯＳトランジスタの拡散層とビット線ＢＬを接続するために設けられ（製造方法については後述する）、これにより活性化領域ＲＡの２本のワード線ＷＬは共通のビット線ＢＬに接続されることになる。
このとき、図６に示すように、活性化領域ＲＡの２本のワード線ＷＬは、ビット線コンタクト２４を迂回するようなパターンで配置されている。よって、ビット線コンタクト２４に近接する部分では、ワード線ＷＬ同志の間隔をある程度広くする一方、ビット線コンタクト２４に近接しない部分では、２本のワード線ＷＬを最小加工寸法で配置可能となり、配置面積を縮小するのに有効である。なお、ワード線ＷＬのパターンは、主要な部分において直線状にパターニングされ、その加工限界においてもフォトリソグラフィを容易に行うことができる。
一方、図５において、ビット線コンタクト２４の開口後、半導体基板１０の主面に、例えばタングステン膜２５を成膜する。このとき、不純物領域２１においてビット線コンタクト２４が接触するソース、ドレインの領域との間で良好な電気的導通を確保するため、予めコバルト（Ｃｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）等の高融点金属のシリサイド膜を形成しておくことが望ましい。
なお、ビット線コンタクト２４の開口以降の工程での半導体基板１０の主面の平坦性を向上させる必要がある。そのため、例えば、堆積したタングステン膜２５をＣＭＰ法により研磨してメタルプラグを形成し、その上部に改めてタングステン膜を堆積し、リソグラフィ技術とドライエッチング技術とにより所望のビット線を加工してもよい。
図７には、タングステン膜２５によるビット線ＢＬが形成された状態の相変化メモリの平面レイアウトを示している。図７に示すように、隣接する活性化領域ＲＡ（Ｐ形ウエル１３）内において各ビット線コンタクト２４を結ぶ方向にビット線ＢＬが配置されている。よって、ワード線ＷＬ（ゲート電極１９）とビット線ＢＬ（タングステン膜２５）は、互いに直交する方向に配置されることになる。これにより、ビット線ＢＬに関連する回路部分と、ワード線ＷＬに関連する回路部分は、半導体基板１０における別々の一端に集積させることができ、効率的な平面レイアウトを構成可能となる。
次に、図８に示すように、半導体基板１０の主面に層間絶縁膜２６を形成する。この層間絶縁膜２６としては、上述したＴＥＯＳ酸化膜を用いればよい。このとき、平坦性を向上させるため、上述のＣＭＰ法により研磨する工程を追加してもよい。
次に、図９に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、下部電極プレートコンタクト２７を開口する。このときのドライエッチングに際し、シリコン絶縁膜とシリコン窒化膜とのエッチング速度差を利用することにより、ゲート電極１９の側面に形成されているシリコン窒化膜側壁２２及びキャップ絶縁膜２０がエッチングされ難い条件下でゲート電極１９に対して自己整合的に形成される。
ここで、図１０には、下部電極プレートコンタクト２７が開口された状態の相変化メモリの平面レイアウトを示している。下部電極プレートコンタクト２７は、平行する２本のワード線ＷＬの外側に露出する活性化領域ＲＡ上に形成される。なお、図１０においては、各々の活性化領域ＲＡ内には、４つの下部電極プレートコンタクト２７が４隅に配置される例を示している。下部電極プレートコンタクト２７は、相変化メモリ素子とＭＯＳトランジスタのソース・ドレイン拡散層との配線構造に必要であるため、その個数を多く配置するのが配線の抵抗成分を低減する上で望ましい。ただし、各々の活性化領域ＲＡ内に少なくとも１つの下部電極プレートコンタクト２７を形成すれば、本実施形態の相変化メモリを構築することができる。
そして、図９に示すように、開口された下部電極プレートコンタクト２７の中に、プラグ２８ａ（本発明の第１のプラグに相当）を形成する。このプラグ２８ａは、例えば、ＣＶＤ法によりタングステン膜を形成した後に、ＣＭＰ法により研磨して形成すればよい。その後、さらに例えばタングステン膜を堆積して、フォトリソグラフィ技術とドライエッチング技術とを用いることにより下部電極プレート２８ｂ（本発明の共通プレートに相当）を形成する。なお、プラグ２８ａが接触する各下地との良好な電気的導通を確保するため、予めコバルト（Ｃｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）等のシリサイド膜を形成しておくことが望ましい。
ここで、図１１には、下部電極プレート２８ｂが形成された状態の相変化メモリの平面レイアウトを示している。各々の活性化領域ＲＡには、下部電極プレート２８ｂが２個ずつ配置され、それぞれ上述の４つの下部電極プレートコンタクト２７のうちの２個に接続される構造となっている。これにより、後続の工程で形成される相変化メモリ素子を、同一のＭＯＳトランジスタのソース・ドレイン拡散層に接続することができる。ただし、下部電極プレート２８ｂを、少なくとも１つの下部電極プレートコンタクト２７に接続すれば、本実施形態の相変化メモリを構築することができる。
次に、図１２に示すように、フォトリソグラフィ技術とドライエッチング技術とを用いて、下部電極コンタクト３２を開口する。まず、半導体基板１０の主面に絶縁膜２９を形成し、その上部にさらにハードマスク３０を形成する。そして、ハードマスク３０に下部電極コンタクト３２ａを開口し、続いて半導体基板１０の主面に同様の膜を形成する。この膜に異方性ドライエッチングを施して下部電極コンタクト３２ａの開口部分の側壁にサイドウォールスペーサ３１を形成する。このように形成することで、相変化メモリ素子の下部電極を小さく構築できるため、発熱効率を高めるのに有用である。最終的に、ハードマスク３０とサイドウォールスペーサ３１をマスクにして、ドライエッチング技術を用いて下部電極コンタクト３２が開口される。これにより、下部電極コンタクト３２ａの開口径より小さいな下部電極コンタクト３２を形成可能となる。
ここで、図１３には、下部電極コンタクト３２が開口された状態の相変化メモリの平面レイアウトを示している。各々の下部電極プレート２８ｂについて、４つの下部電極コンタクト３２が接続される。図１３に示されるように、１つの下部電極プレート２８ｂにおける４つの下部電極コンタクト３２の配置は、一直線上の配列ではなく、交互に横方向のオフセットを持たせた配列になっている。隣接する下部電極コンタクト３２間の距離を最小加工寸法にして配置することを前提にすると、一直線上の配列に比べて、交互にオフセットを持たせた配列の場合、４つの下部電極コンタクト３２が占める全体の長さを短縮可能となり、配置面積を縮小する効果がある。
次に、図１４に示すように、下部電極となる導電性膜として、例えばタングステン膜３３を半導体基板１の全面に堆積する。タングステン膜３３の堆積には、例えばＣＶＤ法を用いればよい。
次に、図１５に示すように、堆積されたタングステン膜３３を、例えばＣＭＰ法により研磨することで、下部電極プラグ３３ａ（本発明の第２のプラグに相当）を形成する。この下部電極プラグ３３ａは、電流供給時に発熱して相変化メモリ素子の温度を上昇させて構造変化を生じさせる役割を担っている。下部電極プラグ３３ａの材料としては発熱の点で高抵抗の材料がより好ましく、例えば、タングステンを用いるほか、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタンアルミ（ＴｉＡｌＮ）等の高融点金属及びその窒化物、あるいはシリサイド窒化膜（例えば、ＴｉＳｉＮ）を用いることが好ましい。
次いで、相変化材料であるカルコゲナイド膜３４と上部電極膜３５を例えばスパッタ法により半導体基板１０の全面に堆積する。カルコゲナイド膜３４は、例えば、Ｇｅ２Ｓｂ２Ｔｅ５を膜厚５０ｎｍから２００ｎｍの範囲で堆積し、上部電極膜３５としては、例えば、タングステン膜を膜厚５０ｎｍで堆積すればよい。その後、フォトリソグラフィ技術とドライエッチング技術とを用いて、カルコゲナイド膜３４及び上部電極膜３５を一括して加工することにより、所望の相変化メモリ素子に電流を供給するための素子選択線ＳＬをパターニングする。
なお、カルコゲナイド膜３４としては、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、セレン（Ｓｅ）、のいずれか２つ以上を含む材料を用いることができる。また、上部電極膜３５の材料としては発熱の点で高抵抗の材料がより好ましく、例えば、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタンアルミ（ＴｉＡｌＮ）等の高融点金属およびその窒化物、あるいはシリサイド窒化膜（例えば、ＴｉＳｉＮ）を用いることが好ましい。
ここで、図１６には、一体的に形成されたカルコゲナイド膜３４と上部電極膜３５に対応する素子選択線ＳＬがパターンニングされた状態の相変化メモリの平面レイアウトを示している。素子選択線ＳＬは、その延伸方向がビット線ＢＬと同一の方向になるように配置され、ワード線ＷＬとは直交方向に配置される、本実施形態においては、互いにＭＯＳトランジスタを共有する４つの相変化メモリ素子は、それぞれ異なる独立した素子選択線ＳＬに接続される。これにより、素子選択線ＳＬに接続される制御回路の部分は、回路規模が大きいワード線ＷＬに関連する回路部分と別々の一端に集積させることができ、より効率的な平面レイアウトを構成可能となる。
次に、図１７に示すように、半導体基板１０の全面に層間絶縁膜３６を堆積する。この層間絶縁膜３６としては、例えば、プラズマ成膜によるシリコン酸化膜を用いればよい。このとき、素子選択線ＳＬに起因する段差を解消するため、例えば、ＣＭＰ法により研磨することで表面を平坦化することが望ましい。
さらに、第２層配線３８を形成し、この第２層配線３８と素子選択線ＳＬあるいはビット線ＢＬ等が形成されるタングステン膜２５との間は、接続孔３７を介して接続される。第２層配線３８は、例えば、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）及び窒化チタンの積層で形成することができる。また、接続孔３７は、チタン（Ｔｉ）、窒化チタン及びタングステンの積層で形成することができる。なお、第２層配線３８の上部に、さらに層間絶縁膜を介して第３層配線あるいはそれ以上の配線層（不図示）を設けてもよい。
以上の各工程により、本実施形態の相変化メモリのデバイス構造が完成する。ここで、完成した状態の相変化メモリに関する詳細な断面構造を示す。図１６におけるワード線ＷＬに直交する２断面（Ａ−Ａ’断面、Ｂ−Ｂ’断面）に対応して、図１８（ａ）にＡ−Ａ’断面構造図を示すとともに、図１８（ｂ）にＢ−Ｂ’断面構造図を示す。また、図１６におけるワード線ＷＬに平行なＣ−Ｃ断面に対応して、図１９にＣ−Ｃ’断面構造図を示す。なお、図２〜図１７に含まれる各断面構造図は、Ａ−Ａ’断面とＢ−Ｂ’断面とを混在させて表現した図である。
本実施形態の相変化メモリにおいては、上記の構造に限られることなく多様な変形例がある。図２０は、本実施形態の第１の変形例の断面構造図であり、本実施形態における図１９のＣ−Ｃ‘断面構造図に対応する図である。第１の変形例においては、下部電極プラグ４０ａに接続されるカルコゲナイド膜４１ａと上部電極膜４２ａからなる第１層と、下部電極プラグ４０ｂに接続されるカルコゲナイド膜４１ｂと上部電極膜４２ｂからなる第２層とを含む２階層に積層形成されている。このような構造により、素子選択線ＳＬを配置するために必要な面積を小さくすることができ、その結果、相変化メモリにおいて情報ビット単位の面積の縮小に応じて、全体の配置面積を縮小可能となる。
図２１は、本実施形態の第２の変形例の断面構造図であり、第１の変形例と同様に図１９のＣ−Ｃ’断面構造図に対応する図である。第２の変形例においては、下部電極プラグ５０ａに接続されるカルコゲナイド膜５１ａと上部電極膜５２ａからなる第１層については第１の変形例と同様であるが、第２層の構造が異なっている。すなわち、下部電極プレート２８ｂの上部にプラグ５３を介して第２層の下部電極プレート５４を構成して層間絶縁膜５５を堆積する。そして、第２層において下部電極プラグ５０ｂに接続されるカルコゲナイド膜５１ｂと上部電極膜５２ｂからなる第２層を形成している。このように下部電極プレート２８ｂ、５４を含めて２階層に積層形成し、相変化メモリにおいて情報ビット単位の面積の縮小に応じて、全体の配置面積を縮小可能となる。
なお、第１の変形例及び第２の変形例においては、いずれも２階層の構造を示しているが、より積層数を増やして多階層で構成してもよい。
以上、本実施形態に基づいて本発明について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態においては、相変化メモリ素子としてカルコゲナイド系の相変化材料を用いる場合を説明したが、同様の機能を実現できる他の相変化材料を用いた場合であっても広く本発明を適用することができる。また、本実施形態の相変化メモリにおける電極構造やＭＯＳトランジスタの構造は、本実施形態に構造に限定されず、多様な形態を採用することができる。
１０…半導体基板
１１…ｎ型ウエル
１２、１３…ｐ型ウエル
１４…浅溝
１５…素子分離領域
１６…ゲート絶縁膜
１７…多結晶シリコン膜
１８…タングステン膜
１９…ゲート電極
２０…キャップ絶縁膜
２１…不純物領域
２２…シリコン窒化膜側壁
２３…層間絶縁膜
２４…ビット線コンタクト
２５…タングステン膜
２６…層間絶縁膜
２７…下部電極プレートコンタクト
２８ａ…プラグ
２８ｂ…下部電極プレート
２９…層間絶縁膜
３０…ハードマスク
３１…サイドウォールスペーサ
３２、３２ａ…下部電極コンタクト
３３…タングステン膜
３３ａ…下部電極プラグ
３４…カルコゲナイド膜
３５…上部電極膜
３６…層間絶縁膜
３７…接続孔
３８…第２層配線
１１…ｎ型ウエル
１２、１３…ｐ型ウエル
１４…浅溝
１５…素子分離領域
１６…ゲート絶縁膜
１７…多結晶シリコン膜
１８…タングステン膜
１９…ゲート電極
２０…キャップ絶縁膜
２１…不純物領域
２２…シリコン窒化膜側壁
２３…層間絶縁膜
２４…ビット線コンタクト
２５…タングステン膜
２６…層間絶縁膜
２７…下部電極プレートコンタクト
２８ａ…プラグ
２８ｂ…下部電極プレート
２９…層間絶縁膜
３０…ハードマスク
３１…サイドウォールスペーサ
３２、３２ａ…下部電極コンタクト
３３…タングステン膜
３３ａ…下部電極プラグ
３４…カルコゲナイド膜
３５…上部電極膜
３６…層間絶縁膜
３７…接続孔
３８…第２層配線
Claims (9)
- 半導体基板の上に形成され、第１の不純物領域と第２の不純物領域とを備える第１のトランジスタと、
前記第１のトランジスタ、前記第１の不純物領域、及び、前記第２の不純物領域の上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に形成された第１の下部電極プレートと、
前記第１の層間絶縁膜の中に形成され、前記第１の下部電極プレートから前記第１の不純物領域まで延伸する第１のプラグと、
前記第１の下部電極プレート上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された複数の第１の相変化材料膜と、
各々が、前記第２の層間絶縁膜の中に形成され、前記第２の層間絶縁膜を貫通して前記複数の第１の相変化材料膜の対応する１つから前記第１の下部電極プレートまで延伸する複数の第１の下部電極プラグと、
を備えることを特徴とする半導体装置。 - 前記第２の層間絶縁膜の上に形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜の上に形成された第２の相変化材料膜と、
前記第２及び第３の層間絶縁膜の中に形成され、前記第２の相変化材料膜から前記第１の下部電極プレートまで延伸する第２の下部電極プラグと、
を備えることを特徴とする請求項１に記載の半導体装置。 - 前記第２の層間絶縁膜の上に形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜の上に形成された第２の下部電極プレートと、
前記第３の層間絶縁膜の中に形成され、前記第２の下部電極プレートから前記第１の下部電極プレートまで延伸する第２の下部電極プラグと、
前記第２の下部電極プレートの上に形成された第４の層間絶縁膜と、
前記第４の層間絶縁膜の上に形成された第２の相変化材料膜と、
前記第４の層間絶縁膜の中に形成され、前記第２の相変化材料膜から前記第２の下部電極プレートまで延伸する第２の下部電極プラグと、
を備えることを特徴とする請求項１に記載の半導体装置。 - 前記半導体基板の上であり、且つ、前記第１の絶縁層の中に形成され、前記第２の不純物領域を前記第１のトランジスタと共用し、第３の不純物領域を備える第２のトランジスタと、
前記第１の層間絶縁膜の上であり、かつ、前記第２の絶縁膜の中に形成され、前記第１の下部電極プレートとは前記第２の層間絶縁膜によって電気的に分離される第３の下部電極プレートと、
前記第１の層間絶縁膜の中に形成され、前記第１のプラグとは前記第１の層間絶縁膜によって電気的に分離され、前記第３の下部電極プレートから前記第３の不純物領域まで延伸する第２のプラグと、
各々が、前記第２の層間絶縁膜の中に形成され、前記第２の層間絶縁膜を貫通して前記複数の第１の相変化材料膜の対応する１つから前記第３の下部電極プレートまで延伸する複数の第３の下部電極プラグと、
を備えることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。 - 前記第１の層間絶縁膜の下に形成され、前記第１のトランジスタ、前記第１の不純物領域、及び、前記第２の不純物領域の上に形成された第５の層間絶縁膜と、
前記第５の層間絶縁膜の上に形成され、前記第２の不純物領域に接続され、第１の方向に延伸するビット線と、
各々が、前記複数の第１のメモリ素子の対応する１つの上に形成され、前記第１の方向に沿って延伸する複数の上部電極膜と、
を備えることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。 - 前記第１のトランジスタが、第２の方向に延伸するゲート電極を有し、
前記複数の第１の下部電極プラグが、前記第２の方向に沿って配置されることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。 - 前記第１のトランジスタが、前記第１の方向に実質的に直交する第２の方向に延伸するゲート電極を有し、
前記複数の第１の下部電極プラグが前記第２の方向に沿って配置されることを特徴とする請求項５に記載の半導体装置。 - 前記第１の層間絶縁膜の下に形成され、前記第１のトランジスタ、前記第１の不純物領域、及び、前記第２の不純物領域の上に形成された第５の層間絶縁膜と、
前記第５の層間絶縁膜の上に形成され、前記第２の不純物領域に接続され、第１の方向に延伸するビット線と、
各々が、前記複数の第１のメモリ素子の対応する１つの上に形成され、前記第１の方向に沿って延伸する複数の上部電極膜と、を備え、
前記第１のトランジスタが、前記第１の方向に実質的に直交する第２の方向に延伸するゲート電極を有し、
前記複数の第１の下部電極プラグが前記第２の方向に沿って配置され、
前記第２のトランジスタが、前記第２の方向に延伸するゲート電極を有し、
前記複数の第３の下部電極プラグが前記第２の方向に沿って配置されることを特徴とする請求項４に記載の半導体装置。 - 前記第１の層間絶縁膜の中に形成され、前記第１の下部電極プレートから前記第１の不純物領域まで延伸する少なくとも１つの追加のプラグを備えることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005033271A JP4591821B2 (ja) | 2005-02-09 | 2005-02-09 | 半導体装置 |
| US11/349,959 US7675770B2 (en) | 2005-02-09 | 2006-02-09 | Phase change memory device |
| CNB2006100064780A CN100452418C (zh) | 2005-02-09 | 2006-02-09 | 相变存储器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005033271A JP4591821B2 (ja) | 2005-02-09 | 2005-02-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006222215A JP2006222215A (ja) | 2006-08-24 |
| JP4591821B2 true JP4591821B2 (ja) | 2010-12-01 |
Family
ID=36779753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005033271A Expired - Lifetime JP4591821B2 (ja) | 2005-02-09 | 2005-02-09 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7675770B2 (ja) |
| JP (1) | JP4591821B2 (ja) |
| CN (1) | CN100452418C (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127583A (ja) * | 2004-10-26 | 2006-05-18 | Elpida Memory Inc | 不揮発性半導体記憶装置及び相変化メモリ |
| KR100819560B1 (ko) | 2007-03-26 | 2008-04-08 | 삼성전자주식회사 | 상전이 메모리소자 및 그 제조방법 |
| KR100809725B1 (ko) | 2007-03-27 | 2008-03-07 | 삼성전자주식회사 | 스트랩핑 콘택 피치가 개선된 반도체 메모리소자 |
| US7817454B2 (en) | 2007-04-03 | 2010-10-19 | Micron Technology, Inc. | Variable resistance memory with lattice array using enclosing transistors |
| US7704788B2 (en) | 2007-04-06 | 2010-04-27 | Samsung Electronics Co., Ltd. | Methods of fabricating multi-bit phase-change memory devices and devices formed thereby |
| US7989251B2 (en) | 2007-05-14 | 2011-08-02 | Micron Technology, Inc. | Variable resistance memory device having reduced bottom contact area and method of forming the same |
| TWI336128B (en) * | 2007-05-31 | 2011-01-11 | Ind Tech Res Inst | Phase change memory devices and fabrication methods thereof |
| DE102008032067A1 (de) * | 2007-07-12 | 2009-01-15 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden |
| KR101370275B1 (ko) | 2007-08-21 | 2014-03-05 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조 방법 |
| JP5326080B2 (ja) * | 2007-08-22 | 2013-10-30 | 株式会社アルバック | 相変化メモリ装置の製造方法 |
| JP5435857B2 (ja) * | 2007-11-07 | 2014-03-05 | スパンション エルエルシー | 半導体装置 |
| JP5175526B2 (ja) * | 2007-11-22 | 2013-04-03 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| CN101471130B (zh) * | 2007-12-25 | 2011-08-24 | 财团法人工业技术研究院 | 相变存储器与相变存储器的控制方法 |
| US7961506B2 (en) * | 2008-02-05 | 2011-06-14 | Micron Technology, Inc. | Multiple memory cells with rectifying device |
| US8158965B2 (en) * | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
| JP2010016193A (ja) * | 2008-07-03 | 2010-01-21 | Toshiba Corp | 抵抗変化型メモリ |
| TWI394273B (zh) * | 2008-07-16 | 2013-04-21 | United Microelectronics Corp | 相變化記憶體 |
| US10103325B2 (en) * | 2016-12-15 | 2018-10-16 | Winbond Electronics Corp. | Resistance change memory device and fabrication method thereof |
| US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320030A (ja) * | 2000-05-11 | 2001-11-16 | Nec Corp | 強誘電体メモリ及びその製造方法 |
| JP2003100071A (ja) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2003197876A (ja) * | 2001-12-26 | 2003-07-11 | Hynix Semiconductor Inc | マグネチックｒａｍ |
| JP2003249073A (ja) * | 2001-12-21 | 2003-09-05 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| JP2004186553A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 不揮発性メモリセル及び不揮発性半導体記憶装置 |
| JP2004311015A (ja) * | 2003-04-04 | 2004-11-04 | Samsung Electronics Co Ltd | 低電流高速相変化メモリ素子及びその駆動方法 |
| JP2004336054A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Electronics Co Ltd | カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 |
| JP2004349709A (ja) * | 2003-05-23 | 2004-12-09 | Samsung Electronics Co Ltd | 半導体メモリ素子およびその製造方法 |
| JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
| JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
| JP2007511895A (ja) * | 2003-05-15 | 2007-05-10 | マイクロン・テクノロジー・インコーポレーテッド | １Ｔ‐ｎメモリセル積層構造体 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169599B2 (ja) * | 1990-08-03 | 2001-05-28 | 株式会社日立製作所 | 半導体装置、その駆動方法、その読み出し方法 |
| JP2002231721A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
| US6567296B1 (en) * | 2001-10-24 | 2003-05-20 | Stmicroelectronics S.R.L. | Memory device |
| DE60205569T2 (de) * | 2001-12-21 | 2006-05-18 | Kabushiki Kaisha Toshiba | MRAM mit gestapelten Speicherzellen |
| EP1326254B1 (en) * | 2001-12-27 | 2009-02-25 | STMicroelectronics S.r.l. | Architecture of a phase-change nonvolatile memory array |
| JP3999549B2 (ja) * | 2002-04-01 | 2007-10-31 | 株式会社リコー | 相変化材料素子および半導体メモリ |
| US6850432B2 (en) * | 2002-08-20 | 2005-02-01 | Macronix International Co., Ltd. | Laser programmable electrically readable phase-change memory method and device |
| JP4254293B2 (ja) | 2003-03-25 | 2009-04-15 | 株式会社日立製作所 | 記憶装置 |
| US7286378B2 (en) * | 2003-11-04 | 2007-10-23 | Micron Technology, Inc. | Serial transistor-cell array architecture |
| KR100647218B1 (ko) * | 2004-06-04 | 2006-11-23 | 비욘드마이크로 주식회사 | 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자 |
| US7233520B2 (en) * | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
-
2005
- 2005-02-09 JP JP2005033271A patent/JP4591821B2/ja not_active Expired - Lifetime
-
2006
- 2006-02-09 US US11/349,959 patent/US7675770B2/en active Active
- 2006-02-09 CN CNB2006100064780A patent/CN100452418C/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320030A (ja) * | 2000-05-11 | 2001-11-16 | Nec Corp | 強誘電体メモリ及びその製造方法 |
| JP2003100071A (ja) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP2003249073A (ja) * | 2001-12-21 | 2003-09-05 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| JP2003197876A (ja) * | 2001-12-26 | 2003-07-11 | Hynix Semiconductor Inc | マグネチックｒａｍ |
| JP2005522045A (ja) * | 2002-04-04 | 2005-07-21 | 株式会社東芝 | 相変化メモリ装置 |
| JP2004186553A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 不揮発性メモリセル及び不揮発性半導体記憶装置 |
| JP2004311015A (ja) * | 2003-04-04 | 2004-11-04 | Samsung Electronics Co Ltd | 低電流高速相変化メモリ素子及びその駆動方法 |
| JP2004336054A (ja) * | 2003-05-01 | 2004-11-25 | Samsung Electronics Co Ltd | カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 |
| JP2007511895A (ja) * | 2003-05-15 | 2007-05-10 | マイクロン・テクノロジー・インコーポレーテッド | １Ｔ‐ｎメモリセル積層構造体 |
| JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
| JP2004349709A (ja) * | 2003-05-23 | 2004-12-09 | Samsung Electronics Co Ltd | 半導体メモリ素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006222215A (ja) | 2006-08-24 |
| US20060176724A1 (en) | 2006-08-10 |
| CN100452418C (zh) | 2009-01-14 |
| CN1819256A (zh) | 2006-08-16 |
| US7675770B2 (en) | 2010-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7675770B2 (en) | Phase change memory device | |
| JP5474272B2 (ja) | メモリ装置及びその製造方法 | |
| JP4345676B2 (ja) | 半導体記憶装置 | |
| EP1431982B1 (en) | Method of fabricating 1T1R resistive memory array | |
| CN101064331B (zh) | 利用自对准工艺制造的相变存储器 | |
| US7514704B2 (en) | Phase-change memory device and method of manufacturing the same | |
| CN100502011C (zh) | 存储元件 | |
| EP2062307B1 (en) | Method for controlled formation of the resistive switching material in a resistive switching device and devices obtained thereof | |
| KR100862675B1 (ko) | 자기-정렬된 처리를 이용하여 제조된 상 변화 메모리 | |
| JP2010503194A (ja) | 抵抗スイッチングデバイスの製造方法および該方法で得られるデバイス | |
| JP2008277543A (ja) | 不揮発性半導体記憶装置 | |
| US10840443B2 (en) | Method and apparatus providing multi-planed array memory device | |
| JP2008311641A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2009033177A (ja) | 積層されたｎａｎｄ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法 | |
| US7868315B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN103545338A (zh) | 具有热局限间隔物的存储装置及其制造方法 | |
| JP4428228B2 (ja) | 半導体装置 | |
| US7678642B2 (en) | Method for manufacturing phase change memory device using a patterning process | |
| JP2006332671A (ja) | 相変化記憶素子及びその製造方法 | |
| TWI850641B (zh) | 半導體結構及其形成方法 | |
| JP2014045224A (ja) | メモリ装置 | |
| CN119183288A (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20071119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4591821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |