[go: up one dir, main page]

WO2011027392A1 - 試験装置、試験方法およびプログラム - Google Patents

試験装置、試験方法およびプログラム Download PDF

Info

Publication number
WO2011027392A1
WO2011027392A1 PCT/JP2009/004333 JP2009004333W WO2011027392A1 WO 2011027392 A1 WO2011027392 A1 WO 2011027392A1 JP 2009004333 W JP2009004333 W JP 2009004333W WO 2011027392 A1 WO2011027392 A1 WO 2011027392A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
probe card
terminals
device under
under test
Prior art date
Application number
PCT/JP2009/004333
Other languages
English (en)
French (fr)
Inventor
敏之 清川
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to PCT/JP2009/004333 priority Critical patent/WO2011027392A1/ja
Priority to KR1020107019059A priority patent/KR101023178B1/ko
Priority to JP2009538939A priority patent/JP4480796B1/ja
Priority to DE112009005202T priority patent/DE112009005202T5/de
Priority to US12/869,545 priority patent/US8493083B2/en
Priority to TW099128906A priority patent/TW201129813A/zh
Publication of WO2011027392A1 publication Critical patent/WO2011027392A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Definitions

  • the present invention relates to a test apparatus, a test method, and a program.
  • a probe card having a large number of bumps corresponding to the test pads of the semiconductor chip is used. Since the test pads and bumps are very small, for the purpose of accurately aligning the corresponding test pads and bumps, alignment marks are attached to both the semiconductor wafer and the probe card, and the alignment marks are used to Positioning the probe card is performed.
  • the test pad and the test pad may be deformed due to a manufacturing error of the semiconductor wafer, the probe card or the alignment mark, or a deformation of the semiconductor wafer or the probe card caused by a temperature change. There may be a displacement between the bumps.
  • the positional information of the plurality of first terminals provided on the surface of the device under test and the surface of the probe card used for testing the device under test are provided. Based on the position information acquisition unit for acquiring the position information of the plurality of second terminals, the position information of the plurality of first terminals acquired by the position information acquisition unit, and the position information of the plurality of second terminals. The amount of displacement between each of the terminals and the corresponding plurality of second terminals is calculated, and the relative position between the device under test and the probe card is determined so that the maximum value of the amount of displacement is smaller than a predetermined value.
  • the test apparatus may further include a plurality of probe cards and a plurality of test heads corresponding to each of the plurality of probe cards and testing the device under test.
  • Each of the plurality of probe cards includes a plurality of test heads. May be electrically connected to the device under test.
  • the positional information of the plurality of first terminals provided on the surface of the device under test and the plurality of probes provided on the surface of the probe card used for testing the device under test A plurality of first terminals based on the position information acquisition unit for acquiring the position information of the second terminals and the position information of the plurality of first terminals and the position information of the plurality of second terminals acquired by the position information acquisition unit.
  • a first storage unit that stores the displacement amount at the relative position determined by the control unit in association with each of the plurality of second terminals, and the device under test.
  • the relative position with respect to the probe card is adjusted so that the device under test and the probe card are electrically connected, the test head for testing the device under test electrically connected to the probe card, and the test result
  • the second storage unit that stores the plurality of second terminals in association with each other, and the displacement amount at the defective portion is smaller than a predetermined value
  • An analysis unit that determines that there is a problem with the device under test or the probe card and determines that there is a problem with the connection state between the device under test and the probe card when the displacement at the defective portion is greater than a predetermined value;
  • a test device is provided.
  • the position information acquisition unit may be an imaging unit that images at least one of the surface of the device under test and the surface of the probe card.
  • the positional information of the plurality of first terminals provided on the surface of the device under test and the plurality of second terminals provided on the surface of the probe card used for testing the device under test The step of acquiring the position information and the displacement between each of the plurality of first terminals and each of the corresponding plurality of second terminals based on the position information of the plurality of first terminals and the position information of the plurality of second terminals.
  • a test method is provided that includes calculating the quantity and aligning the device under test and the probe card to make the maximum value of the displacement smaller than a predetermined value.
  • the device under test and the probe card may be aligned so as to minimize the maximum displacement.
  • the alignment step includes a step of calculating a maximum displacement amount for a plurality of cases where the relative positions of the device under test and the probe card are changed, and a displacement amount calculated for the plurality of cases. Determining a relative position between the device under test and the probe card based on the maximum value of.
  • the step of acquiring the position information may include a step of preparing a plurality of probe cards, and a step of acquiring the position information of the plurality of second terminals for each of the plurality of probe cards.
  • the alignment step involves determining the relative position between the device under test and each of the plurality of probe cards, and selecting one of the plurality of probe cards based on the maximum amount of displacement at the determined relative position. And positioning the device under test and the probe card selected in the step of selecting one of the plurality of probe cards based on the relative position determined in the step of determining the relative position. May be combined.
  • the test method is based on the positional information of the plurality of first terminals and the positional information of the plurality of second terminals, and each of the plurality of second terminals is displaced from the corresponding first terminal in the aligned state. Calculating a quantity; storing a displacement amount in an aligned state for each of the plurality of second terminals; testing a device under test; and a result of the test for the plurality of second terminals.
  • An example of the front view of the test apparatus 100 is shown.
  • An example of the partial longitudinal cross-sectional view of the test apparatus 100 is shown.
  • An example of a partial horizontal sectional view of the test apparatus 100 is shown.
  • An example of the partial longitudinal cross-sectional view of the alignment unit 400 is shown.
  • An example of a cross-sectional view of the test head 200 is shown.
  • An example of the exploded view of the probe card 300 is shown.
  • An example of the partial expanded sectional view of the membrane unit 370 is shown.
  • An example of the top view of the wafer 810 and the probe card 820 is shown. 2 shows an example of a system configuration of a control system 500.
  • An example of the flowchart of the test method of the test apparatus 100 is shown.
  • the flowchart of the determination method of the relative position in S1020 is shown.
  • the other example of the flowchart of the test method of the test apparatus 100 is shown.
  • test apparatus 101 wafer, 110 EFEM (Equipment Front End Module), 112 signal lamp, 114 EMO (EMmergency Off), 115 rail, 116 robot arm, 117 column, 118 pre-aligner, 120 operation unit, 122 display, 124 arm, 126 input device, 130 load unit, 132 load table, 134 load gate, 140 chiller unit, 150 FOUP (Front Opening Unified Pod), 160 mainframe, 200 test head, 201 housing, 202 contactor, 210 pin electronics, 220 motherboard 222 angle connector, 224 relay connector 226, angle connector, 228 small board, 230 flat cable, 240 support board, 250 three-dimensional actuator, 260 contactor board, 270 sub-board, 280 contactor housing, 300 probe card, 312 upper frame, 314 lower frame, 316 screw, 320 wiring board, 323 contact pad, 330 guide unit, 340 PCR sheet (Pressure sensitive Conductor Sheet), 341 through electrode, 344 through hole, 350 interposer, 351 contact pad, 353 contact pad, 3
  • FIG. 1 schematically shows an example of a front view of the test apparatus 100.
  • the test apparatus 100 includes an EFEM 110, an operation unit 120, a load unit 130, and a chiller unit 140.
  • the test apparatus 100 tests the electrical characteristics of a device such as a semiconductor chip formed on a semiconductor wafer, for example, and determines whether the device under test is good or bad.
  • the test apparatus 100 may collectively test a plurality of semiconductor chips formed on the semiconductor wafer.
  • the semiconductor wafer and the semiconductor chip may be an example of a device under test.
  • the EFEM 110 incorporates a mechanism for transporting a substrate such as a semiconductor wafer to be tested inside the test apparatus 100.
  • the EFEM 110 may be an example of a transport unit that transports a device under test.
  • the signal lamp 112 indicating the operation state of the test apparatus 100 and the test apparatus 100 are operated in an emergency stop at a high position on the front surface of the EFEM 110.
  • EMO114 is arranged.
  • the operation unit 120 includes a display 122, an arm 124, and an input device 126.
  • the operation unit 120 is supported by the EFEM 110.
  • One end of the arm 124 is coupled to the EFEM 110 and the other end of the arm 124 supports the display 122 and the input device 126 movably.
  • the display 122 includes, for example, a liquid crystal display device and a touch panel display, and displays an operation state of the test apparatus 100, an echo back of input content from the input device 126, and the like.
  • the input device 126 includes, for example, a keyboard, a mouse, a trackball, a jog tire, a touch panel display, a storage medium reading device, and the like, and receives instructions or information related to setting, operation, and the like of the test device 100. These instructions and the like may be input to the test apparatus 100 from another computer via a communication line.
  • the load unit 130 includes a load table 132 and a load gate 134.
  • a load table 132 On the load table 132, a container that contains a semiconductor wafer to be tested is placed.
  • the load gate 134 opens and closes when the semiconductor wafer is loaded into or unloaded from the test apparatus 100. Thereby, the semiconductor wafer can be loaded from the outside without reducing the cleanliness inside the test apparatus 100.
  • the chiller unit 140 may cool the wafer whose temperature has been raised by the test in the test apparatus 100 before unloading.
  • the EFEM 110 can be used for loading and unloading the semiconductor wafer into and from the chiller unit 140.
  • the chiller unit 140 may adjust the temperature of the cooling water and supply the cooling water to an air conditioning facility that controls the temperature inside the test apparatus 100.
  • the chiller unit 140 may be disposed adjacent to the EFEM 110, and may be disposed between the load unit 130 and a test head that performs a test.
  • FIG. 2 schematically shows an example of a partial longitudinal sectional view of the test apparatus 100. Elements that are the same as those in FIG. 1 are given the same reference numerals, and redundant descriptions are omitted.
  • the test apparatus 100 includes a load unit 130, an EFEM 110, a main frame 160, an alignment unit 400, a probe card 300, and a test head 200.
  • illustration of the chiller unit 140 is abbreviate
  • the load unit 130, the EFEM 110, and the main frame 160 are sequentially arranged adjacently from the front surface (left side in the figure) to the rear side (right side in the figure).
  • the alignment unit 400, the probe card 300, and the test head 200 are stacked on the main frame 160.
  • the load unit 130 and the EFEM 110, and the alignment unit 400 and the EFEM 110 are communicated with each other in an airtight manner, and the inside thereof is kept highly clean.
  • the FOUP 150 is placed on the load table 132 of the load unit 130.
  • the FOUP 150 stores a plurality of wafers 101 to be tested. Further, when the wafer 101 after the test is collected, the wafer is stored in the FOUP 150.
  • EFEM 110 has a built-in robot arm 116.
  • the robot arm 116 is mounted on a column 117 that travels along the rail 115, and conveys the wafer between the load unit 130 and the alignment unit 400.
  • the robot arm 116 takes out the wafers 101 one by one from the FOUP 150 through the load gate 134 and conveys them to the alignment unit 400.
  • the main frame 160 controls the operation of each part of the test apparatus 100.
  • the main frame 160 includes a control system 500 that controls operations of the test head 200 and the alignment unit 400.
  • the control system 500 may reflect the input received by the input device 126 of the operation unit 120 to each unit of the test apparatus 100. Further, the control system 500 may generate display contents reflecting the operation state of the test apparatus 100 and display the display contents on the display 122.
  • the control system 500 may be an example of a control unit.
  • the control system 500 may control the operation of the test head 200 according to the test program.
  • the control system 500 may synchronize the operations of the load unit 130, the EFEM 110, and the alignment unit 400 to transfer the wafer 101 to each other.
  • the control system 500 may immediately stop the operation of each part of the test apparatus 100 when the EMO 114 is operated.
  • the control system 500 may be connected to another test apparatus, a probe card 300 manufacturing apparatus, and a device under test manufacturing apparatus via a communication line. As a result, the control system 500 can obtain the test result of the device under test in another test apparatus or information related to the design or manufacture of the probe card or the device under test via the communication line. Note that the control system 500 may obtain such information from the operation unit 120.
  • the test head 200 is electrically connected to the wafer 101 and tests the electrical characteristics of the wafer 101.
  • the test head 200 may perform a burn-in inspection of the wafer 101.
  • the test head 200 stores a plurality of pin electronics 210.
  • the pin electronics 210 has an electric circuit required according to the test target and the content of the test.
  • the test head 200 is electrically connected to the probe card 300 via the contactor 202 attached to the lower surface.
  • the probe card 300 is used for testing a device under test.
  • the probe card 300 may be a wiring board unit that is interposed between the test head 200 and the wafer 101 and electrically connects the test head 200 and the wafer 101 when a test is performed in the test apparatus 100. .
  • an electrical signal path is formed between the test head 200 and the wafer 101 by the probe card 300.
  • the test apparatus 100 can correspond to the wafer 101 having a different layout.
  • the alignment unit 400 adjusts the relative position between the wafer 101 and the probe card 300 based on a signal from the control system 500, and electrically connects the wafer 101 and the probe card 300.
  • the alignment unit 400 may electrically connect the probe card 300 selected by the control system 500 and the wafer 101 based on a signal from the control system 500.
  • the alignment unit 400 may be an example of an alignment unit.
  • the alignment unit 400 includes an alignment stage 410.
  • the alignment stage 410 travels along the rail 402 with the wafer tray 450 and the wafer 101 mounted thereon.
  • the alignment stage 410 adjusts the relative position between the wafer 101 and the probe card 300 to align the probe card 300 and the wafer 101.
  • the alignment stage 410 can expand and contract in the vertical direction to raise or lower the mounted wafer 101.
  • the alignment stage 410 presses the wafer 101 against the probe card 300 by moving the wafer 101 toward the probe card 300.
  • the terminal provided on the surface of the wafer 101 and the terminal provided on the surface of the probe card 300 and corresponding to the terminal come into contact with each other.
  • “corresponding terminal” refers to a terminal that is electrically connected when a test of a device under test is performed.
  • the test pads on the wafer 101 and the bumps on the probe card 300 may be an example of the terminals.
  • the alignment stage 410 expands and contracts in the vertical direction and the wafer 101 is pressed against the probe card 300 to electrically connect the two has been described.
  • the method of electrically connecting both is not limited to this.
  • the alignment stage 410 holding the wafer 101 may expand and contract in the horizontal direction, and the wafer 101 may be pressed against the probe card 300 held vertically to electrically connect both.
  • FIG. 3 schematically shows an example of a partial horizontal sectional view of the test apparatus 100. Elements common to those in FIGS. 1 and 2 are denoted by the same reference numerals, and redundant description is omitted.
  • the test apparatus 100 includes four load units 130 and four test heads 200. Each load unit 130 is loaded with a FOUP 150. One EFEM 110 and one alignment unit 400 are arranged. The alignment unit 400 includes a single alignment stage 410.
  • the test apparatus 100 includes a plurality of probe cards 300 corresponding to the plurality of test heads 200, respectively.
  • the column 117 that supports the robot arm 116 moves along the rail 115 over substantially the entire width of the EFEM 110. Therefore, the robot arm 116 can transfer the wafer 101 to all of the four load units 130 and the four test heads.
  • a pre-aligner 118 is disposed at the end opposite to the chiller unit 140.
  • the pre-aligner 118 adjusts the mounting position of the wafer 101 with respect to the robot arm 116 with a considerably higher accuracy than the accuracy required by the test head 200. Thereby, the initial position accuracy when the robot arm 116 mounts the wafer 101 on the wafer tray 450 is improved, and the time required for alignment with the probe card 300 is shortened. In addition, the throughput of the test apparatus 100 can be improved.
  • the alignment unit 400 includes a rail 402, an alignment stage 410, a rail 422, a stage carrier 420, and a microscope 430.
  • the rail 402 is disposed over substantially the entire width of the bottom surface of the housing 401.
  • the stage carrier 420 moves in the longitudinal direction of the casing 401 along the rail 402.
  • the stage carrier 420 has a rail 422 perpendicular to the rail 402 on the upper surface.
  • the stage carrier 420 carries a part of the alignment stage 410 and the microscope 430.
  • the alignment stage 410 and a part of the microscope 430 move on the rail 422 in the lateral direction of the housing 401.
  • a pair of microscopes 430 are mounted on the stage carrier 420.
  • the pair of microscopes 430 are spaced apart in the extending direction of the rail 402. Thereby, the movement amount of the stage carrier 420 when imaging the wafer 101 or the probe card 300 can be suppressed.
  • the pair of microscopes 430 are arranged upward.
  • the pair of microscopes 430 captures an image of the probe card 300 and acquires information regarding the positions and shapes of the bumps provided on the surface of the probe card 300.
  • the other part of the microscope 430 is disposed on the ceiling surface of the casing 401. These microscopes 430 are arranged downward. These microscopes 430 are arranged in the immediate vicinity of the corresponding probe card 300 corresponding to each of the test heads 200. These microscopes 430 capture an image of the wafer 101 placed on the alignment stage 410 and acquire information on the position and shape of the test pad provided on the surface of the wafer 101. When the test of the device formed on the wafer 101 is executed, the test pad makes an electrical contact used for input / output of a signal to the device, power supply, and the like.
  • the test pad may be an example of a first terminal.
  • the probe card 300 and the wafer 101 can be aligned with higher accuracy than the accuracy of the pre-aligner 118.
  • the position of the wafer 101 can be detected by analyzing image data captured by the microscope 430 and detecting an edge of the wafer 101 or an alignment mark provided on the wafer 101.
  • the relative position between the microscope 430 arranged on the ceiling surface of the housing 401 and the probe card 300 is known.
  • the difference between the detected position of the wafer 101 and the position of the probe card 300 is calculated, and the alignment stage 410 is moved so that the difference is compensated, whereby the wafer 101 and the probe card 300 are positioned.
  • the alignment between the wafer 101 and the probe card 300 is not limited to this.
  • the image of the microscope 430 may be displayed on the display 122 and the wafer 101 and the probe card 300 may be manually aligned.
  • the contact between the plurality of terminals provided on the surface of the wafer 101 and the plurality of terminals provided on the surface of the probe card 300 is performed.
  • the wafer 101 and the probe card 300 are aligned so that the state becomes better. Thereby, the plurality of terminals provided on the surface of the wafer 101 and the plurality of terminals provided on the surface of the probe card 300 can be brought into more stable contact.
  • the microscope 430 may be an example of an imaging unit that images at least one of the surface of the wafer 101 and the surface of the probe card 300.
  • the microscope 430 is an example of a position information acquisition unit that acquires position information of a plurality of terminals provided on the surface of the wafer 101 and position information of a plurality of terminals provided on the surface of the probe card 300. It's okay.
  • position information of a plurality of terminals provided on the surface of the wafer 101 represents the relative position and shape of each terminal on the wafer 101.
  • position information of the plurality of terminals provided on the surface of the probe card 300 represents the relative position and shape of each terminal in the probe card 300.
  • the position information of all terminals is acquired by imaging the wafer 101 or the probe card 300, but the function of the position information acquisition unit is not limited to this.
  • position information may be acquired only for terminals that are functionally important among terminals provided on the surface of the device under test or the probe card, or terminals that are important for improving the accuracy of alignment.
  • functionally important terminals include terminals that supply power and terminals that handle signals with high frequencies.
  • Examples of the terminal that is important for improving the alignment accuracy include a terminal that forms a contour of the shape when a plurality of terminals are gathered to form a certain shape.
  • FIG. 4 schematically shows an example of a partial longitudinal sectional view of the alignment unit 400. Elements common to FIGS. 1 to 3 are denoted by the same reference numerals and redundant description is omitted, and the main frame 160 is not shown in FIG. 4.
  • the alignment unit 400 includes a housing 401, an alignment stage 410, and a hanger hook 440.
  • the housing 401 has a width corresponding to a plurality of test heads 200, for example, four test heads 200.
  • four probe cards 300 are mounted on the upper surface of the housing 401 corresponding to each of the test heads 200.
  • hanger hooks 440 that are opened and closed are arranged at positions corresponding to the test heads 200, respectively.
  • the hanger hook 440 suspends the wafer tray 450 and holds the wafer tray 450 directly below the probe card 300.
  • alignment unit 400 stands by wafer tray 450 immediately below each of test head 200 and probe card 300.
  • the wafer tray 450 held by the hanger hook 440 is once mounted on the alignment stage 410 rising from below.
  • the wafer tray 450 can be released from the hanger hook 440 by lowering the alignment stage 410 with the hanger hook 440 opened.
  • the robot arm 116 of the EFEM 110 mounts the wafer 101 on the wafer tray 450 whose upper surface is opened by the lowering of the alignment stage 410.
  • the alignment stage 410 can mount the wafer 101 in a state of being placed on the wafer tray 450.
  • the alignment stage 410 raises the wafer tray 450 and presses it against the lower surface of the probe card 300 while aligning the wafer 101 with respect to the probe card 300. In this state, the probe card 300, the wafer 101, and the wafer tray 450 are integrated.
  • the probe card 300, the wafer 101, and the wafer tray 450 can be integrated by lowering the pressure between the probe card 300 and the wafer tray 450 while the wafer 101 is sandwiched between the probe card 300 and the wafer tray 450.
  • a fixing jig that sandwiches the probe card 300 sandwiching the wafer 101 and the wafer tray 450 from the outside may be used.
  • the alignment stage 410 moves leaving the wafer 101 and the wafer tray 450. Since the probe card 300, the wafer 101, and the wafer tray 450 are integrated, the wafer 101 and the wafer tray 450 do not fall without the alignment stage 410.
  • the wafer 101 can be loaded into the test head 200. Further, while the test head 200 is testing the wafer 101, the alignment stage 410 can carry the other wafer 101 to the other test head 200. When the wafer 101 that has been tested is collected, the above series of operations may be executed in the reverse order. Thereby, the wafer 101 can be carried out by the robot arm 116. At this time, the wafer tray 450 stands by just below the test head 200.
  • the wafer tray 450 and the wafer 101 are integrated with the probe card 300 immediately below the test head 200.
  • the hanger hook 440 is closed but is not in contact with the wafer tray 450.
  • the alignment stage 410 pushes up the mounted wafer tray 450 and the wafer 101 immediately below the test head 200 and closely contacts the lower surface of the probe card 300.
  • a hanger hook 440 holds the wafer tray 450 and stands by.
  • the alignment unit 400 is equipped with the wafer tray 450 corresponding to each of the four test heads 200. Thereby, each of the test heads 200 can test the wafer 101 individually.
  • the plurality of test heads 200 may perform the same type of test, or may perform different types of tests. In the latter case, the throughput of the test apparatus 100 can be improved by causing a plurality of test heads to perform a time-consuming test.
  • the single alignment stage 410 and the robot arm 116 are shared among the plurality of test heads 200. As a result, it is possible to improve the utilization efficiency of the alignment stage 410 and the robot arm 116 that are not required during the test execution period.
  • FIG. 5 schematically shows an example of a cross-sectional view of the test head 200. Elements common to FIGS. 1 to 4 are denoted by the same reference numerals, and redundant description is omitted.
  • the test head 200 includes a housing 201, a contactor 202, pin electronics 210, a motherboard 220, and a flat cable 230.
  • a mother board 220 having a plurality of relay connectors 224 is horizontally arranged inside the housing 201.
  • the relay connector 224 has a receptacle on each of the upper surface side and the lower surface side of the mother board 220 to form a signal path that penetrates the mother board 220.
  • pin electronics 210 are attached to each of the relay connectors 224 via angle connectors 222. With such a structure, the pin electronics 210 can be exchanged according to the specification of the test object and the test content.
  • the plurality of pin electronics 210 may have the same specifications or different specifications. Further, the pin electronics 210 may not be attached to some relay connectors 224.
  • a small board 228 is connected to each relay connector 224 via an angle connector 226 on the lower surface of the motherboard 220.
  • One end of a flat cable 230 is connected to the small board 228.
  • a contactor 202 is attached to the lower surface of the housing 201.
  • the contactor 202 includes a support substrate 240, a three-dimensional actuator 250, a contactor substrate 260, a sub substrate 270, and a contactor housing 280.
  • the support substrate 240 has an upper surface fixed to the casing 201 and supports the upper end of the three-dimensional actuator 250 on the lower surface.
  • the lower end of the three-dimensional actuator 250 supports the contactor substrate 260.
  • the sub-board 270 and the contactor housing 280 are fixed to the lower surface of the contactor board 260.
  • the three-dimensional actuator 250 can move in the horizontal direction along the lower surface of the support substrate 240 and also expands and contracts in the vertical direction. Thereby, the contactor substrate 260 can be moved three-dimensionally. When the contactor substrate 260 moves, the sub substrate 270 and the contactor housing 280 also move together with the contactor substrate 260.
  • the lower end of the flat cable 230 is coupled to a terminal, for example, a spring pin, held by the contactor housing 280.
  • the pin electronics 210 is electrically connected to the lowermost surface of the test head 200.
  • a spring pin has been described here as an example, a structure including a connection that does not use a spring pin, such as capacitive coupling or optical connection, may be employed.
  • FIG. 6 schematically shows an example of an exploded view of the probe card 300.
  • the probe card 300 includes a wiring board 320, a PCR sheet 340, an interposer 350, a PCR sheet 360, and a membrane unit 370.
  • the wiring substrate 320 is formed of an insulating substrate having a relatively high mechanical strength, for example, a polyimide plate.
  • the peripheral edge of the wiring board 320 is sandwiched between an upper frame 312 and a lower frame 314 each having a frame shape.
  • the upper frame 312 and the lower frame 314 are stacked on each other and fastened by screws 316. Thereby, the mechanical strength of the wiring board 320 is further improved.
  • a plurality of guide units 330 are arranged on the upper surface of the wiring board 320.
  • the guide unit 330 functions as a connector guide that guides and positions the contactor 202 when the contactor 202 contacts the wiring board 320.
  • On the lower surface of the wiring board 320 a plurality of contact pads 323 that can be electrically connected by contact are disposed.
  • the contact pad 323 is electrically connected to a contact pad (not shown) disposed inside the guide unit 330 on the upper surface of the wiring board 320.
  • the PCR sheet 340 has a through electrode 341 penetrating the front and back.
  • the through electrode 341 of the PCR sheet 340 has the same layout as the contact pad 323 on the lower surface of the wiring substrate 320. Thereby, when the wiring board 320 and the PCR sheet 340 are closely stacked, the contact pad 323 and the through electrode 341 are electrically connected to each other.
  • the interposer 350 has a contact pad 351 and a contact pad 353 on the upper surface and the lower surface, respectively.
  • the contact pad 351 on the upper surface has the same layout as the through electrode 341 of the PCR sheet 340. Thereby, when the PCR sheet 340 and the interposer 350 are stacked closely, the contact pad 351 is electrically connected to the through electrode 341.
  • Each of the contact pads 353 on the lower surface corresponds to one of the contact pads 351 on the upper surface, and the corresponding contact pad 351 and the contact pad 353 are electrically connected to each other.
  • the contact pads 353 on the lower surface may have a different layout from the contact pads 351 on the upper surface. That is, the pitch between the contact pad 351 and the contact pad 353 may be changed.
  • the contact pad 351 on the upper surface of the interposer 350 can be arbitrarily laid out.
  • the test pads of the wafer 101 are formed on an integrated circuit, the test area of the test pads is small, and the pitch between the pads is also small.
  • the pitch of the contact pads 351 can be made larger than the pitch of the contact pads 353.
  • the area of the contact pad 351 can be made larger than the area of the contact pad 353.
  • the PCR sheet 360 has a through electrode 361 penetrating the front and back.
  • the through electrode 361 of the PCR sheet 360 has the same layout as the contact pad 353 on the lower surface of the interposer 350. Thereby, when the interposer 350 and the PCR sheet 360 are closely stacked, the contact pad 353 and the through electrode 361 are electrically connected to each other.
  • the membrane unit 370 includes a contact pad 371, an elastic sheet 372, a bump 373, and a frame 376.
  • the elastic sheet 372 is formed of an insulating material having elasticity.
  • the elastic sheet 372 may be a polyimide film.
  • the frame 376 holds the elastic sheet 372 in a flat state by gripping the peripheral edge of the elastic sheet 372.
  • the frame 376 may be formed of a material having a thermal expansion coefficient similar to that of the wafer 101.
  • the contact pad 371 is arranged on the upper surface of the elastic sheet 372 with the same layout as the through electrode 361 on the lower surface of the PCR sheet 360. Therefore, when the PCR sheet 340 and the membrane unit 370 are stacked closely, the through electrode 361 and the contact pad 371 are electrically connected to each other.
  • the bump 373 is disposed on the lower surface of the elastic sheet 372.
  • the bump 373 functions as a contact terminal for the wafer 101 on the lowermost surface of the probe card 300.
  • the bump 373 may be an example of a second terminal.
  • the bump 373 can also be used as an alignment mark when the wafer 101 and the probe card 300 are aligned.
  • Bumps 373 functioning as contact terminals for wafer 101 may be used as alignment marks, or bumps 373 used as alignment marks may be formed separately from the bumps 373.
  • the layout of the bumps 373 functioning as contact terminals for the wafer 101 may be the same as the layout of the test pads on the wafer 101.
  • the bump 373 used as the alignment mark may be formed in the same process as the bump 373 electrically connected to the test pad.
  • Each of the PCR sheet 340, the interposer 350, the PCR sheet 360, and the membrane unit 370 has a through hole 344, a through hole 354, a through hole 364, and a through hole 374 penetrating the front and back. These through holes are arranged so that these through holes communicate with each other when the PCR sheet 340, the interposer 350, the PCR sheet 360, and the membrane unit 370 are stacked. This helps exhaust between the members.
  • FIG. 7 schematically shows an example of a partially enlarged sectional view of the membrane unit 370.
  • the membrane unit 370 includes a contact pad 371, an elastic sheet 372, a bump 373, a through hole 374, and a frame 376.
  • Each of the bumps 373 has a shape with the center protruding downward. Thereby, the bump 373 functions as a contact terminal for the wafer 101 on the lowermost surface of the probe card 300.
  • Each of the bumps 373 is electrically connected to one of the contact pads 371 through a through electrode 375 embedded in a through hole formed in the elastic sheet 372.
  • the contact pad 371 has the same layout as the through electrode 361 of the PCR sheet 360 and the contact pad 353 on the lower surface of the interposer 350. Thereby, when the membrane unit 370, the PCR sheet 360, and the interposer 350 are laminated, an electrical connection from the bump 373 to the interposer 350 is formed.
  • FIG. 8 schematically shows an example of a plan view of the wafer 810 and the probe card 820.
  • FIG. 8 shows a state in which the wafer 810 and the probe card 820 are aligned so that the alignment mark 811 and the alignment mark 821 coincide.
  • the directions parallel to the surface of the wafer 810 and orthogonal to each other are defined as an X direction and a Y direction.
  • the right direction in the figure is the positive direction in the X direction
  • the upper direction in the figure is the positive direction in the Y direction.
  • the displacement of the relative position obtained by the microscope 430 from the design relative position will be described with respect to the relative positions of the corresponding test pads and bumps.
  • a description will be given using a wafer 810 having four test pads and a probe card 820 having four bumps.
  • the wafer 810 has a configuration similar to that of the wafer 101.
  • Wafer 810 has test pad 812, test pad 814, test pad 816, test pad 818, and alignment mark 811.
  • the alignment mark 811 is formed by four bumps.
  • the alignment marks 811 are arranged at equal intervals on the peripheral edge of the wafer 810.
  • the probe card 820 has the same configuration as the probe card 300.
  • the probe card 820 includes bumps 822, bumps 824, bumps 826 and bumps 828, and alignment marks 821.
  • Each bump has the same configuration as the bump 373.
  • the alignment mark 821 is formed by four bumps.
  • the alignment marks 821 are arranged at equal intervals on the peripheral edge of the probe card 820. Note that dotted lines in FIG. 8 indicate the outlines of the respective bumps when the respective bumps are projected onto the wafer 810.
  • the alignment mark 811 and the alignment mark 821 are designed so that the corresponding test pads and bumps are in sufficient contact when the wafer 810 and the probe card 820 are aligned so that they coincide with each other.
  • the wafer 810 and the probe card 820 are positioned so that the alignment mark 811 and the alignment mark 821 coincide with each other due to a manufacturing error of a test pad or bump, a difference in thermal expansion coefficient between the wafer 810 and the probe card 820, or the like. Even if they are aligned, there is a misalignment between the test pad and the bump.
  • the “displacement amount” between the corresponding test pad and the bump represents the amount that the relative position between the corresponding test pad and the bump is displaced from the design relative position. For example, when the center of the test pad and the center of the corresponding bump are designed to coincide with each other, the above “displacement amount” is to measure the positional deviation between the center of the test pad and the center of the corresponding bump. It can be calculated by
  • the wafer 810 and the probe card 820 have the same test pad and bump shape, and the alignment mark is used to align the wafer 810 and the probe card 820.
  • the case where the center of the corresponding test pad and the bump is designed to coincide is shown.
  • the relative position of the test pad 812 and the bump 822, as compared to the design point is displaced by X 2 in the X-direction positive direction is displaced by Y 2 in the positive direction of the Y-direction.
  • the relative positions of the test pad 814 and the bump 824 are displaced by X 4 in the negative direction in the X direction, and are displaced by Y 4 in the positive direction in the Y direction.
  • the relative position of the test pad 816 and the bump 826 in the positive direction of the X-direction is displaced by X 6, it is displaced by Y 6 in the negative direction of the Y-direction.
  • the relative position of the test pad 818 and the bump 828 in the positive direction of the X-direction is displaced by X 8, it is displaced by Y 8 in the negative direction of the Y-direction.
  • the displacement amount can be calculated between the test pad on the wafer 101 and the bump on the probe card 300.
  • FIG. 9 schematically shows an example of the system configuration of the control system 500.
  • the control system 500 is connected to the operation unit 120, the test head 200, the alignment unit 400, the microscope 430, and the storage unit 510.
  • the microscope 430 is connected to the storage unit 510.
  • the control system 500 receives information related to settings, operations, and the like of the test apparatus 100 from the operation unit 120.
  • the control system 500 may receive a set value when searching for an optimum value of the relative position between the wafer 101 and the probe card 300.
  • the control system 500 may receive position information of a plurality of test pads provided on the surface of the wafer 101 and position information of a plurality of bumps provided on the surface of the probe card 300.
  • the control system 500 notifies the operation unit 120 of information related to the operation state of the test apparatus 100 and information related to the test.
  • the control system 500 searches for an optimum value of the relative position between the wafer 101 and the probe card 300. Based on the positional information of the plurality of test pads provided on the surface of the wafer 101 and the positional information of the plurality of bumps provided on the surface of the probe card 300, the control system 500 performs the operation between the wafer 101 and the probe card 300. Determine the relative position. The control system 500 calculates the amount of displacement between each of the plurality of test pads and each of the corresponding plurality of bumps, and in order to make the maximum value of the amount of displacement smaller than a predetermined value, The relative position of may be determined.
  • the control system 500 may notify the storage unit 510 of the displacement amount at the determined relative position in association with each of the plurality of bumps.
  • Storage unit 510 stores information received from control system 500.
  • the storage unit 510 may be an example of a second storage unit.
  • the control system 500 may notify the storage unit 510 of the displacement amount at the determined relative position in association with each of a plurality of test pads provided on the surface of the wafer 101.
  • the control system 500 receives information on the test result of the wafer 101 from the test head 200.
  • the control system 500 controls the test head 200 according to the test program. For example, the control system 500 notifies the test head 200 of information regarding test progress and test data.
  • the control system 500 may determine pass / fail of each of a plurality of chips on the wafer 101 as an example of a device under test based on the test result of the wafer 101 received from the test head.
  • the control system 500 may notify the storage unit 510 of the quality information of the plurality of chips on the wafer 101 in association with each of the plurality of bumps provided on the surface of the probe card.
  • Storage unit 510 may store information received from control system 500.
  • the storage unit 510 may be an example of a second storage unit. Further, the control system 500 may notify the storage unit 510 of pass / fail information of the plurality of chips on the wafer 101 in association with each of the plurality of test pads provided on the surface of the wafer 101.
  • the control system 500 notifies the alignment unit 400 of information related to the transfer of the wafer 101, information related to the alignment of the wafer 101 and the probe card 300, and the like.
  • the alignment unit 400 conveys the wafer 101 to an appropriate test head 200 based on information from the control system 500, aligns the wafer 101 with the corresponding probe card 300, and integrates the wafer 101 and the probe card 300. .
  • the control system 500 receives information regarding the current status of the wafer 101 from the alignment unit 400.
  • the control system 500 instructs the microscope 430 to image the wafer 101 and the probe card 300.
  • the microscope 430 captures images of the wafer 101 and the probe card 300 based on an instruction from the control system 500, and is provided on the surface information of a plurality of test pads provided on the surface of the wafer 101 or on the surface of the probe card 300.
  • the position information of the plurality of bumps obtained is acquired.
  • the microscope 430 notifies the storage unit 510 of the acquired position information.
  • the storage unit 510 stores the position information received from the microscope 430.
  • the control system 500 receives information stored in the storage unit 510 from the storage unit 510.
  • the control system 500 notifies the storage unit 510 of information received from the operation unit 120, the test head 200, and the alignment unit 400.
  • the control system 500 receives information via the communication line, the control system 500 notifies the storage unit 510 of such information.
  • Storage unit 510 stores information received from control system 500.
  • the control system 500 receives, from the storage unit 510, positional information of a plurality of test pads provided on the surface of the wafer 101 and positional information of a plurality of bumps provided on the surface of the probe card 300, and from the operation unit 120. Based on the received set value, the optimum value of the relative position between the wafer 101 and the probe card 300 is searched and the relative position is determined.
  • the amount of displacement from the corresponding bump is calculated for each of the test pads. Then, the relative position between the wafer 101 and the probe card 300 is determined so that the maximum value of the calculated displacement amount becomes smaller than a predetermined value.
  • the predetermined value may be a value acceptable by the user received from the operation unit 120.
  • the control system 500 may notify the operation unit 120 of the fact, and the operation unit 120 may display the fact on the display 122. .
  • control system 500 controls the alignment unit 400 based on the determined relative position to align the wafer 101 and the probe card 300. Thereafter, the control system 500 controls the test head 200 and executes the test of the wafer 101. The control system 500 receives the test result of the wafer 101 from the test head 200.
  • control system 500 may analyze the cause of the defect.
  • the analysis can be executed by the following procedure, for example.
  • the control system 500 may be an example of an analysis unit.
  • control system 500 determines whether each of the plurality of bumps is aligned with the corresponding test pad based on the position information of the plurality of test pads and the position information of the plurality of bumps. The displacement amount is calculated. Then, the control system 500 stores the displacement amount in the aligned state in each of the plurality of bumps of the probe card 300 in the storage unit 510. Further, each time the test is executed, the control system 500 stores the result of the test in the storage unit 510 in association with each of the plurality of bumps.
  • the control system 500 determines that there is a problem with the wafer 101 or the probe card 300 when the displacement amount at the defective portion is smaller than a predetermined value. Furthermore, regardless of the test object, if a defect occurs when a certain bump is used, it is determined that there is a problem with the probe card 300. On the other hand, when the displacement amount at the defective portion is larger than the predetermined value, it is determined that there is a problem in the connection state between the wafer 101 and the probe card 300. The control system 500 may receive the predetermined value from the operation unit 120.
  • the test apparatus 100 includes a plurality of probe cards 300. Further, the test apparatus 100 includes a plurality of test heads 200 corresponding to each of the plurality of probe cards 300 and testing the device under test, and each of the plurality of probe cards 300 is connected to each of the plurality of test heads 200. Connect the test device electrically.
  • the control system 500 may control the test apparatus 100 as follows.
  • control system 500 controls the alignment unit 400 and the microscope 430 to acquire positional information of a plurality of bumps provided on the surface of each of the plurality of probe cards 300.
  • control system 500 controls the alignment unit 400 and the microscope 430 to acquire position information of a plurality of test pads provided on the surface of the wafer 101.
  • control system 500 may acquire at least one of the position information of the plurality of bumps and the position information of the plurality of test pads via the operation unit 120 or the communication line.
  • the control system 500 determines the wafer 101, the probe card 300, and the probe card 300 for each of the plurality of probe cards 300 based on the position information of the plurality of test pads and the position information of the plurality of bumps in each of the plurality of probe cards 300.
  • the optimum value of the relative position is searched and the relative position is determined. For example, for each of the plurality of probe cards 300, the relative position is determined so as to make the maximum value of the displacement amount of the corresponding test pad and bump smaller than a predetermined value. Then, the maximum value of the displacement amount of the test pad and the bump at the relative position determined for each of the probe cards 300 is calculated.
  • the control system 500 selects which probe card 300 is used to execute the test. At this time, the control system 500 selects one of the plurality of probe cards 300 based on the maximum value of the displacement amount. For example, the control system 500 selects the probe card 300 having the smallest maximum displacement amount. When the probe card 300 having the smallest maximum displacement is used for the test, the probe card 300 having the next smallest maximum displacement may be selected.
  • control system 500 controls the alignment unit 400 to convey the wafer 101 directly below the probe card 300 in order to align the wafer 101 and the selected probe card 300.
  • the control system 500 notifies the alignment unit 400 of information on the relative position with respect to the wafer 101 determined for the selected probe card 300.
  • the alignment unit 400 adjusts the relative position between the selected probe card 300 and the wafer 101 based on a signal from the control system 500, and electrically connects the selected probe card 300 and the wafer 101.
  • test apparatus 100 may have a plurality of probe cards 300 for one test head 200.
  • the control system 500 may be realized by hardware or may be realized by software.
  • the control system 500 may be a system specialized for testing a device under test, or a general-purpose information processing apparatus such as a personal computer.
  • a general-purpose information processing apparatus such as a personal computer.
  • an information processing apparatus having a general configuration including a data processing apparatus having a CPU, a ROM, a RAM, a communication interface, and the like, an input apparatus, an output apparatus, and a storage apparatus, the operation of each unit of the test apparatus 100 By starting the specified software, the control system 500 can be realized.
  • the control system 500 may be provided by a program that controls the information processing apparatus as described above to realize the control system 500 or a recording medium that records the program.
  • a recording medium a magnetic recording medium such as a floppy disk (registered trademark) or a hard disk, an optical recording medium such as a CD-ROM, a magneto-optical recording medium such as an MD, or a semiconductor memory such as an IC card can be used.
  • a storage device such as a hard disk or a RAM provided in a server system connected to a dedicated communication network or the Internet may be used as a recording medium, and the program may be provided to the information processing apparatus via the network.
  • the specialized system and the information processing apparatus may be configured by a single computer, or may be configured by a plurality of computers distributed on a network.
  • the above program is read from the recording medium into the information processing apparatus and controls the operation of the information processing apparatus.
  • the information processing apparatus controls the position of the plurality of first terminals provided on the surface of the device under test and the probe card used for testing the device under test by controlling the program.
  • Each of the plurality of first terminals based on the procedure of acquiring the position information of the plurality of second terminals provided on the surface of the plurality of terminals, the position information of the plurality of first terminals and the position information of the plurality of second terminals, A displacement amount with each of the corresponding plurality of second terminals is calculated, and a procedure for aligning the device under test and the probe card is executed in order to make the maximum displacement amount smaller than a predetermined value.
  • the information processing apparatus executes the same processing as the processing by the control system 500 in FIG.
  • control system 500 provided in the main frame 160 controls the operation unit 120, the test head 200, the alignment unit 400, the microscope 430, and the storage unit 510 .
  • the configuration of the control system 500 is not limited to this.
  • each part of the test apparatus 100 may be responsible for some of the functions of the control system 500.
  • the control system 500 may serve as a position information acquisition unit.
  • FIG. 10 shows an example of a flowchart of the test method of the test apparatus 100.
  • an alignment method and a test method using the test apparatus 100 will be described using the wafer 810 and the probe card 820 shown in FIG.
  • position information of a plurality of test pads provided on the surface of the wafer 810 and position information of a plurality of bumps provided on the surface of the probe card 820 are acquired.
  • the position information may be acquired by imaging the wafer 810 and the probe card 820 with the microscope 430. In this case, since the position information can be acquired based on the actual image, the influence of the temperature on the displacement can be grasped. Further, the position information may be acquired via the operation unit 120 or a communication line. Thereby, the time required for alignment can be shortened.
  • the displacement amount with respect to the corresponding bump is calculated for each of the plurality of test pads.
  • displacement amounts X 2 , X 4 , X 6 and X 8 in the X direction and displacement amounts Y 2 , Y 4 , Y 6 and Y 8 in the Y direction are calculated.
  • the maximum value of the displacement amount is calculated in each of the positive and negative directions in the X direction and the positive and negative directions in the Y direction.
  • the maximum values in the positive and negative directions in the X direction and the positive and negative directions in the Y direction are X 2 , X 4 , Y 4 and Y 6 , respectively.
  • the relative position between the wafer 810 and the probe card 820 is determined. For example, the relative position between the wafer 810 and the probe card 820 is determined so that each of the maximum displacement values is smaller than a predetermined value.
  • the displacement amount of each of the plurality of bumps with respect to the corresponding test pad in the aligned state may be calculated.
  • the displacement amount may be stored for each of the plurality of bumps.
  • the above predetermined value may differ depending on the direction.
  • the predetermined value in the X direction may be different from the predetermined value in the Y direction.
  • the predetermined value in the direction is set to be smaller than the predetermined value in the other direction. May be set. Thereby, a more stable test can be performed.
  • the relative position between the wafer 810 and the probe card 820 may be determined so that the sum of the absolute values of the maximum values is smaller than a predetermined value. Further, when obtaining the sum of the absolute values of the maximum values, weighting may be performed depending on the direction.
  • the wafer 810 and the probe card 820 are aligned based on the relative position between the wafer 810 and the probe card 820 determined in S1020. Thereafter, in S1040, the wafer 810 is tested. In step S1050, it is determined whether the test result of the wafer 810 is good or bad. In S1050, the test result of the wafer 810 may be stored in association with each of the plurality of bumps. For example, when the test result of the device corresponding to the test pad 812 is defective, the test result of the device and the bump 822 may be stored in association with each other.
  • test result of the wafer 810 when the test result of the wafer 810 is satisfactory, the test is terminated.
  • the cause of the defect may be analyzed in S1060. For example, when the displacement amount at the defective portion is smaller than a predetermined value, it is determined that there is a problem with the wafer 810 or the probe card 820. On the other hand, when the displacement amount at the defective portion is larger than the predetermined value, it is determined that there is a problem in the connection state between the wafer 810 and the probe card 820. After analyzing the cause of the defect, the test is terminated.
  • the position information of the plurality of test pads and the position information of the plurality of bumps are acquired from the wafer 810 and the probe card 820, and based on the maximum value of the displacement amount of the corresponding test pad and bump, The relative position between the wafer 810 and the probe card 820 is determined. Thereby, even if the relative position of the corresponding test pad and bump is displaced from the relative position at the time of design, the contact state of all the test pads and bumps can be improved.
  • FIG. 11 shows an example of a flowchart of the relative position determination method in S1020 of FIG. A case where the relative position between the wafer 810 and the probe card 820 is determined so as to minimize the maximum value of the displacement will be described with reference to FIG.
  • the amount of displacement from the corresponding bump is calculated for each of the plurality of test pads.
  • the displacement amount can be calculated by processing the position information of the plurality of test pads and the position information of the plurality of bumps acquired in S1010 of FIG.
  • the maximum values in the positive and negative directions in the X direction and the positive and negative directions in the Y direction are X 2 , X 4 , Y 4, and Y 6 , respectively.
  • the maximum displacement amount between the corresponding test pad and bump is calculated in the same manner as in S1110. For example, the relative position between the wafer 810 and the probe card 820 is moved from the state in S1110 by 0.1 micrometers in the positive direction of the X direction, and in each case, the displacement amount of the corresponding test pad and bump is changed. Calculate the maximum value.
  • the maximum value of the displacement amount may be calculated for each of the positive and negative directions in the X direction, and the four positive and negative directions in the Y direction.
  • the relative position between the wafer 810 and the probe card 820 is moved by 0.1 micrometers in the negative direction in the X direction from the state in S1110.
  • the maximum displacement amount between the corresponding test pad and bump is calculated.
  • the relative position between the wafer 810 and the probe card 820 is moved by 0.1 micrometers in the positive direction in the Y direction from the state in S1110. The maximum displacement amount between the corresponding test pad and bump is calculated.
  • the relative position between the wafer 810 and the probe card 820 is moved by 0.1 micrometers in the negative direction in the Y direction from the state in S1110.
  • the maximum displacement amount between the corresponding test pad and bump is calculated.
  • the calculation of the maximum value of the displacement amount ends. In this way, for a plurality of cases where the relative positions of the wafer 810 and the probe card 820 are changed, the maximum value of the displacement amount of the corresponding test pad and bump is obtained.
  • a case where the maximum value of the displacement amount is minimized is estimated. For example, when the maximum value is calculated for each of the four directions, it is estimated that the maximum value of the displacement amount is minimized when the sum of the absolute values of the maximum values in each direction is the smallest.
  • weighting may be performed. The weighting may be performed according to the direction of displacement or the function of the test pad or bump. As another example, a case where the maximum value of the displacement amount is minimized may be estimated using an appropriate interpolation method.
  • S1140 it is determined whether or not the maximum value of the displacement estimated in S1130 is smaller than a predetermined value. If it is estimated in S1140 that the maximum value of the displacement amount is estimated to be the minimum, if the maximum value of the displacement amount is smaller than a predetermined value, the relative position between the wafer 810 and the probe card 820 at that time Is used to determine the alignment of the wafer 810 and the probe card 820.
  • FIG. 12 shows another example of a flowchart of the test method of the test apparatus 100.
  • FIG. 12 shows an example of a test method in which a plurality of probe cards 820 are prepared and the probe card 820 having a better connection state with the wafer 810 is selected.
  • the position information of the plurality of bumps is acquired for each of the plurality of probe cards 820.
  • position information of a plurality of test pads on the wafer 810 is obtained.
  • the relative position of each of the plurality of probe cards 820 with respect to the wafer 810 is determined in the same manner as described with reference to FIGS.
  • S1230 it is determined which of the plurality of probe cards 820 is used for alignment.
  • the maximum displacement amount at the relative position determined in S1220 is compared, and one of the plurality of probe cards 820 is selected.
  • weighting may be performed according to the direction of displacement or the function of the test pad or bump.
  • S1240 alignment between the wafer 810 and the probe card 820 selected in S1230 is executed.
  • the wafer 810 and the probe card 820 are aligned based on the relative position determined in S1220. Thereby, a test can be performed more stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

　被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する位置情報取得部と、位置情報取得部により取得された複数の第１端子の位置情報および複数の第２端子の位置情報に基づいて、複数の第１端子のそれぞれと対応する複数の第２端子のそれぞれとの変位量を算出し、変位量の最大値を予め定められた値より小さくすべく、被試験デバイスとプローブカードとの相対位置を決定する制御部と、制御部からの信号に基づいて、被試験デバイスとプローブカードとの相対位置を調整し、被試験デバイスとプローブカードとを電気的に接続させる位置合わせ部とを備える。

Description

試験装置、試験方法およびプログラム
　本発明は、試験装置、試験方法およびプログラムに関する。
　半導体ウエハ上の複数の半導体チップを一括して試験する場合、半導体チップの試験パッドに対応した多数のバンプを有するプローブカードが使用されている。試験パッドおよびバンプは非常に小さいので、対応する試験パッドとバンプとを正確に位置合わせする目的で、半導体ウエハとプローブカードとの両方にアライメントマークを付して、アライメントマークを用いて半導体ウエハとプローブカードとを位置決めすることが行われている。
特許第４１８７７１８号 特開平７－２３１０１９号公報 特開平１１－１５４６９４号公報
　半導体ウエハとプローブカードとを高精度に位置決めした場合であっても、半導体ウエハ、プローブカードもしくはアライメントマークの製造誤差、または、温度変化等により生じた半導体ウエハもしくはプローブカードの変形により、試験パッドとバンプとの間に位置ずれが発生する場合がある。
　上記課題を解決すべく、本発明の第１態様として、被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する位置情報取得部と、位置情報取得部により取得された複数の第１端子の位置情報および複数の第２端子の位置情報に基づいて、複数の第１端子のそれぞれと対応する複数の第２端子のそれぞれとの変位量を算出し、変位量の最大値を予め定められた値より小さくすべく、被試験デバイスとプローブカードとの相対位置を決定する制御部と、制御部からの信号に基づいて、被試験デバイスとプローブカードとの相対位置を調整し、被試験デバイスとプローブカードとを電気的に接続させる位置合わせ部とを備える試験装置が提供される。上記試験装置は、複数のプローブカードと、複数のプローブカードのそれぞれに対応し、被試験デバイスを試験する複数のテストヘッドとをさらに備えてよく、複数のプローブカードのそれぞれは、複数のテストヘッドのそれぞれと被試験デバイスとを電気的に接続してよい。
　上記課題を解決すべく、本発明の第２態様として、被試験デバイスの表面に設けられた複数の第１端子の位置情報および被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する位置情報取得部と、位置情報取得部により取得された複数の第１端子の位置情報および複数の第２端子の位置情報に基づいて、複数の第１端子のそれぞれと対応する複数の第２端子のそれぞれとの変位量を算出し、変位量の最大値を予め定められた値より小さくすべく、被試験デバイスとプローブカードとの相対位置を決定する制御部と、制御部により決定された相対位置における変位量を、複数の第２端子のそれぞれと対応づけて記憶する第１の記憶部と、制御部からの信号に基づいて、被試験デバイスとプローブカードとの相対位置を調整し、被試験デバイスとプローブカードとを電気的に接続させる位置合わせ部と、プローブカードと電気的に接続された被試験デバイスを試験するテストヘッドと、試験の結果を複数の第２端子のそれぞれと対応付けて記憶する第２の記憶部と、試験により被試験デバイスが不良であると判断された場合において、不良箇所における変位量が所定値より小さい場合には、被試験デバイスまたはプローブカードに問題があると判断し、不良箇所における変位量が所定値より大きい場合には、被試験デバイスとプローブカードとの接続状態に問題があると判断する解析部とを備える試験装置が提供される。
　上記試験装置において、位置情報取得部は、被試験デバイスの表面およびプローブカードの表面の少なくとも一方を撮像する撮像部であってよい。
　本発明の第３態様として、被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する段階と、複数の第１端子の位置情報および複数の第２端子の位置情報に基づいて、複数の第１端子のそれぞれと、対応する複数の第２端子のそれぞれとの変位量を算出し、変位量の最大値を予め定められた値より小さくすべく、被試験デバイスとプローブカードとを位置合わせする段階とを備える試験方法が提供される。
　上記試験方法において、変位量の最大値を最小とすべく、被試験デバイスとプローブカードとを位置合わせしてよい。上記試験方法において、位置合わせする段階は、被試験デバイスとプローブカードとの相対位置を変化させた複数の場合について、変位量の最大値を算出する段階と、複数の場合について算出された変位量の最大値に基づいて、被試験デバイスとプローブカードとの相対位置を決定する段階とを有してよい。
　上記試験方法において、位置情報を取得する段階は、複数のプローブカードを準備する段階と、複数のプローブカードのそれぞれについて、複数の第２端子の位置情報を取得する段階とを有してよく、位置合わせする段階は、被試験デバイスと複数のプローブカードのそれぞれとの相対位置を決定する段階と、決定された相対位置における変位量の最大値に基づいて、複数のプローブカードのいずれかを選択する段階とを有してよく、相対位置を決定する段階で決定された相対位置に基づいて、被試験デバイスと、複数のプローブカードのいずれかを選択する段階で選択されたプローブカードとを位置合わせしてよい。
　上記試験方法は、複数の第１端子の位置情報および複数の第２端子の位置情報に基づいて、複数の第２端子のそれぞれについて、位置合わせされた状態における、対応する第１端子との変位量を算出する段階と、複数の第２端子のそれぞれについて、位置合わせされた状態における変位量を記憶する段階と、被試験デバイスを試験する段階と、試験の結果を、複数の第２端子のそれぞれと対応付けて記憶する段階とを更に備えてよく、試験により被試験デバイスが不良であると判断された場合に、不良箇所における変位量が所定値より小さい場合には、被試験デバイスまたはプローブカードに問題があると判断し、不良箇所における変位量が所定値より大きい場合には、被試験デバイスとプローブカードとの接続状態に問題があると判断してよい。
　上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これら特徴群のサブコンビネーションも発明となり得る。
試験装置１００の正面図の一例を示す。 試験装置１００の部分縦断面図の一例を示す。 試験装置１００の部分水平断面図の一例を示す。 アライメントユニット４００の部分縦断面図の一例を示す。 テストヘッド２００の断面図の一例を示す。 プローブカード３００の分解図の一例を示す。 メンブレンユニット３７０の部分拡大断面図の一例を示す。 ウエハ８１０とプローブカード８２０の平面図の一例を示す。 制御システム５００のシステム構成の一例を示す。 試験装置１００の試験方法のフローチャートの一例を示す。 Ｓ１０２０における相対位置の決定方法のフローチャートを示す。 試験装置１００の試験方法のフローチャートの別の例を示す。
１００　試験装置、１０１　ウエハ、１１０　ＥＦＥＭ（Ｅｑｕｉｐｍｅｎｔ　Ｆｒｏｎｔ　Ｅｎｄ　Ｍｏｄｕｌｅ）、１１２　シグナルランプ、１１４　ＥＭＯ（ＥＭｅｒｇｅｎｃｙ　Ｏｆｆ）、１１５　レール、１１６　ロボットアーム、１１７　コラム、１１８　プリアライナ、１２０　操作部、１２２　ディスプレイ、１２４　アーム、１２６　入力装置、１３０　ロードユニット、１３２　ロードテーブル、１３４　ロードゲート、１４０　チラーユニット、１５０　ＦＯＵＰ（Ｆｒｏｎｔ　Ｏｐｅｎｉｎｇ　Ｕｎｉｆｉｅｄ　Ｐｏｄ）、１６０　メインフレーム、２００　テストヘッド、２０１　筐体、２０２　コンタクタ、２１０　ピンエレクトロニクス、２２０　マザーボード、２２２　アングルコネクタ、２２４　中継コネクタ、２２６　アングルコネクタ、２２８　小基板、２３０　フラットケーブル、２４０　支持基板、２５０　三次元アクチュエータ、２６０　コンタクタ基板、２７０　サブ基板、２８０　コンタクタハウジング、３００　プローブカード、３１２　上部フレーム、３１４　下部フレーム、３１６　ネジ、３２０　配線基板、３２３　コンタクトパッド、３３０　ガイドユニット、３４０　ＰＣＲシート（Ｐｒｅｓｓｕｒｅ　ｓｅｎｓｉｔｉｖｅ　Ｃｏｎｄｕｃｔｉｖｅ　Ｒｕｂｅｒ　Ｓｈｅｅｔ）、３４１　貫通電極、３４４　貫通孔、３５０　インタポーザ、３５１　コンタクトパッド、３５３　コンタクトパッド、３５４　貫通孔、３６０　ＰＣＲシート、３６１　貫通電極、３６４　貫通孔、３７０　メンブレンユニット、３７１　コンタクトパッド、３７２　弾性シート、３７３　バンプ、３７４　貫通孔、３７５　貫通電極、３７６　フレーム、４００　アライメントユニット、４０１　筐体、４０２　レール、４１０　アライメントステージ、４２０　ステージキャリア、４２２　レール、４３０　マイクロスコープ、４４０　ハンガフック、４５０　ウエハトレイ、５００　制御システム、５１０　記憶部、８１０　ウエハ、８１１　アライメントマーク、８１２　試験パッド、８１４　試験パッド、８１６　試験パッド、８１８　試験パッド、８２０　プローブカード、８２１　アライメントマーク、８２２　バンプ、８２４　バンプ、８２６　バンプ、８２８　バンプ
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、試験装置１００の正面図の一例を概略的に示す。試験装置１００は、ＥＦＥＭ１１０、操作部１２０、ロードユニット１３０、チラーユニット１４０を備える。試験装置１００は、例えば、半導体ウエハに形成された半導体チップ等のデバイスの電気的特性を試験して、被試験デバイスの良否を判断する。試験装置１００は、半導体ウエハ上に形成されている複数の半導体チップに対して、一括して試験を実施してよい。半導体ウエハおよび半導体チップは、被試験デバイスの一例であってよい。
　ＥＦＥＭ１１０は、試験対象となる半導体ウエハ等の基板を試験装置１００の内部で搬送する機構を内蔵する。ＥＦＥＭ１１０は、被試験デバイスを搬送する搬送部の一例であってよい。本実施形態において、ＥＦＥＭ１１０は試験装置１００のなかで最も寸法が大きいので、ＥＦＥＭ１１０前面の高い位置に、試験装置１００の動作状態を示すシグナルランプ１１２と、試験装置１００を非常停止させる場合に操作するＥＭＯ１１４とが配される。
　操作部１２０は、ディスプレイ１２２、アーム１２４および入力装置１２６を有する。本実施形態において、操作部１２０はＥＦＥＭ１１０に支持される。アーム１２４は、一端をＥＦＥＭ１１０に結合され、他端においてディスプレイ１２２および入力装置１２６を移動自在に支持する。
　ディスプレイ１２２は、例えば液晶表示装置、タッチパネルディスプレイを含み、試験装置１００の動作状態、入力装置１２６からの入力内容のエコーバック等を表示する。入力装置１２６は、例えばキーボード、マウス、トラックボール、ジョグタイヤル、タッチパネルディスプレイ、記憶媒体の読取装置等を含み、試験装置１００の設定、操作等に関する指示または情報を受け付ける。なお、これらの指示等は、通信回線を介して他のコンピュータから試験装置１００に入力されてもよい。
　ロードユニット１３０は、ロードテーブル１３２およびロードゲート１３４を有する。ロードテーブル１３２は、試験の対象となる半導体ウエハを収容した容器が載せられる。ロードゲート１３４は、試験装置１００に半導体ウエハを搬入または搬出する場合に開閉する。これにより、試験装置１００内部の清浄度を低下させることなく、外部から半導体ウエハをロードできる。
　チラーユニット１４０は、試験装置１００における試験により温度が上昇したウエハを、搬出前に冷却してよい。チラーユニット１４０への半導体ウエハの搬入および搬出には、例えばＥＦＥＭ１１０を利用できる。チラーユニット１４０は冷却水の温度を調整して、試験装置１００内部の温度制御を担う空調設備に冷却水を供給してよい。チラーユニット１４０はＥＦＥＭ１１０に隣接して配されてもよく、ロードユニット１３０と、試験を実行するテストヘッドとの間に配されてもよい。
　図２は、試験装置１００の部分縦断面図の一例を概略的に示す。図１と共通の要素には同じ参照番号を付して重複する説明を省く。試験装置１００は、ロードユニット１３０、ＥＦＥＭ１１０、メインフレーム１６０、アライメントユニット４００、プローブカード３００およびテストヘッド２００を備える。なお、図２においては、チラーユニット１４０の図示を省略する。
　本実施形態においては、ロードユニット１３０、ＥＦＥＭ１１０およびメインフレーム１６０が、前面（図中の左側）から後方（図中の右側）に向かって順次隣接して配される。また、アライメントユニット４００、プローブカード３００およびテストヘッド２００は、メインフレーム１６０の上に積層される。ロードユニット１３０とＥＦＥＭ１１０、および、アライメントユニット４００とＥＦＥＭ１１０とは、それぞれ内部で気密に連通されており、これらの内部は高い清浄度を保たれる。
　ロードユニット１３０のロードテーブル１３２には、ＦＯＵＰ１５０が載せられる。ＦＯＵＰ１５０は、試験対象となるウエハ１０１を複数格納する。また、試験終了後のウエハ１０１を回収する場合にも、ＦＯＵＰ１５０にウエハが収納される。
　ＥＦＥＭ１１０は、ロボットアーム１１６を内蔵する。ロボットアーム１１６は、レール１１５に沿って走行するコラム１１７に搭載され、ロードユニット１３０およびアライメントユニット４００の間でウエハを搬送する。ロボットアーム１１６は、ロードゲート１３４を通して、ＦＯＵＰ１５０からウエハ１０１を１枚ずつ取り出して、アライメントユニット４００に搬送する。
　メインフレーム１６０は、試験装置１００の各部の動作を制御する。本実施形態において、メインフレーム１６０は、テストヘッド２００、アライメントユニット４００の動作を制御する制御システム５００を有する。制御システム５００は、操作部１２０の入力装置１２６で受け付けた入力を試験装置１００の各部に反映させてよい。また、制御システム５００は、試験装置１００の動作状態を反映させた表示内容を生成して、ディスプレイ１２２に表示させてよい。制御システム５００は、制御部の一例であってよい。
　制御システム５００は、試験プログラムに従ってテストヘッド２００の動作を制御してよい。制御システム５００は、ロードユニット１３０、ＥＦＥＭ１１０およびアライメントユニット４００の動作を同期させて、ウエハ１０１を相互に受け渡しさせてよい。制御システム５００は、ＥＭＯ１１４が操作された場合、試験装置１００各部の動作を直ちに停止させてよい。
　制御システム５００は、他の試験装置、プローブカード３００の製造装置、被試験デバイスの製造装置と、通信回線を介して接続されてよい。これにより、制御システム５００は、通信回線を介して、他の試験装置における被試験デバイスの試験結果、または、プローブカードもしくは被試験デバイスの設計もしくは製造に関する情報を得ることができる。なお、制御システム５００は、これらの情報を操作部１２０から得てもよい。
　テストヘッド２００は、ウエハ１０１と電気的に接続され、ウエハ１０１の電気的特性を試験する。テストヘッド２００は、ウエハ１０１のバーンイン検査を実施してよい。テストヘッド２００は、複数のピンエレクトロニクス２１０を格納する。ピンエレクトロニクス２１０は、試験の対象および試験の内容に応じて求められる電気回路を有する。本実施形態において、テストヘッド２００は、下面に装着されたコンタクタ２０２を介して、プローブカード３００と電気的に接続される。
　プローブカード３００は、被試験デバイスの試験に用いられる。プローブカード３００は、試験装置１００において試験を実行する場合に、テストヘッド２００とウエハ１０１との間に介在して、テストヘッド２００とウエハ１０１とを電気的に接続する配線基板ユニットであってよい。ウエハ１０１に対して試験を実行する場合、プローブカード３００により、テストヘッド２００とウエハ１０１との間に電気的な信号経路が形成される。プローブカード３００を交換することにより、レイアウトの異なるウエハ１０１に試験装置１００を対応させることができる。
　アライメントユニット４００は、制御システム５００からの信号に基づいて、ウエハ１０１とプローブカード３００との相対位置を調整し、ウエハ１０１とプローブカード３００とを電気的に接続させる。アライメントユニット４００は、制御システム５００からの信号に基づいて、制御システム５００により選択されたプローブカード３００とウエハ１０１とを電気的に接続させてよい。アライメントユニット４００は、位置合わせ部の一例であってよい。
　本実施形態において、アライメントユニット４００は、アライメントステージ４１０を有する。アライメントステージ４１０は、ウエハトレイ４５０およびウエハ１０１を搭載してレール４０２に沿って走行する。アライメントステージ４１０は、ウエハ１０１とプローブカード３００との相対位置を調整し、プローブカード３００とウエハ１０１とを位置合わせする。
　本実施形態において、アライメントステージ４１０は、垂直方向に伸縮して、搭載したウエハ１０１を上昇または降下させることができる。アライメントステージ４１０は、ウエハ１０１をプローブカード３００に向けて移動させることで、ウエハ１０１をプローブカード３００に押し付ける。これにより、ウエハ１０１の表面に設けられた端子と、プローブカード３００の表面に設けられ、当該端子に対応する端子とが接触する。なお、本明細書において、「対応する端子」とは、被試験デバイスの試験を実施するときに電気的に接続される端子を言う。ウエハ１０１の試験パッドおよびプローブカード３００のバンプは上記端子の一例であってよい。
　なお、本実施形態において、アライメントステージ４１０が垂直方向に伸縮し、ウエハ１０１をプローブカード３００に押し付けることで、両者を電気的に接続する場合について説明した。しかし、両者を電気的に接続する方法はこれに限定されない。例えば、ウエハ１０１を保持したアライメントステージ４１０が水平方向に伸縮し、垂直に保持されたプローブカード３００に対してウエハ１０１を押し付けることで、両者を電気的に接続してもよい。
　図３は、試験装置１００の部分水平断面図の一例を概略的に示す。図１および図２と共通の要素には同じ参照番号を付して重複する説明を省く。本実施形態において、試験装置１００は、４基のロードユニット１３０と、４基のテストヘッド２００とを備える。また、ロードユニット１３０の各々には、ＦＯＵＰ１５０が装填される。ＥＦＥＭ１１０およびアライメントユニット４００は１基ずつ配される。また、アライメントユニット４００は、単一のアライメントステージ４１０を備える。本実施形態において、試験装置１００は、複数のテストヘッド２００のそれぞれに対応する、複数のプローブカード３００を有する。
　ＥＦＥＭ１１０において、ロボットアーム１１６を支持するコラム１１７は、レール１１５に沿って、ＥＦＥＭ１１０の略全幅にわたって移動する。従って、ロボットアーム１１６は、４基のロードユニット１３０および４基のテストヘッドの全てにウエハ１０１を搬送できる。
　ＥＦＥＭ１１０の内部において、チラーユニット１４０と反対側の端部には、プリアライナ１１８が配される。プリアライナ１１８は、ロボットアーム１１６に対するウエハ１０１の搭載位置を、テストヘッド２００が要求する精度よりは低いが相当に高い精度で調整する。これにより、ロボットアーム１１６がウエハトレイ４５０にウエハ１０１を搭載する場合の初期位置精度が向上され、プローブカード３００に対する位置合わせに要する時間が短縮される。また、試験装置１００のスループットを向上させることができる。
　アライメントユニット４００は、レール４０２、アライメントステージ４１０、レール４２２、ステージキャリア４２０およびマイクロスコープ４３０を有する。レール４０２は、筐体４０１底面の略全幅にわたって配される。
　ステージキャリア４２０は、レール４０２に沿って、筐体４０１の長手方向に移動する。ステージキャリア４２０は、レール４０２に直行するレール４２２を上面に有する。ステージキャリア４２０は、アライメントステージ４１０およびマイクロスコープ４３０の一部を搭載する。アライメントステージ４１０およびマイクロスコープ４３０の一部は、レール４２２の上を筐体４０１の短手方向に移動する。
　本実施形態においては、一対のマイクロスコープ４３０がステージキャリア４２０に搭載される。一対のマイクロスコープ４３０はレール４０２の延伸方向に離間して配される。これにより、ウエハ１０１またはプローブカード３００を撮像する場合のステージキャリア４２０の移動量を抑制できる。一対のマイクロスコープ４３０は上方に向かって配される。一対のマイクロスコープ４３０は、プローブカード３００を撮像し、プローブカード３００の表面に設けられたバンプの位置及び形状に関する情報を取得する。
　マイクロスコープ４３０の他の一部は、筐体４０１の天井面に配される。これらのマイクロスコープ４３０は、下方に向かって配される。これらのマイクロスコープ４３０は、テストヘッド２００のそれぞれに対応して、対応するプローブカード３００の直近に配される。これらのマイクロスコープ４３０は、アライメントステージ４１０上に載置されたウエハ１０１を撮像し、ウエハ１０１の表面に設けられた試験パッドの位置および形状に関する情報を取得する。試験パッドは、ウエハ１０１に形成されたデバイスの試験を実行する場合に、当該デバイスに対する信号の入出力、電力の供給等に用いる電気接点をなす。試験パッドは、第１端子の一例であってよい。
　マイクロスコープ４３０により撮像された画像データを利用することで、プローブカード３００とウエハ１０１とを、プリアライナ１１８の精度と比較してより高い精度で位置合わせすることができる。例えば、マイクロスコープ４３０により撮像された画像データを解析して、ウエハ１０１の縁部またはウエハ１０１に設けられたアライメントマークを検出することで、ウエハ１０１の位置を検出できる。一方、筐体４０１の天井面に配されたマイクロスコープ４３０とプローブカード３００との相対位置は既知である。
　そこで、検出されたウエハ１０１の位置と、プローブカード３００の位置との差分を算出して、当該差分が補償されるようにアライメントステージ４１０を移動させることで、ウエハ１０１とプローブカード３００とを位置合わせすることができる。なお、ウエハ１０１とプローブカード３００との位置合わせは、これに限定されない。例えば、ディスプレイ１２２にマイクロスコープ４３０の映像を表示して、ウエハ１０１とプローブカード３００とを手動で位置合わせしてもよい。
　さらに、本実施形態においては、マイクロスコープ４３０により取得された位置情報を利用して、ウエハ１０１の表面に設けられた複数の端子と、プローブカード３００の表面に設けられた複数の端子との接触状態がより良好になるように、ウエハ１０１とプローブカード３００とを位置合わせする。これにより、ウエハ１０１の表面に設けられた複数の端子と、プローブカード３００の表面に設けられた複数の端子とを、より安定的に接触させることができる。
　マイクロスコープ４３０は、ウエハ１０１の表面およびプローブカード３００の表面の少なくとも一方を撮像する撮像部の一例であってよい。また、マイクロスコープ４３０は、ウエハ１０１の表面に設けられた複数の端子の位置情報、および、プローブカード３００の表面に設けられた複数の端子の位置情報を取得する位置情報取得部の一例であってよい。
　本明細書において、ウエハ１０１の表面に設けられた複数の端子の「位置情報」とは、ウエハ１０１における各端子の相対位置および形状を表す。同様に、プローブカード３００の表面に設けられた複数の端子の位置情報とは、プローブカード３００における各端子の相対位置および形状を表す。
　本実施形態においては、ウエハ１０１またはプローブカード３００を撮像することにより、全ての端子の位置情報を取得しているが、位置情報取得部の機能はこれに限定されない。例えば、被試験デバイスまたはプローブカードの表面に設けられた端子のうち、機能的に重要な端子または位置合わせの精度を向上させるのに重要な端子についてのみ位置情報を取得してもよい。機能的に重要な端子としては、電源を供給する端子、周波数の高い信号を扱う端子などを例示できる。位置合わせの精度を向上させるのに重要な端子としては、複数の端子が集まって一定の形状を形成している場合に、当該形状の輪郭を形成する端子などを例示できる。
　図４は、アライメントユニット４００の部分縦断面図の一例を概略的に示す。図１から図３と共通の要素には同じ参照番号を付して重複する説明を省くまた、図４においては、メインフレーム１６０の図示を省略した。図４に示すとおり、アライメントユニット４００は、筐体４０１、アライメントステージ４１０およびハンガフック４４０を備える。
　筐体４０１は、複数のテストヘッド２００、例えば４基のテストヘッド２００に応じた幅を有する。また、筐体４０１の上面には、テストヘッド２００の各々に対応して４枚のプローブカード３００が装着される。更に、筐体４０１内部の天井面には、テストヘッド２００の各々に対応する位置に、開閉するハンガフック４４０がそれぞれ配される。
　ハンガフック４４０は、閉じた状態ではウエハトレイ４５０を懸下して、ウエハトレイ４５０をプローブカード３００の直下に保持する。これにより、アライメントユニット４００は、テストヘッド２００およびプローブカード３００の各々の直下に、それぞれウエハトレイ４５０を待機させる。ハンガフック４４０が開くと、ウエハトレイ４５０は開放される。
　上記のアライメントユニット４００においては、ハンガフック４４０に保持されたウエハトレイ４５０は、下方から上昇してきたアライメントステージ４１０の上に、いったん搭載される。次に、ハンガフック４４０を開いた状態でアライメントステージ４１０を降下させることにより、ウエハトレイ４５０をハンガフック４４０から開放することができる。
　続いて、アライメントステージ４１０の降下により上面を開放されたウエハトレイ４５０に、ＥＦＥＭ１１０のロボットアーム１１６がウエハ１０１を搭載する。こうして、アライメントステージ４１０は、ウエハトレイ４５０に載せられた状態でウエハ１０１を搭載できる。
　次に、アライメントステージ４１０は、プローブカード３００に対してウエハ１０１を位置合わせしつつ、ウエハトレイ４５０を上昇させて、プローブカード３００の下面に押し付ける。この状態で、プローブカード３００、ウエハ１０１およびウエハトレイ４５０を一体化させる。
　例えば、プローブカード３００とウエハトレイ４５０とがウエハ１０１を挟み込んだ状態で、プローブカード３００とウエハトレイ４５０との間を低圧にすることで、プローブカード３００、ウエハ１０１およびウエハトレイ４５０を一体化させることができる。他の方法としては、ウエハ１０１を挟み込んだプローブカード３００とウエハトレイ４５０とを外部から挟みこむ固定治具を用いてもよい。
　その後、アライメントステージ４１０は、ウエハ１０１およびウエハトレイ４５０を残して移動する。プローブカード３００、ウエハ１０１およびウエハトレイ４５０は一体化しているので、アライメントステージ４１０がなくてもウエハ１０１およびウエハトレイ４５０は落下しない。
　これにより、ウエハ１０１を、テストヘッド２００に対して装填できる。また、上記テストヘッド２００がウエハ１０１の試験を実施している間、アライメントステージ４１０は、他のテストヘッド２００に対して他のウエハ１０１を搬送することができる。なお、試験を終えたウエハ１０１を回収する場合は、上記一連の操作を逆の順序で実行すればよい。これにより、ロボットアーム１１６によりウエハ１０１を搬出できる。このとき、ウエハトレイ４５０は、テストヘッド２００の直下で待機する。
　図４の例では、図中、右端のテストヘッド２００においては、テストヘッド２００の直下で、ウエハトレイ４５０およびウエハ１０１が、プローブカード３００と一体化されている。このとき、ハンガフック４４０は閉じているが、ウエハトレイ４５０には接していない。また、右から２番目のテストヘッド２００においては、テストヘッド２００の直下で、アライメントステージ４１０が、搭載したウエハトレイ４５０およびウエハ１０１を押し上げて、プローブカード３００の下面に密着させている。他のテストヘッド２００の下方では、ハンガフック４４０がウエハトレイ４５０を保持して待機している。
　このように、アライメントユニット４００においては、４基のテストヘッド２００の各々に対応してウエハトレイ４５０が装備される。これにより、テストヘッド２００の各々が個別にウエハ１０１を試験できる。なお、複数のテストヘッド２００は、互いに同じ種類の試験を実行してもよいし、互いに異なる種類の試験を実行してもよい。また、後者の場合、時間のかかる試験を複数のテストヘッドに担わせることにより、試験装置１００のスループットを向上させることもできる。
　このように、試験装置１００においては、単一のアライメントステージ４１０およびロボットアーム１１６を、複数のテストヘッド２００の間で共用する。これにより、試験を実行している期間は不要なアライメントステージ４１０およびロボットアーム１１６の利用効率を向上させることができる。
　図５は、テストヘッド２００の断面図の一例を概略的に示す。図１から図４と共通の要素には同じ参照番号を付して重複する説明を省く。テストヘッド２００は、筐体２０１、コンタクタ２０２、ピンエレクトロニクス２１０、マザーボード２２０およびフラットケーブル２３０を備える。
　筐体２０１の内部には、複数の中継コネクタ２２４を有するマザーボード２２０が水平に配される。中継コネクタ２２４は、マザーボード２２０の上面側および下面側にそれぞれレセプタクルを有して、マザーボード２２０を貫通する信号経路を形成する。
　マザーボード２２０の上面において、中継コネクタ２２４の各々には、アングルコネクタ２２２を介してピンエレクトロニクス２１０が装着される。このような構造により、試験対象の仕様および試験内容に応じてピンエレクトロニクス２１０を交換することができる。
　複数のピンエレクトロニクス２１０は、互いに同じ仕様である場合も、互いに異なる仕様である場合もある。また、一部の中継コネクタ２２４に、ピンエレクトロニクス２１０が装着されない場合もある。
　マザーボード２２０の下面において、中継コネクタ２２４の各々には、アングルコネクタ２２６を介して小基板２２８が接続される。小基板２２８には、フラットケーブル２３０の一端が接続される。これにより、筐体２０１内部のピンエレクトロニクス２１０と、後述するコンタクタ２０２とを、フラットケーブル２３０を介して接続できる。
　筐体２０１の下面には、コンタクタ２０２が装着される。コンタクタ２０２は、支持基板２４０、三次元アクチュエータ２５０、コンタクタ基板２６０、サブ基板２７０およびコンタクタハウジング２８０を有する。
　支持基板２４０は、上面を筐体２０１に対して固定されると共に、下面において、三次元アクチュエータ２５０の上端を支持する。三次元アクチュエータ２５０の下端は、コンタクタ基板２６０を支持する。更に、コンタクタ基板２６０の下面には、サブ基板２７０およびコンタクタハウジング２８０が固定される。
　三次元アクチュエータ２５０は、支持基板２４０の下面に沿って水平方向に移動し得ると共に、垂直方向にも伸縮する。これにより、コンタクタ基板２６０を、三次元的に移動させることができる。コンタクタ基板２６０が移動した場合、コンタクタ基板２６０と共に、サブ基板２７０およびコンタクタハウジング２８０も移動する。
　なお、フラットケーブル２３０の下端は、コンタクタハウジング２８０に保持された端子、例えばスプリングピンに結合される。これにより、ピンエレクトロニクス２１０は、テストヘッド２００の最下面まで電気的に接続される。また、ここでは一例としてスプリングピンを挙げたが、容量結合、光接続等、スプリングピンを用いない接続を含む構造も採り得る。
　図６は、プローブカード３００の分解図の一例を概略的に示す。プローブカード３００は、配線基板３２０、ＰＣＲシート３４０、インタポーザ３５０、ＰＣＲシート３６０およびメンブレンユニット３７０を備える。
　配線基板３２０は、比較的機械強度の高い絶縁基板、例えばポリイミド板により形成される。配線基板３２０の周縁部は、それぞれが枠状の上部フレーム３１２および下部フレーム３１４に挟まれる。上部フレーム３１２および下部フレーム３１４は、互いに積層してネジ３１６により締結されている。これにより、配線基板３２０の機械的強度は更に向上される。
　配線基板３２０の上面には、複数のガイドユニット３３０が配される。ガイドユニット３３０は、コンタクタ２０２が配線基板３２０に当接する場合に、コンタクタ２０２を案内して位置決めするコネクタガイドとして機能する。配線基板３２０の下面には、接触により電気的接続を得られる複数のコンタクトパッド３２３が配される。コンタクトパッド３２３は、配線基板３２０の上面において、ガイドユニット３３０の内側に配された、図示されていないコンタクトパッドに電気的に接続される。
　ＰＣＲシート３４０は、表裏を貫通する貫通電極３４１を有する。ＰＣＲシート３４０の貫通電極３４１は、配線基板３２０下面のコンタクトパッド３２３と同じレイアウトを有する。これにより、配線基板３２０とＰＣＲシート３４０とが密接して積層された場合、コンタクトパッド３２３および貫通電極３４１は、互いに電気的に接続される。
　インタポーザ３５０は、上面および下面に、それぞれコンタクトパッド３５１およびコンタクトパッド３５３を有する。上面のコンタクトパッド３５１は、ＰＣＲシート３４０の貫通電極３４１と同じレイアウトを有する。これにより、ＰＣＲシート３４０とインタポーザ３５０とが密接して積層された場合、コンタクトパッド３５１は貫通電極３４１と電気的に接続される。
　下面のコンタクトパッド３５３のそれぞれは、上面のコンタクトパッド３５１のいずれかに対応しており、対応するコンタクトパッド３５１とコンタクトパッド３５３とは互いに電気的に接続される。下面のコンタクトパッド３５３は、上面のコンタクトパッド３５１と異なるレイアウトを有してよい。即ち、コンタクトパッド３５１とコンタクトパッド３５３ではピッチを変えてよい。
　インタポーザ３５０を用いることで、インタポーザ３５０下面のコンタクトパッド３５３をウエハ１０１の試験パッドに一致させた場合でも、インタポーザ３５０上面のコンタクトパッド３５１を任意にレイアウトできる。ウエハ１０１の試験パッドは集積回路上に形成されており、試験パッドの試験面積も小さく、パッド相互のピッチも小さい。しかし、インタポーザ３５０を用いることで、コンタクトパッド３５１のピッチをコンタクトパッド３５３のピッチより大きくすることができる。また、インタポーザ３５０を用いることで、コンタクトパッド３５１の面積をコンタクトパッド３５３の面積より大きくすることができる。これにより、コンタクタ２０２とプローブカード３００との接続を容易且つ確実にできる。
　ＰＣＲシート３６０は、表裏を貫通する貫通電極３６１を有する。また、ＰＣＲシート３６０の貫通電極３６１は、インタポーザ３５０下面のコンタクトパッド３５３と同じレイアウトを有する。これにより、インタポーザ３５０とＰＣＲシート３６０とが密接して積層された場合、コンタクトパッド３５３および貫通電極３６１は、互いに電気的に接続される。
　メンブレンユニット３７０は、コンタクトパッド３７１、弾性シート３７２、バンプ３７３およびフレーム３７６を有する。弾性シート３７２は、弾性を有する絶縁材料により形成される。弾性シート３７２は、ポリイミド膜であってよい。フレーム３７６は、弾性シート３７２の周縁部を把持して、弾性シート３７２を平坦な状態に維持する。フレーム３７６は、ウエハ１０１と同程度の熱膨張率を有する材料により形成されてよい。
　コンタクトパッド３７１は、ＰＣＲシート３６０下面における貫通電極３６１と同じレイアウトで、弾性シート３７２の上面に配される。従って、ＰＣＲシート３４０とメンブレンユニット３７０とが密接して積層された場合、貫通電極３６１およびコンタクトパッド３７１は互いに電気的に接続される。
　バンプ３７３は、弾性シート３７２の下面に配される。バンプ３７３は、プローブカード３００の最下面において、ウエハ１０１に対する接触端子として機能する。バンプ３７３は、第２端子の一例であってよい。
　バンプ３７３は、ウエハ１０１とプローブカード３００とを位置合わせする場合に、アライメントマークとしても利用できる。ウエハ１０１に対する接触端子として機能するバンプ３７３をアライメントマークとして利用してもよいし、当該バンプ３７３とは別に、アライメントマークとして用いられるバンプ３７３を形成してもよい。ウエハ１０１に対する接触端子として機能するバンプ３７３のレイアウトは、ウエハ１０１上の試験パッドのレイアウトと同じであってよい。アライメントマークとして用いられるバンプ３７３は、試験パッドと電気的に接続するバンプ３７３と同じ工程で形成されてもよい。
　ＰＣＲシート３４０、インタポーザ３５０、ＰＣＲシート３６０およびメンブレンユニット３７０の各々は、表裏を貫通する貫通孔３４４、貫通孔３５４、貫通孔３６４および貫通孔３７４を有する。これらの貫通孔は、ＰＣＲシート３４０、インタポーザ３５０、ＰＣＲシート３６０およびメンブレンユニット３７０を積層した場合に、これらの貫通孔が連通するように配される。これにより、部材相互の間の排気を助ける。
　図７は、メンブレンユニット３７０の部分拡大断面図の一例を概略的に示す。メンブレンユニット３７０は、コンタクトパッド３７１、弾性シート３７２、バンプ３７３、貫通孔３７４およびフレーム３７６を有する。バンプ３７３の各々は、下方に向かって中央が突出した形状を有する。これにより、バンプ３７３は、プローブカード３００の最下面において、ウエハ１０１に対する接触端子として機能する。
　バンプ３７３のそれぞれは、弾性シート３７２に形成されたスルーホールに埋設された貫通電極３７５を介して、コンタクトパッド３７１のいずれかに電気的に接続される。コンタクトパッド３７１は、ＰＣＲシート３６０の貫通電極３６１およびインタポーザ３５０下面のコンタクトパッド３５３と同じレイアウトを有する。これにより、メンブレンユニット３７０、ＰＣＲシート３６０およびインタポーザ３５０が相互に積層された場合、バンプ３７３からインタポーザ３５０に至る電気的接続が形成される。
　図８は、ウエハ８１０とプローブカード８２０の平面図の一例を概略的に示す。図８は、ウエハ８１０とプローブカード８２０とが、アライメントマーク８１１およびアライメントマーク８２１が一致するように位置合わせされた状態を示す。図８において、ウエハ８１０の表面に平行で互いに直交する方向をＸ方向およびＹ方向とする。また、図中右方向をＸ方向の正の向き、図中上方向をＹ方向の正の向きとする。
　図８を用いて、対応する試験パッドおよびバンプの相対位置について、マイクロスコープ４３０により取得された相対位置の、設計上の相対位置からの変位について説明する。なお、説明を簡単にする目的で、４つの試験パッドを有するウエハ８１０と４つのバンプを有するプローブカード８２０とを用いて説明する。
　ウエハ８１０は、ウエハ１０１と同様の構成を有する。ウエハ８１０は、試験パッド８１２、試験パッド８１４、試験パッド８１６および試験パッド８１８と、アライメントマーク８１１とを有する。本実施形態において、アライメントマーク８１１は、４つのバンプにより形成されている。アライメントマーク８１１は、ウエハ８１０の周縁部に、等間隔に配されている。
　プローブカード８２０は、プローブカード３００と同様の構成を有する。プローブカード８２０は、バンプ８２２、バンプ８２４、バンプ８２６およびバンプ８２８と、アライメントマーク８２１とを有する。それぞれのバンプは、バンプ３７３と同様の構成を有する。本実施形態において、アライメントマーク８２１は、４つのバンプにより形成されている。アライメントマーク８２１は、プローブカード８２０の周縁部に、等間隔に配されている。なお、図８における点線は、それぞれのバンプをウエハ８１０上に投影した場合における、それぞれのバンプの輪郭を示す。
　アライメントマーク８１１およびアライメントマーク８２１は、これらが互いに一致するようにウエハ８１０とプローブカード８２０とを位置合わせした場合に、対応する試験パッドとバンプとが十分接触するように設計されている。しかし、多くの場合、試験パッドまたはバンプの製造誤差、ウエハ８１０およびプローブカード８２０の熱膨張率の差などにより、アライメントマーク８１１およびアライメントマーク８２１が一致するようにウエハ８１０とプローブカード８２０とが位置合わせされている場合であっても、試験パッドとバンプとの間に位置ずれが生じる。
　即ち、製造誤差などにより、対応する試験パッドとバンプの相対位置は、設計上の相対位置から変位している。このような位置ずれまたは変位量が大きくなると、試験パッドとバンプの接触状態が悪化して、試験の安定性に影響を与える場合がある。なお、本明細書において、対応する試験パッドとバンプとの「変位量」とは、対応する試験パッドとバンプとの相対位置が、設計上の相対位置から変位した量を表す。例えば、試験パッドの中心と、対応するバンプの中心とが一致するように設計されている場合、上記「変位量」は、試験パッドの中心と対応するバンプの中心との位置ずれを測定することで算出できる。
　図８を用いて、対応する試験パッドとバンプの「変位量」の算出方法を説明する。説明を簡単にする目的で、図８には、ウエハ８１０およびプローブカード８２０においては、対応する試験パッドとバンプの形状が同一であり、アライメントマークを用いてウエハ８１０とプローブカード８２０とを位置合わせした場合、対応する試験パッドとバンプの中心が一致するよう設計されている場合を示す。
　試験パッド８１２とバンプ８２２の相対位置は、設計時点と比較してＸ方向の正の向きにＸ２だけ変位しており、Ｙ方向の正の向きにＹ２だけ変位している。同様に、試験パッド８１４とバンプ８２４の相対位置は、Ｘ方向の負の向きにＸ４だけ変位しており、Ｙ方向の正の向きにＹ４だけ変位している。試験パッド８１６とバンプ８２６の相対位置は、Ｘ方向の正の向きにＸ６だけ変位しており、Ｙ方向の負の向きにＹ６だけ変位している。試験パッド８１８とバンプ８２８の相対位置は、Ｘ方向の正の向きにＸ８だけ変位しており、Ｙ方向の負の向きにＹ８だけ変位している。ウエハ１０１上の試験パッドとプローブカード３００上のバンプとの間でも、同様にして、変位量を算出できる。
　図９は、制御システム５００のシステム構成の一例を概略的に示す。制御システム５００は、操作部１２０、テストヘッド２００、アライメントユニット４００、マイクロスコープ４３０および記憶部５１０と接続される。本実施形態においては、マイクロスコープ４３０は、記憶部５１０と接続される。
　制御システム５００は、操作部１２０から、試験装置１００の設定、操作等に関する情報を受け取る。制御システム５００は、ウエハ１０１とプローブカード３００との相対位置の最適値を探索する場合の設定値を受け取ってよい。制御システム５００は、ウエハ１０１の表面に設けられた複数の試験パットの位置情報、および、プローブカード３００の表面に設けられた複数のバンプの位置情報を受け取ってよい。制御システム５００は、操作部１２０に対して、試験装置１００の動作状態に関する情報、試験に関する情報を通知する。
　ウエハ１０１とプローブカード３００との相対位置の最適値を探索する場合の設定値としては、試験パッドとバンプの変位量の最大値としてユーザが許容できる値、ウエハ１０１の試験においてウエハ１０１が不良であると判断された場合に、当該不良の原因を判断する基準となる値、上記相対位置を変化させながら上記相対位置の最適値を探索する場合における一回あたりの変化量、変化量の最大値などを例示できる。
　制御システム５００は、ウエハ１０１とプローブカード３００との相対位置の最適値を探索する。制御システム５００は、ウエハ１０１の表面に設けられた複数の試験パットの位置情報、および、プローブカード３００の表面に設けられた複数のバンプの位置情報に基づいて、ウエハ１０１とプローブカード３００との相対位置を決定する。制御システム５００は、複数の試験パッドのそれぞれと対応する複数のバンプのそれぞれとの変位量を算出し、変位量の最大値を予め定められた値より小さくすべく、ウエハ１０１とプローブカード３００との相対位置を決定してよい。
　制御システム５００は、決定した相対位置における変位量を、複数のバンプのそれぞれと対応づけて記憶部５１０に通知してよい。記憶部５１０は、制御システム５００から受け取った情報を記憶する。記憶部５１０は、第２の記憶部の一例であってよい。また、制御システム５００は、決定した相対位置における変位量を、ウエハ１０１の表面に設けられた複数の試験パッドのそれぞれに対応付けて記憶部５１０に通知してもよい。
　制御システム５００は、テストヘッド２００から、ウエハ１０１の試験結果に関する情報を受け取る。制御システム５００は、試験プログラムに従ってテストヘッド２００を制御する。例えば、制御システム５００は、テストヘッド２００に対して、試験の進行に関する情報、試験データを通知する。
　制御システム５００は、テストヘッドから受け取ったウエハ１０１の試験結果に基づき、被試験デバイスの一例であるウエハ１０１上の複数のチップのそれぞれの良否を判定してよい。制御システム５００は、ウエハ１０１上の複数のチップの良否情報を、プローブカードの表面に設けられた複数のバンプのそれぞれに対応付けて記憶部５１０に通知してよい。記憶部５１０は、制御システム５００から受け取った情報を記憶してよい。記憶部５１０は、第２の記憶部の一例であってよい。また、制御システム５００は、ウエハ１０１上の複数のチップの良否情報を、ウエハ１０１の表面に設けられた複数の試験パッドのそれぞれに対応付けて記憶部５１０に通知してもよい。
　制御システム５００は、アライメントユニット４００に対して、ウエハ１０１の搬送に関する情報、ウエハ１０１とプローブカード３００との位置合わせに関する情報等を通知する。アライメントユニット４００は、制御システム５００からの情報に基づき、ウエハ１０１を適切なテストヘッド２００に搬送し、ウエハ１０１を対応するプローブカード３００と位置合わせし、ウエハ１０１とプローブカード３００とを一体化させる。制御システム５００は、アライメントユニット４００からウエハ１０１の現在の状況に関する情報を受け取る。
　制御システム５００は、マイクロスコープ４３０に対して、ウエハ１０１およびプローブカード３００を撮像するよう指示する。マイクロスコープ４３０は、制御システム５００からの指示に基づいて、ウエハ１０１およびプローブカード３００を撮像し、ウエハ１０１の表面に設けられた複数の試験パットの位置情報、または、プローブカード３００の表面に設けられた複数のバンプの位置情報を取得する。マイクロスコープ４３０は、取得した位置情報を記憶部５１０に通知する。記憶部５１０は、マイクロスコープ４３０から受け取った位置情報を記憶する。
　制御システム５００は、記憶部５１０から、記憶部５１０に記憶されている情報を受け取る。制御システム５００は、記憶部５１０に対して、操作部１２０、テストヘッド２００およびアライメントユニット４００から受け取った情報を通知する。制御システム５００が通信回線を介して情報を受け取った場合、制御システム５００はこれらの情報を記憶部５１０に通知する。記憶部５１０は、制御システム５００から受け取った情報を記憶する。
　以下、制御システム５００による試験装置１００の制御について説明する。制御システム５００は、記憶部５１０から、ウエハ１０１の表面に設けられた複数の試験パットの位置情報、および、プローブカード３００の表面に設けられた複数のバンプの位置情報を受け取り、操作部１２０から受け取った設定値に基づき、ウエハ１０１とプローブカード３００との相対位置の最適値を探索し、当該相対位置を決定する。
　例えば、複数の試験パットの位置情報および複数のバンプの位置情報に基づいて、試験パットのそれぞれについて、対応するバンプとの変位量を算出する。そして、算出した変位量の最大値が予め定められた値より小さくなるよう、ウエハ１０１とプローブカード３００との相対位置を決定する。予め定められた値は、操作部１２０から受け取ったユーザの許容できる値であってよい。算出した変位量の最大値が予め定められた値より小さくならない場合には、制御システム５００は操作部１２０に対してその旨を通知し、操作部１２０はその旨をディスプレイ１２２に表示してよい。
　次に、制御システム５００は、決定した相対位置に基づいて、アライメントユニット４００を制御して、ウエハ１０１とプローブカード３００とを位置合わせする。その後、制御システム５００は、テストヘッド２００を制御して、ウエハ１０１の試験を実行する。制御システム５００は、テストヘッド２００からウエハ１０１の試験結果を受け取る。
　更に、制御システム５００は、上記試験によりウエハ１０１が不良であると判断された場合に、当該不良の原因を解析してよい。当該解析は、例えば、以下の手順で実行できる。制御システム５００は、解析部の一例であってよい。
　制御システム５００は、試験を実行するたびに、複数の試験パッドの位置情報および複数のバンプの位置情報に基づいて、複数のバンプのそれぞれについて、位置合わせされた状態における、対応する試験パッドとの変位量を算出する。そして、制御システム５００は、プローブカード３００の複数のバンプのそれぞれについて、位置合わせされた状態における変位量を記憶部５１０に記憶させる。また、制御システム５００は、試験を実行するたびに、当該試験の結果を複数のバンプのそれぞれと対応付けて記憶部５１０に記憶させる。
　上記試験によりウエハ１０１が不良であると判断された場合、制御システム５００は、不良箇所における変位量が所定値より小さい場合には、ウエハ１０１またはプローブカード３００に問題があると判断する。さらに、試験対象によらず、一定のバンプを用いた場合に不良が発生している場合には、プローブカード３００に問題があると判断する。一方、不良箇所における変位量が所定値より大きい場合には、ウエハ１０１とプローブカード３００との接続状態に問題があると判断する。制御システム５００は、上記の所定値を操作部１２０から受け取ってよい。
　本実施形態において、試験装置１００は複数のプローブカード３００を備える。また、試験装置１００は、複数のプローブカード３００のそれぞれに対応し、被試験デバイスを試験する複数のテストヘッド２００を備え、複数のプローブカード３００のそれぞれは、複数のテストヘッド２００のそれぞれと被試験デバイスとを電気的に接続する。この場合、制御システム５００は、試験装置１００を以下のように制御してもよい。
　まず、制御システム５００は、アライメントユニット４００およびマイクロスコープ４３０を制御して、複数のプローブカード３００のそれぞれについて、その表面に設けられた複数のバンプの位置情報を取得する。また、制御システム５００は、アライメントユニット４００およびマイクロスコープ４３０を制御して、ウエハ１０１の表面に設けられた複数の試験パッドの位置情報を取得する。なお、制御システム５００は、複数のバンプの位置情報および複数の試験パッドの位置情報の少なくとも一方を操作部１２０または通信回線を介して取得してもよい。
　次に、制御システム５００は、複数の試験パットの位置情報および複数のプローブカード３００のそれぞれにおける複数のバンプの位置情報に基づいて、複数のプローブカード３００のそれぞれについて、ウエハ１０１とプローブカード３００との相対位置の最適値を探索し、当該相対位置を決定する。例えば、複数のプローブカード３００のそれぞれについて、対応する試験パットとバンプとの変位量の最大値を予め定められた値より小さくすべく、上記相対位置を決定する。そして、プローブカード３００のそれぞれについて決定した相対位置における、試験パッドとバンプの変位量の最大値を算出する。
　そして、制御システム５００は、どのプローブカード３００を用いて試験を実行するかを選択する。このとき、制御システム５００は、当該変位量の最大値に基づいて、複数のプローブカード３００のいずれかを選択する。例えば、制御システム５００は、当該変位量の最大値がもっとも小さいプローブカード３００を選択する。また、当該変位量の最大値がもっとも小さいプローブカード３００が試験に使用されている場合には、当該変位量の最大値がその次に小さいプローブカード３００を選択してもよい。
　その後、制御システム５００は、アライメントユニット４００を制御して、ウエハ１０１と選択したプローブカード３００とを位置合わせをすべく、ウエハ１０１をプローブカード３００の直下に搬送する。制御システム５００は、アライメントユニット４００に、選択したプローブカード３００について決定したウエハ１０１との相対位置の情報を通知する。アライメントユニット４００は、制御システム５００からの信号に基づいて、選択されたプローブカード３００とウエハ１０１との相対位置を調整し、選択されたプローブカード３００とウエハ１０１とを電気的に接続させる。
　これにより、より安定的に試験を実行することができる。なお、本実施形態においては、テストヘッド２００とプローブカード３００が１対１に対応する場合について説明したが、これに限定されない。例えば、試験装置１００が１基のテストヘッド２００に対して、複数のプローブカード３００を有してもよい。
　制御システム５００は、ハードウエアにより実現されてもよく、ソフトウエアにより実現されてもよい。制御システム５００は、被試験デバイスの試験に特化したシステムであってもよく、パーソナルコンピュータ等の汎用の情報処理装置であってもよい。例えば、ＣＰＵ、ＲＯＭ、ＲＡＭ、通信インターフェース等を有するデータ処理装置と、入力装置と、出力装置と、記憶装置とを備えた一般的な構成の情報処理装置において、試験装置１００の各部の動作を規定したソフトウエアを起動することにより、制御システム５００を実現できる。
　制御システム５００は、上記のような情報処理装置を制御して、制御システム５００を実現するプログラム、または、当該プログラムを記録した記録媒体によって提供されてよい。上記記録媒体は、フロッピーディスク（登録商標）、ハードディスク等の磁気記録媒体、ＣＤ－ＲＯＭ等の光学記録媒体、ＭＤ等の光磁気記録媒体、ＩＣカード等の半導体メモリを用いることができる。また、専用通信ネットワークまたはインターネットに接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の記憶装置を記録媒体として使用して、ネットワークを介して、上記情報処理装置にプログラムを提供してもよい。なお、上記特化したシステムおよび上記情報処理装置は、単一のコンピュータにより構成されてもよく、ネットワーク上に分散した複数のコンピュータにより構成されてもよい。
　上記プログラムは、記録媒体から情報処理装置に読み込まれ、情報処理装置の動作を制御する。例えば、情報処理装置は、上記プログラムの制御により、試験装置１００に対して、被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する手順と、複数の第１端子の位置情報および複数の第２端子の位置情報に基づいて、複数の第１端子のそれぞれと、対応する前複数の第２端子のそれぞれとの変位量を算出し、変位量の最大値を予め定められた値より小さくすべく、被試験デバイスとプローブカードとを位置合わせする手順とを実行させる。これにより、情報処理装置は、図９における制御システム５００による処理と同一の処理を実行する。
　本実施形態において、メインフレーム１６０に設けられた制御システム５００が、操作部１２０、テストヘッド２００、アライメントユニット４００、マイクロスコープ４３０および記憶部５１０を制御する場合について説明した。しかしながら、制御システム５００の構成はこれに限定されない。例えば、制御システム５００の機能の一部を試験装置１００の各部が担ってもよい。また、制御システム５００が位置情報取得部の機能を担ってもよい。
　図１０は、試験装置１００の試験方法のフローチャートの一例を示す。以下、説明を簡単にする目的で、図８に示したウエハ８１０とプローブカード８２０とを用いて、試験装置１００を用いた位置合わせ方法および試験方法について説明する。
　まず、Ｓ１０１０において、ウエハ８１０の表面に設けられた複数の試験パッドの位置情報、および、プローブカード８２０の表面に設けられた複数のバンプの位置情報を取得する。マイクロスコープ４３０によりウエハ８１０およびプローブカード８２０を撮像することにより、上記位置情報を取得してよい。この場合、実際の画像に基づいて位置情報を取得できるので、温度による変位への影響などを把握できる。また、操作部１２０または通信回線を介して、上記位置情報を取得してもよい。これにより、位置合わせに要する時間を短縮できる。
　Ｓ１０２０において、複数の試験パッドの位置情報および複数のバンプの位置情報に基づいて、複数の試験パッドのそれぞれについて、対応するバンプとの変位量を算出する。本実施形態においては、Ｘ方向の変位量Ｘ２、Ｘ４、Ｘ６およびＸ８と、Ｙ方向の変位量Ｙ２、Ｙ４、Ｙ６およびＹ８とを算出する。そして、Ｘ方向の正方向および負方向、Ｙ方向の正方向および負方向のそれぞれにおける、上記変位量の最大値を算出する。図８においては、例えば、Ｘ方向の正方向および負方向ならびにＹ方向の正方向および負方向における上記最大値は、それぞれ、Ｘ２、Ｘ４、Ｙ４およびＹ６となる。
　このようにして得られた上記変位量の最大値に基づいて、ウエハ８１０とプローブカード８２０との相対位置を決定する。例えば、上記変位量の最大値のそれぞれが、予め定められた値より小さくなるように、ウエハ８１０とプローブカード８２０との相対位置を決定する。
　Ｓ１０２０において、決定されたウエハ８１０とプローブカード８２０との相対位置に基づいて、複数のバンプのそれぞれについて、位置合わせされた状態における、対応する試験パッドとの変位量を算出してよい。また、複数のバンプのそれぞれについて、上記変位量を記憶してよい。
　上記予め定められた値は、方向によって異なってよい。例えば、Ｘ方向における予め定められた値と、Ｙ方向における予め定められた値とは異なってもよい。例えば、試験結果を解析することにより、プローブカードによって特定の方向に変位を起こしやすいことが判明した場合には、当該方向における予め定められた値を、他の方向における予め定められた値より小さく設定してよい。これにより、より安定した試験を実施できる。
　相対位置の決定方法の他の例としては、上記最大値の絶対値の和が予め定められた値よち小さくなるように、ウエハ８１０とプローブカード８２０との相対位置を決定してよい。また、上記最大値の絶対値の和を求めるときに、方向により重み付けを行ってもよい。
　次に、Ｓ１０３０において、Ｓ１０２０で決定されたウエハ８１０とプローブカード８２０との相対位置に基づいて、ウエハ８１０とプローブカード８２０とを位置合わせする。その後、Ｓ１０４０において、ウエハ８１０の試験を実行する。Ｓ１０５０において、ウエハ８１０の試験結果が良好であったか不良であったかを判定する。また、Ｓ１０５０において、ウエハ８１０の試験結果を、複数のバンプのそれぞれと対応付けて記憶してよい。例えば、試験パッド８１２に対応するデバイスの試験結果が不良であった場合には、当該デバイスの試験結果と、バンプ８２２とを対応付けて記憶してよい。
　Ｓ１０５０において、ウエハ８１０の試験結果が良好であった場合には、試験を終了する。Ｓ１０５０において、ウエハ８１０の試験結果が不良であった場合には、Ｓ１０６０において、当該不良の原因を解析してよい。例えば、不良箇所における変位量が所定値より小さい場合には、ウエハ８１０またはプローブカード８２０に問題があると判断する。一方、不良箇所における変位量が所定値より大きい場合には、ウエハ８１０とプローブカード８２０との接続状態に問題があると判断する。当該不良の原因を解析した後、試験を終了する。
　上記の試験方法によれば、ウエハ８１０およびプローブカード８２０から複数の試験パッドの位置情報および複数のバンプの位置情報を取得し、対応する試験パッドとバンプとの変位量の最大値に基づいて、ウエハ８１０とプローブカード８２０との相対位置を決定する。これにより、対応する試験パッドとバンプの相対位置が、設計時の相対位置から変位している場合であっても、すべての試験パッドおよびバンプの接触状態を向上させることができる。
　図１１は、図１０のＳ１０２０における相対位置の決定方法のフローチャートの一例を示す。図１１を用いて、上記変位量の最大値を最小とすべく、ウエハ８１０とプローブカード８２０との相対位置を決定する場合について説明する。
　Ｓ１１１０において、アライメントマーク８１１およびアライメントマーク８２１が一致するように、ウエハ８１０とプローブカード８２０とを位置合わせした場合を仮定して、複数の試験パッドのそれぞれについて、対応するバンプとの変位量を算出する。上記変位量は、図１０のＳ１０１０で取得した複数の試験パッドの位置情報および複数のバンプの位置情報を情報処理することにより算出できる。上述の通り、本実施形態においては、Ｘ方向の正方向および負方向ならびにＹ方向の正方向および負方向における上記最大値は、それぞれ、Ｘ２、Ｘ４、Ｙ４およびＹ６となる。
　Ｓ１１２０において、ウエハ８１０とプローブカード８２０との相対位置を変化させた複数の場合について、Ｓ１１１０と同様にして、対応する試験パッドとバンプとの変位量の最大値を算出する。例えば、ウエハ８１０とプローブカード８２０との相対位置を、Ｓ１１１０における状態からＸ方向の正方向に０．１マイクロメートルづつ移動させて、それぞれの場合について、対応する試験パッドとバンプとの変位量の最大値を算出する。上記変位量の最大値は、Ｘ方向の正方向および負方向ならびにＹ方向の正方向および負方向の４方向のそれぞれについて算出してよい。
　試験パッド８１２とバンプ８２２とが接触しない状態になると、ウエハ８１０とプローブカード８２０との相対位置を、Ｓ１１１０における状態からＸ方向の負方向に０．１マイクロメートルづつ移動させて、それぞれの場合について、対応する試験パッドとバンプとの変位量の最大値を算出する。試験パッド８１４とバンプ８２４とが接触しない状態になると、ウエハ８１０とプローブカード８２０との相対位置を、Ｓ１１１０における状態からＹ方向の正方向に０．１マイクロメートルづつ移動させて、それぞれの場合について、対応する試験パッドとバンプとの変位量の最大値を算出する。
　試験パッド８１４とバンプ８２４とが接触しない状態になると、ウエハ８１０とプローブカード８２０との相対位置を、Ｓ１１１０における状態からＹ方向の負方向に０．１マイクロメートルづつ移動させて、それぞれの場合について、対応する試験パッドとバンプとの変位量の最大値を算出する。そして、試験パッド８１６とバンプ８２６とが接触しない状態になると、変位量の最大値の算出を終了する。このようにして、ウエハ８１０とプローブカード８２０との相対位置を変化させた複数の場合について、対応する試験パッドとバンプとの変位量の最大値が得られる。
　Ｓ１１３０において、上記変位量の最大値に基づいて、上記変位量の最大値が最小になる場合を推定する。例えば、４方向のそれぞれについて上記最大値を算出している場合には、各方向における上記最大値の絶対値の和がもっとも小さくなる場合に、上記変位量の最大値が最小になると推定する。上記最大値の絶対値の和を求める場合には、重み付けを行ってもよい。重み付けは、変位の方向、または、試験パッドもしくはバンプの機能により行ってよい。他の例としては、適切な補間法を用いて、上記変位量の最大値が最小になる場合を推定してもよい。
　Ｓ１１４０において、Ｓ１１３０で推定された上記変位量の最大値が、予め定められた値より小さいか否かを判定する。Ｓ１１４０において、上記変位量の最大値が最小になると推定された場合における上記変位量の最大値が、予め定められた値より小さい場合には、そのときのウエハ８１０とプローブカード８２０との相対位置を用いて、ウエハ８１０とプローブカード８２０とを位置合わせすることを決定する。
　一方、Ｓ１１４０において、上記変位量の最大値が予め定められた値より小さくない場合には、Ｓ１１６０において、上記変位量が上記予め定められた値より大きい試験パッドおよびバンプを記憶してよい。これにより、当該箇所については試験を実行しない、ユーザにその旨を伝達するなどの対応が可能になる。その後、相対位置の決定を終了する。
　図１２は、試験装置１００の試験方法のフローチャートの別の例を示す。図１２は、複数のプローブカード８２０を準備し、ウエハ８１０との接続状態がより良好になるプローブカード８２０を選択する試験方法の一例を示す。
　Ｓ１２１０において、複数のプローブカード８２０のそれぞれについて、複数のバンプの位置情報を取得する。また、ウエハ８１０上の複数の試験パッドの位置情報を所得する。次に、Ｓ１２２０において、図１０および図１１に関連して説明した方法と同様にして、複数のプローブカード８２０のそれぞれについて、ウエハ８１０との相対位置を決定する。
　Ｓ１２３０において、複数のプローブカード８２０のいずれを用いて位置合わせを実行するかを決定する。Ｓ１２３０では、Ｓ１２２０で決定された相対位置における変位量の最大値を比較して、複数のプローブカード８２０の中から１つを選択する。このとき、変位の方向、または、試験パッドもしくはバンプの機能により重み付けを行ってよい。
　Ｓ１２４０において、ウエハ８１０と、Ｓ１２３０において選択されたプローブカード８２０との位置合わせを実行する。Ｓ１２４０では、Ｓ１２２０において決定された相対位置に基づいて、ウエハ８１０とプローブカード８２０とを位置合わせする。これにより、より安定的に試験を実行することができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面において示した装置、システム、プログラム、および方法における動作、手順、ステップおよび段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

Claims (10)

  1. 　被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、前記被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する、位置情報取得部と、
    　前記位置情報取得部により取得された前記複数の第１端子の位置情報および前記複数の第２端子の位置情報に基づいて、前記複数の第１端子のそれぞれと対応する前記複数の第２端子のそれぞれとの変位量を算出し、前記変位量の最大値を予め定められた値より小さくすべく、前記被試験デバイスと前記プローブカードとの相対位置を決定する制御部と、
    　前記制御部からの信号に基づいて、前記被試験デバイスと前記プローブカードとの相対位置を調整し、前記被試験デバイスと前記プローブカードとを電気的に接続させる、位置合わせ部と、
    　を備える、
    　試験装置。
  2. 　複数の前記プローブカードと、
    　前記複数のプローブカードのそれぞれに対応し、前記被試験デバイスを試験する、複数のテストヘッドとをさらに備え、
    　前記複数のプローブカードのそれぞれは、前記複数のテストヘッドのそれぞれと前記被試験デバイスとを電気的に接続する、
    　請求項１に記載の試験装置。
  3. 　被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、前記被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する、位置情報取得部と、
    　前記位置情報取得部により取得された前記複数の第１端子の位置情報および前記複数の第２端子の位置情報に基づいて、前記複数の第１端子のそれぞれと対応する前記複数の第２端子のそれぞれとの変位量を算出し、前記変位量の最大値を予め定められた値より小さくすべく、前記被試験デバイスと前記プローブカードとの相対位置を決定する、制御部と、
    　前記制御部により決定された前記相対位置における前記変位量を、前記複数の第２端子のそれぞれと対応づけて記憶する、第１の記憶部と、
    　前記制御部からの信号に基づいて、前記被試験デバイスと前記プローブカードとの相対位置を調整し、前記被試験デバイスと前記プローブカードとを電気的に接続させる、位置合わせ部と、
    　前記プローブカードと電気的に接続された前記被試験デバイスを試験する、テストヘッドと、
    　前記試験の結果を、前記複数の第２端子のそれぞれと対応付けて記憶する、第２の記憶部と、
    　前記試験により前記被試験デバイスが不良であると判断された場合において、不良箇所における前記変位量が所定値より小さい場合には、前記被試験デバイスまたは前記プローブカードに問題があると判断し、前記不良箇所における前記変位量が所定値より大きい場合には、前記被試験デバイスと前記プローブカードとの接続状態に問題があると判断する、解析部と、
    　を備える、
    　試験装置。
  4. 　前記位置情報取得部は、前記被試験デバイスの表面および前記プローブカードの表面の少なくとも一方を撮像する撮像部である、
    　請求項１から請求項３までのいずれか一項に記載の試験装置。
  5. 　被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、前記被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する段階と、
    　前記複数の第１端子の位置情報および前記複数の第２端子の位置情報に基づいて、前記複数の第１端子のそれぞれと、対応する前記複数の第２端子のそれぞれとの変位量を算出し、前記変位量の最大値を予め定められた値より小さくすべく、前記被試験デバイスと前記プローブカードとを位置合わせする段階と、
    　を備える、
    　試験方法。
  6. 　前記変位量の最大値を最小とすべく、前記被試験デバイスと前記プローブカードとを位置合わせする、
    　請求項５に記載の試験方法。
  7. 　前記位置合わせする段階は、
    　前記被試験デバイスと前記プローブカードとの相対位置を変化させた複数の場合について、前記変位量の最大値を算出する段階と、
    　前記複数の場合について算出された前記変位量の最大値に基づいて、前記被試験デバイスと前記プローブカードとの相対位置を決定する段階と、
    　を有する
    　請求項５または請求項６に記載の試験方法。
  8. 　前記位置情報を取得する段階は、
    　複数の前記プローブカードを準備する段階と、
    　前記複数のプローブカードのそれぞれについて、前記複数の第２端子の位置情報を取得する段階と、
    　を有し、
    　前記位置合わせする段階は、
    　前記変位量の最大値を予め定められた値より小さくすべく、前記被試験デバイスと前記複数のプローブカードのそれぞれとの相対位置を決定する段階と、
    　決定された前記相対位置における前記変位量の最大値に基づいて、前記複数のプローブカードのいずれかを選択する段階と、
    　を有し、
    　前記相対位置を決定する段階で決定された前記相対位置に基づいて、前記被試験デバイスと、前記複数のプローブカードのいずれかを選択する段階で選択された前記プローブカードとを位置合わせする、
    　請求項５から請求項７までの何れか一項に記載の試験方法。
  9. 　前記複数の第１端子の位置情報および前記複数の第２端子の位置情報に基づいて、前記複数の第２端子のそれぞれについて、位置合わせされた状態における、対応する第１端子との変位量を算出する段階と、
    　前記複数の第２端子のそれぞれについて、位置合わせされた状態における前記変位量を記憶する段階と、
    　前記被試験デバイスを試験する段階と、
    　前記試験の結果を、前記複数の第２端子のそれぞれと対応付けて記憶する段階と、
    　を更に備え、
    　前記試験により前記被試験デバイスが不良であると判断された場合に、
    　不良箇所における前記変位量が所定値より小さい場合には、前記被試験デバイスまたは前記プローブカードに問題があると判断し、
    　前記不良箇所における前記変位量が所定値より大きい場合には、前記被試験デバイスと前記プローブカードとの接続状態に問題があると判断する、
    　請求項５から請求項８までの何れか一項に記載の試験方法。
  10. 　被試験デバイスを試験する試験装置に、
    　被試験デバイスの表面に設けられた複数の第１端子の位置情報、および、前記被試験デバイスの試験に用いられるプローブカードの表面に設けられた複数の第２端子の位置情報を取得する手順と、
    　前記複数の第１端子の位置情報および前記複数の第２端子の位置情報に基づいて、前記複数の第１端子のそれぞれと、対応する前記複数の第２端子のそれぞれとの変位量を算出し、前記変位量の最大値を予め定められた値より小さくすべく、前記被試験デバイスと前記プローブカードとを位置合わせする手順と、
    　を実行させる、
    　プログラム。
PCT/JP2009/004333 2009-09-02 2009-09-02 試験装置、試験方法およびプログラム WO2011027392A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2009/004333 WO2011027392A1 (ja) 2009-09-02 2009-09-02 試験装置、試験方法およびプログラム
KR1020107019059A KR101023178B1 (ko) 2009-09-02 2009-09-02 시험 장치, 시험 방법 및 프로그램
JP2009538939A JP4480796B1 (ja) 2009-09-02 2009-09-02 試験装置、試験方法およびプログラム
DE112009005202T DE112009005202T5 (de) 2009-09-02 2009-09-02 Prüfvorrichtung, Prüfverfahren und Prog ramm
US12/869,545 US8493083B2 (en) 2009-09-02 2010-08-26 Test apparatus, test method and computer readable medium
TW099128906A TW201129813A (en) 2009-09-02 2010-08-27 Test apparatus, test method and computer readable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/004333 WO2011027392A1 (ja) 2009-09-02 2009-09-02 試験装置、試験方法およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/869,545 Continuation US8493083B2 (en) 2009-09-02 2010-08-26 Test apparatus, test method and computer readable medium

Publications (1)

Publication Number Publication Date
WO2011027392A1 true WO2011027392A1 (ja) 2011-03-10

Family

ID=42351734

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004333 WO2011027392A1 (ja) 2009-09-02 2009-09-02 試験装置、試験方法およびプログラム

Country Status (6)

Country Link
US (1) US8493083B2 (ja)
JP (1) JP4480796B1 (ja)
KR (1) KR101023178B1 (ja)
DE (1) DE112009005202T5 (ja)
TW (1) TW201129813A (ja)
WO (1) WO2011027392A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057750A1 (ja) * 2012-10-09 2014-04-17 東京エレクトロン株式会社 プローブカード取り付け方法
JP2021184486A (ja) * 2017-03-02 2021-12-02 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137285A (ja) 2011-12-28 2013-07-11 Advantest Corp ピッチ変更装置、電子部品ハンドリング装置、及び電子部品試験装置
JP2013137286A (ja) * 2011-12-28 2013-07-11 Advantest Corp 電子部品試験装置
JP5825502B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置
US10365323B2 (en) * 2015-11-25 2019-07-30 Formfactor Beaverton, Inc. Probe systems and methods for automatically maintaining alignment between a probe and a device under test during a temperature change
TWI664130B (zh) * 2016-01-29 2019-07-01 旺矽科技股份有限公司 晶圓匣
US10509071B2 (en) * 2016-11-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for aligning probe card in semiconductor device testing
CN106601659B (zh) * 2016-12-30 2024-02-02 上海新阳半导体材料股份有限公司 新型晶圆转移装置
JP6827385B2 (ja) * 2017-08-03 2021-02-10 東京エレクトロン株式会社 検査システム
TWI822833B (zh) 2019-08-15 2023-11-21 優顯科技股份有限公司 電子探測板、光電探測模組、與電子探測方法
EP4060721A4 (en) * 2019-11-15 2023-08-09 Kioxia Corporation SAFEGUARD DEVICE AND CONTROL METHOD
CN116692442B (zh) * 2023-05-04 2024-02-09 国能智深(天津)控制技术有限公司 基于老化测试的板卡上下料方法、装置、设备及存储介质
CN116845047B (zh) * 2023-08-30 2024-01-09 之江实验室 晶圆基板布线方法、装置及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595030A (ja) * 1991-10-02 1993-04-16 Nec Corp 自動検査装置
JPH11154694A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2008164292A (ja) * 2006-12-26 2008-07-17 Tokyo Electron Ltd プローブ検査装置、位置ずれ補正方法、情報処理装置、情報処理方法及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH083124B2 (ja) 1990-11-21 1996-01-17 川崎製鉄株式会社 高抗張力、低鉄損の無方向性電磁鋼板の製造方法
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
JP2828410B2 (ja) 1993-12-21 1998-11-25 松下電器産業株式会社 プローブカード及び半導体チップの検査方法
EP0811167B1 (en) * 1995-02-23 2001-09-05 Aesop Inc. Manipulator for automatic test equipment test head
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
US6366103B1 (en) * 1999-07-06 2002-04-02 David Cheng Multiple test probe system
US7196507B2 (en) * 2003-08-28 2007-03-27 Suss Microtec Testsystems (Gmbh) Apparatus for testing substrates
JP4647197B2 (ja) * 2003-09-17 2011-03-09 東京エレクトロン株式会社 被処理体の搬送方法及びコンピュータ読取可能な記憶媒体
JP4187718B2 (ja) 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード
JP2007093302A (ja) * 2005-09-27 2007-04-12 Advantest Corp 試験装置およびテストヘッド
US8311758B2 (en) * 2006-01-18 2012-11-13 Formfactor, Inc. Methods and apparatuses for dynamic probe adjustment
JP2007322372A (ja) * 2006-06-05 2007-12-13 Yokogawa Electric Corp Ｉｃテスタ
KR100807045B1 (ko) 2006-08-28 2008-02-25 동부일렉트로닉스 주식회사 반도체 검사장치
KR20080061735A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
JP5120018B2 (ja) * 2007-05-15 2013-01-16 東京エレクトロン株式会社 プローブ装置
JP5384170B2 (ja) * 2009-03-31 2014-01-08 東京エレクトロン株式会社 コンタクトパラメータの設定方法、コンタクトパラメータの設定用プログラム及びコンタクトパラメータの設定用プログラムが記録された記録媒体
JP5561849B2 (ja) * 2009-08-11 2014-07-30 東京エレクトロン株式会社 検査装置の操作方法及び検査装置の操作プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595030A (ja) * 1991-10-02 1993-04-16 Nec Corp 自動検査装置
JPH11154694A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2008164292A (ja) * 2006-12-26 2008-07-17 Tokyo Electron Ltd プローブ検査装置、位置ずれ補正方法、情報処理装置、情報処理方法及びプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057750A1 (ja) * 2012-10-09 2014-04-17 東京エレクトロン株式会社 プローブカード取り付け方法
JP2014077671A (ja) * 2012-10-09 2014-05-01 Tokyo Electron Ltd プローブカード取り付け方法
US9568501B2 (en) 2012-10-09 2017-02-14 Tokyo Electron Limited Probe card attaching method
JP2021184486A (ja) * 2017-03-02 2021-12-02 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
JP7105977B2 (ja) 2017-03-02 2022-07-25 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法

Also Published As

Publication number Publication date
TW201129813A (en) 2011-09-01
DE112009005202T5 (de) 2012-07-19
US20110128024A1 (en) 2011-06-02
KR101023178B1 (ko) 2011-03-18
JP4480796B1 (ja) 2010-06-16
JPWO2011027392A1 (ja) 2013-01-31
US8493083B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
JP4480796B1 (ja) 試験装置、試験方法およびプログラム
KR101456253B1 (ko) 프로브 장치 및 시험 장치
KR101313531B1 (ko) 시험 장치 및 시험 방법
JP5450391B2 (ja) ウェーハプローブ試験および検査システム
JP4765127B1 (ja) トレーユニットおよび半導体デバイスの検査装置
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
US7977956B2 (en) Method and apparatus for probe card alignment in a test system
US20140160270A1 (en) Correction apparatus, probe apparatus, and test apparatus
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
KR102785536B1 (ko) 반송 시스템, 검사 시스템 및 검사 방법
US8536890B2 (en) Semiconductor inspecting device and semiconductor inspecting method
JP2020009978A (ja) 回路装置、テスタ、検査装置及び回路基板の反り調整方法
JP2966671B2 (ja) プローブカード
JP7437991B2 (ja) 検査装置、及び、チャックトップの位置調整方法
KR102319587B1 (ko) 검사 시스템
KR20200033753A (ko) 검사 장치 및 검사 방법
US12253559B2 (en) Alignment method and inspection apparatus
JPH11326448A (ja) Ｉｃ試験装置
JP2023167818A (ja) 電子部品ハンドリング装置、及び、電子部品試験装置
JP2025091365A (ja) 電子部品用インサートモジュール及びこれを含むテストトレイ
KR20230142772A (ko) 검사 장치 셋업 방법 및 검사 장치
JPH01309346A (ja) 高周波測定用プローブ装置
JP2014107509A (ja) プローブ装置、試験装置、及び、プローブ方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2009538939

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107019059

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09848923

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112009005202

Country of ref document: DE

Ref document number: 1120090052029

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09848923

Country of ref document: EP

Kind code of ref document: A1