[go: up one dir, main page]

KR102319587B1 - 검사 시스템 - Google Patents

검사 시스템 Download PDF

Info

Publication number
KR102319587B1
KR102319587B1 KR1020217019230A KR20217019230A KR102319587B1 KR 102319587 B1 KR102319587 B1 KR 102319587B1 KR 1020217019230 A KR1020217019230 A KR 1020217019230A KR 20217019230 A KR20217019230 A KR 20217019230A KR 102319587 B1 KR102319587 B1 KR 102319587B1
Authority
KR
South Korea
Prior art keywords
tester
prober
inspection system
test unit
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217019230A
Other languages
English (en)
Other versions
KR20210079418A (ko
Inventor
데츠야 가가미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210079418A publication Critical patent/KR20210079418A/ko
Application granted granted Critical
Publication of KR102319587B1 publication Critical patent/KR102319587B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

검사 시스템은, 스테이지 상의 기판에 형성된 복수의 디바이스에 프로브 카드의 프로브를 접촉시키는 복수의 프로버부와, 프로브 카드를 통해서 기판에 형성된 상기 복수의 디바이스에 전기적 신호를 주어, 상기 디바이스의 전기 특성을 검사하는 테스터를 갖는다. 테스터는, 전기 특성의 측정을 행하는 복수의 테스터 모듈 보드와, 상기 프로브 카드와 상기 테스터 모듈 보드 사이의 인터페이스가 되는 테스터 마더보드와, 상기 테스터 모듈 보드에 급전하는 전원을 갖고, 전원을, 복수의 테스터 모듈 보드에서 공용(共用)하도록 구성한다.

Description

검사 시스템{INSPECTION SYSTEM}
본 발명은, 기판의 검사를 행하는 검사 시스템에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서는, 기판인 반도체 웨이퍼(이하 간단히 웨이퍼라고 적는다)에 있어서의 모든 프로세스가 종료된 단계에서, 웨이퍼에 형성되어 있는 복수의 반도체 소자(디바이스)의 전기적 검사가 행하여진다. 이와 같은 전기적 검사를 행하는 장치는, 일반적으로, 웨이퍼 스테이지, 디바이스에 접촉하는 프로브를 갖는 프로브 카드, 웨이퍼의 위치 맞춤을 행하는 얼라이너 등을 갖는 프로버부와, 디바이스에 전기적 신호를 주어, 디바이스의 다양한 전기 특성을 검사하기 위한 테스터를 갖고 있다.
또한, 이와 같은 전기적 검사를 다수의 웨이퍼에 대하여 효율적으로 행하기 위해, 프로브 카드나 웨이퍼 유지용의 척 플레이트 등을 갖는 프로버부와, 테스터를 수납한 테스트 헤드를 갖는 셀을, 횡 방향 및 높이 방향으로 복수 대 늘어놓은 검사 시스템이 이용되고 있다(예컨대 특허문헌 1).
특허문헌 1 : 일본 특허 공개 2014-179379호 공보
삭제
본 발명은, 풋프린트를 가능한 한 증가시키는 일 없이, 효율적으로 기판의 검사를 행할 수 있는 검사 시스템을 제공한다.
본 발명의 일 양태와 관련된 검사 시스템은, 스테이지 상의 기판에 형성된 복수의 디바이스에 프로브 카드의 프로브를 접촉시키는 복수의 프로버부와, 상기 프로브 카드를 통해서 상기 기판에 형성된 상기 복수의 디바이스에 전기적 신호를 주어, 상기 디바이스의 전기 특성을 검사하는 테스터를 갖고, 상기 테스터는 전기 특성의 측정을 행하는 복수의 테스터 모듈 보드와, 상기 프로브 카드와 상기 테스터 모듈 보드 사이의 인터페이스가 되는 테스터 마더보드와, 상기 테스터 모듈 보드에 급전하는 전원을 갖고, 상기 전원을, 상기 복수의 테스터 모듈 보드에서 공용(共用)하도록 구성한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명에 따르면, 풋프린트를 가능한 한 증가시키는 일 없이, 효율적으로 기판의 검사를 행할 수 있는 검사 시스템이 제공된다.
도 1은 본 발명의 제 1 실시형태와 관련되는 검사 시스템의 개략 구성을 나타내는 측면도이다.
도 2는 도 1의 검사 시스템에 있어서의 프로버부를 나타내는 개략 구성도이다.
도 3은 도 1의 검사 시스템에 있어서의 테스트 유닛의 구성 및 테스트 유닛과 프로버부에 배치되는 테스터 마더보드의 접속을 나타내는 도면이다.
도 4는 종래의 검사 시스템을 나타내는 측면도이다.
도 5는 본 발명의 제 2 실시형태와 관련되는 검사 시스템의 개략 구성을 나타내는 측면도이다.
도 6은 도 5의 검사 시스템에 있어서의 테스트 유닛의 구성 및 테스트 유닛과 프로버부에 배치되는 테스터 마더보드의 접속을 나타내는 도면이다.
도 7은 본 발명의 제 3 실시형태와 관련되는 검사 시스템에 있어서의 테스트 유닛의 구성 및 테스트 유닛과 프로버부에 배치되는 테스터 마더보드의 접속을 나타내는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시의 형태에 대하여 상세하게 설명한다.
<제 1 실시형태>
우선, 제 1 실시형태에 대하여 설명한다.
도 1은 본 발명의 제 1 실시형태와 관련되는 검사 시스템의 개략 구성을 나타내는 측면도, 도 2는 도 1의 검사 시스템에 있어서의 프로버부를 나타내는 개략 구성도, 도 3은 도 1의 검사 시스템에 있어서의 테스트 유닛의 구성 및 테스트 유닛과 프로버부의 테스터 마더보드의 접속을 나타내는 도면이다.
본 실시형태의 검사 시스템(100)은, 피검사 기판인 웨이퍼 W의 전기적 검사를 행하는 것이고, 도 1에 나타내는 바와 같이, 프로버부(10)가 높이 방향(Z 방향)으로 4단 포개어 쌓인 유닛이, 횡 방향(X 방향)으로 4개 배열되어 있고, 합계 16개의 프로버부(10)를 갖고 있다.
프로버부(10)의 측방에는 테스터의 주요부를 구성하는 테스트 유닛(20)이 배치되어 있다. 구체적으로는, 횡 방향으로 이웃하는 프로버부(10)의 사이에, 각각 테스트 유닛(20)이 배치되어 있고, 테스트 유닛(20)은 합계 8개 마련되어 있다.
프로버부(10)는, 도 2에 나타내는 바와 같이, 웨이퍼 W를 진공 흡착 등에 의해 흡착 지지하는 스테이지(11)와, X-Y 테이블 기구, Z 방향 이동 기구 및 θ 방향 이동 기구(모두 도시하지 않음)에 의해 스테이지(11)를 X, Y, Z, θ 방향으로 이동시켜, 웨이퍼 W를 소정 위치에 위치 결정하는 얼라이너(12)와, 스테이지(11)와 대향하여 마련된 프로브 카드(13)와, 프로브 카드(13)를 지지하는 지지 플레이트(14)를 갖는 프로버 본체(15)와, 테스터의 구성 요소인 테스터 마더보드(22)와, 프로브 카드(13)와 테스터 마더보드(22)를 접속하는 콘택트 블록(21)을 갖고 있다.
프로브 카드(13)는, 웨이퍼 W에 형성된 디바이스의 전극에 접촉하는 복수의 프로브(13a)를 갖고 있다. 또한, 콘택트 블록(21)의 아래쪽에는 프로브 카드(13)와 접속하는 복수의 포고핀(21a)이 마련되어 있다. 또한, 테스터 마더보드(22)와 콘택트 블록(21)의 접속은, 직접 납땜 또는 커넥터 접속되어 있다. 포고핀(21a)은, 10000개 정도 마련되어 있다.
또, 프로브(13a)를 웨이퍼 W에 형성된 디바이스의 전극에 접촉시켜 검사를 행하고 있을 때에, 지지 플레이트(14)와 스테이지(11)의 사이의 검사 공간을 실(seal)이나 벨로즈로 밀폐하고, 그 공간을 감압 상태로 하여 스테이지(11)를 지지 플레이트(14)에 흡착시키더라도 좋고, 그 경우는, 1개의 얼라이너(12)를, 동일한 단의 4개의 프로버부(10)에 대하여 공통으로 이용할 수 있다.
테스트 유닛(20)은, 테스터의 주요부를 이루는 것이고, 양측의 2개의 프로버부(10)에 접속 가능하다. 도 3에 나타내는 바와 같이, 테스트 유닛(20)은, 2개의 테스터 모듈 보드(23)와, 1개의 컨트롤러(24)와, 1개의 전원(25)을 갖고 있다. 이 테스트 유닛(20)과 프로버부(10)에 배치된 테스터 마더보드(22)에 의해, 테스터가 구성된다. 각 테스터 모듈 보드(23)는, 각각에 대응하는 프로버부(10)의 근방에 마련되어 있고, 이들은 공통의 컨트롤러(24)로 제어되고, 공통의 전원(25)으로부터 급전된다. 컨트롤러(24)로서는, 예컨대 퍼스널컴퓨터를 이용할 수 있다. 전원(25)은 테스터 모듈 보드(23) 및 컨트롤러(24)에 급전한다. 테스터는, 이러한 구성의 테스트 유닛(20)과, 프로버부(10)의 테스터 마더보드(22)로 구성된다.
테스터 모듈 보드(23)는, 웨이퍼 W 상의 디바이스에 대한 전력 공급, 파형 입력(드라이버), 파형 측정(콤퍼레이터), 전압, 전류 출력 및 측정을 행하는 것이다. 각 테스터 모듈 보드(23)는, 실제로는, 복수의 보드로 이루어져 있다. 또한, 테스터의 구성 부품 중에서 프로버부(10)에 배치되는 테스터 마더보드(22)는, 테스터 모듈 보드(23)와 프로브 카드(13)의 사이에서 파형, 전압, 전류의 입출력을 주고받기 위한 보드이고, 그 외에 디바이스용 콘덴서가 탑재된다. 대응하는 테스터 모듈 보드(23)와 테스터 마더보드(22)는 임피던스 조정 가능한 배선(26)에 의해 접속되어 있다. 또한, 테스터 모듈 보드(23)와 테스터 마더보드(22)의 접속은, 커넥터 접속이더라도 좋다.
또, 도시하고 있지 않지만, 검사 시스템(100)은, 각 단의 4개의 프로버부(10)에 대하여 웨이퍼 W를 반송하는 4개의 반송 장치와, 웨이퍼 수납 용기 및 프로브 카드 수납 용기 등이 접속된 반입출부를 갖고 있다. 반송 장치는, 프로브 카드 교환 때에는 프로브 카드의 반송도 행할 수 있도록 되어 있다. 또한, 역시 도시하고 있지 않지만, 검사 시스템(100)은, 프로버부(10)에 대한 웨이퍼 W의 반송이나 스테이지(11)의 이동, 진공계 등을 제어하는 제어부를 갖고 있다.
이와 같이 구성되는 검사 시스템(100)에 있어서는, 반송 장치에 의해 웨이퍼 W를 각 프로버부(10)에 반송하고, 스테이지(11)의 위치 조절을 행하여, 웨이퍼 W에 형성된 디바이스의 전극에 프로브 카드(13)의 복수의 프로버(13a)를 접촉시키고, 테스터에 의해 전기 특성을 검사한다. 이때, 웨이퍼 W는 16대의 프로버부(10)에 순차적으로 반송되고, 테스터에 의해 복수의 웨이퍼 W에 대하여 동시 병행적으로 검사를 행할 수 있다.
도 4에 나타내는 바와 같이, 종래의 검사 시스템(200)은, 프로버부(210)의 위에, 테스터의 구성 부품을 하우징 내에 수납하여 이루어지는 테스트 헤드(220)를 실은 구성을 갖는 셀(230)을 횡 방향과 높이 방향으로 복수 개 늘어놓은 구성을 갖고 있다. 그러나, 종래와 같이 프로버부(210)의 위에 테스트 헤드(220)를 실은 구성의 셀(230)은, 높이가 높고, 기종에도 좌우되지만, 많은 경우, 도 4에 나타내는 바와 같이, 높이 방향의 셀의 수는 3단이 한계였다. 따라서, 셀의 수를 증가시켜 스루풋을 높이려고 하면, 횡 방향의 셀 수를 증가시키지 않을 수 없지만, 그렇게 하면 시스템의 풋프린트가 커져 버린다. 또한, 종래의 검사 시스템에서는, 프레임이 셀마다 나누어져 있고, 테스트 헤드(220)는, 그 프레임 내에 수용되기 때문에, 프로버부의 제약을 받는다. 이 때문에, 테스트 헤드(220)가 작아지더라도 용적은 변함없어, 전체의 용적 효율을 개선하는 것은 곤란하고, 이것으로부터도 풋프린트의 증가를 억제하면서 셀의 수를 증가시키는 것은 곤란하다.
그래서, 본 실시형태에서는, 종래와 같은 프로버부와 테스트 헤드가 일체로 이루어진 셀 구조가 아닌, 프로버부(10)와, 테스터의 주요부를 이루는 구성 부품을 유닛화한 테스트 유닛(20)을 별개로 하고, 테스트 유닛(20)을 프로버부(10)의 측방에 배치하도록 했다.
이것에 의해, 높이 방향으로 겹치는 것은 프로버부(10)만으로 좋으므로, 높이 방향의 단수를 늘릴 수 있고, 예컨대, 도 4와 같이 종래 3단이었던 것을 도 1과 같이 4단으로 늘릴 수 있다. 또한, 테스트 유닛(20)을 프로버부(10)의 옆에 두는 것에 의해, 그만큼 풋프린트는 증가하지만, 프로버부(10)와 테스트 유닛(20)이 완전하게 나누어져 있고, 종래와 같이 프로버부의 프레임 내에 테스트 헤드를 수용할 필요가 없어지고, 종래와 같이 셀의 프레임 내에 테스트 헤드용의 일정한 공간을 확보하여 두는 것에 의한 제약이 없이 테스트 유닛(20)의 구성을 결정하는 것이 가능한 것에 의해, 용적 효율을 높이고, 풋프린트의 증가를 가능한 한 억제할 수 있다. 특히, 테스트 유닛(20)을 2개의 프로버부(10)의 사이에 마련하고, 양측의 2대의 프로버부(10)에 접속하고 있기 때문에, 컨트롤러(24) 및 전원(25)을 2개의 프로버부에 대하여 공용할 수 있고, 테스트 유닛(20)을 소형화할 수 있으므로, 한층 풋프린트의 증가를 억제하는 효과가 높다. 또한, 테스트 유닛(20)의 폭은, 성능(동작 주파수, 전원 수 등)에 따라 적정하게 조정할 수 있으므로, 풋프린트를 섬세하게 조정 가능하다.
이와 같이, 프로브부(10)의 단수를 증가시킬 수 있고, 테스트 유닛(20)의 구성 및 배치의 자유도를 높게 하고, 또한 1대의 테스트 유닛(20)을 2대의 프로버부(10)에서 공용할 수 있는 것으로부터, 풋프린트를 가능한 한 증가시키는 일 없이, 웨이퍼 처리를 담당하는 프로버부의 대수를 늘릴 수 있다. 이 때문에, 풋프린트를 가능한 한 증가시키는 일 없이, 종래보다 스루풋을 높여 효율적으로 기판의 검사를 행할 수 있다.
또한, 테스터 마더보드(22)는, 종래와 같이 테스트 헤드로부터의 하중 부하가 걸리지 않으므로, 접촉 안정성이 높다. 또한, 이와 같이 테스터 마더보드(22)에 부하가 걸리지 않는 것으로부터, 테스터 마더보드(22)와 콘택트 블록(21)을 직접 납땜 또는 커넥터 접속할 수 있으므로, 한층 접촉 안정성이 좋아진다.
또한, 테스터 모듈 보드(23)와 테스터 마더보드(22)는 배선 접속 또는 커넥터 접속으로 하기 때문에, 종래 거래 상대마다 상이하던 핀 어사인이 케이블 교환으로 해결되어, 비용 절감으로 이어진다. 또한, 이와 같이 테스터 모듈 보드(23)와 테스터 마더보드(22)를 배선 접속 또는 커넥터 접속으로 하는 것에 의해, 프로버부(10)와 테스트 유닛(20)의 열의 차단도 용이할 수 있고, 상온에서의 검사뿐만 아니라, 저온 검사나 고온 검사라고 하는 프로버부의 열 이동에 민감한 검사에 있어서도 열의 효율이 좋아진다.
또한, 상술한 바와 같이, 테스트 유닛(20)은 프로버부(10)와는 별개의 전용 에리어이기 때문에, 종래의 테스트 헤드와 같은 하우징이 필요 없고, 또한, 테스트 유닛(20)은 양측의 프로버부(10)에 접속되고, 컨트롤러(24) 및 전원(25)이 공용되므로, 비용 절감을 도모할 수 있다.
또한, 프로버부(10)의 구조는, 종래와 마찬가지로 좋기 때문에, 종래의 검사 시스템의 부품을 다수 그대로 이용할 수 있고, 장치 비용을 억제할 수 있다.
<제 2 실시형태>
다음으로, 제 2 실시형태에 대하여 설명한다.
도 5는 본 발명의 제 2 실시형태와 관련되는 검사 시스템의 개략 구성을 나타내는 측면도, 도 6은 도 5의 검사 시스템에 있어서의 테스트 유닛의 구성 및 테스트 유닛과 프로버부의 테스터 마더보드의 접속을 나타내는 도면이다.
본 실시형태의 검사 시스템(100')은, 제 1 실시형태와 마찬가지로, 프로버부(10)가 높이 방향(Z 방향)으로 4단 포개어 쌓인 유닛이, 횡 방향(X 방향)으로 4개 배열되어 있고, 합계 16개의 프로버부(10)를 갖고 있다.
횡 방향으로 인접하는 프로버부(10)의 사이에는, 각각 테스터의 주요부를 구성하는 테스트 유닛(20')이 배치되어 있다. 1개의 테스트 유닛(20')은, 양측 2단, 합계 4개의 프로버부(10)에 접속되어 있다.
삭제
구체적으로는, 테스트 유닛(20')은, 각 프로버부(10)에 대응하는 4개의 테스터 모듈 보드(23)와, 1개의 컨트롤러(24)와, 1개의 전원(25)을 갖고 있다. 테스트 유닛(20')은, 가장 아래에 전원(25)이 배치되고, 그 위에 컨트롤러(24)가 배치되고, 또한 그 위에 4개의 테스터 모듈 보드(23)가 배치되어 있다. 각 테스터 모듈 보드(23)는, 가장 가까운 프로버부(10)의 테스터 마더보드(22)에 배선(26)으로 접속되어 있다. 커넥터 접속이더라도 좋다.
본 실시형태에서는, 4개의 프로버부(10)에 대하여 1개의 테스트 유닛(20')이 배치되어 있고, 컨트롤러(24) 및 전원(25)을 4개의 테스터 모듈 보드에서 공용할 수 있으므로, 테스트 유닛(20')은, 제 1 실시형태의 테스트 유닛(20)보다 용적 효율이 높다. 이 때문에, 시스템의 풋프린트를 제 1 실시형태보다 작게 할 수 있다. 또한, 컨트롤러(24) 및 전원(25)을 4개의 테스터 모듈 보드(23)에서 공용할 수 있는 것에 의해, 제 1 실시형태보다 비용 절감의 효과도 높다.
<제 3 실시형태>
다음으로, 제 3 실시형태에 대하여 설명한다.
도 7은 본 발명의 제 3 실시형태와 관련되는 검사 시스템에 있어서의 테스트 유닛의 구성 및 테스트 유닛과 프로버부의 테스터 마더보드의 접속을 나타내는 도면이다.
본 실시형태에서는, 제 1 실시형태와 마찬가지로, 프로버부(10)가 높이 방향(Z 방향)으로 4단 포개어 쌓인 유닛이, 횡 방향(X 방향)으로 4개 배열되어 있어, 합계 16개의 프로버부(10)를 갖고 있고, 횡 방향으로 인접하는 프로버부(10)의 사이에 테스터의 주요부를 구성하는 테스트 유닛(20")이 마련되어 있다.
테스트 유닛(20")은, 제 1 실시형태의 테스트 유닛(20)과 마찬가지로, 2개의 테스터 모듈 보드(23)와, 1개의 컨트롤러(24)와, 1개의 전원(25)을 갖고 있지만, 테스터 모듈 보드(23) 중, 동작 주파수가 높은 부품 또는 파형 정밀도가 높은 부품인 부품(23a)을 테스터 마더보드(22)에 근접하여 배치한 점이 테스트 유닛(20)과는 상이하다.
이와 같이, 동작 주파수가 높은 부품 또는 파형 정밀도가 높은 부품인 부품(23a)을 테스터 마더보드(22)에 근접하여 배치하는 것에 의해, 고주파수 파형 및 고정밀도 파형을 열화시키지 않고 전송할 수 있다.
이때, 테스터 모듈 보드(23)의 구성 부품을, 동작 주파수가 높은 순 또는 파형 정밀도가 높은 순으로 테스터 마더보드(22)에 가까이 하여 배치하는 것이 바람직하다.
<다른 적용>
또, 본 발명은 상기 실시형태로 한정되는 일 없이, 본 발명의 사상의 범위 내에 있어서 다양하게 변형 가능하다. 예컨대, 상기 실시형태에서는, 프로버부를 횡으로 4개 늘어놓고, 높이 방향으로 4단 포개어 쌓은 예를 나타냈지만, 횡 방향의 개수 및 높이 방향의 단수는 이것에 한하는 것이 아니다. 또한, 테스트 유닛을 양측 2개 또는 양측 4개의 프로버부에 접속한 경우를 나타냈지만, 이것에 한하지 않고, 예컨대 양측 8개에 접속하더라도 좋고, 또한, 프로버부와 테스트 유닛을 1대1로 마련하더라도 좋다.
10 : 프로버부
11 : 스테이지
12 : 얼라이너
13 : 프로브 카드
13a : 프로브
14 : 지지 부재
20, 20', 20" : 테스트 유닛
21 : 콘택트 블록
21a : 포고핀
22 : 테스터 마더보드
23 : 테스터 모듈 보드
23a : 부품
24 : 컨트롤러
25 : 전원
26 : 배선
100, 100' : 검사 시스템
W : 반도체 웨이퍼(기판)

Claims (11)

  1. 스테이지 상의 기판에 형성된 복수의 디바이스에 프로브 카드의 프로브를 접촉시키는 복수의 프로버부와,
    상기 프로브 카드를 통해서 상기 기판에 형성된 상기 복수의 디바이스에 전기적 신호를 주어, 상기 디바이스의 전기 특성을 검사하는 테스터
    를 갖고,
    상기 테스터는 전기 특성의 측정을 행하는 복수의 테스터 모듈 보드와, 상기 프로브 카드와 상기 테스터 모듈 보드 사이의 인터페이스가 되는 테스터 마더보드와, 상기 테스터 모듈 보드에 급전하는 전원을 갖고,
    상기 전원을, 상기 복수의 테스터 모듈 보드에서 공용(共用)하도록 구성하는
    검사 시스템.
  2. 제 1 항에 있어서,
    상기 복수의 프로버부는, 상기 프로버부가 다단으로 포개어 쌓여진 유닛이, 횡 방향으로 복수 배열된 상태로 배치되고, 상기 테스터의 주요부를 구성하는 테스트 유닛은, 횡 방향으로 이웃하는 프로버부의 사이에 배치되는 것을 특징으로 하는 검사 시스템.
  3. 제 2 항에 있어서,
    상기 테스트 유닛은, 상기 테스터 모듈 보드와, 상기 전원을 갖고, 복수의 상기 프로버부에 대응하여 마련되고, 상기 테스터 마더보드는, 상기 프로버부에 배치되어 있으며,
    상기 테스트 유닛은, 대응하는 상기 복수의 프로버부의 상기 테스터 마더보드에 각각 접속되는 복수의 상기 테스터 모듈 보드를 갖는
    검사 시스템.
  4. 제 3 항에 있어서,
    상기 테스트 유닛은, 상기 프로버부의 수에 따라 복수 갖고 있는 검사 시스템.
  5. 제 4 항에 있어서,
    상기 테스트 유닛은, 그 양측의 2개의 프로버부에 접속되는 검사 시스템.
  6. 제 4 항에 있어서,
    상기 테스트 유닛은, 그 양측 2개씩 4개의 프로버부에 접속되는 검사 시스템.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 테스터 모듈 보드와 상기 테스터 마더보드는 케이블 접속 또는 커넥터 접속되는 검사 시스템.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 테스터 마더보드와 상기 프로브 카드의 사이에 콘택트 블록이 배치되고, 상기 프로브 카드와 상기 콘택트 블록의 사이는 포고핀에 의해 접속되는 검사 시스템.
  9. 제 8 항에 있어서,
    상기 테스터 마더보드와 상기 콘택트 블록의 사이는, 납땜 또는 커넥터에 의해 접속되는 검사 시스템.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 테스터 모듈 보드의 구성 부품 중, 동작 주파수가 높은 부품 또는 파형 정밀도가 높은 부품을 상기 테스터 마더보드에 근접시키는 것을 특징으로 하는 검사 시스템.
  11. 제 10 항에 있어서,
    상기 테스터 모듈 보드의 구성 부품을, 동작 주파수가 높은 순 또는 파형 정밀도가 높은 순으로 가까이하여 배치하는 것을 특징으로 하는 검사 시스템.
KR1020217019230A 2017-03-03 2018-02-01 검사 시스템 Active KR102319587B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2017-040383 2017-03-03
JP2017040383A JP6807252B2 (ja) 2017-03-03 2017-03-03 検査システム
PCT/JP2018/003382 WO2018159207A1 (ja) 2017-03-03 2018-02-01 検査システム
KR1020197028843A KR102270542B1 (ko) 2017-03-03 2018-02-01 검사 시스템

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197028843A Division KR102270542B1 (ko) 2017-03-03 2018-02-01 검사 시스템

Publications (2)

Publication Number Publication Date
KR20210079418A KR20210079418A (ko) 2021-06-29
KR102319587B1 true KR102319587B1 (ko) 2021-10-29

Family

ID=63370873

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197028843A Active KR102270542B1 (ko) 2017-03-03 2018-02-01 검사 시스템
KR1020217019230A Active KR102319587B1 (ko) 2017-03-03 2018-02-01 검사 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197028843A Active KR102270542B1 (ko) 2017-03-03 2018-02-01 검사 시스템

Country Status (6)

Country Link
US (1) US10871516B2 (ko)
JP (1) JP6807252B2 (ko)
KR (2) KR102270542B1 (ko)
CN (1) CN110383444B (ko)
TW (1) TWI738978B (ko)
WO (1) WO2018159207A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548389B1 (ko) * 2021-06-21 2023-06-27 주식회사 쎄믹스 전장 유지보수 도어를 갖는 프로버

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074941A (ja) * 1998-06-19 2000-03-14 Advantest Corp コンタクタ及びコンタクタを形成する方法
WO2010092672A1 (ja) * 2009-02-12 2010-08-19 株式会社アドバンテスト 半導体ウェハ試験装置
JP2014179379A (ja) * 2013-03-13 2014-09-25 Tokyo Electron Ltd ウエハ検査装置及び該装置の整備方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172053A (en) * 1989-02-24 1992-12-15 Tokyo Electron Limited Prober apparatus
US5539676A (en) * 1993-04-15 1996-07-23 Tokyo Electron Limited Method of identifying probe position and probing method in prober
KR100213840B1 (ko) * 1995-01-24 1999-08-02 오우라 히로시 반도체 시험장치
JP2005136302A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2008205042A (ja) * 2007-02-16 2008-09-04 Renesas Technology Corp 半導体集積回路装置の製造方法
WO2009107747A1 (ja) * 2008-02-29 2009-09-03 日本発條株式会社 配線基板およびプローブカード
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
US9535111B2 (en) * 2011-12-27 2017-01-03 Intel Corporation Optical transmission of test data for testing integrated circuits
JP5690321B2 (ja) * 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074941A (ja) * 1998-06-19 2000-03-14 Advantest Corp コンタクタ及びコンタクタを形成する方法
WO2010092672A1 (ja) * 2009-02-12 2010-08-19 株式会社アドバンテスト 半導体ウェハ試験装置
JP2014179379A (ja) * 2013-03-13 2014-09-25 Tokyo Electron Ltd ウエハ検査装置及び該装置の整備方法

Also Published As

Publication number Publication date
US20200011925A1 (en) 2020-01-09
JP6807252B2 (ja) 2021-01-06
TW201843752A (zh) 2018-12-16
TWI738978B (zh) 2021-09-11
CN110383444A (zh) 2019-10-25
US10871516B2 (en) 2020-12-22
CN110383444B (zh) 2023-05-30
JP2018147980A (ja) 2018-09-20
WO2018159207A1 (ja) 2018-09-07
KR20210079418A (ko) 2021-06-29
KR102270542B1 (ko) 2021-06-28
KR20190120350A (ko) 2019-10-23

Similar Documents

Publication Publication Date Title
US11742055B2 (en) Carrier based high volume system level testing of devices with pop structures
US6897670B2 (en) Parallel integrated circuit test apparatus and test method
KR20220059414A (ko) 슬롯-기반형 대량 반도체 테스트 시스템을 위한 수동 캐리어-기반형 디바이스 전달
KR20220059413A (ko) 반도체 디바이스의 대량 테스트를 위한 차폐형 소켓 및 캐리어
CN110709972B (zh) 检查系统和检查系统中的温度测定方法
US11035883B2 (en) Intermediate connection member and inspection apparatus
US10114070B2 (en) Substrate inspection apparatus
KR102294141B1 (ko) 검사 장치의 진단 방법 및 검사 시스템
US20070063718A1 (en) Contact assembly and LSI chip inspecting device using the same
KR102319587B1 (ko) 검사 시스템
KR20200053587A (ko) 검사 시스템 및 검사 방법
JP7148017B2 (ja) 検査治具及びそれを備えた基板検査装置
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
JP2006317346A (ja) プロービングシステム及びプローバ
JP2021028993A (ja) 検査システム
US10935570B2 (en) Intermediate connection member and inspection apparatus
JPH0513524A (ja) 半導体素子の検査方法
JP2006126063A (ja) 半導体検査装置およびｉｃソケット
TWI861937B (zh) 自動試驗裝置及其介面裝置
JP2011237446A (ja) Ｉｃ一括移動方法
JP2015105834A (ja) 電子部品検査装置、電子部品の検査方法、及び、検査方法のプログラム
TW202300938A (zh) 掃描裝置及電氣檢查裝置
CN118355479A (zh) 壳体以及探测器
JPH02272370A (ja) 半導体検査装置
KR20190035872A (ko) 검사 시스템의 조정 방법 및 그에 이용하는 보조 엘리먼트

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20210622

Application number text: 1020197028843

Filing date: 20191001

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210730

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211026

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211026

End annual number: 3

Start annual number: 1

PG1601 Publication of registration