[go: up one dir, main page]

TWI724447B - 配線基板設計支援裝置，配線基板通孔配置方法及配線基板通孔配置程式 - Google Patents

配線基板設計支援裝置，配線基板通孔配置方法及配線基板通孔配置程式 Download PDF

Info

Publication number
TWI724447B
TWI724447B TW108123535A TW108123535A TWI724447B TW I724447 B TWI724447 B TW I724447B TW 108123535 A TW108123535 A TW 108123535A TW 108123535 A TW108123535 A TW 108123535A TW I724447 B TWI724447 B TW I724447B
Authority
TW
Taiwan
Prior art keywords
wiring board
grid points
wiring
holes
hole
Prior art date
Application number
TW108123535A
Other languages
English (en)
Other versions
TW202018301A (zh
Inventor
三國勝志
八木澤一
山口昭嗣
Original Assignee
日商日本麥克隆尼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本麥克隆尼股份有限公司 filed Critical 日商日本麥克隆尼股份有限公司
Publication of TW202018301A publication Critical patent/TW202018301A/zh
Application granted granted Critical
Publication of TWI724447B publication Critical patent/TWI724447B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

能夠以良好的作業效率性，不將通孔配置區域擴大，於縱方向及橫方向皆不偏頗地使配線收容性提升。 本發明之配線基板設計支援裝置，係在配線基板配置複數個通孔之配線基板設計支援裝置，其特徵為，具備：設計資訊記憶手段，記憶有關被配置於配線基板的通孔及配線之設計資訊；及配線基板通孔配置手段，基於設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且對該格子的每一行交互改變格子點的橫的移動方向，且對該格子的每一列交互改變格子點的縱的移動方向，而將通孔配置於移動後的格子點的位置。

Description

配線基板設計支援裝置，配線基板通孔配置方法及配線基板通孔配置程式
本發明有關配線基板設計支援裝置、配線基板通孔配置方法及配線基板通孔配置程式，例如可適用於決定對半導體晶圓中形成的複數個電子電路做試驗之探針卡的配線基板(多層配線基板)中的通孔的配置之裝置。
形成於半導體晶圓上的各半導體積體電路(電子電路)在被分離成各晶片之前，會接受運用測試機(tester)裝置之電性檢查。此電性檢查中，一般而言會使探針卡介於測試機裝置與被試驗體亦即各半導體積體電路之間，而探針卡在測試機裝置與各半導體積體電路之間傳遞檢查訊號或響應輸出等。
更具體而言，探針卡為圓板狀，在該探針卡的上面周緣部，設有與測試機裝置連接之測試機介面部。
探針卡中，設有與測試機介面部電性連接之複數個探針，各探針與各半導體積體電路的電極墊接觸，藉此各半導體積體電路便透過各探針而與測試機電性連接。
此外，探針卡具有配線基板，在配線基板的一方的面配置有複數個探針。各探針，經由直接的配線路徑而與上述測試機介面部連接，或經由設於上述配線基板的上面之電子零件(例如繼電器、電容器、電阻器、線圈等)而與上述測試機介面部連接。是故，作為這樣的探針卡的配線基板，會形成多層配線基板。
為了實現多數個配線路徑，會在構成多層配線基板的各層的配線基板上配置多數個通孔(via)，但各通孔一般而言會配合組裝零件等而以等間距的格子狀配置，而使配線收容於等間距間隔的通孔之間(參照圖12)。
例如，如圖13所示，設想以通孔墊的徑(此處為直徑2r)為0.5mm，配線寬w為0.1mm，通孔墊的間距間隔p為0.8mm來配置通孔墊2之情形。在此情形下，若必須在通孔墊與配線圖樣之間確保0.05mm以上的餘隙(clearance)，則在通孔墊2-1及2-2之間會設置1根的配線3。
近年來，伴隨組裝零件的窄間距化，配置於各配線基板上的各通孔墊的間距間隔亦變得窄間距，而難以增加在通孔墊間收容的配線數。
當在以等間距排列成格子狀的通孔墊之間收容配線時，依配線基板的設計條件而定，在通孔墊的間距間隔有時會稍微剩下餘隙。在這樣的情形下，為了使配線收容性提升，設計者會調整通孔墊的配置，以增加配線數。
習知，作為調整通孔墊的配置之方法，例如有專利文獻1記載之技術。專利文獻1的記載技術，是將位於某一區塊(block)區域之通孔墊間的縱方向或橫方向的間距間隔拉長、或縮短。
此外，設計者為了使配線收容性提升，亦會進行將通孔墊的位置調整到任意的位置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-165591號公報
[發明所欲解決之問題]
然而，如上述般設計者將通孔墊的位置調整到任意的位置之方法，作業效率不佳。此外，是藉由改變通孔墊的位置來擴大通孔配置區域，因此會由於通孔配置區域彼此的干涉而變得難以將組裝零件高密度地配置。
此外，如專利文獻1的記載技術般，調整通孔墊間的縱方向或橫方向的間距間隔之方法，會導致於縱方向或橫方向的其中一者混雜寬的區域與窄的區域，故會導致收容的配線數發生偏頗，而可能對其他的配線層產生影響。
因此，需要一種能夠以良好的作業效率性，不將通孔配置區域擴大，於縱方向及橫方向皆不偏頗地使配線收容性提升之配線基板設計支援裝置、配線基板通孔配置方法及配線基板通孔配置程式。 [解決問題之技術手段]
為解決該待解問題，第1本發明之配線基板設計支援裝置，係在配線基板配置複數個通孔之配線基板設計支援裝置，其特徵為，具備：(1)設計資訊記憶手段，記憶有關被配置於配線基板的通孔及配線之設計資訊；及(2)配線基板通孔配置手段，基於設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且對該格子的每一行交互改變格子點的橫的移動方向，且對該格子的每一列交互改變格子點的縱的移動方向，而將通孔配置於移動後的格子點的位置。
第2本發明之配線基板通孔配置方法，係在配線基板配置複數個通孔之配線基板設計支援方法，其特徵為，(1)設計資訊記憶手段，記憶有關被配置於配線基板的通孔及配線之設計資訊，(2)配線基板通孔配置手段，基於設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且對該格子的每一行交互改變格子點的橫的移動方向，且對該格子的每一列交互改變格子點的縱的移動方向，而將通孔配置於移動後的格子點的位置。
第3本發明之配線基板通孔配置程式，係在配線基板配置複數個通孔之配線基板設計支援程式，其特徵為，使具有記憶有關被配置於配線基板的通孔及配線之設計資訊的設計資訊記憶手段之電腦，作用成為：配線基板通孔配置手段，基於設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且對該格子的每一行交互改變格子點的橫的移動方向，且對該格子的每一列交互改變格子點的縱的移動方向，而將通孔配置於移動後的格子點的位置。 [發明之功效]
按照本發明，能夠以良好的作業效率性，不將通孔配置區域擴大，於縱方向及橫方向皆不偏頗地使配線收容性提升。
(A)主要實施形態
以下，一面參照圖面，一面詳細說明本發明之配線基板設計支援裝置、配線基板通孔配置方法及配線基板通孔配置程式的實施形態。
(A-1)實施形態的構成 圖2為示意此實施形態之配線基板設計支援裝置的硬體構成之構成圖。
圖2中，此實施形態之配線基板設計支援裝置10，具有主控制部11、外部記憶部12、顯示部13、輸入部14。
此實施形態之配線基板設計支援裝置10的硬體構成，例如能夠適用個人電腦等的汎用電腦、或設計配線基板之專用的CAD(Computer-Aided Design)裝置等。此外，亦可設計成在這樣的電腦安裝實施形態之配線基板通孔配置程式11P，藉此實現作為配線基板設計支援裝置10的機能。無論採用了哪一種建構方法，例如皆具有圖2所示般的硬體構成。另，配線基板設計支援裝置10，除圖2示例之構成要素外，亦可有印表機、通訊部等連接至主控制部11。
主控制部11，具有CPU或主記憶體或工作記憶體(working memory)等，為執行搭載的實施形態之配線基板通孔配置程式11P者。
外部記憶部12，相當於硬碟裝置、USB記憶體等的主控制部11外部的記憶體，為存儲各種資料者。外部記憶部12，例如存儲後述的基板設計CAD資料12A或基板設計CAD用通孔追加配置檔案22B。
顯示部13，為用來對設計者顯示輸出指導資訊或設計影像資訊等者。輸入部14，相當於鍵盤或滑鼠等，為擷取來自設計者的輸入資訊者。也就是說，顯示部13及輸入部14，構成與設計者之人機介面。
圖3為示意此實施形態之配線基板通孔配置程式11P的機能部(常式；routine)構成之說明圖。另，圖3所示全部或一部分的機能部，不限定於軟體所致之實現方法，亦可以專用晶片等的硬體來實現。
圖3中，配線基板通孔配置程式11P，具有設計資料讀入部111、通孔配置部112、配線設定部113。此外，通孔配置部112，具有剩餘餘隙算出部41、不足餘隙算出部42、通孔移動量算出部43、通孔座標算出部44、通孔配置資訊輸出部45。
另，主控制部11執行的配線基板通孔配置程式11P的各構成要素的處理，會在動作的項目中詳細說明。
(A-2)實施形態的動作 接下來，一面參照圖面一面詳細說明本實施形態之配線基板設計支援裝置10中的配線基板通孔配置處理的動作。
圖4為示意此實施形態之配線基板通孔配置處理之流程圖。
配線基板設計支援裝置10中，一旦配線基板通孔的配置方法開始，則主控制部11從外部記憶部12讀取基板設計CAD資料(S10)。
此處，主控制部11從外部記憶部12讀取的基板設計CAD資料，能夠訂為對於配線基板上配置的通孔與配線的設計所必要之資訊。例如，基板設計CAD資料，訂為包含通孔墊徑資訊(此實施形態中為通孔墊的半徑；r)、通孔墊間距資訊(p)、配線圖樣寬幅資訊(w)、餘隙資訊(c)、各通孔的座標資訊(x，y)者。另，基板設計CAD資料，不限定於上述各種資訊，除此以外，亦可設計成包含設置於配線基板上面之電子零件配置資訊、配線基板下面之墊資訊等。
通孔墊徑資訊，為示意配置的通孔所連接的墊(通孔墊)的徑之資訊。例如，圖9為示例通孔與該通孔所連接的墊之關係之圖。圖9中，通孔V為貫通通孔，而示例通孔V與半圓球狀的墊21連接之情形。此例的情形下，通孔墊徑資訊，意指通孔V連接的墊21的徑資訊。另，此實施形態中，雖示例通孔墊徑資訊為墊21的半徑r之情形，但通孔墊的徑資訊亦可為墊21的直徑。此外，通孔墊徑資訊，能夠訂為和通孔V連接的墊21的形狀等相應之資訊。
通孔墊間距資訊，為以等間距排列成格子狀之通孔間的距離。更具體而言，為連結各通孔墊的中心位置之直線的距離。
配線圖樣寬幅資訊，為配線的寬幅長度。
各通孔的座標資訊，為配線基板上的某一區域中，於X方向及Y方向以等間距配置成格子狀之各通孔的座標資訊。探針卡的配線基板為圓板狀，例如能夠以將圓形的中心訂為原點之XY座標系來表現，而將以等間距形成的格子狀的X方向的線與Y方向的線之交點的位置訂為各通孔的座標資訊。
餘隙資訊，為某一通孔墊與配線之間，或必須在配線與配線之間最低限度確保之距離。此實施形態中，示例通孔墊與配線之間的餘隙、和配線與配線之間的餘隙為相同之情形。但，亦可為通孔墊與配線之間的餘隙、和配線與配線之間的餘隙為相異之情形。
如上述般，在開始通孔配置的決定動作之前，上述基板設計CAD資料即已決定，主控制部11能夠從外部記憶部12讀取上述基板設計CAD資料。
一旦主控制部11讀取基板設計CAD資料，主控制部11基於讀取的基板設計CAD資料，算出配線數n時之剩餘餘隙m的值(S11)，又算出配線數(n+1)時之不足餘隙s的值(S12)。
[剩餘餘隙m的算出方法] 此處，一面參照圖5及圖6一面說明當訂定配線數n的情形下之剩餘餘隙m的算出方法。
主控制部11，作為基板設計CAD資料，係取得各通孔墊的半徑r、各配線的寬幅w、餘隙c、通孔墊間距p，遵照(1)式算出剩餘餘隙m的值。
Figure 02_image001
(1)式為當在2個通孔墊2-1及2-2之間收容了n根的配線3時，算出對於基板設計CAD資料中事先設定的通孔墊間距p之餘隙的剩餘量m之演算式。此處，示例配線3的數量為2根之情形。
(1)式意味著，在通孔墊2-1或2-2與配線3之間、或是收容的配線3彼此之間，必須非得確保不可的最小限度之餘隙c。因此，在通孔墊與配線或配線彼此之間確保了餘隙c的狀態下，當使n根的配線3收容於通孔墊2-1及2-2之間的情形下，導出還剩下多少餘隙。
如圖5所示，「min p」為當在2個通孔墊2-1及2-2之間收容n根的配線3時所必要之最小通孔墊間距的距離。
(1)式中，是以從事先設定的通孔墊間距p，減去當訂為配線數n時之配線收容所必要的最小通孔墊間距min p而得之差分值，來作為剩餘餘隙m的值(參照圖6)。
[不足餘隙s的算出方法] 此處，一面參照圖7一面說明當訂定配線數(n+1)的情形下之不足餘隙s的算出方法。
主控制部11，將在通孔墊2-1及2-2間收容的配線3的數量遞加(increment)，而將配線數訂為n+1。然後，主控制部11使用各通孔墊的半徑r、各配線的寬幅w、餘隙c、通孔墊間距p，遵照(2)式算出不足餘隙s的值。
Figure 02_image003
(2)式為當收容了(n+1)根的配線時，算出以基板設計CAD資料中事先設定的通孔墊間距p而不足之餘隙的不足量之演算式。亦即，(2)式係導出當增加了在2個通孔墊2-1及2-2之間收容的配線數時之不足的餘隙不足量。
如圖7所示，(2)式中，是以從當訂定配線數(n+1)時的配線收容所必要的最小通孔墊間距min p減去事先設定的通孔墊間距p而得之差分值，來作為不足餘隙s的值。
[剩餘餘隙m與不足餘隙s之比較] 主控制部11，比較剩餘餘隙m的值與不足餘隙s的值(S13)。
然後，當剩餘餘隙m的值為不足餘隙s的值以上之情形下(S13)，主控制部11判斷能夠以不等間距來配置各通孔墊，而能夠移往S14之處理。亦即，當剩餘餘隙m的值為不足餘隙s的值以上之情形下，主控制部11判斷在通孔墊之間能夠收容n根的配線3(也就是說，為可使收容配線數增加者)，而會使配置成等間距的格子狀之各通孔墊的位置移動。
另一方面，當剩餘餘隙m的值比不足餘隙s的值還小之情形下(S13)，主控制部11判斷無法以不等間距來配置各通孔墊，而進行通常的通孔墊的配置處理(S16)。
[通孔移動量(偏位量)的算出及配置] S13中，當剩餘餘隙m的值為不足餘隙s的值以上之情形下，主控制部11從配置成等間距的格子狀的各通孔墊的位置座標算出用來使其於X方向及Y方向移動之移動量delta(S14)。
然後，主控制部11對配置成等間距的格子狀的各通孔墊的位置座標(也就是說，x座標值、y座標值的各者)予以加算或減算移動量delta，而算出不等間距的各通孔墊的位置座標(x座標值、y座標值)(S15)。藉此，便能將原本配置成等間距的格子狀的各通孔墊，以不等間距來配置(S15)。
此處，一面參照圖1、圖8，一面說明主控制部11所做的通孔墊的移動量delta的算出方法及各通孔墊的配置方法。
主控制部11，使用剩餘餘隙m的值與不足餘隙s的值，遵照(3)式算出各通孔墊的移動量delta。
Figure 02_image005
由(3)式，將各通孔墊的移動量delta的值，設為不足餘隙s的值的1/2以上，剩餘餘隙m的值的1/2以下。移動量delta的值，只要滿足上述(3)式的條件，則能設為任意的值。
移動量delta，如上述般，為從位於等間距的格子點之各通孔墊的位置座標於X方向的移動量及Y方向的移動量，此實施形態中，訂定X方向的移動量與Y方向的移動量為相同。也就是說，各通孔墊，於X方向移動恰好移動量delta，且於Y方向移動恰好移動量delta。像這樣，X方向的移動量與Y方向的移動量訂為相同移動量，其移動後的位置便成為配置調整後的通孔的位置。
此外，如圖8所示，從位於等間距的格子點之各通孔墊的位置座標起算之移動方向，於X方向、Y方向皆是使移動移動量delta之方向交互改變。
換言之，有關X方向之移動方向，針對排列成格子狀的通孔墊當中隸屬同一行之通孔墊，使其朝「  -方向」移動恰好移動量delta，而針對隸屬於和該行鄰接的行之通孔墊，則使其朝「+方向」移動恰好移動量delta。像這樣，針對通孔墊的X方向的移動，是於每一行交互地改變使其移動的方向，而使其從X座標值移動恰好移動量delta。
此外有關Y方向之移動方向，亦訂為和X方向的移動同樣。也就是說，針對排列成格子狀的通孔墊當中隸屬同一列之通孔墊，使其朝「-方向」移動恰好移動量delta，而針對隸屬於和該列鄰接的列之通孔墊，則使其朝「+方向」移動恰好移動量delta。像這樣，針對通孔墊的Y方向的移動，是於每一列交互地改變使其移動的方向，而使其從Y座標值移動恰好移動量delta。
如上述般，針對各通孔墊的X方向、Y方向的各者，是一面將移動方向交互地改變，一面使其移動恰好移動量delta，藉此如圖1示例般，原本以等間距配置成格子狀的各通孔墊2，會以不等間距配置。
[配線的設定] 主控制部11，若各通孔墊2以不等間距配置，則在通孔墊2之間設定配線3。
此處，利用圖1、圖10及圖11與圖13，一面比較在等間距的通孔墊2(2-1及2-2)間設定配線3之情形，與在不等間距的通孔墊2(2-1及2-2)間設定配線3之情形一面做說明。
另，訂定通孔墊2(2-1及2-2)的半徑r為0.5mm，配線寬w為0.1mm，在通孔墊2與配線3之間或配線間必須確保0.05mm以上的餘隙c。
如圖13所示，當等間距之通孔墊間距間隔p為0.8mm的情形下，在通孔墊2-1及2-2之間僅可收容1根的配線3。
相對於此，如圖1所示，訂定例如將移動量delta設為0.05mm，使各通孔墊2的位置座標移動，而以不等間距配置了通孔墊2。
在此情形下，如圖11所示，在通孔墊2-1與通孔墊2-2之間的通孔墊間距間隔p1會成為0.9mm，故在通孔墊2-1及2-2之間能夠收容2根的配線3。另一方面，在通孔墊2-2與通孔墊2-3之間的通孔墊間距間隔p2會成為0.7mm，故在通孔墊2-2及2-3之間能夠收容1根的配線3(參照圖10)。
像這樣，各通孔墊2以不等間距配置，藉此會產生和鄰接的通孔墊2之間的間距間隔擴大之區域、與反之和鄰接的通孔墊2的間距間隔變窄之區域。是故，主控制部11如圖10、圖11所示，能夠在間距間隔擴大的區域增加收容配線數，收容配線3。
此外，使通孔的位置移動之移動量delta的值，如上述(3)式般，為不足餘隙s的值的1/2以上，而訂為剩餘餘隙m的值的1/2以下，因此即使在間距間隔變窄之區域，仍能收容和以等間距配置通孔墊2時同數量的配線3。
(A-3)實施形態的效果 像以上這樣，按照此實施形態，是對以等間距配置成格子狀的通孔墊的位置座標予以加算或減算作為偏位量之移動量，來配置不等間距的通孔墊，故能夠不使通孔配置區域擴大，而於縱方向、橫方向皆無偏頗地使配線收容性提升。
此外，按照實施形態，是以事先具有規則性的不等間距來配置通孔墊，故作業效率性亦佳。
又，按照實施形態，配線收容性會提升，因此多層配線基板有望能夠刪減層數，亦可刪減配線基板的製造成本。
(B)其他實施形態 上述的實施形態中雖亦提及種種的變形實施形態，但本發明亦能適用於以下的變形實施形態。
(B-1)上述的實施形態中，示例說明了通孔的配置方法。但，例如亦能適用於像BGA(Ball Grid Array；球柵陣列)等這般以間距搭載複數個電子零件之配線基板中，以等間距排列一列以上的上述各電子零件的端子的位置之情形。亦即，並不限定於通孔的配置，亦可訂為電子零件的端子的配置，此外只要是以等間距排列，則不限定於以格子狀配置。
(B-2)上述的實施形態中，剩餘餘隙的算出方法、不足餘隙的算出方法，不限定於上述者。
2(2-1～2-3)、21、22:通孔墊 3:配線圖樣 10:配線基板設計支援裝置 11:主控制部 12:外部記憶部 13:顯示部 14:輸入部 11P:配線基板通孔配置程式 111:設計資料讀入部 112:通孔配置部 113:配線設定部 41:剩餘餘隙算出部 42:不足餘隙算出部 43:通孔移動量算出部 44:通孔座標算出部 45:通孔配置資訊輸出部
[圖1]說明實施形態之以不等間距配置的通孔墊的配置例之說明圖。 [圖2]示意實施形態之配線基板設計支援裝置的硬體構成之構成圖。 [圖3]示意實施形態之配線基板通孔配置程式11P的機能部(常式)構成之說明圖。 [圖4]示意實施形態之配線基板通孔配置處理之流程圖。 [圖5]說明實施形態之配線收容所必要的最小通孔墊間距間隔之說明圖。 [圖6]說明實施形態之剩餘餘隙的算出之說明圖。 [圖7]說明實施形態之不足餘隙的算出之說明圖。 [圖8]說明實施形態之以等間距配置成格子狀的通孔墊的移動方向之說明圖。 [圖9]說明實施形態之通孔墊及餘隙之說明圖。 [圖10]說明實施形態中以不等間距配置了通孔墊之後的配線設定之說明圖。 [圖11]說明實施形態中配置於不等間距的通孔墊間之配線的配置之說明圖。 [圖12]說明習知之以等間距配置成格子狀的通孔墊的配置例之說明圖。 [圖13]說明配置於習知的通孔墊間之配線的配置例之說明圖。
2:通孔墊

Claims (4)

  1. 一種配線基板設計支援裝置，係在配線基板配置複數個通孔之配線基板設計支援裝置，其特徵為，具備：設計資訊記憶手段，記憶有關被配置於上述配線基板的通孔及配線之設計資訊；及配線基板通孔配置手段，基於上述設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且針對橫方向以使隸屬同一行之上述格子點朝負方向移動恰好delta，使隸屬該行的鄰接行之上述格子點朝正方向移動恰好delta之方式交互改變上述格子點的橫的移動方向，且針對縱方向以使隸屬同一列之上述格子點朝負方向移動恰好delta，使隸屬該列的鄰接列之上述格子點朝正方向移動恰好delta之方式交互改變上述格子點的縱的移動方向，而將通孔配置於移動後的上述格子點的位置；上述配線基板通孔配置手段，具有：剩餘餘隙算出部，基於上述設計資訊，求出當將通孔配置於上述縱橫的間隔設為原本等間隔的格子點的位置，而在通孔間配置了配線時之剩餘餘隙的值；及不足餘隙算出部，求出當在上述通孔間增加上述配線的數量而配置了上述配線時之不足餘隙的值；及移動量算出部，因應上述剩餘餘隙的值與上述不足餘隙的值之比較結果，算出使上述格子點的位置於縱方向及 橫方向移動之移動量。
  2. 如申請專利範圍第1項所述之配線基板設計支援裝置，其中，具備：配線設定手段，於藉由上述配線基板通孔配置手段而被配置之通孔排列中，在通孔間設定配線。
  3. 一種配線基板通孔配置方法，係在配線基板配置複數個通孔之配線基板通孔配置方法，其特徵為，設計資訊記憶手段，記憶有關被配置於上述配線基板的通孔及配線之設計資訊，配線基板通孔配置手段，基於上述設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且針對橫方向以使隸屬同一行之上述格子點朝負方向移動恰好delta，使隸屬該行的鄰接行之上述格子點朝正方向移動恰好delta之方式交互改變上述格子點的橫的移動方向，且針對縱方向以使隸屬同一列之上述格子點朝負方向移動恰好delta，使隸屬該列的鄰接列之上述格子點朝正方向移動恰好delta之方式交互改變上述格子點的縱的移動方向，而將通孔配置於移動後的上述格子點的位置，上述配線基板通孔配置手段，係基於上述設計資訊，求出當將通孔配置於上述縱橫的間隔設為原本等間隔的格子點的位置，而在通孔間配置了配線時之剩餘餘隙的值， 求出當在上述通孔間增加上述配線的數量而配置了上述配線時之不足餘隙的值，因應上述剩餘餘隙的值與上述不足餘隙的值之比較結果，算出使上述格子點的位置於縱方向及橫方向移動之移動量。
  4. 一種配線基板通孔配置程式，係在配線基板配置複數個通孔之配線基板通孔配置程式，其特徵為，使具有記憶有關被配置於上述配線基板的通孔及配線之設計資訊的設計資訊記憶手段之電腦，作用成為：配線基板通孔配置手段，基於上述設計資訊，使原本將縱橫的間隔設為等間隔的格子點的位置，於縱方向及橫方向移動恰好規定的移動量，且針對橫方向以使隸屬同一行之上述格子點朝負方向移動恰好delta，使隸屬該行的鄰接行之上述格子點朝正方向移動恰好delta之方式交互改變上述格子點的橫的移動方向，且針對縱方向以使隸屬同一列之上述格子點朝負方向移動恰好delta，使隸屬該列的鄰接列之上述格子點朝正方向移動恰好delta之方式交互改變上述格子點的縱的移動方向，而將通孔配置於移動後的上述格子點的位置，上述配線基板通孔配置手段，係基於上述設計資訊，求出當將通孔配置於上述縱橫的間隔設為原本等間隔的格子點的位置，而在通孔間配置了配線時之剩餘餘隙的值， 求出當在上述通孔間增加上述配線的數量而配置了上述配線時之不足餘隙的值，因應上述剩餘餘隙的值與上述不足餘隙的值之比較結果，算出使上述格子點的位置於縱方向及橫方向移動之移動量。
TW108123535A 2018-08-13 2019-07-04 配線基板設計支援裝置，配線基板通孔配置方法及配線基板通孔配置程式 TWI724447B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018152509A JP7123692B2 (ja) 2018-08-13 2018-08-13 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
JP2018-152509 2018-08-13

Publications (2)

Publication Number Publication Date
TW202018301A TW202018301A (zh) 2020-05-16
TWI724447B true TWI724447B (zh) 2021-04-11

Family

ID=69406146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123535A TWI724447B (zh) 2018-08-13 2019-07-04 配線基板設計支援裝置，配線基板通孔配置方法及配線基板通孔配置程式

Country Status (5)

Country Link
US (1) US10776556B2 (zh)
JP (1) JP7123692B2 (zh)
KR (1) KR102289322B1 (zh)
CN (1) CN110874518B (zh)
TW (1) TWI724447B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method
CN112949244B (zh) * 2021-03-29 2022-12-13 福建福强精密印制线路板有限公司 智能选钉方法及存储介质
CN114340175A (zh) * 2022-01-10 2022-04-12 鹤山市泰利诺电子有限公司 电路板锣板方法
CN117320268A (zh) * 2022-06-21 2023-12-29 中兴智能科技南京有限公司 电路板、电路板组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805664A (zh) * 2004-11-19 2006-07-19 阿尔卡特公司 用于改良的电路板布线的非标准宽度间距
TW200840444A (en) * 2007-03-19 2008-10-01 Inventec Corp Via-adjusting method and system
TW200844778A (en) * 2007-05-01 2008-11-16 Inventec Corp Method for designing printed circuit board
US8856717B2 (en) * 2008-03-31 2014-10-07 Fujitsu Limited Shielded pattern generation for a circuit design board

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140751A (ja) * 1992-10-28 1994-05-20 Matsushita Electric Works Ltd プリント配線基板へのリード線半田付け方法
US6510539B1 (en) * 1999-10-29 2003-01-21 International Business Machines Corporation System and method for physically modeling electronic modules wiring
JP3786398B2 (ja) * 2000-09-07 2006-06-14 新光電気工業株式会社 半導体パッケージの配線方法
US6762366B1 (en) * 2001-04-27 2004-07-13 Lsi Logic Corporation Ball assignment for ball grid array package
JP2002334124A (ja) 2001-05-11 2002-11-22 Nec Corp プリント配線板における配線幅調整装置及び配線幅調整方法
US7624367B2 (en) * 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US7738259B2 (en) * 2004-01-22 2010-06-15 Alcatel Lucent Shared via decoupling for area arrays components
JP4528024B2 (ja) * 2004-04-28 2010-08-18 富士通株式会社 回路解析方法を実行させるためのプログラム
US7340711B2 (en) * 2004-06-04 2008-03-04 Cadence Design Systems, Inc. Method and apparatus for local preferred direction routing
US7323787B2 (en) * 2005-01-25 2008-01-29 Alcatel Off-grid decoupling of ball grid array (BGA) devices and method
JP2007041867A (ja) * 2005-08-03 2007-02-15 Elpida Memory Inc インダクタンス解析システムと方法並びにプログラム
US7368667B2 (en) * 2005-08-10 2008-05-06 Alcatel Using rows/columns of micro-vias to create PCB routing channels in BGA interconnect grid (micro-via channels)
JP4270210B2 (ja) 2006-01-20 2009-05-27 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
US7464358B1 (en) * 2006-01-26 2008-12-09 Cadence Design Systems, Inc. Method for resolving overloads in autorouting physical interconnections
TW200848742A (en) * 2007-01-31 2008-12-16 Nanonexus Inc Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
US7797663B2 (en) * 2007-04-04 2010-09-14 Cisco Technology, Inc. Conductive dome probes for measuring system level multi-GHZ signals
JP5223790B2 (ja) * 2009-06-22 2013-06-26 富士通株式会社 プリント回路板設計支援プログラム、プリント回路板設計支援方法、およびプリント回路板設計支援装置
JP5212296B2 (ja) * 2009-07-22 2013-06-19 富士通株式会社 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム
JP5459543B2 (ja) * 2009-12-04 2014-04-02 日本電気株式会社 回路基板及びその設計方法
JP2012038043A (ja) * 2010-08-05 2012-02-23 Sharp Corp 配線設計支援装置、配線設計支援方法、および配線設計支援プログラム
US9627306B2 (en) * 2012-02-15 2017-04-18 Cypress Semiconductor Corporation Ball grid structure
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置
WO2014122938A1 (ja) * 2013-02-07 2014-08-14 パナソニック株式会社 有機エレクトロルミネッセンス素子及び照明装置
JP6234797B2 (ja) * 2013-12-06 2017-11-22 株式会社日本マイクロニクス 配線基板ビア配置決定装置、方法及びプログラム
US9898567B2 (en) * 2014-02-28 2018-02-20 Synopsys, Inc. Automatic layout modification tool with non-uniform grids
KR20160096249A (ko) * 2015-02-04 2016-08-16 삼성전자주식회사 설계 검증 시스템
US9635760B1 (en) * 2016-01-19 2017-04-25 Alcatel-Lucent Usa Inc. 0204 shifted vias with merge pads

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1805664A (zh) * 2004-11-19 2006-07-19 阿尔卡特公司 用于改良的电路板布线的非标准宽度间距
US7269813B2 (en) * 2004-11-19 2007-09-11 Alcatel Off-width pitch for improved circuit card routing
TW200840444A (en) * 2007-03-19 2008-10-01 Inventec Corp Via-adjusting method and system
TW200844778A (en) * 2007-05-01 2008-11-16 Inventec Corp Method for designing printed circuit board
US8856717B2 (en) * 2008-03-31 2014-10-07 Fujitsu Limited Shielded pattern generation for a circuit design board

Also Published As

Publication number Publication date
CN110874518A (zh) 2020-03-10
KR102289322B1 (ko) 2021-08-11
JP2020027487A (ja) 2020-02-20
KR20200019080A (ko) 2020-02-21
TW202018301A (zh) 2020-05-16
CN110874518B (zh) 2023-09-08
JP7123692B2 (ja) 2022-08-23
US10776556B2 (en) 2020-09-15
US20200050732A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
TWI724447B (zh) 配線基板設計支援裝置，配線基板通孔配置方法及配線基板通孔配置程式
US20170265304A1 (en) Techniques for observing an entire communication bus in operation
CN104465436B (zh) 衬底检查装置
KR101824780B1 (ko) 반도체 웨이퍼를 진단하는 방법 및 시스템
KR101499281B1 (ko) 검사용 마크 및 이를 갖는 인쇄회로기판
KR20150046476A (ko) 반도체 장치, 반도체 장치의 테스트 구조 및 반도체 장치의 테스트 방법
US7884629B2 (en) Probe card layout
JP5077794B2 (ja) プローブ組立体
KR101120405B1 (ko) 프로브 블록 조립체
US20070063718A1 (en) Contact assembly and LSI chip inspecting device using the same
CN104657532B (zh) 半导体器件设计方法和导电凸块图案增强方法
CN104701217B (zh) 布线基板导通孔配置确定装置及方法
JP2013142689A (ja) 複数チップ同時測定用プローブ組立体
US6809524B1 (en) Testing of conducting paths using a high speed I/O test package
KR20220119437A (ko) 자동 테스트 장비에서의 프로브 카드 패드 지오메트리
JP2023507915A (ja) 自動検査装置のプローブカードアセンブリ
JP2012023278A (ja) 半導体装置および半導体装置の製造方法
JP4679274B2 (ja) プローブの製造方法
TWI747303B (zh) 測試電極組及測試系統
WO2023276769A1 (ja) スキャナ装置、及び電気検査装置
JPWO2009047836A1 (ja) プローブカード、検査装置及び検査方法
JPH11160380A (ja) 回路基板の試験用ヘッドおよび回路基板の試験方法
JPH05307069A (ja) 実装基板の評価・試験方法およびそれに用いるフィクスチャー
KR20240025319A (ko) 디스플레이 부품 검사 소켓용 실리콘 패턴체 및 그 제조방법
JP2023093708A (ja) 配線回路基板の検査方法