JP4528024B2 - 回路解析方法を実行させるためのプログラム - Google Patents
回路解析方法を実行させるためのプログラム Download PDFInfo
- Publication number
- JP4528024B2 JP4528024B2 JP2004134383A JP2004134383A JP4528024B2 JP 4528024 B2 JP4528024 B2 JP 4528024B2 JP 2004134383 A JP2004134383 A JP 2004134383A JP 2004134383 A JP2004134383 A JP 2004134383A JP 4528024 B2 JP4528024 B2 JP 4528024B2
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- layer
- mesh generation
- region
- analysis method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(付記1) 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析方法であって、
前記3次元データから前記信号配線の信号配線データを抽出するステップと、
前記信号配線データおよび3次元データに基づいてメッシュ生成が抑制されるメッシュ生成抑制領域を指定するステップと、
前記メッシュ生成抑制領域をメッシュ生成が抑制される処理を行うステップとを有し、
前記メッシュ生成抑制領域は、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて指定されることを特徴とする回路解析方法。
(付記2) 前記メッシュ生成が抑制される処理は、前記メッシュ生成抑制領域をメッシュ生成が抑制される材料に置換する処理であることを特徴とする付記1記載の回路解析方法。
(付記3) 前記材料は完全導体材料および比誘電率が略1の材料のうちいずれかであることを特徴とする付記2記載の回路解析方法。
(付記4) 前記メッシュ生成が抑制される処理は、メッシュ生成処理においてメッシュ生成抑制領域のメッシュ生成を抑制することを特徴とする付記1記載の回路解析方法。
(付記5) 前記回路装置は、交互積層された電源/グランド層および層間絶縁層と、層間絶縁層中に形成された層内信号配線とからなり、
前記メッシュ生成抑制領域は、前記層内信号配線を囲む第1層間絶縁層と該第1層間絶縁層を挟む上部電源/グランド層および下部電源/グランド層に設けられ、
前記層内信号配線の位置を基準として、層内方向でかつ層内信号配線と垂直方向に第1の距離以上離れた領域であることを特徴とする付記1〜4のうち、いずれか一項記載の回路解析方法。
(付記6) 前記第1の距離は、前記層内信号配線の幅と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする付記5記載の回路解析方法。
(付記7) 前記メッシュ生成抑制領域は、前記上部電源/グランド層の上側および前記下部電源/グランド層の下側の領域を含むことを特徴とする付記5または6記載の回路解析方法。
(付記8) 前記回路装置は、層内信号配線に電気的に接続された垂直信号配線を有し、
前記メッシュ生成抑制領域は、垂直信号配線の位置を基準として層内方向に第2の距離以上離れた領域に指定することを特徴とする付記5〜7のうち、いずれか一項記載の回路解析方法。
(付記9) 前記第2の距離は、前記垂直信号配線の半径と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする付記8記載の回路解析方法。
(付記10) コンピュータに、付記1〜9のうち、いずれか一項記載の回路解析方法を実行させるためのプログラム。
(付記11) 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析装置であって、
前記3次元データにメッシュ生成が抑制される領域データを指定するモデル置換手段と、
前記メッシュ生成が抑制される領域データに基づいてメッシュ生成を抑制するメッシュ生成手段とを含み、
前記メッシュ生成が抑制される領域データは、前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいて算出されることを特徴とする回路解析装置。
11 入力手段
12、42 モデル置換手段
12a 信号配線抽出部
12b メッシュ生成抑制領域計算部
12c 置換部
13、43 メッシュ生成手段
14 電磁界解析手段
15 出力手段
20 電気回路装置
21−1〜21−3 V/G層(電源層およびグランド層)
22−1〜22−4 層間絶縁層
23a、23b 層内信号配線
24a、24b 貫通ビア
42c メッシュ生成抑制領域指定部
Claims (7)
- 信号配線と、信号配線を囲む絶縁層とからなる回路装置の構造情報を有する3次元データに基づいて、該回路装置をメッシュに分割し電磁界解析法を用いて該信号配線の伝送特性を解析する回路解析方法をコンピュータに実行させるプログラムであって、
前記3次元データから前記信号配線の信号配線データを抽出するステップと、
前記信号配線および絶縁層の寸法と該絶縁層の電気特性に基づいてメッシュ生成が抑制されるメッシュ生成抑制領域を算出するステップと、
メッシュ生成処理において前記メッシュ生成抑制領域のメッシュ生成を抑制する処理を行うステップと、
を有することを特徴とする回路解析方法をコンピュータに実行させるプログラム。 - 前記メッシュ生成が抑制される処理は、前記メッシュ生成抑制領域を導体材料、空気層、真空層に置換する処理であることを特徴とする請求項1記載の回路解析方法をコンピュータに実行させるプログラム。
- 前記回路装置は、交互積層された電源/グランド層および層間絶縁層と、層間絶縁層中に形成された層内信号配線とからなり、
前記メッシュ生成抑制領域は、前記層内信号配線を囲む第1層間絶縁層と該第1層間絶縁層を挟む上部電源/グランド層および下部電源/グランド層に設けられ、
前記層内信号配線の位置を基準として、層内方向でかつ層内信号配線と垂直方向に第1の距離以上離れた領域であることを特徴とする請求項1または2記載の回路解析方法をコンピュータに実行させるプログラム。 - 前記第1の距離は、前記層内信号配線の幅と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする請求項3記載の回路解析方法をコンピュータに実行させるプログラム。
- 前記メッシュ生成抑制領域は、前記上部電源/グランド層よりも上側および前記下部電源/グランド層よりも下側の領域を含むことを特徴とする請求項3または4記載の回路解析方法をコンピュータに実行させるプログラム。
- 前記回路装置は、層内信号配線に電気的に接続された垂直信号配線を有し、
前記メッシュ生成抑制領域は、垂直信号配線の位置を基準として層内方向に第2の距離以上離れた領域に設定することを特徴とする請求項3〜5のうち、いずれか一項記載の回路解析方法をコンピュータに実行させるプログラム。 - 前記第2の距離は、前記垂直信号配線の半径と、第1層間絶縁層の厚さおよび比誘電率に基づいて規定されることを特徴とする請求項6記載の回路解析方法をコンピュータに実行させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134383A JP4528024B2 (ja) | 2004-04-28 | 2004-04-28 | 回路解析方法を実行させるためのプログラム |
US10/939,336 US7266794B2 (en) | 2004-04-28 | 2004-09-14 | Apparatus for and method of analyzing transmission characteristics of a circuit apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134383A JP4528024B2 (ja) | 2004-04-28 | 2004-04-28 | 回路解析方法を実行させるためのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005316754A JP2005316754A (ja) | 2005-11-10 |
JP4528024B2 true JP4528024B2 (ja) | 2010-08-18 |
Family
ID=35188515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004134383A Expired - Fee Related JP4528024B2 (ja) | 2004-04-28 | 2004-04-28 | 回路解析方法を実行させるためのプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7266794B2 (ja) |
JP (1) | JP4528024B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7308661B2 (en) * | 2004-12-09 | 2007-12-11 | International Business Machines Corporation | Method and apparatus for characteristic impedance discontinuity reduction in high-speed flexible circuit applications |
JP4597691B2 (ja) * | 2005-01-31 | 2010-12-15 | 富士通株式会社 | 有限要素法を用いた構造解析方法 |
US8112286B2 (en) | 2005-10-31 | 2012-02-07 | Panasonic Corporation | Stereo encoding device, and stereo signal predicting method |
US20080230259A1 (en) * | 2007-03-22 | 2008-09-25 | Booth Jr Roger Allen | Method and Structure for Implementing Control of Mechanical Flexibility With Variable Pitch Meshed Reference Planes Yielding Nearly Constant Signal Impedance |
JP5332731B2 (ja) | 2009-03-02 | 2013-11-06 | 富士通株式会社 | 電磁界シミュレータ及び電磁界シミュレーション装置 |
US20140337402A1 (en) * | 2011-11-14 | 2014-11-13 | Hitachi, Ltd. | Analysis Computation Method, Analysis Computation Program and Recording Medium |
US10068039B1 (en) * | 2015-06-15 | 2018-09-04 | Ansys, Inc. | Systems and methods for simulating a circuit using a hybrid finite element—circuit analysis operation |
JP7123692B2 (ja) * | 2018-08-13 | 2022-08-23 | 株式会社日本マイクロニクス | 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム |
KR102737730B1 (ko) * | 2019-10-14 | 2024-12-04 | 삼성전자주식회사 | 반도체 패키지의 고속 채널 모델링 방법 및 이를 이용한 반도체 패키지의 설계 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330977A (ja) * | 2002-05-17 | 2003-11-21 | Nec Corp | 電磁場解析装置および電磁場解析方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274575A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 有限要素法解析のためのメッシュモデル作成方式 |
JP3443162B2 (ja) * | 1994-05-10 | 2003-09-02 | 富士通株式会社 | 電磁界強度算出装置 |
JPH07302277A (ja) | 1994-05-10 | 1995-11-14 | Fujitsu Ltd | 電磁界強度算出装置 |
JPH1090330A (ja) * | 1996-05-20 | 1998-04-10 | Fujitsu Ltd | 電磁波解析装置 |
JP3853602B2 (ja) | 2001-03-27 | 2006-12-06 | 富士通株式会社 | 電磁界強度算出装置への入力データ作成方法および作成装置 |
-
2004
- 2004-04-28 JP JP2004134383A patent/JP4528024B2/ja not_active Expired - Fee Related
- 2004-09-14 US US10/939,336 patent/US7266794B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003330977A (ja) * | 2002-05-17 | 2003-11-21 | Nec Corp | 電磁場解析装置および電磁場解析方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005316754A (ja) | 2005-11-10 |
US7266794B2 (en) | 2007-09-04 |
US20050246669A1 (en) | 2005-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4528024B2 (ja) | 回路解析方法を実行させるためのプログラム | |
KR100396900B1 (ko) | 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체 | |
US20110082681A1 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
JP5282886B2 (ja) | プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム | |
JP4780318B2 (ja) | プリント基板搭載筐体解析システムと方法、これによるプリント基板搭載筐体構造、プログラムおよび記録媒体 | |
JP4998900B2 (ja) | 電子装置搭載機器とそのノイズ抑制方法 | |
Yeung et al. | PEEC modeling of radiation problems for microstrip structures | |
JP5886314B2 (ja) | 解析計算方法、解析計算プログラムおよび記録媒体 | |
CN106486736B (zh) | 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置 | |
Kahng et al. | Study of floating fill impact on interconnect capacitance | |
US7882469B2 (en) | Automatic verification of adequate conductive return-current paths | |
US7197446B2 (en) | Hierarchical method of power supply noise and signal integrity analysis | |
KR20100118934A (ko) | T-커넥션, t-커넥션의 설계 방법 및 t-커넥션의 콤팩트 모델링 | |
JP2006293726A (ja) | 電子部品の設計方法 | |
US20100095257A1 (en) | Electromagnetic field analysis of semiconductor package with semiconductor chip mounted thereon | |
KR20100000242A (ko) | 인쇄회로기판의 제조방법 | |
US20060217909A1 (en) | Method and device for electromagnetic field analysis of circuit board, and circuit board and its design method | |
JP2008059153A (ja) | モデル作成プログラム、モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体およびモデル作成装置 | |
Kayano et al. | A study on characteristics of em radiation from stripline structure | |
JP2008242724A (ja) | シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法 | |
CN111079357A (zh) | 电磁波作用pcb上微带线的电磁干扰时域分析方法 | |
JP2004037219A (ja) | インピーダンス測定方法及び配線板 | |
JP2011204142A (ja) | モデル生成装置、生成方法、プログラムおよびシミュレーションシステム | |
JP2004192618A (ja) | レイアウトチェックシステム | |
JP2003273231A (ja) | 半導体集積回路のシールド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |