[go: up one dir, main page]

TWI722442B - 印刷佈線板及其製造方法 - Google Patents

印刷佈線板及其製造方法 Download PDF

Info

Publication number
TWI722442B
TWI722442B TW108118523A TW108118523A TWI722442B TW I722442 B TWI722442 B TW I722442B TW 108118523 A TW108118523 A TW 108118523A TW 108118523 A TW108118523 A TW 108118523A TW I722442 B TWI722442 B TW I722442B
Authority
TW
Taiwan
Prior art keywords
wiring
resin film
insulating resin
conductor post
main surface
Prior art date
Application number
TW108118523A
Other languages
English (en)
Other versions
TW202005495A (zh
Inventor
森田高章
田島盛一
苅谷隆
Original Assignee
日商 Tdk 股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商 Tdk 股份有限公司 filed Critical 日商 Tdk 股份有限公司
Publication of TW202005495A publication Critical patent/TW202005495A/zh
Application granted granted Critical
Publication of TWI722442B publication Critical patent/TWI722442B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0245—Flakes, flat particles or lamellar particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

於本發明之印刷佈線板之佈線基體中，包含佈線部之導體柱及佈線埋設於絕緣樹脂膜。因此，即便於形成有佈線部之區域，佈線基體之厚度亦未增加。又，即便於形成有佈線之區域，佈線基體之厚度亦未增加。因此，藉由積層複數個佈線基體而構成印刷佈線板，可獲得具有高平坦性之印刷佈線板。

Description

印刷佈線板及其製造方法
本發明係關於一種印刷佈線板及其製造方法。
先前已知有積層複數個佈線基體而成之多層結構之印刷佈線板。例如，於國際公開第2011/155162號(專利文獻1)中揭示有一種將形成於各佈線基體之主面上之佈線藉由於基體厚度方向延伸之導體柱進行連接之構成。
於上述先前技術之印刷佈線板中，形成有佈線之區域之厚度局部性地變厚。因此，於將複數個佈線基體藉由隨時積層或一次積層之類之方法重疊而構成印刷佈線板時，於印刷佈線板之表面易產生凹凸，難以獲得較高平坦性。
根據本發明，可提供一種實現了平坦性提高之印刷佈線板及其製造方法。
本發明之一形態之印刷佈線板包括至少一層佈線基體，該佈線基體具備：絕緣樹脂膜，其具有第1主面及第2主面；導體柱，其埋設於絕緣樹脂膜，自第1主面貫通至第2主面，且具有自第2主面露出之佈線部及自佈線部延伸至第1主面之本體部；以及佈線，其埋設於絕緣樹脂膜，相對於第2主面平行地延伸，並且自第2主面露出。
於上述印刷佈線板中，由於佈線基體之佈線及包含佈線部之導體柱埋設於絕緣樹脂膜，故而可抑制形成有佈線及佈線部之區域之厚度增加。
另一形態之印刷佈線板進而具備自絕緣樹脂膜之厚度方向觀察時包圍絕緣樹脂膜之周圍，且具有與導體柱之高度相同之高度的框體。
於另一形態之印刷佈線板中，導體柱之佈線部及本體部係分開構成。
於另一形態之印刷佈線板中，導體柱之佈線部及本體部係由鍍覆構成。
本發明之一形態之印刷佈線板之製造方法係製造包括至少一層佈線基體之印刷佈線板者，該佈線基體具備：絕緣樹脂膜，其具有第1主面及第2主面；導體柱，其埋設於絕緣樹脂膜，自第1主面貫通至第2主面，且具有自第2主面露出之佈線部及自佈線部延伸至第1主面之本體部；以及佈線，其埋設於絕緣樹脂膜，相對於第2主面平行地延伸，並且自第2主面露出；且該製造方法包括如下步驟：於支持板之一面上形成導體柱及佈線；形成一體地覆蓋設置於支持板之一面之導體柱及佈線的絕緣樹脂膜；以及自絕緣樹脂膜去除支持板。
根據上述印刷佈線板之製造方法，可獲得佈線及包含佈線部之導體柱被埋設於佈線基體之絕緣樹脂膜的印刷佈線板。根據該印刷佈線板，可抑制形成有佈線及佈線部之區域之厚度增加。
於另一形態之印刷佈線板之製造方法中，於形成絕緣樹脂膜之步驟中，藉由對樹脂粉末進行熱壓而形成絕緣樹脂膜。
於另一形態之印刷佈線板之製造方法中，形成絕緣樹脂膜之步驟包括如下步驟：於支持板之一面上形成一體地包圍導體柱及佈線，且具有與導體柱之高度相同之高度的框體；以及對供給至框體內之樹脂粉末進行熱壓。
於另一形態之印刷佈線板之製造方法中，形成導體柱之步驟包括如下步驟：於支持板之一面上形成佈線部；以及於佈線部上形成本體部。
另一形態之印刷佈線板之製造方法係藉由鍍覆形成佈線部及本體部。
以下，參照圖式對各種實施形態詳細地進行說明。再者，於各圖式中，對相同或相當之部分標附相同之符號，並省略重複之說明。
如圖1所示，實施形態之印刷佈線板1具有積層有複數個佈線基體20之構成。於本實施形態中，對包含3層之佈線基體20之印刷佈線板1進行說明。
如圖1及圖2所示，佈線基體20具有大致均勻厚度之薄膜狀之外形。佈線基體20具備絕緣樹脂膜22、以及埋設於絕緣樹脂膜22之導體柱30及佈線40。
絕緣樹脂膜22係具有上表面20a(第1主面)及下表面20b(第2主面)之薄膜狀構件。絕緣樹脂膜22可由熱塑性樹脂構成，於本實施形態中係由液晶聚合物(LCP)構成。作為絕緣樹脂膜22之構成材料，可採用各種絕緣樹脂材料，就高頻特性或耐熱性、低吸水特性等觀點而言較佳為液晶聚合物。
導體柱30由導電材料構成，於本實施形態中係由Cu構成。導體柱30沿佈線基體20之厚度方向延伸而貫通佈線基體20，且具備分開構成之佈線部32及本體部34。導體柱30之高度(與佈線基體20之厚度方向相關之長度)為30~100 μm左右，作為一例，為50 μm。
佈線部32係相對於絕緣樹脂膜22之下表面20b平行地延伸之平板狀之薄片部分。佈線部32具有大致均勻之厚度。關於佈線部32之厚度，作為一例，為10 μm。佈線部32之下表面構成導體柱30之下表面30b，導體柱30之下表面30b相對於佈線基體20之下表面20b平行且處於同一個平面。佈線部32之上表面相對於導體柱30之下表面30b及佈線基體20之下表面20b平行地延伸。
本體部34係自佈線部32朝向上方延伸至上表面20a之柱狀部分。於本實施形態中，本體部34具有與其延伸方向(即佈線基體20之厚度方向)正交之剖面形狀為圓形之形狀。本體部34之直徑以於本體部34之延伸方向均勻之方式設計。本體部34之上表面構成導體柱30之上表面30a。導體柱30之上表面30a相對於佈線基體20之上表面20a平行且處於同一個平面。
佈線40可由與導體柱30相同之導電材料構成，於本實施形態中係由Cu構成。佈線40具有大致長方形剖面。佈線40形成於佈線基體20之下表面20b側，且未形成於上表面20a側。佈線40相對於絕緣樹脂膜22之下表面20b平行地延伸，並於下表面20b露出。佈線40之下表面相對於佈線基體20之下表面20b平行且處於同一個平面。佈線40之上表面相對於佈線40之下表面及佈線基體20之下表面20b平行地延伸。佈線40具有大致均勻之厚度。佈線40之厚度與導體柱30之佈線部32之厚度相同，作為一例，為10 μm。佈線40於下表面20b側形成佈線基體20之電路之一部分。
繼而，一面參照圖3、4一面對上述印刷佈線板1之製造方法進行說明。
為了製造印刷佈線板1，需要製造佈線基體20。於製造佈線基體20時，首先，如圖3(a)所示，準備於一主面50a側設有導電膜51之支持板50。支持板50具有平板狀，例如可由預浸體材料或玻璃、矽等構成。導電膜51係發揮作為鍍覆晶種之功能之膜，例如可由Cu等金屬構成。導電膜51可為藉由濺鍍等而成膜之金屬膜，亦可為Cu箔等金屬箔。或者，亦可使用兼作支持板50之一部分及導電膜51且附載體之極薄銅箔等。並且，於支持板50之主面50a上形成上述之導體柱30及佈線40。具體而言，沿圖3(a)~圖3(d)所示之步驟，於支持板50之主面50a上鍍覆形成導體柱30及佈線40。
於圖3(a)所示之步驟中，於支持板50之主面50a上將阻劑52進行圖案化。阻劑52於上述導體柱30之佈線部32之區域及佈線40之區域具有開口。
於圖3(b)所示之步驟中，使用阻劑52，藉由將導電膜51作為晶種之Cu之電解電鍍而形成第1鍍覆層53。其後，於圖3(c)所示之步驟中去除阻劑52。第1鍍覆層53成為導體柱30之佈線部32及佈線40。
於圖3(d)所示之步驟中，藉由與圖3(a)~圖3(c)所示之步驟相同之步驟(即阻劑圖案化、電解電鍍及阻劑去除)，而利用Cu之電解電鍍形成第2鍍覆層54。於本實施形態中，表示了於形成第1鍍覆層53之後且於形成第2鍍覆層54之前去除阻劑52之程序，但阻劑52亦可於去除形成第2鍍覆層54時所用之阻劑時同時被去除。第2鍍覆層54僅選擇性地形成於成為導體柱30之佈線部32之第1鍍覆層53上。第2鍍覆層54成為導體柱30之本體部34。於形成第2鍍覆層54之後，可於第1鍍覆層53及第2鍍覆層54之表面、尤其是第2鍍覆層54之頂面54a形成用以防止Cu之氧化之層(Cr層、Ti層等)。
其次，形成一體地覆蓋設置於支持板50之主面50a上之導體柱30及佈線40的絕緣樹脂膜22。具體而言，沿圖4(a)~圖4(c)所示之步驟形成絕緣樹脂膜22。
於圖4(a)所示之步驟中，在形成絕緣樹脂膜22前，於支持板50之主面50a上設置將形成絕緣樹脂膜22之區域包圍之框架55(框體)。框架55以自支持板50之厚度方向觀察時一體地包圍導體柱30及佈線40之方式設置。於本實施形態中，框架55具有與導體柱30之高度相同之高度。例如，於形成第1鍍覆層53及第2鍍覆層54之步驟中，可藉由圖案化成具有與框架55之形狀相對應之開口的阻劑，而將由鍍覆構成之框架55形成於支持板50之主面50a上。又，亦可將另行準備之構件配置於支持板50之主面50a上作為框架55。框架55於形成絕緣樹脂膜22之步驟中能夠抑制絕緣樹脂膜22之材料向區域外流出，且能夠防止可能導致變得較所需厚度薄之事態之過度加壓，因此對絕緣樹脂膜22之厚度控制有用。於在上述程序中藉由鍍覆形成框架55之情形時，易於使第2鍍覆層54之上表面之高度位置與框架55之上表面之高度位置一致，因此，對絕緣樹脂膜22之厚度控制進一步有用。
於圖4(b)所示之步驟中，向支持板50之主面50a上之框架55內供給成為絕緣樹脂膜22之樹脂粉末60，藉由樹脂粉末60覆蓋被框架55包圍之區域。此時，形成於主面50a之第1鍍覆層53及第2鍍覆層54亦被樹脂粉末60覆蓋。並且，使用熱板62，自主面50a側對支持板50進行熱壓，其後進行冷卻。樹脂粉末60為了以一次積層進行積層，較佳為由熱塑性樹脂構成。為了於因第1鍍覆層53或第2鍍覆層54而變得凹凸之支持板50之主面50a上形成平坦之絕緣樹脂膜22，樹脂粉末60較佳為真球狀之細粉末之形態。藉由使用真球狀之樹脂粉末60，與使用膜或顆粒等形態之樹脂之情形時相比，於熱壓前供給樹脂時，可向所需部位供給所需量之樹脂至具有凹凸之主面50a上之各個角落。又，根據樹脂粉末60之形態，可將特性不同之複數種粉末選擇性地配置於主面50a上之所需部位，因此可於面內形成物性值不同之複數種絕緣樹脂膜22。
其結果，如圖4(c)所示，於框架55內，支持板50之主面50a被絕緣樹脂膜22覆蓋。此時，第2鍍覆層54之頂面54a自絕緣樹脂膜22露出。熱壓後，於第2鍍覆層54之頂面54a形成有樹脂膜之情形時，為了使第2鍍覆層54之頂面54a自絕緣樹脂膜22露出，亦可進行CMP(Chemical Mechanical Polishing，化學機械研磨)或磨石研磨、飛刀切削等研磨處理。
並且，最後，將支持板50與導電膜51一起自絕緣樹脂膜22去除，獲得圖2所示之佈線基體20。導電膜51或支持板50之去除可利用使用有熱剝離接著劑之方法或藉由雷射進行之剝離、公知之蝕刻技術、或磨石研磨等研磨處理等任意方法。
佈線基體20可為去除了於形成絕緣樹脂膜22時所用之框架55之態樣，亦可為具備框架55之態樣。於佈線基體20具備框架55之情形時，框架55可自絕緣樹脂膜22之厚度方向觀察時包圍絕緣樹脂膜22之周圍，且具有與導體柱30之高度相同之高度。
以上述之方式製作之複數個佈線基體20可藉由於重疊複數片之狀態下利用熱壓進行一次積層，從而獲得上述之印刷佈線板1。於重疊佈線基體20時，亦可於導體柱30之上表面30a及下表面30b之一者或兩者形成藉由Au或Sn、Ag、焊料等而構成之連接用之導體層。
如以上所作之說明，於印刷佈線板1之佈線基體20中，包含佈線部32之導體柱30及佈線40埋設於絕緣樹脂膜22。因此，即便於形成有佈線部32之區域，佈線基體20之厚度亦未增加。又，即便於形成有佈線40之區域，佈線基體20之厚度亦未增加。因此，藉由將複數個佈線基體20積層構成印刷佈線板1，能夠獲得具有高平坦性之印刷佈線板1。
佈線基體20不限於上述形狀，例如可設為圖5所示之形狀。圖5所示之佈線基體20A中，自絕緣樹脂膜22之下表面20b露出之導體柱30之下表面30b(即佈線部32之下端面)自下表面20b後退，僅該方面與上述佈線基體20不同。佈線基體20A之構成例如可於圖4(c)所示之步驟之後，於藉由蝕刻去除導電膜51或支持板50時，藉由進行過蝕刻(over etching)而獲得。於導體柱30之下表面30b自絕緣樹脂膜22之下表面20b後退之情形時，於隔著在導體柱30之下表面30b形成之連接部10積層複數個佈線基體20時，連接部10進入自下表面20b後退之佈線部32之部分。其結果，抑制了形成有連接部10之區域中之厚度增加，實現了印刷佈線板1之平坦性之進一步提高。連接部10例如可由焊料或導電膏、金屬奈米填料等構成。
以上，已對本發明之實施形態進行了說明，但本發明並不限定於上述實施形態，可進行各種變更。例如，構成印刷佈線板之佈線基體不限於3層，可適當增減。又，導體柱之佈線部之構成材料及本體部之構成材料可為相同之材料，亦可為不同之材料。
1‧‧‧印刷佈線板 10‧‧‧連接部 20‧‧‧佈線基體 20A‧‧‧佈線基體 20a‧‧‧上表面 20b‧‧‧下表面 22‧‧‧絕緣樹脂膜 30‧‧‧導體柱 30a‧‧‧上表面 30b‧‧‧下表面 32‧‧‧佈線部 34‧‧‧本體部 40‧‧‧佈線 50‧‧‧支持板 50a‧‧‧主面 51‧‧‧導電膜 52‧‧‧阻劑 53‧‧‧第1鍍覆層 54‧‧‧第2鍍覆層 54a‧‧‧頂面 55‧‧‧框架 60‧‧‧樹脂粉末 62‧‧‧熱板
圖1係表示本發明之一實施形態之印刷佈線板的概略剖視圖。 圖2係表示圖1所示之佈線基體的概略剖視圖。 圖3(a)~(d)係表示圖1所示之印刷佈線板之製造方法之各步驟的圖。 圖4(a)~(c)係表示圖1所示之印刷佈線板之製造方法之各步驟的圖。 圖5係表示不同態樣之佈線基體之概略剖視圖。
20‧‧‧佈線基體
20a‧‧‧上表面
20b‧‧‧下表面
22‧‧‧絕緣樹脂膜
30‧‧‧導體柱
30a‧‧‧上表面
30b‧‧‧下表面
32‧‧‧佈線部
34‧‧‧本體部
40‧‧‧佈線

Claims (7)

  1. 一種印刷佈線板，其包括至少一層佈線基體，該佈線基體具備：絕緣樹脂膜，其具有第1主面及第2主面；導體柱，其埋設於上述絕緣樹脂膜，自上述第1主面貫通至上述第2主面，且具有自上述第2主面露出之佈線部及自上述佈線部延伸至上述第1主面之本體部；佈線，其埋設於上述絕緣樹脂膜，相對於上述第2主面平行地延伸，並且自上述自第2主面露出；以及框體，其自上述絕緣樹脂膜之厚度方向觀察時包圍上述絕緣樹脂膜之周圍，且具有與上述導體柱之高度相同之高度。
  2. 如請求項1之印刷佈線板，其中上述導體柱之上述佈線部及上述本體部係分開構成。
  3. 如請求項2之印刷佈線板，其中上述導體柱之上述佈線部及上述本體部係由鍍覆構成。
  4. 一種印刷佈線板之製造方法，其係製造包括至少一層佈線基體之印刷佈線板者，該佈線基體具備：絕緣樹脂膜，其具有第1主面及第2主面；導體柱，其埋設於上述絕緣樹脂膜，自上述第1主面貫通至上述第2主面，且具有自上述第2主面露出之佈線部及自上述佈線部延伸至上述第1主面之本體部；以及佈線，其埋設於上述絕緣樹脂膜，相對於上述第2主面平行 地延伸，並且自上述第2主面露出；且該製造方法包括如下步驟：於支持板之一面上形成上述導體柱及上述佈線；形成一體地覆蓋設置於上述支持板之一面之上述導體柱及上述佈線的上述絕緣樹脂膜；以及自上述絕緣樹脂膜去除上述支持板；且於形成上述絕緣樹脂膜之步驟中，藉由對樹脂粉末進行熱壓而形成上述絕緣樹脂膜。
  5. 如請求項4之印刷佈線板之製造方法，其中形成上述絕緣樹脂膜之步驟包括如下步驟：於上述支持板之一面上形成一體地包圍上述導體柱及上述佈線，且具有與上述導體柱之高度相同之高度的框體；以及對供給至上述框體內之上述樹脂粉末進行熱壓。
  6. 如請求項4或5之印刷佈線板之製造方法，其中形成上述導體柱之步驟包括如下步驟：於上述支持板之一面上形成上述佈線部；以及於上述佈線部上形成上述本體部。
  7. 如請求項6之印刷佈線板之製造方法，其係藉由鍍覆形成上述佈線部及上述本體部。
TW108118523A 2018-05-29 2019-05-29 印刷佈線板及其製造方法 TWI722442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-102155 2018-05-29
JP2018102155A JP7187821B2 (ja) 2018-05-29 2018-05-29 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
TW202005495A TW202005495A (zh) 2020-01-16
TWI722442B true TWI722442B (zh) 2021-03-21

Family

ID=68693513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118523A TWI722442B (zh) 2018-05-29 2019-05-29 印刷佈線板及其製造方法

Country Status (3)

Country Link
US (1) US10905013B2 (zh)
JP (1) JP7187821B2 (zh)
TW (1) TWI722442B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020203971A1 (de) 2020-03-26 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochfrequenzanordnung mit zwei miteinander verbundenen Hochfrequenzkomponenten

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060604B2 (en) * 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JP2000269642A (ja) 1999-03-15 2000-09-29 Sony Corp 多層配線板とその製造方法
CN102939803A (zh) 2010-06-08 2013-02-20 松下电器产业株式会社 多层布线基板以及多层布线基板的制造方法
CN106574055B (zh) * 2014-08-01 2019-09-20 Ａｇｃ株式会社 树脂粉末、其制造方法、复合体、成形体、陶瓷成形体的制造方法、金属层叠板、印刷基板以及预浸料
JP2016207893A (ja) 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP2017152429A (ja) 2016-02-22 2017-08-31 株式会社村田製作所 樹脂多層基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060604B2 (en) * 2002-09-17 2006-06-13 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate, and method of producing same

Also Published As

Publication number Publication date
JP7187821B2 (ja) 2022-12-13
JP2019207928A (ja) 2019-12-05
US20190373739A1 (en) 2019-12-05
TW202005495A (zh) 2020-01-16
US10905013B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
JP6863458B2 (ja) 積層型電子部品
TWI497535B (zh) 具有軟性材料層之微電阻元件及其製造方法
TW200822333A (en) Semiconductor package and method for manufacturing the same
JP6380716B1 (ja) 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
TWI722442B (zh) 印刷佈線板及其製造方法
JP2015002212A (ja) チップ抵抗器、チップ抵抗器の実装構造
US7375421B2 (en) High density multilayer circuit module
JP4398683B2 (ja) 多層配線基板の製造方法
JP6380715B1 (ja) 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP6594947B2 (ja) コイル内蔵基板およびその製造方法
JP2004241526A (ja) 配線基板
JP7119583B2 (ja) プリント配線板およびその製造方法
US20190157001A1 (en) Multilayer coil and method for manufacturing the same
JP6562160B2 (ja) 多層基板およびその製造方法
TWI517775B (zh) 印刷電路板及其製法
JP2018181953A (ja) 貫通電極基板の製造方法及び貫通電極基板
JP3960208B2 (ja) 多層配線基板
JP2013191678A (ja) 多層配線基板
WO2018079477A1 (ja) 多層基板およびその製造方法
JP7210905B2 (ja) プリント配線板およびその製造方法
JP6810095B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
WO2011086797A1 (ja) コンデンサ内蔵基板の製造方法
JP2005019883A (ja) 多層基板およびその製造方法
JP2004241425A (ja) 多数個取り配線基板
JP5610039B2 (ja) 配線基板の製造方法