JP6863458B2 - 積層型電子部品 - Google Patents

Description

本発明は、複数のセラミック層が積層された積層体を備えた積層型電子部品に関する。

また、本発明は、本発明の積層型電子部品を製造するのに適した、積層型電子部品の製造方法に関する。

従来、ＩＣ（Integrated circuit；集積回路）素子を内蔵した電子部品モジュールにおいては、外部から侵入したノイズによりＩＣ素子が誤作動しないように、また、ＩＣ素子が外部にノイズを放出しないように、外表面にシールド層を形成する場合が多かった。

たとえば、特許文献１（特許第５７７９２２７号公報）に、外表面にシールド層が形成された電子部品モジュール（半導体装置）が開示されている。図１０に、特許文献１に開示された電子部品モジュール（半導体装置）１０００を示す。

電子部品モジュール１０００は、配線基板１０１を備える。配線基板１０１の上側主面に、複数のＩＣ素子（半導体チップ）１０２が実装されている。配線基板１０１とＩＣ素子１０２とが、ワイヤ（信号線ワイヤ）１０３によってワイヤーボンディングされている。また、ＩＣ素子１０２同士が、ワイヤ１０３によってワイヤーボンディングされている。

ＩＣ素子１０２を覆うように、配線基板１０１の上側主面に、モールド樹脂１０４が形成されている。

モールド樹脂１０４の外表面に、シールド層１０５が形成されている。シールド層１０５は、外部から侵入したノイズによりＩＣ素子１０２が誤作動しないよう、また、ＩＣ素子１０２が外部にノイズを放出しないように設けられたものである。

電子部品モジュール１０００では、シールド層１０５を形成するのに先立ち、モールド樹脂１０４の天面に、凹部（マーキング）１０６を形成している。凹部１０６は、レーザー光の照射によって刻印されたものであり、製品番号、製造年月日、製造工場などの製品情報を表示している。

電子部品モジュール１０００では、シールド層１０５の上から、凹部１０６の陰影を視認によって読み取り、製品番号、製造年月日、製造工場などの情報を認識するようにしている。

一方、従来のセラミック層が積層された積層体を備えた積層型電子部品においては、積層体の天面に、方向性マークを形成しておき、積層型電子部品を正しい方向に実装するようにしていた。また、積層体の天面に、方向性マークに加えて、あるいは方向性マークに代えて、製品番号、製造年月日、製造工場などを表示する場合もあった。

特許第５７７９２２７号公報

セラミック層が積層された積層体を備えた積層型電子部品において、特許文献１に開示された方法と同じように、積層体の天面にマーク、文字、数字などを表示する凹部を形成し、かつ、ノイズの透過を抑制するために積層体の外表面にシールド層を形成しようとした場合、次のような不都合が発生する虞があった。

まず、マークなどを表示する凹部を、未焼成の積層体の天面に金型などに形成された凸部を押し込んで形成しようとした場合、凹部の直下に形成された電極が部分的に押し出されて塑性変形することにより、電極が断線したり、電極に亀裂が発生したりする虞があった。また、マークなどを表示する凹部を、積層体の天面へのレーザー光の照射によって形成しようとした場合、凹部の直下に形成された電極にレーザー光の照射による熱が印加され、電極が断線したり、電極に亀裂が発生したりする虞があった。

また、積層体の天面に形成された凹部の内底面に形成されたシールド層と、積層体の内部に形成された電極との間に、浮遊容量が発生し、要求される電気的特性を得られない虞があった。

本発明は、上述した課題を解決するためになされたものであり、その手段として本発明の一実施形態にかかる積層型電子部品は、複数のセラミック層が積層され、底面と、天面と、底面と天面とを繋ぐ複数の側面とを備えた積層体と、積層体の天面に形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部と、積層体の層間に形成された電極と、を備え、さらに、積層体の、凹部の内底面および内壁面の少なくとも一部を含む天面の少なくとも一部と、側面の少なくとも一部とに形成されたシールド層を備え、積層体における、凹部の内底面の直下に、電極が形成されない電極非形成領域を設け、電極非形成領域の厚みを、凹部の内底面を起点にして、凹部の深さ以上の大きさにし、電極非形成領域は、少なくとも２層のセラミック層を含み、電極非形成領域を構成するセラミック層と同一のセラミック層の層間であって、積層体を平面視したときに、電極非形成領域以外の領域に電極が設けられ、電極は、インダクタ電極、キャパシタ電極、配線電極、グランド電極の少なくとも１種であるものとした。
また、本発明の別の実施形態にかかる積層型電子部品は、複数のセラミック層が積層され、底面と、天面と、底面と天面とを繋ぐ複数の側面とを備えた積層体と、積層体の天面に形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部と、積層体の層間に形成された電極と、を備え、 さらに、積層体の、凹部の内底面および内壁面の少なくとも一部を含む天面の少なくとも一部と、側面の少なくとも一部とに形成されたシールド層を備え、積層体における、凹部の内底面の直下に、電極が形成されない電極非形成領域が設けられ、電極非形成領域の厚みが、凹部の内底面を起点にして、凹部の深さ以上の大きさであり、積層体の、凹部の内底面の直下に、電極が全く形成されていないものとした。

本発明の積層型電子部品は、積層体の内部に、凹部の深さ以上の大きさの厚みからなる電極非形成部を備えることにより、電極に断線や亀裂が発生することを抑制している。また、積層体の天面に形成された凹部の内底面に形成されたシールド層と、積層体の内部に形成された電極との間に、浮遊容量が発生することを抑制している。さらに、積層体の天面に形成された凹部の内底面に形成されたシールド層が、積層体の内部に形成されたインダクタ電極によって構成されたインダクタの磁束形成を阻害することを抑制している。

電極非形成領域の厚みは、凹部の前記内底面を起点にして、凹部の深さの２倍以上の大きさであることが好ましい。この場合には、ほぼ確実に、電極に断線や亀裂が発生しない。また、積層体の天面に形成された凹部の内底面に形成されたシールド層と、積層体の内部に形成された電極との間に、浮遊容量が発生することを、より有効に抑制することができる。さらに、積層体の天面に形成された凹部の内底面に形成されたシールド層が、積層体の内部に形成されたインダクタ電極によって構成されたインダクタの磁束形成を阻害することを、より有効に抑制することができる。

積層体の、凹部の内底面の直下に、電極が全く形成されないことがより好ましい。この場合には、積層体の天面に凹部を形成したこと、および、その内底面にシールド層を形成したことによる影響を、凹部の内底面の直下において、さらに有効に抑制することができる。

電極非形成領域の平面方向の大きさを、凹部を中心にして、縦方向に１．５倍以上、横方向に１．５倍以上、それぞれ拡張して設けることが好ましい。この場合には、積層体の天面に凹部を形成したこと、および、その内底面にシールド層を形成したことによる影響を、より有効に抑制することができる。

電極の種類は、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極などである。

本発明の積層型電子部品において、積層体の内部に形成された、キャパシタ電極によって少なくとも1つのキャパシタを構成し、インダクタ電極によって少なくとも1つのインダクタを構成し、キャパシタとインダクタとによって、ＬＣフィルタ回路を構成することができる。

また、本発明の積層型電子部品の製造方法は、複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートのうち、少なくともひとつの一方の主面、または両方の主面に、導電性ペーストを塗布して、第１のペーストパターンを形成する工程と、複数のセラミックグリーンシートを所定の順番に積層し、集合基板状の未焼成積層体を作製する工程と、集合基板状の未焼成積層体の天面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成する工程と、第２のペーストパターンを、集合基板状の未焼成積層体の天面に押込み、集合基板状の未焼成積層体の前記天面を平坦にする工程と、集合基板状の未焼成積層体を、個片化された未焼成積層体にカットする工程と、個片化された未焼成積層体を、所定のプロファイルで焼成し、同時に第２のペーストパターンを消失させ、複数のセラミック層が積層され、底面と、天面と、底面と天面とを繋ぐ複数の側面とを備え、天面に少なくとも1つの凹部が形成された積層体を作製する工程と、積層体の、凹部の内底面および内壁面の少なくとも一部を含む天面の少なくとも一部と、側面の少なくとも一部とに、シールド層を形成する工程と、を備えるようにした。

なお、集合基板状の未焼成積層体の天面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成するのに代えて、予め、複数のセラミックグリーンシートのうちの、最上層に積層されるものの上側の主面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成しておくようにしても良い。

また、積層体の天面の凹部は、焼成により消失するペーストを使用せず、レーザー光の照射によって形成しても良い。あるいは、積層体の天面の凹部は、焼成により消失するペーストを使用せず、未焼成積層体の天面に、金型の内天面に形成された凸部を押し込むことによって形成しても良い。

なお、本発明の積層型電子部品の製造方法によって製造された積層型電子部品は、積層体の、凹部の内底面の直下に、電極が形成されない電極非形成領域が設けられ、電極非形成領域の厚みが、凹部の内底面を起点にして、凹部の深さ以上の大きさであることが好ましい。この場合には、電極に断線や亀裂が発生することを回避することができるからである。

本発明の積層型電子部品は、外部からのノイズの侵入および外部へのノイズの放射が抑制されるとともに、天面に視認性の高いマーク、文字、数字などの表示が形成され、さらに不良品の発生が抑制されている。

本発明の積層型電子部品の製造方法によれば、本発明の積層型電子部品を、容易に製造することができる。

第１実施形態にかかる積層型電子部品１００を示す斜視図である。また、第３実施形態にかかる積層型電子部品３００を示す斜視図でもある。 積層型電子部品１００を示す断面図である。また、積層型電子部品３００を示す断面図でもある。 図３（Ａ）、（Ｂ）は、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 図４（Ｃ）〜（Ｅ）は、図３（Ｂ）の続きであり、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 図５（Ｆ）〜（Ｈ）は、図４（Ｅ）の続きであり、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 図６（Ｉ）〜（Ｋ）は、図５（Ｈ）の続きであり、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 第２実施形態にかかる積層型電子部品２００を示す断面図である。 第４実施形態にかかる積層型電子部品４００を示す断面図である。 第５実施形態にかかる積層型電子部品５００を示す断面図である。 特許文献１に開示された電子部品モジュール１０００を示す断面図である。

以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

［第１実施形態］
図１、図２に、第１実施形態にかかる積層型電子部品１００を示す。ただし、図１は、積層型電子部品１００の斜視図である。図２は、積層型電子部品１００の断面図であり、図１の一点鎖線Ｘ-Ｘ部分を示している。

積層型電子部品１００は、たとえば、内部にキャパシタやインダクタが形成され、所定のＬＣフィルタ回路が構成された積層型ＬＣフィルタである。ただし、積層型電子部品１００の種類は任意であり、積層型ＬＣフィルタには限られない。

積層型電子部品１００は、セラミック層１ａ〜１ｈが積層された積層体１を備えている。積層体１は、底面Ｂと、天面Ｕと、底面Ｂと天面Ｕとを繋ぐ４つの側面Ｓとを備えている。

本実施形態においては、保護層であるセラミック層１ａとセラミック層１ｈの厚みを、それぞれ２０μｍとした。セラミック層１ａとセラミック層１ｈとの間に積層されたセラミック層１ｂ〜１ｇの厚みを、それぞれ１０μｍとした。ただし、セラミック層の厚みや層数は任意であり、必要に応じて選択することができる。

セラミック層１ａ〜１ｈには、それぞれ、必要に応じて、上下両主面間を接続するビア電極２が形成されている。

セラミック層１ａ〜１ｈの層間に、それぞれ、必要に応じて、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６が形成されている。

複数のインダクタ電極４が、ビア導体（不図示）によってスパイラル状に接続されて、インダクタＬが形成されている。

また、対向して形成された１対のキャパシタ電極５、５によって、キャパシタＣが形成されている。

そして、インダクタＬとキャパシタＣとが、ビア電極２や配線電極６によって接続されて、積層体１の内部に所定のＬＣフィルタ回路が構成されている。

積層体１の底面Ｂに、複数の外部電極７が形成されている。外部電極７の表面には、必要に応じて、めっき層７ａが形成されている。外部電極７は、それぞれ、ＬＣフィルタ回路の所定の部分に接続されている。

積層体１の天面Ｕに、円筒状の凹部８が形成されている。本実施形態においては、凹部８は、方向性マークである。本実施形態においては、凹部８の深さを２０μｍとした。ただし、凹部８の深さは任意であり、５μｍ〜５０μｍ程度の中から選択することができる。なお、深さが大きいほど凹部８の視認性が高まるが、形成するのが難しくなる。また、凹部８は、方向性マークなどのマークには限られず、文字や数字であっても良く、たとえば、製品番号、製造年月日、製造工場などを表示したものであっても良い。

なお、積層型電子部品１００の製造方法については後述するが、本実施形態においては、凹部８を、未焼成積層体の天面に、焼成により消失するペーストを押し込むことによって形成しているため、凹部８の内底面の直下において、凹部８に押されて、セラミック層１ｅ、１ｆ、１ｇ、１ｈが、それぞれ、底面Ｂ側に塑性変形している。

積層体１の、凹部８の内底面および内壁面を含む天面Ｕと、４つの側面Ｓとに、シールド層９が形成されている。シールド層９は、外部からノイズが侵入しないよう、また、外部にノイズを放出しないように設けられたものである。

積層体１の、凹部８の内底面の直下に、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６などの電極が形成されない電極非形成領域ＮＥが設けられている。本実施形態においては、電極非形成領域ＮＥの厚みを、凹部８の内底面を起点にして、２０μｍとした。すなわち、電極非形成領域ＮＥの厚みを、凹部８の深さと同じ２０μｍにした。図２から分かるように、積層型電子部品１００は、凹部８の内底面の直下に、凹部８の深さと同じ厚みの電極非形成領域ＮＥを形成したことにより、電極非形成領域ＮＥの直下のキャパシタ電極５や配線電極６に、断線や亀裂が発生していない。なお、電極非形成領域ＮＥの厚みを、凹部８の深さの２倍以上にすれば、断線や亀裂の発生を、より確実に抑制できるため好ましい。

なお、電極非形成領域ＮＥは、平面方向の大きさを、凹部８を中心にして、縦方向に１．５程度、横方向に１．５倍程度、それぞれ拡張して設けることが好ましい。この場合には、インダクタ電極４、キャパシタ電極５、配線電極６などの電極に、断線や亀裂が発生することを、より有効に抑制することができるからである。

以上の構造からなる、第１実施形態の積層型電子部品１００は、次の長所を備えている。

まず、積層型電子部品１００は、積層体１の外表面にシールド層９が形成されているため、外部からのノイズの侵入および外部へのノイズの放射が抑制されている。

また、積層型電子部品１００は、積層体１の天面Ｕに凹部８を設け、マーク、文字、数字などによって情報を表示しているため、シールド層９の上からであっても明確に陰影が表れ、高い視認性で、情報を認識することができる。

また、積層型電子部品１００は、積層体１の凹部８の内底面の直下に、凹部８の深さと同じ、２０μｍの厚みの電極非形成領域ＮＥが設けられているため、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６などの電極に、断線や亀裂が発生していない。より具体的には、上述したように、凹部８を形成したことにより、凹部８の内底面の直下において、セラミック層１ｅ、１ｆ、１ｇ、１ｈが、それぞれ、底面Ｂ側に塑性変形している。しかしながら、セラミック層１ｄは、電極非形成領域ＮＥを設けたことにより、凹部８の内底面からの距離が大きくなっており、塑性変形していない。この結果、セラミック層１ｄとセラミック層１ｅの間に形成されたキャパシタ電極５も、塑性変形しておらず、断線や亀裂が発生していない。

また、積層型電子部品１００は、積層体１の凹部８の内底面の直下に、凹部８の深さと同じ、２０μｍの厚みの電極非形成領域ＮＥが設けられているため、凹部８の内底面に形成されたシールド層９と、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６などの電極との間に、浮遊容量が発生することが抑制されている。

さらに、積層型電子部品１００は、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することも抑制されている。すなわち、積層型電子部品において、積層体の天面に凹部を形成し、かつ、積層体の外表面にシールド層を形成した場合、積層体の天面に形成された凹部の内底面に形成されたシールド層が、積層体の内部に形成されたインダクタ電極によって構成されたインダクタの磁束を遮ってしまい、インダクタのＱ値が低下したり、インダクタのインダクタンス値が低下したりすることによって、要求される電気的特性を得られない虞がある。しかしながら、積層型電子部品１００は、積層体１の凹部８の内底面の直下に、凹部８の深さと同じ、２０μｍの厚みの電極非形成領域ＮＥが設けられているため、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することが抑制されている。

積層型電子部品１００は、たとえば、図３（Ａ）〜図６（Ｋ）に示す方法で製造することができる。

まず、セラミックスラリーを作製する。具体的には、セラミック粉末と、バインダーと、可塑剤とを、所定の量で混合することにより、セラミックスラリーを作製する。

次に、セラミックスラリーを、キャリアフィルム上に塗布して、セラミックグリーンシートを作製する。スラリーの塗布には、リップコーター、ドクターブレードなどを用いることができる。

セラミックグリーンシートは、図３（Ａ）に示すように、多数の積層型電子部品１００を一括して製造するために、多数のセラミックグリーンシートがマトリックス状に配置された、マザーのセラミックグリーンシート１１ａ〜１１ｈとして用意される。

次に、図３（Ｂ）に示すように、セラミックグリーンシート１１ａ〜１１ｈに、必要に応じて、ビア電極２を形成するための貫通孔２２を形成する。貫通孔２２の孔径は任意であるが、たとえば、２０μｍ〜２００μｍとする。貫通孔２２の形成には、メカパンチ、ＣＯ_２レーザー光の照射、ＵＶレーザー光の照射などを用いることができる。

次に、導電性ペーストを作製する。具体的には、導電性粉末と、バインダーと、可塑剤とを、所定の量で混合することにより、導電性ペーストを作製する。導電性ペーストには、収縮率調整用の供素地（セラミック粉末）を添加しても良い。

次に、図４（Ｃ）に示すように、セラミックグリーンシート１１ａ〜１１ｈの貫通孔２２に導電性ペースト１２を充填するとともに、セラミックグリーンシート１１ａ〜１１ｈの主面に、必要に応じて導電性ペーストを塗布して、グランド電極３を形成するための導電性のペーストパターン１３と、インダクタ電極４を形成するための導電性のペーストパターン１４と、キャパシタ電極５を形成するための導電性のペーストパターン１５と、配線電極６を形成するための導電性のペーストパターン１６と、外部電極７を形成するための導電性のペーストパターン１７をと、それぞれ形成する。

次に、図４（Ｄ）に示すように、セラミックグリーンシート１１ａ〜１１ｈを積層する。

次に、図４（Ｅ）に示すように、セラミックグリーンシート１１ｈの天面に、凹部８を形成するための、焼成により消失するペーストパターン１８を形成する。ペーストパターン１８の材質は、焼成により消失する材質であれば任意であるが、たとえば樹脂やカーボンを使用することができる。ペーストパターン１８の形成は、たとえば、インクジェットによる塗布や、転写などを用いることができる。ペーストパターン１８の厚みは、凹部８の深さよりも、若干、大きくしておく。

なお、セラミックグリーンシート１１ａ〜１１ｈを積層した後に、セラミックグリーンシート１１ｈの天面（上側の主面）にペーストパターン１８を形成するのではなく、セラミックグリーンシート１１ａ〜１１ｈを積層する前に、予め、セラミックグリーンシート１１ｈの上側の主面にペーストパターン１８を形成しておいても良い。

次に、図５（Ｆ）に示すように、セラミックグリーンシート１１ａ〜１１ｈを、下金型５１と上金型５２とで挟み、加熱しながら、上下から加圧することによって一体化させ、集合基板状の未焼成積層体１１を作製する。このとき、上金型５２の内天面が平坦であるため、ペーストパターン１８が、集合基板状の未焼成積層体１１の天面に押し込まれる。

次に、図５（Ｇ）に示すように、集合基板状の未焼成積層体１１を、個々の未焼成積層体１’にカットして個片化する。個々の未焼成積層体１’は、セラミックグリーンシート１ａ’〜１ｈ’が積層されたものからなる。

次に、図５（Ｈ）に示すように、未焼成積層体１’を、所定のプロファイルで焼成する。この結果、セラミックグリーンシート１ａ’〜１ｈ’が積層された未焼成積層体１’は、焼成されて、セラミック層１ａ〜１ｈが積層された積層体１になる。貫通孔２２に充填されていた導電性ペースト１２は、焼成されて、ビア電極２になる。導電性のペーストパターン１３は、焼成されて、グランド電極３になる。導電性のペーストパターン１４は、焼成されて、インダクタ電極４になる。導電性のペーストパターン１５は、焼成されて、キャパシタ電極５になる。導電性のペーストパターン１６は、焼成されて、配線電極６になる。導電性のペーストパターン１７は、焼成されて、外部電極７になる。さらに、未焼成積層体１’の天面に押し込まれていたペーストパターン１８は、焼成されて消失し、積層体１の天面に凹部８が形成される。

なお、未焼成積層体１’の焼成には、バッチ炉、ベルト炉などを用いることができる。また、導電性ペーストにＣｕ系のものを使用した場合には、還元性雰囲気で焼成する。

次に、図６（Ｉ）に示すように、外部電極７の表面に、めっき層７ａを形成する。めっき層７ａの材質や層数は任意であるが、たとえば、電解めっきにより、第１層をＮｉめっき層、第２層をＳｎめっき層とすることができる。あるいは、これらに代えて、無電解めっきにより、Ａｕめっき層を形成しても良い。

次に、図６（Ｊ）に示すように、積層体１を、上側主面に粘着性を備えた固定用治具５３に固定する。

次に、図６（Ｋ）に示すように、積層体１の外表面に、スパッタリングにより、シールド層９を形成する。必要があれば、スパッタリングの前に、積層体１の外表面にプラズマ洗浄を施す。シールド層９は、凹部８の内底面および内壁面にも形成する。シールド層９は、たとえば、密着層、導電層、保護層の順番に、３層に形成する。ただし、セラミックからなる積層体１との密着性が良好である場合は、密着層を省略しても良い。密着層および保護層の材料には、たとえば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉなどを使用することができる。導電層の材料には、たとえば、Ｃｕ、Ａｇ、Ａｌなどを使用することができる。スパッタリングの設備としては、たとえば、インライン型、バッチ型、枚葉型などを用いることができる。

なお、本実施形態においては、シールド層９の形成をスパッタリングによっておこなったが、シールド層９をスピンコートによって形成しても良い。この場合には、導電性粉末が含有された樹脂ペーストを、スピンコートによって積層体１の外表面に付着させる。なお、スピンコートの前に、積層体１の外表面をプラズマ洗浄しても良い。

以上により、第１実施形態にかかる積層型電子部品１００が完成する。

［第２実施形態］
図７に、第２実施形態にかかる積層型電子部品２００を示す。ただし、図７は、積層型電子部品２００の断面図である。

積層型電子部品２００は、製造方法を、上述した第１実施形態にかかる積層型電子部品１００の製造方法から部分的に変更した。具体的には、第１実施形態では、ペーストパターン１８を集合基板状の未焼成積層体１１の天面に押し込んでおき、焼成の際にペーストパターン１８を消失させて凹部８を形成したが、第２実施形態では、集合基板状の未焼成積層体１１の天面にレーザー光を照射することによって凹部８を形成した。積層型電子部品２００の他の製造工程は、第１実施形態と同じにした。

上記製造方法を採用したことにより、図７から分かるように、積層型電子部品２００では、凹部８の内底面の直下において、セラミック層１ｅ、１ｆ、１ｇ、１ｈは塑性変形していない。

積層型電子部品２００においても、凹部８の内底面の直下に、凹部８の深さと同じ大きさの厚み（２０μｍ）の電極非形成領域ＮＥを設けているため、レーザー光の熱によって、凹部８の内底面の直下に形成された電極（キャパシタ電極５など）に、断線や亀裂が発生することがない。また、凹部８の内底面に形成されたシールド層９と、積層体の内部に形成された電極との間の浮遊容量の発生が抑制されている。さらに、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することが抑制されている。

［第３実施形態］
第３実施形態にかかる積層型電子部品３００を作製した。積層型電子部品３００は、図１、図２に示した第１実施形態にかかる積層型電子部品１００と同じ構造からなるので、図１、図２を援用して説明する。

積層型電子部品３００も、製造方法を、上述した第１実施形態にかかる積層型電子部品１００の製造方法から部分的に変更した。具体的には、第１実施形態では、ペーストパターン１８を集合基板状の未焼成積層体１１の天面に押し込んでおき、焼成の際にペーストパターン１８を消失させて凹部８を形成したが、第３実施形態では、上金型（不図示）の内底面に形成された凸部を、集合基板状の未焼成積層体１１の天面に押し込むことによって凹部８を形成した。積層型電子部品３００の他の製造工程は、第１実施形態と同じにした。

積層型電子部品３００も、積層型電子部品１００と同様に、積層体１の内部に形成された電極（グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６など）に、断線や亀裂が発生しない。また、浮遊容量の発生が抑制され、インダクタの磁束形成の阻害が抑制されている。

［第４実施形態］
図８に、第４実施形態にかかる積層型電子部品４００を示す。ただし、図８は、積層型電子部品４００の断面図である。

積層型電子部品４００は、第１実施形態にかかる積層型電子部品１００の構造の一部に変更を加えた。具体的には、積層型電子部品１００では、凹部８の内底面の直下に、凹部８の深さと同じ大きさの厚み（２０μｍ）の電極非形成領域ＮＥを設けていたが、積層型電子部品４００では、凹部８の内底面の直下に、凹部８の深さの２倍の大きさの厚み（４０μｍ）の電極非形成領域ＮＥを設けた。そして、それにともない、積層体１の内部に形成されたＬＣフィルタ回路の内容および配置を変更した。

積層型電子部品４００は、積層型電子部品１００に比べて、凹部８の内底面の直下において、電極（配線電極６など）に、より断線や亀裂が発生しにくくなっている。また、凹部８の内底面に形成されたシールド層９と、積層体の内部に形成された電極との間の浮遊容量が、より有効に抑制されている。さらに、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することが、より有効に抑制されている。

［第５実施形態］
図９に、第５実施形態にかかる積層型電子部品５００を示す。ただし、図９は、積層型電子部品５００の断面図である。

積層型電子部品５００は、第４実施形態にかかる積層型電子部品４００に、さらに変更を加えた。具体的には、積層型電子部品５００では、凹部８の内底面の直下に、全く電極を形成せず、凹部８の内底面から積層体１の底面Ｂまでを、電極非形成領域ＮＥとした。そして、それにともない、積層体１の内部に形成されたＬＣフィルタ回路の内容および配置を変更した。

積層型電子部品５００は、凹部８の直下において、凹部８を形成したこと、および、凹部８の内底面にシールド層９を形成したことによる、電極の断線や亀裂、シールド層９と電極との間の浮遊容量の発生などの影響が、さらに有効に抑制されている。

以上、第１実施形態〜第５実施形態にかかる積層型電子部品１００、２００、３００、４００、５００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。

たとえば、積層型電子部品１００、２００、３００、４００、５００は、積層体１の内部にＬＣフィルタ回路が構成された積層型ＬＣフィルタであったが、積層型電子部品の種類は任意であり、積層型ＬＣフィルタには限られない。

また、積層型電子部品１００、２００、３００、４００、５００では、凹部８がマーク（方向性マーク）であったが、凹部８はマークには限られず、文字や数字などによって、製品番号、製造年月日、製造工場などを表示したものであっても良い。

１・・・積層体
１ａ〜１ｈ・・・セラミック層
２・・・ビア電極
３・・・グランド電極
４・・・インダクタ電極
５・・・キャパシタ電極
６・・・配線電極
７・・・外部電極
８・・・凹部
９・・・シールド層
ＮＥ・・・電極非形成領域
１１・・・集合基板状の未焼成積層体
１１ａ〜１１ｈ・・・マザーのセラミックグリーンシート
１’・・・未焼成積層体
１’ａ〜１’ｈ・・・セラミックグリーンシート
１２・・・導電性ペースト
１３〜１７・・・導電性のペーストパターン（第１のペーストパターン）
１８・・・焼成により消失するペーストパターン（第２のペーストパターン）
２２・・・貫通孔
５１・・・下金型
５２・・・上金型
５３・・・固定用治具
１００、２００、３００、４００、５００・・・積層型電子部品（積層型ＬＣフィルタ）

Claims (8)

1. 複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備えた積層体と、
   前記積層体の前記天面に形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部と、
   前記積層体の層間に形成された電極と、を備えた積層型電子部品であって、
   さらに、前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに形成されたシールド層を備え、
   前記積層体における、前記凹部の前記内底面の直下に、前記電極が形成されない電極非形成領域が設けられ、
   前記電極非形成領域の厚みが、前記凹部の前記内底面を起点にして、前記凹部の深さ以上の大きさであり、
   前記電極非形成領域は、少なくとも２層の前記セラミック層を含み、
   前記電極非形成領域を構成する前記セラミック層と同一の前記セラミック層の層間であって、前記積層体を平面視したときに、前記電極非形成領域以外の領域に前記電極が設けられ、
   前記電極は、インダクタ電極、キャパシタ電極、配線電極、グランド電極の少なくとも１種である、積層型電子部品。
2. 前記電極非形成領域を構成する前記セラミック層の厚さは、
   前記積層体を平面視したときに、前記電極非形成領域以外の領域に存在する、前記電極非形成領域を構成する前記セラミック層と同一の前記セラミック層の厚さよりも小さい、請求項１に記載された積層型電子部品。
3. 前記キャパシタ電極によって少なくとも1つのキャパシタが構成され、前記インダクタ電極によって少なくとも1つのインダクタが構成され、
   前記キャパシタと前記インダクタとによって、ＬＣフィルタ回路が構成された、請求項１または２に記載された積層型電子部品。
4. 複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備えた積層体と、
   前記積層体の前記天面に形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部と、
   前記積層体の層間に形成された電極と、を備えた積層型電子部品であって、
   さらに、前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに形成されたシールド層を備え、
   前記積層体における、前記凹部の前記内底面の直下に、前記電極が形成されない電極非形成領域が設けられ、
   前記電極非形成領域の厚みが、前記凹部の前記内底面を起点にして、前記凹部の深さ以上の大きさであり、
   前記積層体の、前記凹部の前記内底面の直下に、前記電極が全く形成されていない、積層型電子部品。
5. 前記電極が、インダクタ電極、キャパシタ電極、配線電極、グランド電極の少なくとも１種である、請求項４に記載された積層型電子部品。
6. 前記キャパシタ電極によって少なくとも1つのキャパシタが構成され、前記インダクタ電極によって少なくとも1つのインダクタが構成され、
   前記キャパシタと前記インダクタとによって、ＬＣフィルタ回路が構成された、請求項５に記載された積層型電子部品。
7. 前記電極非形成領域の厚みが、前記凹部の前記内底面を起点にして、前記凹部の深さの２倍以上の大きさである、請求項１ないし６のいずれか１項に記載された積層型電子部品。
8. 前記電極非形成領域の平面方向の大きさが、前記凹部を中心にして、縦方向に１．５倍以上、横方向に１．５倍以上、それぞれ拡張された、請求項１ないし７のいずれか１項に記載された積層型電子部品。

Images