TWI685698B - 畫素陣列基板及其驅動方法 - Google Patents

Abstract

一種畫素陣列基板，包括多個畫素結構。畫素結構包括第一畫素電極、第二畫素電極、第一資料線、第二資料線及掃描線，其中第一畫素電極及第二畫素電極在第一方向上依序排列且具有相對的第一側與第二側。畫素結構包括第一畫素結構及第二畫素結構。第一畫素結構的第一資料線位於第一側，且第一畫素結構的第二資料線位於第二側。多個第二畫素結構的每一個的一第一資料線位於第二側，且多個第二畫素結構的每一個的一第二資料線位於第一側。多個第一畫素結構及多個第二畫素結構在第一方向上依序排列成第一畫素串。

Description

畫素陣列基板及其驅動方法

本發明是有關於一種畫素陣列基板及其驅動方法。

隨著顯示科技的發展，顯示器普遍已應用在各式電子產品。以公共顯示器為例，一般而言，公共顯示器需具備高亮度，以便大眾觀看。實現高亮度之公共顯示器的其中一種作法是，將公共顯示器的背光模組的亮度提高。然而，當背光模組的亮度提高時，公共顯示器之顯示面板內的薄膜電晶體的受光量也遽增而漏電，進而造成直向串音(也稱：V-crosstalk)的問題。為解決此串音之問題，過去習慣將驅動畫素極性之方式由欄反轉(column inversion)改為兩線點反轉(2 line dot inversion)，改為兩線點反轉(2 line dot inversion)後即會造成直向大菱格紋(也稱：擺動紋、swing line)的問題。

本發明提供一種畫素陣列基板及其驅動方法，能改善擺 動紋的問題。

本發明的畫素陣列基板，包括多個畫素結構。多個畫素結構的每一個包括第一主動元件、第二主動元件、第一畫素電極、第二畫素電極、第一資料線、第二資料線及掃描線。第一畫素電極及第二畫素電極在第一方向上依序排列，且分別與第一主動元件及第二主動元件電性連接。第一畫素電極及第二畫素電極具有相對的第一側與第二側。第一資料線及第二資料線分別與第一主動元件及第二主動元件電性連接。掃描線與第一主動元件及第二主動元件電性連接。多個畫素結構包括多個第一畫素結構及多個第二畫素結構。多個第一畫素結構的每一個的第一資料線位於第一側，且多個第一畫素結構的每一個的第二資料線位於第二側。多個第二畫素結構的每一個的第一資料線位於第二側，且多個第二畫素結構的每一個的第二資料線位於第一側。多個第一畫素結構及多個第二畫素結構在第一方向上依序排列成第一畫素串。

在本發明一實施例中，上述的畫素陣列基板更包括第二畫素串。上述多個第二畫素結構的多個第二畫素結構及上述多個第一畫素結構的多個第一畫素結構在第一方向上依序排列成第二畫素串。第一畫素串與第二畫素串在第二方向上依序排列，而第一方向與第二方向交錯。

本發明的驅動方法，用以驅動上述的畫素陣列基板，包括下列步驟：於第一時間，開啟第一畫素串之多個第一畫素結構的一第一畫素結構的第一主動元件及第二主動元件，且令第一畫 素串之第一畫素結構的第一資料線以及第二資料線分別具有相反的第一極性以及第二極性；於第一時間，開啟第二畫素串之多個第二畫素結構的第二畫素結構的第一主動元件及第二主動元件，且令第二畫素串之第二畫素結構的第一資料線以及第二資料線分別具有第二極性以及第一極性；於第二時間，開啟第一畫素串之多個第一畫素結構的另一第一畫素結構的第一主動元件及第二主動元件，且令第一畫素串之另一第一畫素結構的第一資料線以及第二資料線分別具有第二極性以及第一極性；以及，於第二時間，開啟第二畫素串之多個第二畫素結構的另一第二畫素結構的第一主動元件及第二主動元件，且令第二畫素串之另一第二畫素結構的第一資料線以及第二資料線分別具有第一極性以及第二極性，其中第一時間及第二時間依序發生。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧畫素陣列基板

110‧‧‧基板

120‧‧‧畫素結構

120N‧‧‧第一畫素結構

120P‧‧‧第二畫素結構

DL1‧‧‧第一資料線

DL2‧‧‧第二資料線

SL‧‧‧掃描線

T1‧‧‧第一主動元件

T2‧‧‧第二主動元件

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

d1‧‧‧第一方向

d2‧‧‧第二方向

G1、G2‧‧‧閘極

S1、S2‧‧‧源極

D1、D2‧‧‧源極

CH1、CH2‧‧‧半導體圖案

CL1‧‧‧第一共用線

CL2‧‧‧第二共用線

C1‧‧‧第一畫素串

C2‧‧‧第二畫素串

C3‧‧‧第三畫素串

C4‧‧‧第四畫素串

C5‧‧‧第五畫素串

C6‧‧‧第六畫素串

R1‧‧‧第一畫素組

R2‧‧‧第二畫素組

R3‧‧‧第三畫素組

R4‧‧‧第四畫素組

R5‧‧‧第五畫素組

圖1為本發明一實施例之畫素陣列基板的示意圖。

圖2為本發明一實施例之第一畫素結構的放大示意圖。

圖3為本發明一實施例之第一畫素結構的佈局示意圖。

圖4為本發明一實施例之第二畫素結構的放大示意圖。

圖5為本發明一實施例之第二畫素結構的佈局示意圖。

圖6示出採用圖1之畫素陣列基板之顯示面板的顯示畫面。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。

本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些 術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文參考作為理想化實施方式的示意圖的截面圖來描述示例性實施方式。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施方式不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1為本發明一實施例之畫素陣列基板的示意圖。圖2為本發明一實施例之第一畫素結構的放大示意圖。圖3為本發明一實施例之第一畫素結構的佈局(layout)示意圖。圖4為本發明一實施例之第二畫素結構的放大示意圖。圖5為本發明一實施例之第二畫素結構的佈局示意圖。需說明的是，圖1、圖2及圖4省略圖3及圖5的第一共用線CL1和第二共用線CL2。

請參照圖1，畫素陣列基板10包括基板110及配置於基板110上的多個畫素結構120。在本實施例中，基板110例如為透 光基板，透光基板的材質可為玻璃、石英、有機聚合物或其它可適用材料。然而，本發明不限於此，在其他實施例中，基板110也可以是不透光/反射基板，不透光/反射基板的材質可為導電材料、晶圓、陶瓷或其它可適用的材料。需說明的是，圖1繪出以6×5個畫素結構120為代表，但本領域具有通常知識者根據圖1~圖5及下述說明應能實現所需的畫素陣列基板。

請參照圖2~圖5，每一畫素結構120包括第一資料線DL1、第二資料線DL2、掃描線SL、第一主動元件T1、第二主動元件T2、第一畫素電極PE1及第二畫素電極PE2。

第一資料線DL1及第二資料線DL2與掃描線SL交錯設置。在本實施例中，第一資料線DL1及第二資料線DL2在第一方向d1上延伸，掃描線SL在第二方向d2上延伸，而第一方向d1與第二方向d2交錯。舉例而言，第一方向d1與第二方向d2可選擇性地垂直，但本發明不以此為限。

第一資料線DL1及第二資料線DL2分別與第一主動元件T1及第二主動元件T2電性連接。掃描線SL與第一主動元件T1及第二主動元件T2電性連接。第一畫素電極PE1及第二畫素電極PE2分別與第一主動元件T1及第二主動元件T2電性連接。也就是說，第一主動元件T1與第二主動元件T2共用同一條掃描線SL，並分別利用不同的兩條資料線(即第一資料線DL1與第二資料線DL2)驅動第一主動元件T1與第二主動元件T2。簡言之，畫素結構120係利用2D1G的方式驅動。

在本實施例中，第一主動元件T1包括第一薄膜電晶體，具有閘極G1、半導體圖案CH1以及分別與半導體圖案CH1之不同兩區電性連接的源極S1與汲極D1，第一主動元件T1的源極S1與第一資料線DL1電性連接，第一主動元件T1的閘極G1與掃描線SL電性連接，而第一主動元件T1的汲極D1與第一畫素電極PE1電性連接；第二主動元件T2包括第二薄膜電晶體，具有閘極G2、半導體圖案CH2以及分別與半導體圖案CH2之不同兩區電性連接的源極S2與汲極D2，第二主動元件T2的源極S2與第二資料線DL2電性連接，第二主動元件T2的閘極G2與掃描線SL電性連接，而第二主動元件T2的汲極D2與第二畫素電極PE2電性連接。

此外，在本實施例中，畫素結構120還可包括第一共用線CL1及第二共用線CL2，其中第一共用線CL1可與部份的第一畫素電極PE1重疊，以構成第一儲存電容；第二共用線CL2可與部份的第二畫素電極PE2重疊，以構成第二儲存電容。舉例而言，在本實施例中，第一畫素電極PE1的面積可選擇性小於第二畫素電極PE2的面積，而第一儲存電容小於第二儲存電容。於驅動具有畫素結構120的顯示面板時(即掃描線SL具有閘極開啟電位時)，第一儲存電容會先被充電完成，而第一畫素電極PE1所在的區域會先亮起。也就是說，在本實施例中，第一資料線DL1、掃描線SL、第一主動元件T1、第一畫素電極PE1及第一儲存電容可構成主要(main)子畫素結構，而第二資料線DL2、掃描線SL、 第二主動元件T2、第二畫素電極PE2及第二儲存電容可構成次要(sub)子畫素結構，但本發明不以此為限。

請參照圖1，畫素陣列基板10的多個畫素結構120包括多個第一畫素結構120N及多個第二畫素結構120P。第一畫素結構120N的佈局(layout)與第二畫素結構120P的佈局略有不同。具體而言，兩者的差異至少如下。畫素結構120的第一畫素電極PE1及第二畫素電極PE2在第一方向d1上依序排列，而第一畫素電極PE1及第二畫素電極PE2具有相對的第一側(例如但不限於：右側)與第二側(例如但不限於：左側)；第一畫素結構120N的第一資料線DL1位於第一側，且第一畫素結構120N的第二資料線DL2位於第二側；第二畫素結構120P的第一資料線DL1位於第二側，且第二畫素結構120P的第二資料線DL2位於第一側。也就是說，在本實施例中，第一畫素結構120N之主要子畫素結構的資料線(即第一資料線DL1)位於右側，而第一畫素結構120N之次要子畫素結構的資料線(即第二資料線DL2)位於左側；第二畫素結構120P之主要子畫素結構的資料線(即第一資料線DL1)位於左側，而第二畫素結構120P之次要子畫素結構的資料線(即第二資料線DL2)位於右側。

請參照圖1，多個畫素結構120排成多個畫素串C1~C6及多個畫素組R1~R5；亦即，多個畫素結構120排成多個畫素行及多個畫素列。在本實施例中，多個畫素串C1~C6包括在第二方向d2上依序排列的第一畫素串C1、第二畫素串C2、第三畫素串 C3、第四畫素串C4、第五畫素串C5及第六畫素串C6，多個畫素組R1~R5包括在第一方向d1上依序排列的第一畫素組R1、第二畫素組R2、第三畫素組R3、第四畫素組R4及第五畫素組R5。

舉例而言，在本實施例中，第一畫素串C1包括在第一方向d1上依序排列的第二畫素結構120P、第一畫素結構120N、第一畫素結構120N、第二畫素結構120P及第二畫素結構120P；第二畫素串C2包括在第一方向d1上依序排列的第一畫素結構120N、第二畫素結構120P、第二畫素結構120P、第一畫素結構120N及第一畫素結構120N；第三畫素串C3包括在第一方向d1上依序排列的第二畫素結構120P、第一畫素結構120N、第一畫素結構120N、第二畫素結構120P及第二畫素結構120P；第四畫素串C4包括在第一方向d1上依序排列的第一畫素結構120N、第二畫素結構120P、第二畫素結構120P、第一畫素結構120N及第一畫素結構120N；第五畫素串C5包括在第一方向d1上依序排列的第二畫素結構120P、第一畫素結構120N、第一畫素結構120N、第二畫素結構120P及第二畫素結構120P；第六畫素串C6包括在第一方向d1上依序排列的第一畫素結構120N、第二畫素結構120P、第二畫素結構120P、第一畫素結構120N及第一畫素結構120N。

需說明的是，在第一畫素串C1中，第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1、第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資 料線DL2及第二畫素結構120P的第二資料線DL2係依序排列並彼此電性連接；也就是說，在第一側(例如但不限於：右側)，第一畫素串C1之第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1、第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2及第二畫素結構120P的第二資料線DL2實際上為同一條導線。類似地，在第一畫素串C1中，第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2、第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1及第二畫素結構120P的第一資料線DL1係依序排列並彼此電性連接；也就是說，在第二側(例如但不限於：左側)，第一畫素串C1之第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2、第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1及第二畫素結構120P的第一資料線DL1實際上為同一條導線。

在第二畫素串C2中，第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2、第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1及第一畫素結構120N的第一資料線DL1係依序排列並彼此電性連接；也就是說，在第一側(例如但不限於：右側)，第二畫素串C2之第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2、第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1及第一畫素結構120N的第一資 料線DL1實際上為同一條導線。類似地，在第二畫素串C2中，第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1、第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2及第一畫素結構120N的第二資料線DL2係依序排列並彼此電性連接；也就是說，在第二側(例如但不限於：左側)，第二畫素串C2之第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1、第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2及第一畫素結構120N的第二資料線DL2實際上為同一條導線。

在第三畫素串C3中，第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1、第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2及第二畫素結構120P的第二資料線DL2係依序排列並彼此電性連接；也就是說，在第一側(例如但不限於：右側)，第三畫素串C3之第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1、第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2及第二畫素結構120P的第二資料線DL2實際上為同一條導線。類似地，在第三畫素串C3中，第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2、第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1及第二畫素結構120P的第一資料線DL1係依序排列並彼此電性連接；也就是說，在第二側(例如但不限 於：左側)，第三畫素串C3之第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2、第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1及第二畫素結構120P的第一資料線DL1實際上為同一條導線。

在第四畫素串C4中，第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2、第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1及第一畫素結構120N的第一資料線DL1係依序排列並彼此電性連接；也就是說，在第一側(例如但不限於：右側)，第四畫素串C4之第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2、第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1及第一畫素結構120N的第一資料線DL1實際上為同一條導線。類似地，在第四畫素串C4中，第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1、第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2及第一畫素結構120N的第二資料線DL2係依序排列並彼此電性連接；也就是說，在第二側(例如但不限於：左側)，第四畫素串C4之第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1、第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2及第一畫素結構120N的第二資料線DL2實際上為同一條導線。

在第五畫素串C5中，第二畫素結構120P的第二資料線 DL2、第一畫素結構120N的第一資料線DL1、第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2及第二畫素結構120P的第二資料線DL2係依序排列並彼此電性連接；也就是說，在第一側(例如但不限於：右側)，第五畫素串C5之第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1、第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2及第二畫素結構120P的第二資料線DL2實際上為同一條導線。類似地，在第五畫素串C5中，第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2、第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1及第二畫素結構120P的第一資料線DL1係依序排列並彼此電性連接；也就是說，在第二側(例如但不限於：左側)，第五畫素串C5之第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2、第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1及第二畫素結構120P的第一資料線DL1實際上為同一條導線。

在第六畫素串C6中，第一畫素結構120N的第一資料線DL1、第二畫素結構120P的第二資料線DL2、第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1及第一畫素結構120N的第一資料線DL1係依序排列並彼此電性連接；也就是說，在第一側(例如但不限於：右側)，第六畫素串C6之第一畫素結構120N的第一資料線DL1、第二畫素結構120P 的第二資料線DL2、第二畫素結構120P的第二資料線DL2、第一畫素結構120N的第一資料線DL1及第一畫素結構120N的第一資料線DL1實際上為同一條導線。類似地，在第六畫素串C6中，第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1、第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2及第一畫素結構120N的第二資料線DL2係依序排列並彼此電性連接；也就是說，在第二側(例如但不限於：左側)，第六畫素串C6之第一畫素結構120N的第二資料線DL2、第二畫素結構120P的第一資料線DL1、第二畫素結構120P的第一資料線DL1、第一畫素結構120N的第二資料線DL2及第一畫素結構120N的第二資料線DL2實際上為同一條導線。

第一畫素組R1包括在第二方向d2上依序排列之第一畫素串C1的一個第二畫素結構120P、第二畫素串C2的一個第一畫素結構120N、第三畫素串C3的一個第二畫素結構120P、第四畫素串C4的一個第一畫素結構120N、第五畫素串C5的一個第二畫素結構120P及第六畫素串C6的一個第一畫素結構120N。第一畫素組R1之一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL及一個第一畫素結構120N的掃描線SL依序排列且彼此電性連接。也就是說，第一畫素組R1之多個第一畫素結構120N及多個第二畫素結構120P的多個掃描線SL實際上為同一條導線。

第二畫素組R2包括在第二方向d2上依序排列之第一畫素串C1的一個第一畫素結構120N、第二畫素串C2的一個第二畫素結構120P、第三畫素串C3的一個第一畫素結構120N、第四畫素串C4的一個第二畫素結構120P、第五畫素串C5的一個第一畫素結構120N及第六畫素串C6的一個第二畫素結構120P。第二畫素組R2之一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL及一個第二畫素結構120P的掃描線SL依序排列且彼此電性連接。也就是說，第二畫素組R2之多個第一畫素結構120N及多個第二畫素結構120P的多個掃描線SL實際上為同一條導線。

第三畫素組R3包括在第二方向d2上依序排列之第一畫素串C1的一個第一畫素結構120N、第二畫素串C2的一個第二畫素結構120P、第三畫素串C3的一個第一畫素結構120N、第四畫素串C4的一個第二畫素結構120P、第五畫素串C5的一個第一畫素結構120N及第六畫素串C6的一個第二畫素結構120P。第三畫素組R3之一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL及一個第二畫素結構120P的掃描線SL依序排列且彼此電性連接。也就是說，第三畫素組R3之多個第一畫素結構120N及多個第二畫素結構120P的多個掃描線SL實際上為同一條導線。

第四畫素組R4包括在第二方向d2上依序排列之第一畫素串C1的一個第二畫素結構120P、第二畫素串C2的一個第一畫素結構120N、第三畫素串C3的一個第二畫素結構120P、第四畫素串C4的一個第一畫素結構120N、第五畫素串C5的一個第二畫素結構120P及第六畫素串C6的一個第一畫素結構120N。第四畫素組R4之一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL及一個第一畫素結構120N的掃描線SL依序排列且彼此電性連接。也就是說，第四畫素組R4之多個第一畫素結構120N及多個第二畫素結構120P的多個掃描線SL實際上為同一條導線。

第五畫素組R5包括在第二方向d2上依序排列之第一畫素串C1的一個第二畫素結構120P、第二畫素串C2的一個第一畫素結構120N、第三畫素串C3的一個第二畫素結構120P、第四畫素串C4的一個第一畫素結構120N、第五畫素串C5的一個第二畫素結構120P及第六畫素串C6的一個第一畫素結構120N。第五畫素組R5之一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL、一個第一畫素結構120N的掃描線SL、一個第二畫素結構120P的掃描線SL及一個第一畫素結構120N的掃描線SL依序排列且彼此電性連接。也就是說，第五畫素組R5之多個第一畫素結構120N及多個第二畫素結構120P的多個掃描線SL實際上為同一條導線。

請參照圖1，畫素陣列基板10的驅動方法包括下列步驟。

於第一時間，開啟第一畫素組R1之多個第一畫素結構120N及多個第二畫素結構120P的第一主動元件T1及第二主動元件T2(即令第一畫素組R1的掃描線SL具有閘極開啟電位)，且令第一畫素串C1及第一畫素組R1之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第一畫素串C1及第一畫素組R1之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第二畫素串C2及第一畫素組R1之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第二畫素串C2及第一畫素組R1之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第三畫素串C3及第一畫素組R1之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第三畫素串C3及第一畫素組R1之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第四畫素串C4及第一畫素組R1之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第四畫素串C4及第一畫素組R1之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第五畫素串C5及第一畫素組R1之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)， 令第五畫素串C5及第一畫素組R1之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，且令第六畫素串C6及第一畫素組R1之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第六畫素串C6及第一畫素組R1之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)。

接著，於接續第一時間的第二時間，開啟第二畫素組R2之多個第一畫素結構120N及多個第二畫素結構120P的第一主動元件T1及第二主動元件T2(即令第二畫素組R2的掃描線SL具有閘極開啟電位)，且令第一畫素串C1及第二畫素組R2之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第一畫素串C1及第二畫素組R2之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第二畫素串C2及第二畫素組R2之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第二畫素串C2及第二畫素組R2之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第三畫素串C3及第二畫素組R2之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第三畫素串C3及第二畫素組R2之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極 性(例如：正極性)，令第四畫素串C4及第二畫素組R2之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第四畫素串C4及第二畫素組R2之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第五畫素串C5及第二畫素組R2之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第五畫素串C5及第二畫素組R2之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，且令第六畫素串C6及第二畫素組R2之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第六畫素串C6及第二畫素組R2之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)。

接著，於接續第二時間的第三時間，開啟第三畫素組R3之多個第一畫素結構120N及多個第二畫素結構120P的第一主動元件T1及第二主動元件T2(即令第三畫素組R3的掃描線SL具有閘極開啟電位)，且令第一畫素串C1及第三畫素組R3之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第一畫素串C1及第三畫素組R3之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第二畫素串C2及第三畫素組R3之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第一極 性(例如：負極性)，令第二畫素串C2及第三畫素組R3之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第三畫素串C3及第三畫素組R3之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第三畫素串C3及第三畫素組R3之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第四畫素串C4及第三畫素組R3之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第四畫素串C4及第三畫素組R3之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第五畫素串C5及第三畫素組R3之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第五畫素串C5及第三畫素組R3之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，且令第六畫素串C6及第三畫素組R3之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第六畫素串C6及第三畫素組R3之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)。

接著，於接續第三時間的第四時間，開啟第四畫素組R4之多個第一畫素結構120N及多個第二畫素結構120P的第一主動元件T1及第二主動元件T2(即令第四畫素組R4的掃描線SL具 有閘極開啟電位)，且令第一畫素串C1及第四畫素組R4之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第一畫素串C1及第四畫素組R4之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第二畫素串C2及第四畫素組R4之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第二畫素串C2及第四畫素組R4之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第三畫素串C3及第四畫素組R4之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第三畫素串C3及第四畫素組R4之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第四畫素串C4及第四畫素組R4之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第四畫素串C4及第四畫素組R4之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第五畫素串C5及第四畫素組R4之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第五畫素串C5及第四畫素組R4之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，且令第六畫素串C6及第四畫素組R4之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第二 極性(例如：正極性)，令第六畫素串C6及第四畫素組R4之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)。

接著，於接續第四時間的第五時間，開啟第五畫素組R5之多個第一畫素結構120N及多個第二畫素結構120P的第一主動元件T1及第二主動元件T2(即令第五畫素組R5的掃描線SL具有閘極開啟電位)，且令第一畫素串C1及第五畫素組R5之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第一畫素串C1及第五畫素組R5之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第二畫素串C2及第五畫素組R5之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第二畫素串C2及第五畫素組R5之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)，令第三畫素串C3及第五畫素組R5之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第三畫素串C3及第五畫素組R5之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，令第四畫素串C4及第五畫素組R5之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第四畫素串C4及第五畫素組R5之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極 性(例如：正極性)，令第五畫素串C5及第五畫素組R5之第二畫素結構120P的第一資料線DL1及第一畫素電極PE1具有第二極性(例如：正極性)，令第五畫素串C5及第五畫素組R5之第二畫素結構120P的第二資料線DL2及第二畫素電極PE2具有第一極性(例如：負極性)，且令第六畫素串C6及第五畫素組R5之第一畫素結構120N的第一資料線DL1及第一畫素電極PE1具有第一極性(例如：負極性)，令第六畫素串C6及第五畫素組R5之第一畫素結構120N的第二資料線DL2及第二畫素電極PE2具有第二極性(例如：正極性)。前述之第一~五時間係在同一個圖框(frame)時間內。

圖6示出採用圖1之畫素陣列基板10之顯示面板的顯示畫面，其中以排列密度高的點表示較暗的區域，以排列密度低的點表示較亮的區域。請參照圖1及圖6，舉例而言，在顯示低灰階畫面的情況下，主要子畫素結構之第一畫素電極PE1的電位與參考電位的電位差足以驅動其上方的顯示介質(例如但不限於：液晶)，而主要子畫素結構之第一畫素電極PE1所在的區域會亮起；次要子畫素結構之第二畫素電極PE2的電位與參考電位的電位差不足以驅動其上方的顯示介質，而次要子畫素結構之第二畫素電極PE2所在的區域實質上不會亮起。

在顯示低灰階畫面的情況下，畫素陣列基板10的多個主要子畫素結構的多個第一畫素電極PE1具有前述的第一極性(例如：負極性)及第二極性(例如：正極性)，如圖6所示。在顯示 低灰階畫面時，由於顯示面板的參考電位並非理想的參考電位，因此，具有第一極性之第一畫素電極PE1的電位與參考電位的電位差和具有第二極性之第一畫素電極PE1的電位與參考電位的電位差不同，而造成具有第一極性之第一畫素電極PE1所在區域的亮度與具有第二極性之第一畫素電極PE1所在區域的亮度不同。舉例而言，在本實施例中，具有第二極性之第一畫素電極PE1所在區域的亮度高，而具有第一極性之第一畫素電極PE1所在區域的亮度低，如圖6所示。

值得一提的是，在上述畫素陣列基板10的佈局及以上述驅動方法驅動的搭配下，具有第二極性及實質上相同亮度的多個第一畫素電極PE1所連成的擬四邊形(例如：擬菱形)(以虛線表示)具有最小的邊長(或者說，面積)。因此，具有第二極性及實質上相同亮度的多個第一畫素電極PE1所連成的擬四邊形不易被人眼察覺，從而能改善擺動紋(swing line)的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧畫素陣列基板

110‧‧‧基板

120‧‧‧畫素結構

120N‧‧‧第一畫素結構

120P‧‧‧第二畫素結構

DL1‧‧‧第一資料線

DL2‧‧‧第二資料線

SL‧‧‧掃描線

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

d1‧‧‧第一方向

d2‧‧‧第二方向

C1‧‧‧第一畫素串

C2‧‧‧第二畫素串

C3‧‧‧第三畫素串

C4‧‧‧第四畫素串

C5‧‧‧第五畫素串

C6‧‧‧第六畫素串

R1‧‧‧第一畫素組

R2‧‧‧第二畫素組

R3‧‧‧第三畫素組

R4‧‧‧第四畫素組

R5‧‧‧第五畫素組

Claims (10)

1. 一種畫素陣列基板，包括：多個畫素結構，其中該些畫素結構的每一個包括：一第一主動元件及一第二主動元件；一第一畫素電極及一第二畫素電極，在一第一方向上依序排列，且分別與該第一主動元件及該第二主動元件電性連接，其中該第一畫素電極及該第二畫素電極具有相對的一第一側與一第二側；一第一資料線，與該第一主動元件電性連接；一第二資料線，與該第二主動元件電性連接；以及一掃描線，與該第一主動元件及該第二主動元件電性連接；該些畫素結構包括多個第一畫素結構及多個第二畫素結構；該些第一畫素結構的每一個的該第一資料線位於該第一側，且該些第一畫素結構的該每一個的該第二資料線位於該第二側；該些第二畫素結構的每一個的該第一資料線位於該第二側，且該些第二畫素結構的該每一個的該第二資料線位於該第一側；該些第一畫素結構的多個第一畫素結構及該些第二畫素結構的多個第二畫素結構在該第一方向上依序排列成一第一畫素串。
2. 如申請專利範圍第1項所述的畫素陣列基板，其中該些第二畫素結構的多個第二畫素結構及該些第一畫素結構的多個第一畫素結構在該第一方向上依序排列成一第二畫素 串，該第一畫素串與該第二畫素串在一第二方向上依序排列，而該第一方向與該第二方向交錯。
3. 如申請專利範圍第2項所述的畫素陣列基板，其中該第一畫素串之該些第一畫素結構的一第一畫素結構與該第二畫素串之該些第二畫素結構的一第二畫素結構在該第二方向上依序排列成一第一畫素組，且該第一畫素組之該第一畫素結構的該掃描線及該第一畫素組之該第二畫素結構的該掃描線彼此電性連接。
4. 如申請專利範圍第3項所述的畫素陣列基板，其中該第一畫素串之該些第一畫素結構的另一第一畫素結構與該第二畫素串之該些第二畫素結構的另一第二畫素結構在該第二方向上依序排列成一第二畫素組，且該第二畫素組之該另一第一畫素結構的該掃描線及該第二畫素組之該另一第二畫素結構的該掃描線彼此電性連接。
5. 如申請專利範圍第4項所述的畫素陣列基板，其中該第一畫素串之該些第二畫素結構的一第二畫素結構與該第二畫素串之該些第一畫素結構的一第一畫素結構在該第二方向上依序排列成一第三畫素組，且該第三畫素組之該第二畫素結構的該掃描線及該第三畫素組之該第一畫素結構的該掃描線彼此電性連接。
6. 如申請專利範圍第5項所述的畫素陣列基板，其中該第一畫素串之該些第二畫素結構的另一第二畫素結構與該 第二畫素串之該些第一畫素結構的另一第一畫素結構在該第二方向上依序排列成一第四畫素組，該第四畫素組之該另一第二畫素結構的該掃描線及該第四畫素組之該另一第一畫素結構的該掃描線彼此電性連接。
7. 如申請專利範圍第2項所述的畫素陣列基板，其中該些第一畫素結構的多個第一畫素結構及該些第二畫素結構的多個第二畫素結構在該第一方向上依序排列成一第三畫素串，而該第一畫素串、該第二畫素串及該第三畫素串在該第二方向上依序排列。
8. 如申請專利範圍第1項所述的畫素陣列基板，其中該第一畫素串之該些第一畫素結構的多條第一資料線及該第一畫素串之該些第二畫素結構的多條第二資料線彼此電性連接，且該第一畫素串之該些第一畫素結構的多條第二資料線及該第一畫素串之該些第二畫素結構的多條第一資料線彼此電性連接。
9. 一種驅動方法，用以驅動如申請專利範圍第2項所述的畫素陣列基板，其中該驅動方法包括：於一第一時間，開啟該第一畫素串之該些第一畫素結構的一第一畫素結構的該第一主動元件及該第二主動元件，且令該第一畫素串之該第一畫素結構的該第一資料線以及該第二資料線分別具有相反的一第一極性以及一第二極性； 於該第一時間，開啟該第二畫素串之該些第二畫素結構的一第二畫素結構的該第一主動元件及該第二主動元件，且令該第二畫素串之該第二畫素結構的該第一資料線以及該第二資料線分別具有該第二極性以及該第一極性；於一第二時間，開啟該第一畫素串之該些第一畫素結構的另一第一畫素結構的該第一主動元件及該第二主動元件，且令該第一畫素串之該另一第一畫素結構的該第一資料線以及該第二資料線分別具有該第二極性以及該第一極性；以及於該第二時間，開啟該第二畫素串之該些第二畫素結構的另一第二畫素結構的該第一主動元件及該第二主動元件，且令該第二畫素串之該另一第二畫素結構的該第一資料線以及該第二資料線分別具有該第一極性以及該第二極性，其中該第一時間及該第二時間依序發生。
10. 如申請專利範圍第9項所述的驅動方法，更包括：於一第三時間，開啟該第一畫素串之該些第二畫素結構的一第二畫素結構的該第一主動元件及該第二主動元件，且令該第一畫素串之該第二畫素結構的該第一資料線以及該第二資料線分別具有該第一極性以及該第二極性；於該第三時間，開啟該第二畫素串之該些第一畫素結構的一第一畫素結構的該第一主動元件及該第二主動元件，且令該第二畫素串之該第一畫素結構的該第一資料線以及該第二資料線分別具有該第二極性以及該第一極性； 於一第四時間，開啟該第一畫素串之該些第二畫素結構的另一第二畫素結構的該第一主動元件及該第二主動元件，且令該第一畫素串之該另一第二畫素結構的該第一資料線以及該第二資料線分別具有該第二極性以及該第一極性；以及於該第四時間，開啟該第二畫素串之該些第一畫素結構的另一第一畫素結構的該第一主動元件及該第二主動元件，且令該第二畫素串之該另一第一畫素結構的該第一資料線以及該第二資料線分別具有該第一極性以及該第二極性，其中該第一時間、該第二時間、該第三時間以及該第四時間依序發生。

Images