JP5289757B2

JP5289757B2 - 液晶表示装置、データ駆動ｉｃ、及び液晶表示パネル駆動方法

Info

Publication number: JP5289757B2
Application number: JP2007322401A
Authority: JP
Inventors: 謙吾梅田
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-12-13
Filing date: 2007-12-13
Publication date: 2013-09-11
Anticipated expiration: 2027-12-13
Also published as: CN101458907A; US8310426B2; CN101458907B; US20090153594A1; JP2009145593A

Description

本発明は、液晶表示装置に関し、特に、複数の副画素で１画素が構成される液晶表示パネルの駆動技術に関する。

液晶表示装置における重要な性能の一つは視野角であり、視野角を向上させるための技術が様々に検討されている。視野角を向上させる公知の手法の一つは、１画素を複数の副画素（サブピクセル）に分割し、その副画素を異なる駆動電圧で駆動することである。典型的には、１画素に２つの副画素が設けられる。同一の画素に属する副画素を異なる駆動電圧で駆動すると、液晶分子の向きが副画素毎に異なることになる。これにより、斜めから画像を見たときのガンマカーブの歪みを補償し、最小にすることができる。このような手法は文献Sang Soo Kim， "The World's Largest (82-in.) TFT-LCD"， SID 05 DIGEST， 2005， pp. 1842-1847に開示されている。

上記文献には、１画素が２つの副画素で構成された液晶表示パネルの構成として、ダブルデータライン構造が開示されている。図１は、ダブルデータライン構造を採用する液晶表示パネルの構成を示す概念図である。ダブルデータライン構造を採用する液晶表示パネルでは、１画素が２つの副画素で構成されると共に１列の画素に沿って２本のデータ線が配置される。一方のデータ線は、一方の副画素に接続され、他方のデータ線は、他方の副画素に接続される。一つの画素の２つの副画素は、同一のゲート線に接続される。

より具体的には、１つのドット１０１は、３つの画素：Ｒ画素１０２、Ｇ画素１０３、Ｂ画素１０４で構成される。Ｒ画素１０２は、２つのＲ副画素１０２Ａ、１０２Ｂで構成され、Ｒ画素１０２の各列に沿って、２本のデータ線Ｒｉ（Ａ）、Ｒｉ（Ｂ）が設けられる。Ｒ副画素１０２Ａはデータ線Ｒｉ（Ａ）に接続され、Ｒ副画素１０２Ｂはデータ線Ｒｉ（Ｂ）に接続される。同一のＲ画素１０２に属するＲ副画素１０２Ａ、１０２Ｂは、同一のゲート線に接続される。Ｇ画素１０３、Ｂ画素１０４も同様の構成を有している。Ｇ画素１０３が、２つのＧ副画素１０３Ａ、１０３Ｂで構成されると共に、Ｇ画素１０３の各列に沿って、２本のデータ線Ｇｉ（Ａ）、Ｇｉ（Ｂ）が設けられる。Ｂ画素１０４が、２つのＢ副画素１０４Ａ、１０４Ｂで構成されると共に、Ｂ画素１０４の各列に沿って、２本のデータ線Ｂｉ（Ａ）、Ｂｉ（Ｂ）が設けられる。

図２に示されているように、各副画素は、ＴＦＴ（thin film transistor）と、対向電極ＶＣＯＭと画素電極との間に形成される液晶容量と、対向電極ＶＣＯＭと保持電極との間に形成される保持容量とで構成される。例えば、Ｒ副画素１０２Ａは、ＴＦＴ１０５Ａと、液晶容量１０６Ａと、保持容量１０７Ａで構成され、Ｒ副画素１０２Ｂは、ＴＦＴ１０５Ｂと、液晶容量１０６Ｂと、保持容量１０７Ｂとで構成される。他の副画素も同様の構成を有している。

ゲート線Ｇｎが選択されると、ゲート線Ｇｎに接続されたＲ副画素１０２Ａがデータ線Ｒｉ（Ａ）から供給される駆動電圧によって駆動され、ゲート線Ｇｎに接続されたＲ副画素１０２Ｂがデータ線Ｒｉ（Ｂ）から供給される駆動電圧によって駆動される。Ｇ画素１０３、Ｂ画素１０４についても同様である。あるゲート線Ｇｎが選択されると、ゲート線Ｇｎに接続されたＧ副画素１０３Ａ、Ｂ副画素１０４Ａが、それぞれ、データ線Ｇｉ（Ａ）、Ｂｉ（Ａ）から供給される駆動電圧によって駆動され、ゲート線Ｇｎに接続されたＧ副画素１０３Ｂ、Ｂ副画素１０４Ｂが、それぞれ、データ線Ｇｉ（Ｂ）、Ｂｉ（Ｂ）から供給される駆動電圧によって駆動される。

図１、図２の構成の液晶表示パネルにおいては、同一の映像データの値に対して、２つの副画素が異なる駆動電圧で駆動される。言い換えれば、２つの副画素が異なるガンマカーブに従って駆動される。したがって、２つの副画素を駆動するための駆動電圧の生成においては、異なるガンマカーブに従ったガンマ補正を行う必要がある。異なるガンマカーブに従ったガンマ補正を行うために、図１、図２の構成の液晶表示パネルを使用する液晶表示装置では、一般的な液晶表示装置とは異なる駆動方法が採用される。

特開２００７−２２６２４２号公報は、図１、図２に示された構成の液晶表示パネルを駆動する技術を開示している。図３は、この公報に開示された液晶表示装置１００の構成を示すブロック図である。液晶表示装置１００は、図１、図２に示された構成の液晶表示パネル１１０と、保持部１２０と、タイミング制御部１３０と、ゲート駆動部１４０と、データ駆動部１５０とを備えている。液晶表示装置がタイミングコントローラＩＣ（integrated circuit）と、ゲート駆動ＩＣと、データ駆動ＩＣとから構成されるアーキテクチャは、液晶表示装置の一般的なアーキテクチャの一つであるから、タイミング制御部１３０、ゲート駆動部１４０、データ駆動部１５０は、それぞれ、タイミングコントローラＩＣと、ゲート駆動ＩＣと、データ駆動ＩＣとに対応する構成要素であると理解することが妥当である。保持部１２０は、”ハイピクセル”（即ち、Ｒ副画素１０２Ａ、Ｇ副画素１０３Ａ、Ｂ副画素１０４Ａ）に対するガンマカーブに対応するＬＵＴを保持する第１保持部１２２と、”ローピクセル”（即ち、Ｒ副画素１０２Ｂ、Ｇ副画素１０３Ｂ、Ｂ副画素１０４Ｂ）に対するガンマカーブに対応するＬＵＴを保持する第２保持部１２４とを備えている。第１保持部１２２及び第２保持部１２４のそれぞれには、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対して別のＬＵＴが用意されている。

この液晶表示装置１００は、概略的には、下記のように動作する：タイミング制御部１３０は、画像信号Ｒ、Ｇ、Ｂから第１保持部１２２に保持されているＬＵＴを用いて第１画像データＲＨ、ＧＨ、ＢＨを生成すると共に、第２保持部１２４に保持されているＬＵＴを用いて第２画像データＲＬ、ＧＬ、ＢＬを生成する。タイミング制御部１３０は、生成した第１画像データＲＨ、ＧＨ、ＢＨ及び第２画像データＲＬ、ＧＬ、ＢＬをデータ駆動部１５０に送信する。データ駆動部１５０は、第１画像データＲＨ、ＧＨ、ＢＨに応答して”ハイピクセル”を駆動し、画像データＲＬ、ＧＬ、ＢＬに応答して”ローピクセル”を駆動する。

Sang Soo Kim， "The World's Largest (82-in.) TFT-LCD"， SID 05 DIGEST， 2005， pp. 1842-1847 特開２００７−２２６２４２号公報

図３の液晶表示装置１００の一つの問題点は、データ駆動部１５０（データ駆動ＩＣ）へのデータ送信量が増大してしまうことである。図３の液晶表示装置１００では、１画素のために２つの画像データ：第１画像データ及び第２画像データを送らなくてはならない。加えて、第１画像データ及び第２画像データのビット幅も増大させなくてはならない。例えば、画像信号Ｒ、Ｇ、Ｂがそれぞれ、１０ビットである場合を考えよう。画像信号Ｒ、Ｇ、Ｂに対してガンマ補正を行う場合、第１画像データＲＨ、ＧＨ、ＢＨ及び第２画像データＲＬ、ＧＬ、ＢＬは、画像信号Ｒ、Ｇ、Ｂよりも多いビット幅、例えば、１２ビットが必要である。これらの要因により、液晶表示装置１００では、多くのデータをデータ駆動部１５０に送信しなくてはならない。１水平期間の長さは、規格により所定値に決定されているので、データ送信量を増大させるためにはデータ転送速度を増大させなくてはならない。これは、データ誤りの発生率を高くするため好ましくない。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付記されている。但し、付記された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明の液晶表示装置は、液晶表示パネル（２）と、前記液晶表示パネル（２）を駆動するデータ駆動ＩＣ（８）とを具備する。前記液晶表示パネル（２）は、ゲート線（Ｇｊ）と、第１データ線（Ｄ（２ｎ−１））と、第２データ線Ｄ（２ｎ）と、前記ゲート線（Ｇｊ）と前記第１データ線（Ｄ（２ｎ−１））とに接続される第１画素（１２Ａ）と、前記ゲート線（Ｇｊ）と前記第２データ線（Ｄ（２ｎ））とに接続される第２画素（１２Ｂ）とを備える。前記データ駆動ＩＣ（８）は、外部から受け取った映像データ（９）に対して、第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、且つ、前記映像データ（９）に対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部（２２−２５、２３Ａ、２３Ｂ、３１、２２Ａ、２２Ｂ）と、前記第１ガンマ補正後データに応答して前記第１データ線を駆動し、前記第２ガンマ補正後データに応答して前記第２データ線を駆動する駆動回路部（２６−３０）とを備える。本発明の液晶表示装置では、前記データ駆動ＩＣ（８）の内部でガンマ補正が行われて第１ガンマ補正後データ及び第２ガンマ補正後データが生成され、その第１ガンマ補正後データ及び第２ガンマ補正後データに応じて第１データ線（Ｄ（２ｎ−１））と第２データ線Ｄ（２ｎ）とが駆動される。このような構成では、相対的にデータ量が大きい第１ガンマ補正後データ及び第２ガンマ補正後データではなく、相対的にデータ量が小さい映像データがデータ駆動ＩＣに転送されるので、データ駆動ＩＣへのデータ転送量を低減することができる。

本発明によれば、複数の副画素で１画素が構成される液晶表示パネルを駆動するデータ駆動ＩＣへのデータ転送量を低減することができる。

第１の実施形態：
図４は、本発明の第１の実施形態の液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、液晶表示パネル２と、基板３に設けられたタイミングコントローラＩＣ４と、基板５に設けられたゲート駆動ＩＣ６と、基板７に設けられたデータ駆動ＩＣ８とを備えている。

液晶表示パネル２は、複数のゲート線Ｇ１、Ｇ２・・・と、複数のデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４・・・と、これらが交差する位置に設けられた画素１１とを備えている。本実施例の液晶表示パネル２では、１画素１１が２つの副画素：メイン画素１２Ａ及びサブ画素１２Ｂで構成され、且つ、画素１１の列に沿って、２本のデータ線が設けられた構成を有している。データ線Ｄ１、Ｄ２は、左端の画素１１の列に沿って設けられ、データ線Ｄ３、Ｄ４は左から２番目の画素１１の列に沿って設けられ、データ線Ｄ５、Ｄ６は左から３番目の画素１１の列に沿って設けられている。メイン画素１２Ａは、奇数番目のデータ線Ｄ（２ｎ−１）に接続され、サブ画素１２Ｂは、偶数番目のデータ線Ｄ（２ｎ）に接続される。同一の画素１１に属するメイン画素１２Ａとサブ画素１２Ｂは、同一のゲート線に接続される。例えば、最上段のラインの画素１１に設けられたメイン画素１２Ａとサブ画素１２Ｂは、ゲート線Ｇ１に共通に接続される。本実施形態において、或る一のゲート線に対応して設けられた１行の画素１１は、１水平ラインの画素１１と呼ばれることがある。

メイン画素１２Ａは、画素電極１３Ａと、ＴＦＴ１４Ａとを備えており、同様に、サブ画素１２Ｂは、画素電極１３Ｂと、ＴＦＴ１４Ｂとを備えている。ＴＦＴ１４Ａは、画素電極１３Ａと奇数番目のデータ線Ｓ（２ｎ−１）との間に設けられ、ＴＦＴ１４Ｂは、画素電極１３Ｂと偶数番目のデータ線Ｓ（２ｎ）との間に設けられている。同一の画素１１のメイン画素１２Ａ、サブ画素１２Ｂに設けられたＴＦＴ１４ＡとＴＦＴ１４Ｂのゲートは、同一のゲート線に接続される。なお、図４には、液晶表示パネル２の一部の構成のみが図示されているが、液晶表示パネル２の全体が同様に構成されていることは、当業者には理解されよう。

タイミングコントローラＩＣ４は、データ駆動ＩＣ８に映像データ９をシリアル送信する。本実施形態では、映像データ９は、各画素の階調値を１０ビットで表す１０ビットデータである。背景技術とは異なり、タイミングコントローラＩＣ４は、ガンマ補正がなされていない映像データ９をデータ駆動ＩＣ８に供給することに留意されたい。加えて、タイミングコントローラＩＣ４は、タイミング制御信号（図示されない）をデータ駆動ＩＣ８及びゲート駆動ＩＣ６に供給して、データ駆動ＩＣ８及びゲート駆動ＩＣ６のタイミング制御を行う機能も有している。

ゲート駆動ＩＣ６は、液晶表示パネル２のゲート線Ｇｉを順次に駆動する。

データ駆動ＩＣ８のソース出力Ｓｉにはデータ線Ｄｉが接続されており、データ駆動ＩＣ８は、映像データ９に応答して液晶表示パネル２のデータ線Ｄｉを駆動する。詳細には、データ駆動ＩＣ８は、奇数番目のソース出力Ｓ（２ｎ−１）から駆動電圧を出力して奇数番目のデータ線Ｄ（２ｎ−１）に接続されているメイン画素１２Ａを駆動し、偶数番目のソース出力Ｓ（２ｎ）から駆動電圧を出力して偶数番目のデータ線Ｄ（２ｎ）に接続されているサブ画素１２Ｂを駆動する。

本実施形態のデータ駆動ＩＣ８は、同一の画素１１に含まれるメイン画素１２Ａとサブ画素１２Ｂとに対して異なるガンマカーブに従ったガンマ補正を行うように構成されている。即ち、データ駆動ＩＣ８は、ある画素に対応する映像データ９に対して第１のガンマカーブ（以下、ガンマカーブ「Ａ」という。）に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてメイン画素１２Ａを駆動し、第２のガンマカーブ（以下、ガンマカーブ「Ｂ」という。）に従ったガンマ補正を行うことによって生成したガンマ補正後データに応じてサブ画素１２Ｂを駆動する。背景技術で記述された液晶表示装置１００とは異なり、データ駆動ＩＣ８の内部でガンマ補正が行われることに留意されたい。

図５は、データ駆動ＩＣ８の構成を示す概略図である。図５には、各データ駆動ＩＣ８が７２０本のソース出力Ｓ１〜Ｓ７２０を有するとして、即ち、各データ駆動ＩＣ８が各水平期間に３６０個の画素１１を駆動するものとしてデータ駆動ＩＣ８の構成が示されている。データ駆動ＩＣ８は、シリアルパラレル変換回路２１と、ガンマ演算回路２２と、パラメータ保持部２３と、１ビットのカウンタ２４と、デコーダ２５と、１２ビットのラッチ回路２６、２７と、レベルシフタ２８と、１２ビットのデコーダ２９と、アンプ回路３０とを備えている。ラッチ回路２６、２７、レベルシフタ２８、デコーダ２９は、データ駆動ＩＣ８のソース出力と同じ数だけ設けられている。図５の構成では、データ駆動ＩＣ８に、７２０本のソース出力Ｓ１〜Ｓ７２０が設けられているので、ラッチ回路２６、２７、レベルシフタ２８、デコーダ２９、及びアンプ回路３０は、それぞれ、７２０個設けられる。

シリアルパラレル変換回路２１は、シリアル送信された映像データ９に対してシリアル−パラレル変換を行い、シリアル−パラレル変換された映像データ９をガンマ演算回路２２に供給する。

ガンマ演算回路２２と、パラメータ保持部２３と、１ビットカウンタ２４と、デコーダ２５とは、映像データ９に対してガンマ補正を行ってガンマ補正後データ１０を生成するガンマ補正回路部を構成している。本実施形態では、映像データ９が１０ビットデータであるのに対し、ガンマ補正後データ１０は、１２ビットデータである。

詳細には、パラメータ保持部２３には、ガンマカーブ「Ａ」によるガンマ補正（即ち、メイン画素１２Ａに対するガンマ補正）を近似演算によって行うための演算パラメータと、ガンマカーブ「Ｂ」によるガンマ演算（即ち、サブ画素１２Ｂに対するガンマ補正）を近似演算によって行うための演算パラメータとが格納される。ここで、演算パラメータとは、いずれも、映像データ９の各階調値に対応するガンマ補正後データ１０の階調値を近似演算によって求めるための近似式を決定するために使用される情報である。例えば、近似式に含まれる未定係数の情報が、演算パラメータとしてパラメータ保持部２３に格納される。ガンマカーブ「Ａ」による近似演算を行うための演算パラメータは、パラメータ保持部２３の最上位ビットが”１”であるアドレスに記憶され、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータは、最上位ビットが”０”であるアドレスに記憶される。

カウンタ２４は、１ビットのカウンタ値を保持しており、そのカウンタ値により、ガンマカーブ「Ａ」「Ｂ」のいずれの演算パラメータに対してアクセスを行うかを指定する。詳細には、カウンタ２４のカウンタ値は、パラメータ保持部２３のアクセスされるべきアドレスの最上位ビットとしてデコーダ２５に供給され、これにより、ガンマカーブ「Ａ」「Ｂ」のいずれの演算パラメータに対してアクセスを行うかが指定される。スタート信号が活性化されると、カウンタ２４は、１画素分の映像データ９が受信される周波数の２倍の周波数でカウンタ値を”０”と”１”との間で反転させる。そのカウンタ値がアドレスの最上位ビットとしてデコーダ２５に供給される。ストップ信号が活性化されると、カウンタ２４は、その動作を停止してリセットされる。

デコーダ２５は、ガンマ演算回路２２から映像データ９を受け取り、カウンタ２４から受け取ったアドレスの最上位ビットとし、ガンマ演算回路２２から受け取った映像データ９を下位ビットとして指定されるパラメータ保持部２３のアドレスを選択する。

ガンマ演算回路２２は、パラメータ保持部２３のデコーダ２５によって選択されたアドレスから演算パラメータを取り出し、取り出した演算パラメータを用いて映像データ９に対して近似的なガンマ補正演算を行うことによってガンマ補正後データ１０を生成する。生成されたガンマ補正後データ１０は、ラッチ回路２６に出力される。後述されるように、ガンマ演算回路２２からは、メイン画素１２Ａに対応するガンマカーブ「Ａ」で補正されたガンマ補正後データ１０と、サブ画素１２Ｂに対応するガンマカーブ「Ｂ」で補正されたガンマ補正後データ１０とが交互に出力される。

ラッチ回路２６、２７、レベルシフタ２８、デコーダ２９、及びアンプ回路３０は、ガンマ補正後データ１０に応答してソース出力Ｓ１〜Ｓ７２０に接続されたデータ線Ｄ１〜Ｄ７２０を駆動する駆動回路部として機能する。

詳細には、ラッチ回路２６は、ガンマ演算回路２２から送られてくるガンマ補正後データ１０を順次に受信する。ラッチ回路２６は、左端のラッチ回路２６から順次にガンマ補正後データ１０を受け取るように構成されている。従って、奇数番目に送られてくるガンマ補正後データ１０は、奇数番目のラッチ回路２６に格納され、偶数番目に送られてくるガンマ補正後データ１０は、偶数番目のラッチ回路２６に格納される。言い換えれば、メイン画素１２Ａに対応するガンマカーブで補正されたガンマ補正後データ１０は、奇数番目のソース出力Ｓ（２ｎ−１）に対応して設けられたラッチ回路２６に格納され、サブ画素１２Ｂに対応するガンマカーブで補正されたガンマ補正後データ１０は、偶数番目のソース出力Ｓ（２ｎ）に対応して設けられたラッチ回路２６に格納される。

ラッチ回路２７は、ストローブ信号ＳＴＢに応答して、ラッチ回路２６に格納されたガンマ補正後データ１０を同時にラッチする。ラッチ回路２７は、ラッチしたガンマ補正後データ１０を、レベルシフタ２８を介してデコーダ２９に送る。デコーダ２９は、ラッチ回路２７から受け取ったガンマ補正後データ１０に対してＤ／Ａ変換を行い、ガンマ補正後データ１０の階調値に対応するアナログ電圧信号を生成する。アンプ回路３０は、デコーダ２９から受け取ったアナログ電圧信号の電圧レベルに対応する電圧レベル（基本的には、アナログ電圧信号の電圧レベルと同じ電圧レベル）を有する駆動電圧をソース出力Ｓ１〜Ｓ７２０から出力して、データ線Ｄ１〜Ｄ７２０を駆動する。

図６は、本実施形態の液晶表示装置１の動作を示すタイミングチャートである。以下においては、１水平ラインの画素１１にそれぞれに対応する映像データ９をＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）と記載する。また、映像データＤ（ＯＲＧｋ）に対してメイン画素１２Ａに対応するガンマカーブ「Ａ」でガンマ補正を行うことによって得られるガンマ補正後データ１０をＤ（ＧＡｋ）と記載し、映像データＤ（ＯＲＧｋ）に対してサブ画素１２Ｂに対応するガンマカーブ「Ｂ」でガンマ補正を行うことによって得られるガンマ補正後データ１０をＤ（ＧＢｋ）と記載する。

本実施形態の液晶表示装置１では、各水平期間において、１水平ラインの画素１１に対応する３６０個の映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送される。映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）の転送に先立ち、スタート信号が活性化され、これにより、カウンタ２４の動作が許可される。続いて最初の映像データＤ（ＯＲＧ１）が転送されると、カウンタ２４の出力が”１”に設定され、アドレスの最上位ビットが”１”に設定される。これにより、パラメータ保持部２３では、ガンマカーブ「Ａ」の演算パラメータがアクセス可能になる。更にデコーダ２５は、映像データＤ（ＯＲＧ１）を受け取り、映像データＤ（ＯＲＧ１）の階調値に対応するアドレスを選択する。ガンマ演算回路２２は、選択されたアドレスからガンマカーブ「Ａ」の演算パラメータを取り出し、取り出した演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＡ１）を出力する。ガンマ演算回
路２２から出力されたガンマ補正後データＤ（ＧＡ１）は、ソース出力Ｓ１に対応するラッチ回路２６に格納される。

続いて、カウンタ２４の出力が”０”に設定され、アドレスの最上位ビットが”０”に設定される。これにより、パラメータ保持部２３では、ガンマカーブ「Ｂ」の演算パラメータがアクセス可能になる。デコーダ２５は、映像データＤ（ＯＲＧ１）の階調値に対応するアドレスを選択し、ガンマ演算回路２２は、選択されたガンマカーブ「Ｂ」の演算パラメータを取り出し、取り出したガンマカーブ「Ｂ」の演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＢ１）を出力する。ガンマ演算回路２２から出力されたガンマ補正後データ（ＧＢ１）は、ソース出力Ｓ２に対応するラッチ回路２６に格納される。

映像データＤ（ＯＲＧ２）〜Ｄ（ＯＲＧ３６０）についても、同様の手順でガンマ補正が行われる。これにより、奇数番目のソース出力Ｓ（２ｎ−１）に対応するラッチ回路２６にはガンマ補正後データＤ（ＧＡｎ）が格納され、偶数番目のソース出力Ｓ（２ｎ）に対応するラッチ回路２６にはガンマ補正後データＤ（ＧＢｎ）が格納される。

次の水平期間のブランキング期間にストローブ信号ＳＴＢがハイレベルにプルアップされると、直前の水平期間でラッチ回路２６に揃えられたガンマ補正後データＤ（ＧＡ１）、Ｄ（ＧＢ１）、Ｄ（ＧＡ２）、Ｄ（ＧＢ２）・・・Ｄ（ＧＡ３６０）、Ｄ（ＧＢ３６０）がラッチ回路２７に転送される。この結果、奇数番目のソース出力Ｓ（２ｎ−１）に対応するラッチ回路２７にはガンマ補正後データＤ（ＧＡｎ）が格納され、偶数番目のソース出力Ｓ（２ｎ）に対応するラッチ回路２７にはガンマ補正後データＤ（ＧＢｎ）が格納される。

当該次の水平期間では、ラッチ回路２７に転送されたＤ（ＧＡ１）、Ｄ（ＧＢ１）、Ｄ（ＧＡ２）、Ｄ（ＧＢ２）・・・Ｄ（ＧＡ３６０）、Ｄ（ＧＢ３６０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動される。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）に応じてサブ画素１２Ｂが駆動される。奇数番目のソース出力Ｓ（２ｎ−１）には、奇数番目のデータ線Ｄ（２ｎ−１）を介してメイン画素１２Ａが接続され、偶数番目のソース出力Ｓ（２ｎ）には、偶数番目のデータ線Ｄ（２ｎ）を介してサブ画素１２Ｂが接続されることに留意されたい。

本実施形態の液晶表示装置１の利点は、データ駆動ＩＣ８においてガンマ補正が行われる構成を採用していることにより、データ駆動ＩＣ８へのデータ転送量を低減できることにある。背景技術に記載された液晶表示装置１００では、画像信号Ｒ、Ｇ、Ｂが１０ビットデータであり、ガンマ補正によって生成された第１画像データＲＨ、ＧＨ、ＢＨ、第２画像データＲＬ、ＧＬ、ＢＬが１２ビットデータである場合には、一画素あたりに必要なデータ転送量は、２４ビットである。この場合、例えば液晶表示パネルが８つの７２０チャンネルのデータ駆動ＩＣで駆動されるケースでは、６６８Ｍｂｐｓのデータ転送速度が必要である。一方、本実施形態の液晶表示装置１では、映像データ９が１０ビットデータである場合には、一画素あたりに必要なデータ転送量は、１０ビットである。この場合、液晶表示パネルが８つの７２０チャンネルのデータ駆動ＩＣで駆動されるケースでは、２７８Ｍｂｐｓのデータ転送速度しか必要としない。このように、本実施形態の液晶表示装置１では、データ駆動ＩＣ８へのデータ転送量を低減し、これにより、データ駆動ＩＣ８へのデータ転送に必要なデータ転送速度を低減できる。

なお、上記の本実施形態では、発明の理解を容易にするために、各画素１１が表示する色については言及されていない。しかしながら、実際の液晶表示パネルでは、画素１１には、赤を表示する画素（Ｒ画素）、緑を表示する画素（Ｇ画素）と、青を表示する画素（Ｂ画素）とがある。この場合、ガンマ補正において使用されるガンマカーブは、画素が表示すべき色に応じて異なるように設定されることが好ましい。このような変更は、パラメータ保持部２３に、下記の６つの演算パラメータ：
（１）Ｒ画素のメイン画素のガンマカーブの演算パラメータ
（２）Ｒ画素のサブ画素のガンマカーブの演算パラメータ
（３）Ｇ画素のメイン画素のガンマカーブの演算パラメータ
（４）Ｇ画素のサブ画素のガンマカーブの演算パラメータ
（５）Ｂ画素のメイン画素のガンマカーブの演算パラメータ
（６）Ｂ画素のサブ画素のガンマカーブの演算パラメータ
を用意すると共に、パラメータ保持部２３に対して画素１１の色に応じたアドレッシングを行うことによって容易に実現できる。

また、上記の本実施形態ではパラメータ保持部２３には近似的なガンマ補正演算を行うための演算パラメータを格納するとしているが、ガンマカーブのＬＵＴ（ＬｏｏｋＵｐＴａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２はガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。

第２の実施形態：
図７は、本発明の第２の実施形態の液晶表示装置１のデータ駆動ＩＣ８の構成を示すブロック図である。第２の実施形態のデータ駆動ＩＣ８の構成は、第１の実施形態と類似している。相違点は、パラメータ保持部２３の代わりに、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータを保持するパラメータ保持部２３Ａとガンマカーブ「Ｂ」による近似演算を行うための演算パラメータを保持する保持するパラメータ保持部２３Ｂとが用意され、デコーダ２５の代わりにセレクタ３１が設けられることである。本実施形態では、カウンタ２４の出力は、セレクタ３１の動作を切り替える切り替え制御信号としてセレクタ３１に供給される。セレクタ３１は、カウンタ２４の出力に応じてパラメータ保持部２３Ａ、２３Ｂの一方を選択してガンマ演算回路２２に接続する。ガンマ演算回路２２は、選択されたパラメータ保持部の映像データ９に対応するアドレスから演算パラメータを取り出し、取り出した演算パラメータと映像データ９を用いて近似演算を行い、ガンマ補正後データ１０としてラッチ回路２６に出力する。

図８は、第２の実施形態の液晶表示装置１の動作を示すタイミングチャートである。第２の実施形態の液晶表示装置１の動作は、第１の実施形態とほぼ同様である。

最初の映像データＤ（ＯＲＧ１）が転送されると、カウンタ２４の出力が”１”に設定され、切り替え制御信号が”１”に設定される。これにより、セレクタ３１によってパラメータ保持部２３Ａが選択され、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータが保持されているパラメータ保持部２３Ａがアクセス可能になる。ガンマ演算回路２２は、映像データＤ（ＯＲＧ１）の階調値に対応するパラメータ保持部２３Ａのアドレスからガンマカーブ「Ａ」の演算パラメータを取り出し、ガンマカーブ「Ａ」の演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＡ１）を出力する。ガンマ演算回路２２から出力されたガンマ補正後データＤ（ＧＡ１）は、ソース出力Ｓ１に対応するラッチ回路２６に格納される。

続いて、カウンタ２４の出力が”０”に設定され、切り替え制御信号が”１”に設定される。これにより、セレクタ３１によってパラメータ保持部２３Ｂが選択され、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータが保持されているパラメータ保持部２３Ｂがアクセス可能になる。ガンマ演算回路２２は、映像データＤ（ＯＲＧ１）の階調値に対応するパラメータ保持部２３Ｂのアドレスからガンマカーブ「Ｂ」の演算パラメータを取り出し、ガンマカーブ「Ｂ」の演算パラメータとＤ（ＯＲＧ１）を用いて近似演算を行い、Ｄ（ＯＲＧ１）に対応するガンマ補正後データＤ（ＧＢ１）を出力する。ガンマ演算回路２２から出力されたガンマ補正後データＤ（ＧＢ１）は、ソース出力Ｓ２に対応するラッチ回路２６に格納される。

ラッチ回路２６に揃えられたガンマ補正後データＤ（ＧＡ１）、Ｄ（ＧＢ１）、Ｄ（ＧＡ２）、Ｄ（ＧＢ２）・・・Ｄ（ＧＡ３６０）、Ｄ（ＧＢ３６０）は、ラッチ回路２７に転送される。更に、ラッチ回路２７に転送されたＤ（ＧＡ１）、Ｄ（ＧＢ１）、Ｄ（ＧＡ２）、Ｄ（ＧＢ２）・・・Ｄ（ＧＡ３６０）、Ｄ（ＧＢ３６０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動される。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）に応じてサブ画素１２Ｂが駆動される。

第２の実施形態の液晶表示装置も、第１の実施形態と同様に、データ駆動ＩＣ８へのデータ転送量を低減し、これにより、データ駆動ＩＣ８へのデータ転送に必要なデータ転送速度を低減できる。

また、第２の実施形態では第１の実施形態と同様に、パラメータ保持部２３には近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのＬＵＴ（ＬｏｏｋＵｐＴａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２はガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。

第３の実施形態：
図９は、本発明の第３の実施形態の液晶表示装置１のデータ駆動ＩＣ８の構成を示すブロック図である。第３の実施形態では、データ駆動ＩＣ８に２つのガンマ演算回路：ガンマ演算回路２２Ａ、２２Ｂが設けられる。ガンマ演算回路２２Ａには、ガンマカーブ「Ａ」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路２２Ａは、映像データ９とガンマカーブ「Ａ」の演算パラメータを用いて近似演算を行うことにより、ガンマ補正後データ１０Ａを生成する。一方、ガンマ演算回路２２Ｂには、ガンマカーブ「Ｂ」による近似演算を行うための演算パラメータが保持されており、ガンマ演算回路２２Ｂは、映像データ９とガンマカーブ「Ｂ」の演算パラメータを用いて近似演算を行うことにより、ガンマ補正後データ１０Ｂを生成する。

ガンマ演算回路２２Ａによって生成されたガンマ補正後データ１０Ａは、奇数番目のソース出力Ｓ（２ｎ−１）に対応するラッチ回路２６に格納され、ガンマ演算回路２２Ｂによって生成されたガンマ補正後データ１０Ｂは、偶数番目のソース出力Ｓ（２ｎ）に対応するラッチ回路２６に格納される。本実施形態では、ガンマ演算回路２２Ａと奇数番目のソース出力Ｓ（２ｎ−１）に対応するラッチ回路２６とを接続する配線と、ガンマ演算回路２２Ｂと偶数番目のソース出力Ｓ（２ｎ−１）に対応するラッチ回路２６とを接続する配線とが別々に設けられていることに留意されたい。ラッチ回路２６に格納されたガンマ補正後データ１０Ａ、１０Ｂは、ラッチ回路２７にラッチされ、更にラッチ回路２７からデコーダ２９に転送される。これにより、奇数番目のソース出力Ｓ（２ｎ−１）からガンマ補正後データ１０Ａに対応する駆動電圧が出力され、偶数番目のソース出力Ｓ（２ｎ）からガンマ補正後データ１０Ｂに対応する駆動電圧が出力される。

図１０は、第３の実施形態における液晶表示装置１の動作を示すタイミングチャートである。本実施形態の液晶表示装置１では、各水平期間において、１水平ラインの画素１１に対応する３６０個の映像データＤ（ＯＲＧ１）〜Ｄ（ＯＲＧ３６０）がデータ駆動ＩＣ８に転送される。最初の映像データＤ（ＯＲＧ１）がデータ駆動ＩＣ８に転送されると、ガンマ演算回路２２Ａによってガンマカーブ「Ａ」に従ったガンマ補正が行われてガンマ補正後データＤ（ＧＡ１）が生成され、ガンマ演算回路２２Ｂによってガンマカーブ「Ｂ」に従ったガンマ補正が行われてガンマ補正後データＤ（ＧＢ１）が生成される。ガンマ演算回路２２Ａから出力されたガンマ補正後データＤ（ＧＡ１）は、ソース線Ｓ１に対応するラッチ回路２６に格納され、ガンマ演算回路２２Ｂから出力されたガンマ補正後データＤ（ＧＢ１）は、ソース線Ｓ２に対応するラッチ回路２６に格納される。

当該次の水平期間では、ラッチ回路２７に転送されたＤ（ＧＡ１）、Ｄ（ＧＢ１）、Ｄ（ＧＡ２）、Ｄ（ＧＢ２）・・・Ｄ（ＧＡ３６０）、Ｄ（ＧＢ３６０）に応じてソース出力Ｓ１〜Ｓ７２０が駆動される。この結果、ガンマカーブ「Ａ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＡ１）〜Ｄ（ＧＡ３６０）に応じてメイン画素１２Ａが駆動され、ガンマカーブ「Ｂ」によるガンマ補正によって生成されたガンマ補正後データＤ（ＧＢ１）〜Ｄ（ＧＢ３６０）に応じてサブ画素１２Ｂが駆動される。

第３の実施形態の液晶表示装置も、第１の実施形態と同様に、データ駆動ＩＣ８へのデータ転送量を低減し、これにより、データ駆動ＩＣ８へのデータ転送に必要なデータ転送速度を低減できる。加えて、第３の実施形態の液晶表示装置は、第１及び第２の実施形態の液晶表示装置と比較して、ガンマ演算回路の動作速度が遅いことが許容されるという利点がある。ただし、第１及び第２の実施形態の液晶表示装置は、第３の実施形態の液晶表示装置に対してハードウェア規模が小さいという利点があることにも留意されたい。

また、第３の実施形態では、ガンマ演算回路２２Ａ、２２Ｂに近似的なガンマ補正演算を行うための演算パラメータを格納するとしたが、ガンマカーブのＬＵＴ（ＬｏｏｋＵｐＴａｂｌｅ）が格納されていてもよい。その場合、ガンマ演算回路２２はガンマカーブのＬＵＴから映像データに対応するガンマ補正後の階調値を取り出して、直接出力するような動作をする。

また、上述の実施形態では、一の画素が２つの副画素で構成され、更に、一の画素の列に対して２本のデータ線が設けられている構成が開示されているが、本発明は、一の画素に含まれる副画素の数、及び一の画素の列に対して設けられるデータ線の数が３以上である構成にも適用可能であることに留意されたい。

図１は、１画素が２つの副画素で構成された液晶表示パネルの構成を示す概念図である。図２は、１画素が２つの副画素で構成された液晶表示パネルの構成を示す回路図である。図３は、従来の液晶表示装置の構成を示すブロック図である。図４は、本発明の第１の実施形態の液晶表示装置の構成を示すブロック図である。図５は、第１の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。図６は、第１の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。図７は、第２の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。図８は、第２の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。図９は、第３の実施形態におけるデータ駆動ＩＣの構成を示すブロック図である。図１０は、第３の実施形態におけるデータ駆動ＩＣの動作を示すタイミングチャートである。

符号の説明

１：液晶表示装置
２：液晶表示パネル
３：基板
４：タイミングコントローラＩＣ
５：基板
６：ゲート駆動ＩＣ
７：基板
８：データ駆動ＩＣ
９：映像データ
１０：ガンマ補正後データ
１１：画素
１２Ａ：メイン画素
１２Ｂ：サブ画素
１３Ａ、１３Ｂ：画素電極
１４Ａ、１４Ｂ：ＴＦＴ
２１：シリアルパラレル変換回路
２２、２２Ａ、２２Ｂ：ガンマ演算回路
２３、２３Ａ、２３Ｂ：パラメータ保持部
２４：カウンタ
２５：デコーダ
２６、２７：ラッチ回路
２８：レベルシフタ
２９：デコーダ
３０：アンプ回路
３１：セレクタ
１００：液晶表示装置
１０１：ドット
１０２：Ｒ画素
１０２Ａ、１０２Ｂ：Ｒ副画素
１０３：Ｇ画素
１０３Ａ、１０３Ｂ：Ｇ副画素
１０４：Ｂ画素
１０４Ａ、１０４Ｂ：Ｂ副画素
１０５Ａ、１０５Ｂ：ＴＦＴ
１０６Ａ、１０６Ｂ：液晶容量
１０７Ａ、１０７Ｂ：保持容量
１１０：液晶表示パネル
１２０：保持部
１２２：第１保持部
１２４：第２保持部
１３０：タイミング制御部
１４０：ゲート駆動部
１５０：データ駆動部

Claims

液晶表示パネルと、
前記液晶表示パネルを駆動するデータ駆動ＩＣ
とを具備し、
前記液晶表示パネルは、
ゲート線と、
第１データ線と、
第２データ線と、
前記ゲート線と前記第１データ線とに接続された第１副画素と、前記ゲート線と前記第２データ線とに接続された第２副画素とを備える画素
とを備え、
前記データ駆動ＩＣは、
外部から受け取った映像データに対して第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、且つ、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
前記第１ガンマ補正後データに応答して前記第１データ線を駆動し、前記第２ガンマ補正後データに応答して前記第２データ線を駆動する駆動回路部
とを備え、
前記ガンマ補正回路部は、
前記第１ガンマカーブの第１演算パラメータと前記第２ガンマカーブの第２演算パラメータとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第１ガンマ補正後データ及び前記第２ガンマ補正後データを生成するガンマ演算回路
とを備え、
前記カウンタ値が第１値の場合、前記第１演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第１演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第１ガンマ補正後データが生成され、
前記カウンタ値が第２値の場合、前記第２ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第２演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第２ガンマ補正後データが生成される
液晶表示装置。
液晶表示パネルと、
前記液晶表示パネルを駆動するデータ駆動ＩＣ
とを具備し、
前記液晶表示パネルは、
ゲート線と、
第１データ線と、
第２データ線と、
前記ゲート線と前記第１データ線とに接続された第１副画素と、前記ゲート線と前記第２データ線とに接続された第２副画素とを備える画素
とを備え、
前記データ駆動ＩＣは、
外部から受け取った映像データに対して第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、且つ、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
前記第１ガンマ補正後データに応答して前記第１データ線を駆動し、前記第２ガンマ補正後データに応答して前記第２データ線を駆動する駆動回路部
とを備え、
前記ガンマ補正回路部は、
前記第１ガンマカーブのＬＵＴと前記第２ガンマカーブのＬＵＴとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第１値の場合、前記第１ガンマカーブのＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第１ガンマカーブのＬＵＴから読み出された階調値が、前記第１ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第２値の場合、前記第２ガンマカーブのＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第２ガンマカーブのＬＵＴから読み出された階調値が、前記第２ガンマ補正後データとして前記ガンマ補正回路部から出力される
液晶表示装置。
ゲート線と、第１データ線と、第２データ線と、前記ゲート線と前記第１データ線とに接続された第１副画素と、前記ゲート線と前記第２データ線とに接続された第２副画素とを含む画素を備えた液晶表示パネルを駆動するためのデータ駆動ＩＣであって、
外部から受け取った映像データに対して第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、且つ、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
前記第１ガンマ補正後データに応答して前記第１データ線を駆動し、前記第２ガンマ補正後データに応答して前記第２データ線を駆動する駆動回路部
とを備え、
前記ガンマ補正回路部は、
前記第１ガンマカーブの第１演算パラメータと前記第２ガンマカーブの第２演算パラメータとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダと、
前記第１ガンマ補正後データ及び前記第２ガンマ補正後データを生成するガンマ演算回路
とを備え、
前記カウンタ値が第１値の場合、前記第１演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第１演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第１ガンマ補正後データが生成され、
前記カウンタ値が第２値の場合、前記第２ガンマカーブの演算パラメータが記憶されている前記パラメータ保持部のアドレスが選択されると共に、選択された前記第２演算パラメータを用いて前記ガンマ演算回路が近似的なガンマ補正演算を行うことによって前記第２ガンマ補正後データが生成される
データ駆動ＩＣ。
ゲート線と、第１データ線と、第２データ線と、前記ゲート線と前記第１データ線とに接続された第１副画素と、前記ゲート線と前記第２データ線とに接続された第２副画素とを含む画素を備えた液晶表示パネルを駆動するためのデータ駆動ＩＣであって、
外部から受け取った映像データに対して第１ガンマカーブによるガンマ補正を行うことによって第１ガンマ補正後データを生成し、且つ、前記映像データに対して第２ガンマカーブによるガンマ補正を行うことによって第２ガンマ補正後データを生成するガンマ補正回路部と、
前記第１ガンマ補正後データに応答して前記第１データ線を駆動し、前記第２ガンマ補正後データに応答して前記第２データ線を駆動する駆動回路部
とを備え、
前記ガンマ補正回路部は、
前記第１ガンマカーブのＬＵＴと前記第２ガンマカーブのＬＵＴとを保持するパラメータ保持部と、
前記映像データの受信に同期して動作するカウンタと、
前記カウンタから出力されるカウンタ値と前記映像データとで決定される前記パラメータ保持部のアドレスを選択するデコーダ
とを備え、
前記カウンタ値が第１値の場合、前記第１ガンマカーブのＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第１ガンマカーブのＬＵＴから読み出された階調値が、前記第１ガンマ補正後データとして前記ガンマ補正回路部から出力され、
前記カウンタ値が第２値の場合、前記第２ガンマカーブのＬＵＴが記憶されている前記パラメータ保持部のアドレスが選択され、前記第２ガンマカーブのＬＵＴから読み出された階調値が、前記第２ガンマ補正後データとして前記ガンマ補正回路部から出力される
データ駆動ＩＣ。