[go: up one dir, main page]

TWI503585B - 對矽絕緣體基板上之波導予以光學隔離之方法及結構 - Google Patents

對矽絕緣體基板上之波導予以光學隔離之方法及結構 Download PDF

Info

Publication number
TWI503585B
TWI503585B TW102119826A TW102119826A TWI503585B TW I503585 B TWI503585 B TW I503585B TW 102119826 A TW102119826 A TW 102119826A TW 102119826 A TW102119826 A TW 102119826A TW I503585 B TWI503585 B TW I503585B
Authority
TW
Taiwan
Prior art keywords
substrate
region
waveguide core
germanium
forming
Prior art date
Application number
TW102119826A
Other languages
English (en)
Other versions
TW201405184A (zh
Inventor
Roy Meade
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201405184A publication Critical patent/TW201405184A/zh
Application granted granted Critical
Publication of TWI503585B publication Critical patent/TWI503585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

對矽絕緣體基板上之波導予以光學隔離之方法及結構 政府許可權利
本發明係根據由DARPA授予之許可號HR0011-9-0009在政府支持下進行的。政府對本發明具有特定權利。
本文中所闡述之各種實施例係關於自含有於支撐一波導之一基板中之材料光學地解耦該波導。
存在將光子裝置及電子裝置整合於同一基板上之一當前趨勢。一矽絕緣體(SOI)基板可用作此整合之支撐基板。當光學波導形成時，圍繞該波導之核心提供一包層以用於限制沿著波導傳播之一光波。核心材料具有大於包層之彼折射率之一折射率。若將具有約3.47之一折射率之矽用作一波導之核心材料，則波導包層可由具有約1.54之一折射率之二氧化矽形成。當將一矽絕緣體基板用作支撐基板時，波導核心下面之包層材料可係亦通常為二氧化矽之SOI基板之埋入式氧化物(BOX)絕緣體。BOX包層亦可起作用以阻止藉由自矽波導核心至SOI結構之一支撐矽之漸逝耦合之光學信號洩漏。然而，為阻止此漸逝耦合，波導核心下方之BOX包層材料必須相對厚，舉例而言，大於1.0μm且通常2.0μm至3.0μm厚。當Box包層材料厚時，其抑制熱 流動至下伏矽，此可充當一散熱器。另外，當特定電子裝置(諸如高速邏輯電路)經整合於與光子裝置相同之SOI基板上時，SOI基板之BOX必須相對薄，通常具有在100奈米至200奈米之範圍中之一厚度。此一薄BOX絕緣體，儘管為電子裝置提供一良好基板，但不足以阻止矽波導核心至SOI基板之下伏支撐矽之光學耦合，此造成不期望之光學信號損失。
在美國專利第7,920,770號中論述用以阻止一矽波導核心至一基板之支撐矽之漸逝耦合之一種方式。在該專利中，在矽支撐材料中之一埋入式絕緣體下面之一區處形成一經蝕刻腔。該腔用來增加波導核心與支撐矽之間的距離。該腔可保持空的或由具有阻止矽波導核心容易地耦合至腔形成於其中之腔材料或矽之折射性質之一氣體或其他材料填充。該腔可在形成一波導之後藉由在波導核心之區外部之一區處開始對支撐矽之一蝕刻形成。蝕刻程序在蝕刻位置之向下且向外擴展之支撐矽中產生一腔。此產生可囊括不在波導下面且不需要用於光學隔離之矽基板之區之一大腔。另外，該腔可形成於耦合至波導之光子裝置(諸如連接至波導之一光學調變器)下面。若耦合至波導之光學調變器或其他光子裝置以在操作期間產生或需要熱之添加之一方式操作，則腔及/或腔內之材料打亂流動至支撐矽基板材料之熱以減少其作為一散熱器之效能。
因此，期望用於形成具有一相對薄BOX絕緣體且能夠自基板材料光學地解耦波導核心之一矽絕緣體結構之另一方法及結構。
101‧‧‧半導體
101a‧‧‧矽區/較薄半導體材料/半導體
101b‧‧‧部分/經移除晶圓部分
102‧‧‧矽光子區/光子區
103‧‧‧埋入式氧化物BOX層/埋入式氧化物BOX/BOX/薄BOX/下伏BOX/氧化物材料/BOX層
104‧‧‧矽CMOS區/CMOS電路區/電子電路區
105‧‧‧切割線/氫植入切割線
106‧‧‧主體晶圓
107‧‧‧矽波導核心/波導核心/核心材料/矽核心材料/波導
109‧‧‧電路區/電子電路區/區
111‧‧‧支撐矽
112‧‧‧處理晶圓/經完成支撐處理
113‧‧‧溝渠/經填充溝渠/淺溝渠/電介質填充溝渠/淺溝渠隔離溝渠
115‧‧‧介電材料
117‧‧‧非晶矽接合材料/接合材料/薄接合材料/接合層
121‧‧‧電介質/介電材料
124‧‧‧閘極結構
125‧‧‧MOSFET電晶體/MOSFET/電子電路
127‧‧‧層間介電結構/多層層間介電結構
128‧‧‧源極及汲極區域
130‧‧‧電介質/第一電介質
160‧‧‧上表面
d‧‧‧距離
Wt ‧‧‧寬度
Wwg ‧‧‧寬度
圖1以剖面圖繪示根據本發明形成之一SOI結構之一實施例；圖2A及圖2B以連續剖面圖繪示用於形成用於圖1結構之一主體晶圓之一程序；圖3A至圖3D以連續剖面圖繪示用於形成用於圖1結構之一處理晶 圓之一程序；且圖4A至圖4E以連續剖面圖繪示用於形成圖1實施例之一程序。
在以下詳細說明中，參照形成本文之一部分且其中以圖解說明方式展示可實踐之特定實施例之附圖。足夠詳細地闡述此等實施例以使得熟習此項技術者能夠製作並使用此等實施例，且應理解，可在不背離本發明之精神及範疇之情況下對所揭示之特定實施例做出結構性、邏輯性或程序性改變。
本文中所闡述之實施例提供光子裝置及電子電路兩者可在其上形成之一矽絕緣體(SOI)結構，其具有一波導核心自一第一支撐基板之一足夠光學解耦以阻止藉由漸逝耦合之光學損失，同時保持良好熱耗散。光學解耦藉由在波導核心下方且沿著其延伸之形成於第一基板中之一淺溝渠隔離區提供。當第一基板與波導及電路將在其上形成之具有一BOX絕緣體及矽之一第二基板結合時，在一波導將在第二基板中形成處下面之一區處對準淺溝渠隔離。因此，一矽絕緣體(SOI)結構可形成有一薄BOX，其中光學隔離結構更加針對需要之區，同時提供能夠更佳地耗散熱之一支撐第一基板。
圖1圖解說明一矽絕緣體結構之一實施例，該矽絕緣體結構包含係由支撐半導體材料(舉例而言，支撐矽111)形成之一處理晶圓112之部分之一第一基板，該第一基板結合至係一主體晶圓106之部分之一第二基板。主體晶圓106含有在一埋入式氧化物BOX層103上方之一矽區101a(圖4B)。圖1中將矽區101a展示為劃分成其中可形成一矽波導核心107及其他光子裝置之一矽光子區102及其中可形成諸如一MOSFET電晶體125之電子電路之一矽CMOS區104。處理晶圓112包含形成於支撐矽111中之一溝渠113之一淺溝渠隔離(STI)區域，該溝渠113填充有介電材料115。該淺溝渠隔離足以阻止形成於主體晶圓106 上之矽波導核心107與處理晶圓112中之支撐矽111之間的光學耦合。
經填充溝渠113具有一厚度以使得BOX 103之厚度與經填充溝渠之厚度係至少1000奈米。作為一實例，若BOX 103厚度係200奈米，則溝渠113厚度大於800奈米(舉例而言，在約800奈米至約1200奈米之範圍中)。經填充溝渠具有寬於波導核心107之寬度Wwg 之一寬度Wt 以使得溝渠延伸超過波導核心107之任一側達至少1微米(且通常在1微米至1.3微米之範圍中)之距離d。經填充溝渠113在波導核心107下面且沿著其長度延伸。
由矽形成之波導核心107由一包層環繞，該包層比矽核心具有一低得多的折射率。包層至少部分地由可使得薄(舉例而言，200奈米或更少)之埋入式氧化物BOX 103形成。薄BOX 103不能單獨地提供一矽波導核心107自處理晶圓之支撐矽111之一足夠光學解耦。如圖1中所展示，淺溝渠隔離區域之溝渠113在矽波導核心107下面對準且提供波導核心107自處理晶圓112之支撐矽111之所需光學解耦。圍繞波導核心107之包層由下伏BOX 103、提供於波導核心107之側上之一電介質121及提供為一層間介電結構127之一下部層及部分之一電介質130提供。可用於BOX 103、電介質121及層間介電結構127中之電介質130之一材料係二氧化矽，但亦可使用具有低於矽之彼折射率之一折射率之其他介電材料。
圖1將一CMOS電路區104圖解說明為具有含有由一MOSFET 125表示之電子裝置之電路區109，該MOSFET 125具有一閘極結構124以及形成於其中之源極及汲極區域128。圖1亦圖解說明一非晶矽接合材料117，其可經提供以將處理晶圓112接合至含有波導核心107及電子電路區109之主體晶圓106。若處理晶圓112與含有波導核心107及電子電路區109之主體晶圓106之間存在另外足夠接合強度，則可省去此接合材料117，如在下文更詳細地闡述。若非晶矽接合材料117經提供， 則其可在稍後CMOS處理期間自非晶形改變成晶體形式以用於電子電流形成。
圖2至圖4展示製造圖1中所展示之結構之一實例性方法中之各種階段。圖2A至圖2B圖解說明形成主體晶圓106之一實例性程序，而圖3A至圖3D圖解說明形成處理晶圓112之一實例性程序。
圖2A展示氧化物材料103(舉例而言，SiO2 )之形成，該氧化物材料103將形成一經完成矽絕緣體結構中之埋入式氧化物(BOX)103層。將氫原子植入至主體晶圓106中以形成在下文更詳細地論述之一切割線105(圖2B)。
現在參考圖3A至圖3D，闡述用於形成處理晶圓112之一程序。一半導體(例如，支撐矽111(圖3A))具有在圖1中所展示之經完成結構中將下伏一波導核心107之位置處形成於其中之一淺溝渠113(圖3B)。該溝渠藉由蝕刻穿過一遮罩形成，後跟一介電材料115填充(圖3C)，然後藉由(舉例而言)一CMP程序平坦化該介電材料115填充以形成一經完成支撐處理112。可將溝渠形成至一足夠深度以使得當溝渠填充有介電材料且經平坦化時一波導核心107自處理晶圓112(圖1)之支撐矽111光學地解耦。作為一實例，對於具有300奈米之一寬度及200奈米之一高度之一波導核心107而言，環繞包層厚度應為1微米或更多。因此，淺溝渠內之BOX層103與電介質之組合厚度應為至少1微米。若BOX層103為(舉例而言)200奈米厚，則溝渠113厚度應為至少800奈米。如所述，此厚度之一實例性工作範圍係約800奈米至約1200奈米。溝渠可填充有具有低於核心材料107之彼折射率之一折射率之一材料以減小矽核心材料107至處理晶圓112之支撐矽111之漸逝耦合。填充該溝渠之介電材料115可係二氧化矽。可形成BOX 103、電介質121而且填充溝渠113之其他介電材料包含氮化矽(折射率2.01)及TEOS(折射率1.44至1.46)或一真空。作為實例，可藉由一高密度電漿汽相沈積或一電 漿增強化學汽相沈積來沈積介電材料115。
一薄接合材料117(例如，非晶矽)可施加至處理晶圓112以促進其至主體晶圓106之接合。另一選擇係，接合材料117可由可與主體晶圓106上之BOX層103接合之二氧化矽形成。亦可使用用於將兩個晶圓接合在一起之其他已知介面材料。作為另一替代方案，若在接合程序期間使用足夠溫度及壓力，則可省去接合材料117。若使用非晶矽之一接合材料117，則其必須足夠薄以避免波導核心107中之光學信號至此層之漸逝耦合。若在波導核心107中傳播具有在約1.2微米至約1.55微米之範圍中之波長之一單模式光學信號波長，則小於30E-9 m之一厚度足以阻止至非晶矽接合材料117之光學耦合。作為一替代方案，若經提供，則接合材料117可施加至主體晶圓106之BOX層103，或至主體晶圓106之BOX層103以及至處理晶圓112兩者。
圖4A至圖4E圖解說明藉由將主體晶圓106接合至處理晶圓112形成一矽絕緣體基板之程序。主體晶圓106經翻轉且BOX層103附接至含有電介質填充溝渠113之處理晶圓112之上表面160。可在將主體晶圓106及處理晶圓112接合在一起之前使用習用晶圓對準技術將其對準。如所述，一接合層117可用以促進接合，但在接合條件另外足以在主體晶圓106與處理晶圓112之上表面160之間形成一良好接合之情況下可被省去。亦可使用此項技術中已知之其他晶圓接合技術及材料。
在主體晶圓106接合至處理晶圓112之後，可藉由一已知切割程序移除沿著氫植入切割線105之半導體101之一部分101b(圖4B)，因此留下一較薄半導體材料101a以用於裝置形成。主體晶圓106之經移除晶圓部分101b然後可經回收且用作用於構造另一SOI基板之一主體晶圓106。作為所闡述之切割程序之一替代方案，半導體101不需要將氫植入至圖2B中所展示之切割線105，替代地可藉由其他習用程序(諸如CMP或研磨)薄化主體晶圓106中之半導體101。半導體101a可經圖案 化成用於形成光子裝置(包含定位於處理晶圓112之STI溝渠113上方且與其對準之一波導核心107)之一區。半導體101a亦可經圖案化以提供用於構造電子電路裝置(諸如MOSFET電晶體125及其他電子裝置)之一或多個區109。因此，如圖4C中所展示，矽絕緣體結構可劃分成若干區，如由虛線所展示，劃分成光子區102及電子電路區104，其中STI溝渠113提供於波導核心107下面。
如圖4D中進一步所展示，一介電材料121(例如，二氧化矽)然後經施加且平坦化以使得矽波導核心107在三個側上由包含BOX 103及介電材料121之包層材料(例如，二氧化矽)環繞。然後可進行進一步處理以形成波導107及與波導107相關聯之光子裝置以及電子電路區109中之電子裝置。如圖1及圖4E中所展示，具有一閘極結構124及源極/汲極區域128之MOSFET 125經展示為表示可在區109中製作之電子電路及裝置。在構造包含波導核心107及電子電路125之光子裝置之後，且如在圖4E中進一步所展示，用一多層層間介電(ILD)結構127之一第一電介質130覆蓋矽絕緣體基板。ILD結構127之此第一電介質130亦可由(例如)二氧化矽或充當用於波導核心107之一上包層之其他介電材料形成。然後可透過層間介電結構127之數個金屬化及介電層進行至與波導107相關聯之裝置及至電子電路之各種電互連。
儘管本文中已闡述各種實施例，但本發明不受彼等實施例限制，此乃因可在不背離本發明之精神或範疇之情況下做出各種修改。因此，本發明不受所揭示之實施例限制，而只受隨附申請專利範圍之範疇限制。
102‧‧‧矽光子區/光子區
103‧‧‧埋入式氧化物BOX層/埋入式氧化物BOX/BOX/薄BOX/下伏BOX/氧化物材料/BOX層
104‧‧‧矽CMOS區/CMOS電路區/電子電路區
106‧‧‧主體晶圓
107‧‧‧矽波導核心/波導核心/核心材料/矽核心材料/波導
109‧‧‧電路區/電子電路區/區
111‧‧‧支撐矽
112‧‧‧處理晶圓/經完成支撐處理
113‧‧‧溝渠/經填充溝渠/淺溝渠/電介質填充溝渠/淺溝渠隔離溝渠
115‧‧‧介電材料
117‧‧‧非晶矽接合材料/接合材料/薄接合材料/接合層
121‧‧‧電介質/介電材料
124‧‧‧閘極結構
125‧‧‧MOSFET電晶體/MOSFET/電子電路
127‧‧‧層間介電結構/多層層間介電結構
128‧‧‧源極及汲極區域
130‧‧‧電介質/第一電介質
d‧‧‧距離
Wt ‧‧‧寬度
Wwg ‧‧‧寬度

Claims (33)

  1. 一種形成一整合結構之方法，該方法包括以下動作：在一第一基板中形成一隔離區域；在一第二基板上形成一光子製造區以及在該光子製造區之上的一氧化物區，該第二基板與該第一基板分隔開；將該第一基板及該第二基板接合在一起使得該第二基板之該氧化物區面對該第一基板之該隔離區域且該第一基板之該隔離區域與該第二基板之該光子製造區對準。
  2. 如請求項1之方法，其中該第一基板及該第二基板各自包括一矽基板，該光子製造區係一矽光子製造區。
  3. 如請求項2之方法，其進一步包括在該矽光子製造區內形成一波導核心以使得該波導核心與該隔離區域對準。
  4. 如請求項3之方法，其中在將該第一基板與該第二基板接合在一起之後形成該波導核心。
  5. 如請求項2之方法，其進一步包括將該隔離區域形成為一淺溝渠隔離區域。
  6. 如請求項5之方法，其中當該第一基板及該第二基板被接合時，該第一基板之該氧化物區於該矽光子製造區下方形成一埋入式氧化物(BOX)形成為在之該第二基板之部分，其中該BOX與該淺溝渠隔離區域之組合厚度係至少1微米。
  7. 如請求項6之方法，其中該BOX之厚度小於或等於200奈米。
  8. 如請求項6之方法，其中該淺溝渠隔離區域之厚度在約800奈米至約1200奈米之範圍中。
  9. 如請求項3之方法，其進一步包括形成一包層區域以環繞該波導核心，該包層區域至少部分地由位於該波導核心下面之該第二 基板上之該氧化物區形成。
  10. 如請求項1之方法，其中該氧化物區包括二氧化矽。
  11. 如請求項9之方法，其中該包層區域進一步包括在該波導核心之側上之一電介質。
  12. 如請求項11之方法，其中該氧化物區及該電介質包括二氧化矽。
  13. 如請求項2之方法，其中該接合進一步包括在該第一基板及該第二基板中之至少一者之一表面上形成一非晶矽且將該等基板按壓在一起以使得該非晶矽用作一接合材料以將該第一基板接合至該第二基板。
  14. 如請求項6之方法，其中該第一基板與該第二基板之該接合形成一矽絕緣體結構。
  15. 如請求項2之方法，其中該方法進一步包括在該第一基板及該第二基板被接合之後薄化該第二基板矽，並在其之後於該光子製造區中形成一波導核心。
  16. 如請求項15之方法，其中藉由以下操作薄化該第二基板矽：植入一摻雜劑以形成一切割線且然後沿著該切割線切割以移除該矽之一部分。
  17. 如請求項16之方法，其進一步包括回收該第二基板矽之該經移除部分以供在另一整合結構中用作一基板。
  18. 如請求項5之方法，其包括自與含有該溝渠隔離區域之一側相對之一側薄化該第一基板。
  19. 如請求項18之方法，其中該第一基板之該薄化包括：將一摻雜劑植入至該第一基板之該矽中以形成一切割線且然後沿著該切割線切割該第一基板之該矽以移除該矽之一部分。
  20. 如請求項19之方法，其進一步包括回收該第一基板之該矽之該經移除部分以供在另一整合結構中用作一基板。
  21. 如請求項1之方法，其中該第一基板及該第二基板包括一半導體材料，其中該光子製造區由該第二基板之該半導體材料形成，該方法進一步包括使用該第二基板之該半導體材料形成一波導核心。
  22. 如請求項21之方法，其中該半導體材料包括矽。
  23. 如請求項1之方法，其進一步包括在該第二基板上形成一電路元件區。
  24. 一種整合結構，其包括：一第一半導體基板，其具有形成於其中之一淺溝渠隔離區域，該隔離區域之該溝渠填充有具有一第一折射率之一介電材料；及一第二基板，其與該第一基板分隔開並附接至該第一基板，該第二基板包含面向該第一基板之一介電材料以及由在該介電材料上方之一半導體材料形成之一波導核心，該波導核心由具有大於該第一折射率之一第二折射率之一材料形成且位於該第一基板之該淺溝渠隔離區域上方。
  25. 如請求項24之結構，其中該淺溝渠隔離區域包括在該溝渠內之二氧化矽。
  26. 如請求項24之結構，其中面向該第二基板之該介電材料與該淺溝渠隔離區域之組合厚度係至少1000奈米。
  27. 如請求項24之結構，其中該第一基板及該第二基板包括矽。
  28. 如請求項24之結構，其中該波導核心被一包層區域環繞，該包層區域至少部分地由該第二基板上之該介電材料形成。
  29. 如請求項28之結構，其中該波導核心包括矽，且該包層區域包括二氧化矽。
  30. 如請求項24之結構，其進一步包括該第二基板之該半導體材料 之一區，一電子電路元件形成於該區上。
  31. 如請求項24之結構，其中該等附接之第一及第二基板形成一矽絕緣體結構。
  32. 如請求項24之結構，其進一步包括在該第二基板之該半導體材料上方之一介電材料。
  33. 如請求項32之結構，其中在該第二基板之該半導體材料上方之該介電材料係一層間介電結構之部分。
TW102119826A 2012-06-04 2013-06-04 對矽絕緣體基板上之波導予以光學隔離之方法及結構 TWI503585B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/487,573 US9709740B2 (en) 2012-06-04 2012-06-04 Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate

Publications (2)

Publication Number Publication Date
TW201405184A TW201405184A (zh) 2014-02-01
TWI503585B true TWI503585B (zh) 2015-10-11

Family

ID=49670354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119826A TWI503585B (zh) 2012-06-04 2013-06-04 對矽絕緣體基板上之波導予以光學隔離之方法及結構

Country Status (8)

Country Link
US (4) US9709740B2 (zh)
EP (1) EP2856499B1 (zh)
JP (1) JP6353440B2 (zh)
KR (1) KR101770886B1 (zh)
CN (1) CN104412375B (zh)
SG (1) SG11201408258TA (zh)
TW (1) TWI503585B (zh)
WO (1) WO2014042716A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985371A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
KR101461525B1 (ko) * 2013-11-25 2014-11-26 한국과학기술연구원 광도파 효율이 개선된 광도파 부재를 구비한 신경 탐침 구조체 및 그 제조방법
JP6021118B2 (ja) 2014-03-27 2016-11-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 光デバイスおよびその製造方法
US9690045B2 (en) * 2014-03-31 2017-06-27 Huawei Technologies Co., Ltd. Apparatus and method for a waveguide polarizer comprising a series of bends
US9768330B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
SG11201705526RA (en) 2015-01-08 2017-08-30 Acacia Communications Inc Horizontal coupling to silicon waveguides
US9618699B2 (en) 2015-03-15 2017-04-11 Cisco Technology, Inc. Multilayer photonic adapter
US9606291B2 (en) 2015-06-25 2017-03-28 Globalfoundries Inc. Multilevel waveguide structure
US9933566B2 (en) 2015-11-13 2018-04-03 Cisco Technology, Inc. Photonic chip with an evanescent coupling interface
US10585241B2 (en) 2015-12-21 2020-03-10 University Of Central Florida Research Foundation, Inc. Optical waveguide, fabrication methods, and applications
JP2018077264A (ja) 2016-11-07 2018-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10416381B1 (en) 2016-12-23 2019-09-17 Acacia Communications, Inc. Spot-size-converter design for facet optical coupling
US10571633B1 (en) 2016-12-23 2020-02-25 Acacia Communications, Inc. Suspended cantilever waveguide
KR102590996B1 (ko) * 2018-10-17 2023-10-17 삼성전자주식회사 반도체 장치
RU2704199C1 (ru) * 2019-01-10 2019-10-24 Акционерное общество "Научно-исследовательский институт физических измерений" Способ создания структуры - кремний на изоляторе
JP2020144294A (ja) * 2019-03-08 2020-09-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7196736B2 (ja) * 2019-03-29 2022-12-27 住友大阪セメント株式会社 光導波路素子、及び光導波路デバイス
US11067751B2 (en) * 2019-10-09 2021-07-20 Globalfoundries U.S. Inc. Trench-based optical components for photonics chips
DE102020107390A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co. Ltd. Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen
US11262500B2 (en) * 2019-12-02 2022-03-01 Renesas Electronics Corporation Semiconductor device and including an optical waveguide and method of manufacturing the same
US11251874B1 (en) * 2020-08-31 2022-02-15 Juniper Networks, Inc. Optical redistribution layers for high-channel-count photonics
US11409037B2 (en) * 2020-10-28 2022-08-09 Globalfoundries U.S. Inc. Enlarged waveguide for photonic integrated circuit without impacting interconnect layers
US11448822B2 (en) 2020-12-23 2022-09-20 Globalfoundries U.S. Inc. Silicon-on-insulator chip structure with substrate-embedded optical waveguide and method
US11803009B2 (en) * 2022-02-25 2023-10-31 Globalfoundries U.S. Inc. Photonics structures having a locally-thickened dielectric layer
US11977258B1 (en) 2022-12-29 2024-05-07 Globalfoundries U.S. Inc. Structure with substrate-embedded arrow waveguide and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517635A (ja) * 1999-12-14 2003-05-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 標準的なｃｍｏｓ回路と共に集積された導波路構造体およびその製造方法
US20080085075A1 (en) * 2006-10-06 2008-04-10 Sony Corporation Optical semiconductor device
TW201027736A (en) * 2008-12-05 2010-07-16 Eastman Kodak Co Optical waveguide structures for an image sensor
US20120129302A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Fabricating photonics devices fully integrated into a cmos manufacturing process

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6177333B1 (en) 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
JP2000275472A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 光導波路付基板と該基板を用いる光モジュール装置
US6403447B1 (en) 1999-07-07 2002-06-11 Elantec Semiconductor, Inc. Reduced substrate capacitance high performance SOI process
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US20030015770A1 (en) 2001-07-20 2003-01-23 Motorola, Inc. Optical waveguide trenches in composite integrated circuits
US6789659B2 (en) 2001-08-22 2004-09-14 Odawara Automation, Inc. Stator winding system and method with pallet on pallet arrangement
US6603559B2 (en) 2001-10-11 2003-08-05 Yuan Ze University Silicon-on-insulator optical waveguide Michelson interferometer sensor for temperature monitoring
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6993236B1 (en) * 2002-06-24 2006-01-31 Luxtera, Inc. Polysilicon and silicon dioxide light scatterers for silicon waveguides on five layer substrates
JP4147577B2 (ja) 2002-07-18 2008-09-10 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US7110629B2 (en) 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US6789959B1 (en) * 2003-02-27 2004-09-14 Xilinx, Inc. Fiber optic integrated circuit package using micromirrors
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
US7285433B2 (en) 2003-11-06 2007-10-23 General Electric Company Integrated devices with optical and electrical isolation and method for making
US20050214989A1 (en) 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US7683407B2 (en) * 2005-08-01 2010-03-23 Aptina Imaging Corporation Structure and method for building a light tunnel for use with imaging devices
US7454102B2 (en) 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
JP4936313B2 (ja) 2006-08-25 2012-05-23 日本碍子株式会社 光変調素子
US20090087137A1 (en) * 2007-10-02 2009-04-02 My The Doan Planar lightwave circuits with air filled trenches
US7920770B2 (en) * 2008-05-01 2011-04-05 Massachusetts Institute Of Technology Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal
US7955887B2 (en) 2008-06-03 2011-06-07 International Business Machines Corporation Techniques for three-dimensional circuit integration
US7972922B2 (en) 2008-11-21 2011-07-05 Freescale Semiconductor, Inc. Method of forming a semiconductor layer
US7847353B2 (en) * 2008-12-05 2010-12-07 Bae Systems Information And Electronic Systems Integration Inc. Multi-thickness semiconductor with fully depleted devices and photonic integration
JP5369737B2 (ja) 2009-02-10 2013-12-18 日本電気株式会社 光通信システムとその製造方法
US8450186B2 (en) 2009-09-25 2013-05-28 Intel Corporation Optical modulator utilizing wafer bonding technology
US8587063B2 (en) 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8513037B2 (en) * 2010-12-03 2013-08-20 Bae Systems Information And Electronic Systems Integration Inc. Method of integrating slotted waveguide into CMOS process
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517635A (ja) * 1999-12-14 2003-05-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 標準的なｃｍｏｓ回路と共に集積された導波路構造体およびその製造方法
US20080085075A1 (en) * 2006-10-06 2008-04-10 Sony Corporation Optical semiconductor device
TW201027736A (en) * 2008-12-05 2010-07-16 Eastman Kodak Co Optical waveguide structures for an image sensor
US20120129302A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Fabricating photonics devices fully integrated into a cmos manufacturing process

Also Published As

Publication number Publication date
KR101770886B1 (ko) 2017-08-23
US20190162903A1 (en) 2019-05-30
US20190377133A1 (en) 2019-12-12
TW201405184A (zh) 2014-02-01
JP6353440B2 (ja) 2018-07-04
WO2014042716A1 (en) 2014-03-20
CN104412375B (zh) 2018-03-09
JP2015526883A (ja) 2015-09-10
US9709740B2 (en) 2017-07-18
SG11201408258TA (en) 2015-02-27
CN104412375A (zh) 2015-03-11
EP2856499A1 (en) 2015-04-08
US20130322811A1 (en) 2013-12-05
US20170315295A1 (en) 2017-11-02
US11237327B2 (en) 2022-02-01
KR20150013900A (ko) 2015-02-05
EP2856499B1 (en) 2024-02-07
US10502896B2 (en) 2019-12-10
US10215921B2 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
TWI503585B (zh) 對矽絕緣體基板上之波導予以光學隔離之方法及結構
US8815704B2 (en) Semiconductor substrate for photonic and electronic structures and method of manufacture
US10416380B1 (en) Suspended photonic waveguides with top side sealing
KR101842758B1 (ko) 포토닉 디바이스 구조물 및 제조 방법
US7348252B2 (en) Method of forming silicon-on-insulator wafer having reentrant shape dielectric trenches
US10859765B2 (en) Optical coupling device and method for manufacturing the same
US10770374B2 (en) Through-silicon vias for heterogeneous integration of semiconductor device structures
CN113534339A (zh) 半导体结构及其制造方法
US11448822B2 (en) Silicon-on-insulator chip structure with substrate-embedded optical waveguide and method
US20230420911A1 (en) Photonic device with improved heat dissipation for iii-v/si heterogeneous laser and associated manufacturing method