[go: up one dir, main page]

TWI423394B - 製造薄膜電晶體基板之方法 - Google Patents

製造薄膜電晶體基板之方法 Download PDF

Info

Publication number
TWI423394B
TWI423394B TW096138226A TW96138226A TWI423394B TW I423394 B TWI423394 B TW I423394B TW 096138226 A TW096138226 A TW 096138226A TW 96138226 A TW96138226 A TW 96138226A TW I423394 B TWI423394 B TW I423394B
Authority
TW
Taiwan
Prior art keywords
metal layer
photoresist pattern
layer
dry etching
gate
Prior art date
Application number
TW096138226A
Other languages
English (en)
Other versions
TW200828505A (en
Inventor
Duck Jung Lee
Dae Ho Song
Kyung Seop Kim
Yong Eui Lee
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200828505A publication Critical patent/TW200828505A/zh
Application granted granted Critical
Publication of TWI423394B publication Critical patent/TWI423394B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

製造薄膜電晶體基板之方法 發明背景
1.發明範圍
本發明係關於一製造薄膜電晶體(TFT)基板的方法。更特定地，本發明係關於一能簡化製造一TFT基板之製造過程的方法。
2.相關技藝的描述
一般而言，一液晶顯示(LCD)裝置包括一TFT基板，一彩色濾光片基板，及一液晶層。TFT基板包括TFTs，及像素電極。彩色濾光片基板包括彩色濾光片及一共用電極。液晶層被插置在TFT基板及彩色濾光片基板間。
製造一TFT基板的過程係經由使用一光罩的黃光微影法來執行。近來，為了簡化製造過程，已發展一只使用四光罩的四光罩薄板過程。
為了使用四光罩薄板過程來蝕刻一數據金屬層，而執行一用來形成數據線的第一蝕刻階段，及一用來蝕刻一通道區域的第二蝕刻階段。
由於在一傳統四光罩薄板過程中，一溼式蝕刻過程被應用至第一及第二蝕刻階段，所以一線的寬度變得較大，以降低一通道之一寬度的增加，及一過程的分散。
為了解決如上所述的問題，已發展一製造過程為可使用一濕式蝕刻過程在第一蝕刻階段，及一乾式蝕刻過程在 第二蝕刻階段。然而，同時使用乾式蝕刻過程及濕式蝕刻過程在製造過程中是複雜的且增加製造時間。
 發明概要
本發明提供一製造TFT基板的方法，其只使用乾式蝕刻過程，且可簡化製造過程。
在典型具體實施例中，製造一TFT基板的方法包括接續地形成一閘極絕緣膜及一活性層在一基板上，此基板具有一閘極配線，其包括一閘線及一閘極，此閘極被連接至形成於其上的閘線，形成一數據金屬層在活性層上，此數據金屬層包括一第一金屬層，一第二金屬層及一第三金屬層，第一金屬層，第二金屬層及第三金屬層被接續地形成，形成一第一光阻圖案在數據金屬層上，此第一光阻圖案在通道區域具有一較在鄰近區域薄的厚度，藉由使用第一光阻圖案乾式蝕刻第三金屬層，同時地藉由使用第一光阻圖案乾式蝕刻第二金屬層及第一金屬層，以形成一數據線，藉由使用第一光阻圖案乾式蝕刻活性層，移除第一光阻圖案的一部分以形成一第二光阻圖案，藉此通道區域被移除，以及藉由使用第二光阻圖案乾式蝕刻數據金屬層之通道區域，而形成一被連接至數據線的源極及一與源極分開的汲極。
第一金屬層包括鉬，第二金屬層包括鋁，及第三金屬層包括鉬。
三氯化硼(BCl3 )及氯氣(Cl2 )可藉由使用第一光阻圖案 而被用來同時地乾式蝕刻第一金屬層及第二金屬層。三氯化硼(BCl3 )及氯氣(Cl2 )可以約1：1至1：5的比率混合。
可藉由使用第二光阻圖案乾式蝕刻第三金屬層而實行藉由使用第二光阻圖案乾式蝕刻數據金屬層的通道區域，且同時地藉由使用第二光阻圖案乾式蝕刻第二金屬層及第一金屬層。
在形成源極及汲極後，一TFT藉由使用第二光阻圖案移除在通道區域內的歐姆接觸層而被形成。
一保護膜被形成在具有TFT被形成於上的基板上。一被電性地連接至汲極的像素電極被形成在保護膜上。
在其他具體實施例中，製造一TFT基板的方法包括接續地形成一閘極絕緣膜及一活性層在一基板上，此基板具有一閘極配線，其包括一閘線及一閘極，此閘極被連接至形成於其上的閘線，形成一數據金屬層在活性層上，此數據金屬層包括一第一金屬層，一第二金屬層及一第三金屬層，第一金屬層，第二金屬層及第三金屬層被接續地設置，形成一光阻圖案在數據金屬層上，此光阻圖案在通道區域具有一較在鄰近區域薄的厚度，藉由使用光阻圖案乾式蝕刻第三金屬層，藉由使用光阻圖案乾式蝕刻第二金屬層，同時地藉由使用光阻圖案乾式蝕刻活性層及第一金屬層，以形成一數據線，以及藉由使用光阻圖案乾式蝕刻數據金屬層之通道區域，而形成一被連接至數據線的源極及一與源極分開的汲極。
第一金屬層包括鉬，第二金屬層包括鋁，及第三金屬 層包括鉬。
六氟化硫(SF6 )及氯氣(Cl2 )可藉由使用光阻圖案而被用來同時地乾式蝕刻第一金屬層及活性層。六氟化硫(SF6 )及氯氣(Cl2 )可以約1：5至1：7的比率混合。
在另一具體實施例中，製造一TFT基板的方法包括接續地形成一閘極絕緣膜及一活性層在一基板上，此基板具有一閘極配線，其包括一閘線及一閘極，此閘極被連接至形成於其上的閘線，形成一數據金屬層在活性層上，此數據金屬層包括被接續地設置的一第一金屬層，一第二金屬層及一第三金屬層，形成一光阻圖案在數據金屬層上，此光阻圖案在通道區域具有一較在鄰近區域薄的厚度，藉由使用光阻圖案乾式蝕刻第三金屬層，藉由使用光阻圖案乾式蝕刻第二金屬層，藉由使用光阻圖案乾式蝕刻第一金屬層，以及藉由使用光阻圖案乾式蝕刻活性層，其中至少兩次乾式蝕刻過程被同時地實行來乾式蝕刻第三金屬層，第二金屬層，及第一金屬層及活性層。此方法不包括一濕式蝕刻。
根據如上所述，使用乾式蝕刻過程來執行第一蝕刻步驟形成數據線，及第二蝕刻步驟形成通道。因此，由濕式蝕刻過程造成的問題被解決，且製造過程可被簡化。
圖式簡單說明
本發明的上述及其他態樣，特徵及優點將參照下面詳細的描述連同伴隨的圖式而變得顯而易見，其中：第1圖為例示根據本發明之一典型具體實施例製造之 一典型薄膜電晶體(TFT)基板之一部分的平面圖；第2至第11圖為沿著第1圖的線I-I’例示於第1圖之典型TFT基板之典形製造過程的橫截面圖；第12至第15圖為例示根據本發明之其他典型實施例之用於一數據線之金屬層的典型乾式蝕刻過程的橫截面圖。
 較佳實施例之詳細說明
藉由參考伴隨的圖式，本發明將於以下完整地描述，其中亦表示出本發明之實施例。本發明可以多個不同的型式具體化，但不應認為本發明僅限於這些實施例。反倒是，這些實施例的提供僅是使揭露內容更完整更全面以將本發明之涵蓋範圍完全地提供予熟習此藝者。於圖式中，各層及區域之尺寸與相對尺寸為了清晰的緣故均予以放大。
必須瞭解者，當一元件或層被指為「在…上」，「連接至」，「耦合至」另一元件或層時，其可能係直接地在該元件或層之上，或者是兩者之間係插入有其他元件或層。相反地，當一元件被指為「直接在…上」，「直接連接至」，「直接耦合至」另一元件或層時，則並不存有任何插入的元件或層。相似之元件標號均指涉相近的元件。此處所使用之「及/或」包括聚集列出的項目之一個或多個的任一或所有之組合。
應了解者，雖然第一、第二、第三等在此係用來描述各種元件、組件、區域、層及/或片段，但這些元件、組件、區域、層及/或片段不應為這些字詞所限。這些字詞只是用 來區分一元件、組件、區域、層或片段與另一元件、組件、區域、層或片段，所以，以下所述的「第一」元件、組件、區域、層或片段亦可以指稱為「第二」元件、組件、區域、層或片段，而沒有脫離本發明的教示內容。
空間的相關字詞，如「在…下面」、「在…上面」及相似字詞，於此使用，係如圖式一般，為了便於描述一元件或特徵相對於另一元件或特徵的關聯性。必須了解者，空間的相關字詞係想強調該正在使用或操作裝置的不同位向，並非僅是圖式中所表示的位向而已。例如，如果在圖式中的裝置被倒轉時，則被指為在另一元件或特徵「之下」的元件會成為在該另一元件或特徵的「上方」，所以例示字詞「在…下面」可以指稱「之上」以及「之下」兩種位向。當裝置被朝向另一方位(旋轉90度或是向著其他方位)時，則此處所使用之空間相關描述字詞也會隨之而有不同的解釋。
此處所用字詞的目的僅係為了描述特定的實施例，而非想要限制本發明。除非文中特別指明，此處所用的「一」及「該」等單數詞係包括其等之複數型式。更要了解者，字詞「包括」及/或「包含」，當使用於本說明書時，係特別指所述特徵、整體、步驟、操作、元件、組件及/或群組的存在，但並不排除其他一或多個特徵、整體、步驟、操作、元件、組件及/或群組的存在或加入。
參照本發明之理想實施例之示意截面圖說明本發明之實施例。因此，可以有由於例如製造方法及/或公差所造成 之圖式形狀的變化。如此，本發明之實施例不應被視為受限於在此所示區域之特殊形狀，而應包括因，例如，製造所產生之形狀上的種種變化。例如，一所示或所述為平坦之區域通常具有粗及/或非直線特徵。此外，可將所示之銳利角度圓化。如此，在圖中所示之區域是以示意方式顯示且它們的形狀不是要顯示一區域之精確形狀並且不是要限制本發明之範圍。
除非另外聲明，在此使用之所有用語(包括技術與科學用語)具有與發明所屬技術領域中具有通常知識者一般了解之相同意義。在此更可了解的是在一般使用字典中定義之用語應被解釋為具有與在相關技術之內容及本說明書中的意義一致，且除非在此明白地定義，否則不應以一理想化或過度正式之方式解釋。
以下本發明將參照顯示本發明之添附圖式更完整地說明。
第1圖為例示根據本發明之一典型具體實施例製造之一典型薄膜電晶體(TFT)基板之一部分的平面圖。第2至第11圖為沿著第1圖的線I-I’例示於第1圖之典型TFT基板之典形製造過程的橫截面圖。
參照第1及第2圖，在形成一閘極金屬層於一基板110上後，藉由使用一第一暴露光罩之黃光微影法來圖案化此閘極金屬層，而形成一包括一閘線122及一連接至閘線122之閘極124的閘極配線120。例如，閘極金屬層經由一濺射法被形成在此基板110上。
例如，此基板110包括一例如玻璃基板的透明絕緣基板。
例如，閘極配線120包括鋁(Al)，鉬(Mo)，鉻(Cr)，鉭(Ta)，鈦(Ti)，鎢(W)，銅(Cu)或銀(Ag)，及其合金的至少一種。例如，閘極配線120包括兩種或更多種彼此具不同物理性質的金屬層。閘極配線120具有為了低電阻性而以一鋁(Al)層及一鉬(Mo)層彼此重疊的Al/Mo雙層結構。雖然已描述閘極配線120的典型具體實施例，閘極配線120的另一典型具體實施例可包括其他材料。
參照第1圖，閘線122沿著一例如第一方向之實質上水平的方向延伸。閘極124被連接至閘線122。閘極124形成一TFT的閘極末端。TFT為一開關裝置且被設置在每一像素P上。
參照第3圖，一閘極絕緣膜130及一活性層140被接續地形成在此基板110上，此基板110包括被形成於其上的閘極配線120。閘極絕緣膜130及活性層140可藉由電漿輔助化學氣相沉積(PECVD)法而被形成。
閘極絕緣膜130保護閘極配線120且將其與一數據金屬層150絕緣，數據金屬層150被形成在閘極絕緣膜130等上。例如，閘極絕緣膜130包括氮化矽(SiNx)及氧化矽(SiOx)。閘極絕緣膜130可經由一化學氣相沉積(CVD)過程來形成，以致於閘極絕緣膜130具有某個厚度。
活性層140包括一通道層142及一歐姆接觸層144。例如，通道層142包括非晶矽(a-Si)。例如，歐姆接觸層144包 括具有高度n型摻質的非晶矽(n+ a-Si)。
然後，包括被接續地設置之一第一金屬膜151，一第二金屬膜152及一第三金屬膜153的數據金屬膜150被形成在活性層140上。例如，第一金屬層151包括鉬(Mo)，第二金屬層152包括鋁(Al)，且第三金屬層153包括鉬(Mo)。因此，數據金屬層150包括為了低電阻性的一Mo/Al/MO三層結構。數據金屬層150藉由一例如濺射法的方法被形在活性層140上。
參照第4圖，在形成一光阻膜於數據金屬層150上後，此光阻膜經由一使用例如狹縫光罩或半色調光罩之第二暴露光罩的黃光微影法，而被圖案化以形成一第一光阻圖案160。第一光阻圖案160包括包括一具有一被暴露區域的正光阻，此區域藉由一顯影液而被移除。
第一光阻圖案160在通道區域和在其鄰近於通道區域的一部分比起來具有相對較薄的厚度。例如，第一光阻圖案160對應於通道區域的厚度在約5000Å至8000Å的範圍內。
參照第5圖，在數據金屬層150之最上層的第三金屬層153藉由使用第一光阻圖案160作為一蝕刻光罩而被乾式蝕刻。
六氟化硫(SF6 )及氯氣(Cl2 )被主要地用來乾式蝕刻包括鉬(Mo)的第三金屬層153。在一典型具體實施例中，六氟化硫(SF6 )及氯氣(Cl2 )被以一約1：0.5至1：1.5的比率混合。
參照第1及第6圖，第二金屬層152及第一金屬層151藉 由使用第一光阻圖案160作為蝕刻光罩而被同時地乾式蝕刻。
三氯化硼(BCl3 )及氯氣(Cl2 )被主要地用為一用來乾式蝕刻包括鋁(Al)之第二金屬層及包括鉬(Mo)的第一金屬層151的蝕刻氣體。在一典型具體實施例中，三氯化硼(BCl3 )及氯氣(Cl2 )以一約1：1至1：5的比率被混合。當三氯化硼(BCl3 )在氣體混合物內的比例相對較低時，只有包括鋁(Al)的第二金屬層152被乾式蝕刻。然而，當三氯化硼(BCl3 )在氣體混合物內的比例增加時，只有包括鋁(Al)的第二金屬層152及包括鉬(Mo)的第一金屬層151可被同時地乾式蝕刻。
如果第三金屬層153，第二金屬層152及第一金屬層151被分別地乾式蝕刻，由於一仍被設置在通道區域之光阻的無效率，然後導致活性層140在乾式蝕刻的過程中被貫穿在通道區域。因此，藉由同時地乾式蝕刻第二金屬層152及第一金屬層151，一製造過程可被簡化且過程的餘裕被增加。除此之外，通道區域的貫穿可被避免或實質地被降低。
在乾式蝕刻第一金屬層151及第二金屬層152後，第三金屬層153藉由使用第一光阻圖案160被乾式蝕刻而完成，且一用於數據線155及源極/汲極的金屬圖案156仍在。參照第1圖，數據線155可沿著例如一實質上垂直於閘線122之第二方向的方向延伸。
參照第7圖，活性層140藉由使用第一光阻圖案160作為一蝕刻光罩而被乾式蝕刻。
剩餘活性層140之輪廓及用於數據線155和源極/汲極 之金屬圖案156的輪廓，藉由使用相同的第一光阻圖案160來乾式蝕刻數據金屬層150及活性層140而實質上一致。
參照第8圖，第一光阻圖案160藉由使用氧電漿之灰化過程而被乾式蝕刻一預定的厚度，以形成一包括一對應於通道區域之開口部的第二光阻圖案162。因此，對應於通道區域之用於源極/汲極的金屬圖案156被暴露。
參照第1及第9圖，用於源極/汲極之金屬圖案156的通道區域藉由使用第二光阻圖案162作為一蝕刻光罩而被乾式蝕刻。
使用第二光阻圖案162的乾式蝕刻過程可實質上相同於使用如上所述之第一光阻圖案160的乾式蝕刻過程。例如，在使用第二光阻圖案162的乾式蝕刻過程中，第三金屬層153可首先被乾式蝕刻，然後，第二金屬層152及第一金屬層151被同時地乾式蝕刻。在另一典型具體實施例中，在使用第二光阻圖案162的乾式蝕刻過程中，第三金屬層153，第二金屬層152及第一金屬層151可被分別地乾式蝕刻。
當經由使用第二光阻圖案162的乾式蝕刻過程來完成蝕刻用於源極/汲極之金屬圖案156的通道區域時，一源極157及汲極158被形成。源極157被連接至數據線155以限定TFT的源極末端。汲極158與源極157被分開以限定TFT的汲極末端。
接下來，通道區域的歐姆接觸層144藉由使用第二光阻圖案162作為一蝕刻光罩而被乾式蝕刻。因此，通道層142 被暴露在汲極158及源極157間，且TFT的一通道159被形成。
如上所述，藉由乾式蝕刻第一，第二，及第三金屬層151，152和153的全部，例如在濕式蝕刻中，線之寬度的增加的問題可被解決，且製造過程可被簡化。
接著，仍在數據線155，源極157及汲極158上的第二光阻圖案162被移除。例如，第二光阻圖案162可經由使用一去除溶液的去除製程而被移除。因此，一TFT的製造被完成。
參照第1及第10圖，一保護膜170被形成在此基板110上，此基板包括TFT被形成於其上。保護膜170保護TFT及數據線155。保護膜170包括一例如氮化矽(SiNx)或氧化矽(SiOx)的絕緣材料，以致於保護膜170將TFT及數據線155與可能被接續地形成在保護膜170上的一傳導層隔離。保護膜170可藉由CVD過程而被形成，且具有一在約500Å至2000Å之範圍內的厚度。
接下來，保護膜170經由使用一第三暴露光罩的黃光微影法被圖案化，一暴露汲極158之一部分的接觸孔172被形成。
參照第1及第11圖，在形成一透明傳導膜(未顯示)在保護膜170上後，此透明傳導膜經由使用一第四暴露光罩的黃光微影法被圖案化，以形成一像素電極180在每一像素P上。
像素電極180經由被形成穿過保護膜170的接觸孔172被電性地連接至汲極158。例如，像素電極180包括銦鋅氧化物(IZO)或銦錫氧化物(ITO)。
第12至第15圖為例示根據本發明之其他典型具體實施 例之用於一數據線之金屬層的典型乾式蝕刻過程的橫截面圖。在形成用於數據線之金屬層之前的過程實質上相同於如第2至第4圖所示的過程。因此，將省略任何進一步關於上述過程的描述。
參照第12圖，第三金屬層153藉由使用一光阻圖案160而被乾式蝕刻，此圖案160在通道區域和其在對應於其他例如鄰近於通道區域設置的區域比起來具有一相對較薄的厚度。
例如，氟(F)系氣體及氯氣(Cl2 )被使用作為用來乾式蝕刻包括鉬(Mo)之第三金屬層153的蝕刻氣體。例如，六氟化硫(SF6 )被使用作為氟(F)系氣體。在一典型具體實施例中，六氟化硫(SF6 )及氯氣(Cl2 )被以從約1：0.5至約1：1.5的比率混合。
參照第13圖，第二金屬層152藉由使用光阻圖案160作為一蝕刻光罩而被乾式蝕刻。
三氯化硼(BCl3 )及氯氣(Cl2 )被主要地使用作為用來乾式蝕刻包括鋁(Al)之第二金屬層152的蝕刻氣體。在一典型具體實施例中，三氯化硼(BCl3 )及氯氣(Cl2 )被以一從約1：8至約1：12的比率混合，只為了乾式蝕刻第二金屬層152。
參照第14圖，第一金屬層151及活性層140藉由使用光阻圖案160作為一蝕刻光罩而被同時地乾式蝕刻。
例如，氟(F)系氣體及氯氣(Cl2 )被使用作為用來同時地乾式蝕刻包括鉬(Mo)之第一金屬層151及包括a-Si及n+ a-Si之活性層140的蝕刻氣體。例如，六氟化硫(SF6 )被使用作為 氟(F)系氣體。在一典型具體實施例中，六氟化硫(SF6 )及氯氣(Cl2 )被以從約1：5至約1：7的比率混合。如果氯氣(Cl2 )在氣體混合物中的比率相對較低時，只有包括鉬(Mo)的第一金屬層151被乾式蝕刻。然而，當氯氣(Cl2 )在氣體混合物中的比率增加時，第一金屬層151及活性層140可被同時地乾式蝕刻。
如上所述，藉由同時地乾式蝕刻活性層140及第一金屬層151，一製造過程可被簡化，且過程的餘裕被增加。因此，通道區域的貫穿可被避免或實質地被降低。
此外，當第一金屬層151及活性層140被同時地乾式蝕刻時，光阻圖案160對應於一通道區域的區域被開啟，以致於第三金屬層153被同時地乾式蝕刻在通道區域。
為了避免光阻仍在通道區域上，一灰化過程可被另外地實行，以完全地移除在通道區域的剩餘光阻。
參照第15圖，對應於通道區域的第一金屬層151及第二金屬層152藉由使用光阻圖案160作為一蝕刻光罩而被乾式蝕刻。
用來乾式蝕刻對應於通道區域之第一金屬層151及第二金屬層152的乾式蝕刻過程實質上相同於第9圖。例如，第一金屬層151及第二金屬層152藉由一乾式蝕刻過程被乾式蝕刻。在另一具體實施例中，第一金屬層151及第二金屬層152被分別地乾式蝕刻。
然後，當通道區域的歐姆接觸層144被乾式蝕刻時，通道層142在源極157及汲極158間的部分被暴露，以形成TFT 的通道。
接著上述過程的製造過程實質上相同於第10及第11圖。因此，將省略進一步的描述。
根據如上所述，藉由乾式蝕刻，一為了低電阻而具有Mo/Al/Mo三層結構的數據金屬層，在濕式蝕刻過程中會發生之例如線之寬度增加的問題可被解決，且製造過程可被簡化。
此外，藉由同時地乾式蝕刻一鋁層及一較低的鉬層或同時地乾式蝕刻一較低的鉬層及一活性層，一製造過程可被簡化且此過程的餘裕被增加。因此，一通道區域的貫穿被避免或被實質地降低。
雖然已描述本發明的些許典型具體實施例，應該要了解的是本發明不受限於這些典型具體實施例，熟知此技藝者將容易地了解許多可能在具體實施例中出現的修正，且不能從本發明的技藝及優點中分離。
110‧‧‧基板
120‧‧‧閘極配線
122‧‧‧閘線
124‧‧‧閘極
130‧‧‧閘極絕緣膜
140‧‧‧活性層
142‧‧‧通道層
144‧‧‧歐姆接觸層
150‧‧‧數據金屬膜
151‧‧‧第一金屬膜
152‧‧‧第二金屬膜
153‧‧‧第三金屬膜
154‧‧‧通道形成區域
155‧‧‧數據線
156‧‧‧金屬圖案
157‧‧‧源極
158‧‧‧汲極
159‧‧‧通道
160‧‧‧第一光阻圖案
162‧‧‧第二光阻圖案
170‧‧‧保護膜
172‧‧‧接觸孔
180‧‧‧像素電極
第1圖為例示根據本發明之一典型具體實施例製造之一典型薄膜電晶體(TFT)基板之一部分的平面圖；第2至第11圖為沿著第1圖的線I-I’例示於第1圖之典型TFT基板之典形製造過程的橫截面圖；第12至第15圖為例示根據本發明之其他典型實施例之用於一數據線之金屬層的典型乾式蝕刻過程的橫截面圖。
122‧‧‧閘線
124‧‧‧閘極
155‧‧‧數據線
157‧‧‧源極
158‧‧‧汲極
159‧‧‧通道
172‧‧‧接觸孔
172‧‧‧接觸孔

Claims (19)

  1. 一種製造一薄膜電晶體基板的方法，該方法包含：接續地形成一閘極絕緣膜及一活性層在一基板上，該基板具有一包括一閘線及一閘極的閘極配線，其中該閘極被連接至形成於其上的該閘線；形成一數據金屬層在該活性層上，該數據金屬層包括被接續地設置的一第一金屬層，一第二金屬層及一第三金屬層；形成一第一光阻圖案在該數據金屬層上，該第一光阻圖案在一通道區域具有一較在一鄰近區域更薄的厚度；藉由使用該第一光阻圖案乾式蝕刻該第三金屬層；藉由使用該第一光阻圖案同時地乾式蝕刻該第二金屬層及該第一金屬層，以形成一數據線；藉由使用該第一光阻圖案乾式蝕刻該活性層；移除該第一光阻圖案的一部分，以形成一第二光阻圖案，藉此該通道區域係被移除；及藉由使用該第二光阻圖案乾式蝕刻該數據金屬層的該通道區域，形成一被連接至該數據線的源極及一與該源極分開的汲極。
  2. 如申請專利範圍第1項所述之方法，其中該第一金屬層包含鉬，該第二金屬層包括鋁，且該第三金屬層包括鉬。
  3. 如申請專利範圍第2項所述之方法，其中三氯化硼(BCl3 )及氯氣(Cl2 )被用來藉由使用該第一光阻圖案，同時地乾式蝕刻該第二金屬層及該第一金屬層。
  4. 如申請專利範圍第3項所述之方法，其中三氯化硼(BCl3 )及氯氣(Cl2 )被以從1：1至1：5的比率混合。
  5. 如申請專利範圍第1項所述之方法，其中藉由使用該第二光阻圖案乾式蝕刻該數據金屬層之該通道區域係包含：藉由使用該第二光阻圖案乾式蝕刻該第三金屬層；以及藉由使用該第二光阻圖案同時地乾式蝕刻該第二金屬層及該第一金屬層。
  6. 如申請專利範圍第1項所述之方法，其中該活性層包含一具有非晶矽的通道層，及一具有摻有離子之非晶矽的歐姆接觸層，且該方法更包含在形成該源極及該汲極後，藉由使用該第二光阻圖案移除在該通道區域內的該歐姆接觸層，以形成一薄膜電晶體。
  7. 如申請專利範圍第6項所述之方法，另包含：形成一保護膜在具有該薄膜電晶體形成於上的基板；且形成一像素電極在該保護膜上，該像素電極被電性地連接至該汲極。
  8. 一種製造一薄膜電晶體基板的方法，該方法包含：接續地形成一閘極絕緣膜及一活性層在一基板上，該基板具有一包括一閘線及一閘極的閘極配線，其中該閘極被連接至形成於其上的該閘線； 形成一數據金屬層在該活性層上，該數據金屬層包括被接續地設置的一第一金屬層，一第二金屬層及一第三金屬層；形成一光阻圖案在該數據金屬層上，該圖案在一通道區域具有一較在一鄰近區域更薄的厚度；藉由使用該光阻圖案乾式蝕刻該第三金屬層；藉由使用該光阻圖案乾式蝕刻該第二金屬層；藉由使用該光阻圖案，同時地乾式蝕刻該第一金屬層及該活性層，以形成一數據線；及藉由使用該光阻圖案乾式蝕刻該數據金屬層的該通道區域，形成一被連接至該數據線的源極及一與該源極分開的汲極；其中氟(F)系氣體及氯氣(Cl2 )被用來藉由使用該光阻圖案同時地乾式蝕刻該第一金屬層及該活性層。
  9. 如申請專利範圍第8項所述之方法，其中該第一金屬層包含鉬，該第二金屬層包括鋁，且該第三金屬層包括鉬。
  10. 如申請專利範圍第8項所述之方法，其中該氟(F)系氣體包含六氟化硫(SF6 )氣體。
  11. 如申請專利範圍第10項所述之方法，其中六氟化硫(SF6 )及氯氣(Cl2 )被以從1：5至1：7的比率混合。
  12. 如申請專利範圍第8項所述之方法，其中在一藉由使用該光阻圖案同時地乾式蝕刻該第一金屬層及該活性層的製程中，該第三金屬層在一對應於該通道區域的區域中 被同時地乾式蝕刻。
  13. 如申請專利範圍第8項所述之方法，其中該活性層包含一具有非晶矽的通道層，及一具有摻有離子之非晶矽的歐姆接觸層，且該方法更包含在形成該源極及該汲極後，藉由使用該光阻圖案移除在該通道區域內的該歐姆接觸層，以形成一薄膜電晶體。
  14. 如申請專利範圍第13項所述之方法，更包含：形成一保護膜在具有該薄膜電晶體的該基板上；且形成一像素電極在該保護膜上，該像素電極被電性地連接至該汲極。
  15. 一種製造一薄膜電晶體基板的方法，該方法包含：接續地形成一閘極絕緣膜及一活性層在一基板上，該基板具有一包括一閘線及一閘極的閘極配線，其中該閘極被連接至形成於其上的該閘線；形成一數據金屬層在該活性層上，該數據金屬層包括被接續地設置的一第一金屬層，一第二金屬層及一第三金屬層；形成一光阻圖案在該數據金屬層上，該圖案在一通道區域具有一較在一鄰近區域更薄的厚度；藉由使用該光阻圖案乾式蝕刻該第三金屬層；藉由使用該光阻圖案乾式蝕刻該第二金屬層；藉由使用該光阻圖案乾式蝕刻該第一金屬層；及藉由使用該光阻圖案乾式蝕刻該活性層； 其中藉由使用該光阻圖案乾式蝕刻該第三金屬層、該第二金屬層、該第一金屬層及該活性層之至少兩個乾式蝕刻製程被同時地實行；其中氟(F)系氣體及氯氣(Cl2 )被用來藉由使用該光阻圖案同時地乾式蝕刻該第一金屬層及該活性層。
  16. 如申請專利範圍第15項所述之方法，其中該方法不包括一濕式蝕刻過程。
  17. 如申請專利範圍第15項所述之方法，其中該第一金屬層包含鉬，該第二金屬層包括鋁，且該第三金屬層包括鉬。
  18. 如申請專利範圍第15項所述之方法，其中乾式蝕刻該第二金屬層及乾式蝕刻該第一金屬層被同時地實行。
  19. 如申請專利範圍第15項所述之方法，其中乾式蝕刻該第一金屬層及乾式蝕刻該活性層被同時地實行。
TW096138226A 2006-10-12 2007-10-12 製造薄膜電晶體基板之方法 TWI423394B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099187A KR101229277B1 (ko) 2006-10-12 2006-10-12 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
TW200828505A TW200828505A (en) 2008-07-01
TWI423394B true TWI423394B (zh) 2014-01-11

Family

ID=38941886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096138226A TWI423394B (zh) 2006-10-12 2007-10-12 製造薄膜電晶體基板之方法

Country Status (6)

Country Link
US (1) US7803673B2 (zh)
EP (1) EP1912256A1 (zh)
JP (1) JP5679397B2 (zh)
KR (1) KR101229277B1 (zh)
CN (1) CN101162710A (zh)
TW (1) TWI423394B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038610A (ko) * 2005-10-06 2007-04-11 삼성전자주식회사 표시 장치의 수리 장치 및 수리 방법
US8791001B2 (en) * 2008-09-08 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. N2 based plasma treatment and ash for HK metal gate protection
KR101042957B1 (ko) * 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
US8163620B2 (en) * 2010-04-21 2012-04-24 Institute of Microelectronics, Chinese Academy of Sciences Method for etching Mo-based metal gate stack with aluminium nitride barrier
US8329518B1 (en) * 2011-08-11 2012-12-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods for manufacturing thin film transistor array substrate and display panel
KR102245497B1 (ko) * 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149724A1 (en) * 2001-04-16 2002-10-17 Hitachi, Ltd. Liquid crystal display device
US6518630B2 (en) * 2001-02-05 2003-02-11 Samsung Electronics Co., Ltd. Thin film transistor array substrate for liquid crystal display and method for fabricating same
US20060076562A1 (en) * 2004-09-24 2006-04-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20060189054A1 (en) * 2005-02-04 2006-08-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20060204896A1 (en) * 2004-09-24 2006-09-14 Samsung Electronics Co., Ltd. Composition for stripping photoresist and method for manufacturing thin transistor array panel using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472329B1 (en) * 1999-08-16 2002-10-29 Applied Komatsu Technology, Inc. Etching aluminum over refractory metal with successive plasmas
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518630B2 (en) * 2001-02-05 2003-02-11 Samsung Electronics Co., Ltd. Thin film transistor array substrate for liquid crystal display and method for fabricating same
US20020149724A1 (en) * 2001-04-16 2002-10-17 Hitachi, Ltd. Liquid crystal display device
US20060076562A1 (en) * 2004-09-24 2006-04-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20060204896A1 (en) * 2004-09-24 2006-09-14 Samsung Electronics Co., Ltd. Composition for stripping photoresist and method for manufacturing thin transistor array panel using the same
US20060189054A1 (en) * 2005-02-04 2006-08-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR20080033590A (ko) 2008-04-17
TW200828505A (en) 2008-07-01
US20080090342A1 (en) 2008-04-17
US7803673B2 (en) 2010-09-28
JP5679397B2 (ja) 2015-03-04
CN101162710A (zh) 2008-04-16
KR101229277B1 (ko) 2013-02-04
EP1912256A1 (en) 2008-04-16
JP2008098642A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
JP2007034285A (ja) 薄膜トランジスタの製造方法
TWI423394B (zh) 製造薄膜電晶體基板之方法
US8298877B2 (en) Array substrate and method for manufacturing the array substrate
JP2008166671A (ja) 薄膜トランジスターの製造方法
CN100386674C (zh) 液晶显示装置用下基板的制造方法
US20100032760A1 (en) Thin-film transistor substrate and method of fabricating the same
US7125756B2 (en) Method for fabricating liquid crystal display device
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
US9366922B2 (en) Thin film transistor array and method for manufacturing the same
US20080188042A1 (en) Method of manufacturing thin film transistor panel
US8329518B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
JP2007324534A (ja) 薄膜トランジスタ基板、及びその製造方法
KR100930573B1 (ko) 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법
CN117276195A (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
KR20080051483A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070019454A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070009308A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070111879A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070039294A (ko) 박막 트랜지스터 기판의 제조 방법