[go: up one dir, main page]

KR101229277B1 - 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR101229277B1
KR101229277B1 KR1020060099187A KR20060099187A KR101229277B1 KR 101229277 B1 KR101229277 B1 KR 101229277B1 KR 1020060099187 A KR1020060099187 A KR 1020060099187A KR 20060099187 A KR20060099187 A KR 20060099187A KR 101229277 B1 KR101229277 B1 KR 101229277B1
Authority
KR
South Korea
Prior art keywords
metal layer
photoresist pattern
layer
forming
gas
Prior art date
Application number
KR1020060099187A
Other languages
English (en)
Other versions
KR20080033590A (ko
Inventor
이덕중
송대호
김경섭
이용의
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060099187A priority Critical patent/KR101229277B1/ko
Priority to EP07019889A priority patent/EP1912256A1/en
Priority to JP2007265748A priority patent/JP5679397B2/ja
Priority to CNA2007101524343A priority patent/CN101162710A/zh
Priority to US11/871,457 priority patent/US7803673B2/en
Priority to TW096138226A priority patent/TWI423394B/zh
Publication of KR20080033590A publication Critical patent/KR20080033590A/ko
Application granted granted Critical
Publication of KR101229277B1 publication Critical patent/KR101229277B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 기판의 제조 방법이 개시되어 있다. 활성층 상에 제1 금속층, 제2 금속층 및 제3 금속층이 연속으로 적층된 데이터용 금속막을 형성한다. 이후, 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성한다. 이후, 제1 포토레지스트 패턴을 이용하여 제3 금속층을 건식 식각한다. 이후, 제1 포토레지스트 패턴을 이용하여 제2 금속층 및 제1 금속층을 동시에 건식 식각한다. 이후, 제1 포토레지스트 패턴을 이용하여 활성층을 건식 식각한다. 이후, 제1 포토레지스트 패턴을 식각하여 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성한다. 이후, 제2 포토레지스트 패턴을 이용하여 데이터용 금속막의 채널 형성 영역을 건식 식각하여 데이터 라인과 연결된 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 형성한다. 이와 같이, 데이터 라인을 형성하기 위한 1차 식각 공정과 채널을 형성하기 위한 2차 식각 공정을 모두 건식 식각 공정으로 진행함으로써, 습식 식각에 따른 문제점을 해결하고, 제조 공정을 단순화시킬 수 있다.

Description

박막 트랜지스터 기판의 제조 방법{METHOD OF MANUFACTURING THIN FILM TRANSISTOR SUBSTRATE}
도 1은 본 발명의 실시예에 따라 제조된 박막 트랜지스터 기판을 나타낸 평면도이다.
도 2 내지 도 11은 도 1에 도시된 박막 트랜지스터 기판의 제조 과정을 나타낸 공정도들이다.
도 12 내지 도 15는 다른 실시예에 따른 데이터용 금속막의 식각 과정을 나타낸 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 122 : 게이트 라인
124 : 게이트 전극 130 : 게이트 절연층
140 : 활성층 142 : 채널층
144 : 오믹 콘택층 150 : 데이터용 금속막
151 : 제1 금속층 152 : 제2 금속층
153 : 제3 금속층 155 : 데이터 라인
157 : 소오스 전극 158 : 드레인 전극
160 : 제1 포토레지스트 패턴 162 : 제2 포토레지스트 패턴
170 : 보호막 180 : 화소 전극
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 보다 상세하게는 제조 공정을 단순화시킬 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터 및 화소 전극이 형성된 박막 트랜지스터 기판과 컬러필터 및 공통 전극이 형성된 컬러필터 기판이 액정을 사이에 두고 결합된 구조를 갖는다.
박막 트랜지스터 기판을 형성하는 공정은 마스크를 이용한 사진 식각 공정을 통해 이루어지는데, 최근에는 공정 단순화를 위하여 4매의 마스크만을 사용하는 4매 마스크 공정이 개발된 바 있다.
통상적으로, 4매 마스크 공정에서는 데이터용 금속층을 식각함에 있어, 데이터 라인을 형성하기 위한 1차 식각 단계와 채널 형성 영역을 식각하기 위한 2차 식각 단계를 진행하게 된다.
기존 4매 마스크 공정에서는 상기 1차 식각 단계 및 2차 식각 단계를 모두 습식 식각 공정을 적용함에 따라, 채널 폭의 증가 및 공정 산포를 줄이기 위하여 배선 폭을 넓게 디자인해야 하는 문제가 발생된다.
최근에는 상기 1차 식각 단계는 습식 식각 공정을 사용하고, 2차 식각 단계 는 건식 식각 공정을 사용하는 제조 공정이 개발된 바 있으나, 습식 식각 공정과 건식 식각 공정을 모두 사용함으로 인해 제조 공정이 복잡해지고, 제조 시간이 증가되는 문제가 발생된다.
따라서, 본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 건식 식각 공정만을 이용하여 제조 공정을 단순화시킬 수 있는 박막 트랜지스터 기판의 제조 방법을 제공한다.
본 발명의 일 특징에 따른 박막 트랜지스터 기판의 제조 방법에 따르면, 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선이 형성된 기판 상에 게이트 절연막 및 활성층을 순차적으로 형성한다. 이후, 상기 활성층 상에 제1 금속층, 제2 금속층 및 제3 금속층이 연속으로 적층된 데이터용 금속막을 형성한다. 이후, 상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성한다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 제3 금속층을 건식 식각한다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 제2 금속층 및 상기 제1 금속층을 동시에 건식 식각하여 데이터 라인을 형성한다. 이후, 상기 제1 포토레지스트 패턴을 이용하여 상기 활성층을 건식 식각한다. 이후, 상기 제1 포토레지스트 패턴을 식각하여 상기 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성한다. 이후, 상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막의 상기 채널 형성 영역을 건식 식각하여 상기 데이터 라인과 연결된 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 형성한다.
상기 제1 금속층은 몰리브덴을 포함하고, 상기 제2 금속층은 알루미늄을 포함하며, 상기 제3 금속층은 몰리브덴을 포함한다.
상기 제1 포토레지스트 패턴을 이용하여 상기 제2 금속층과 상기 제1 금속층을 동시에 건식 식각하는 공정은 삼염화붕소(BCl3) 가스와 염소(Cl2) 가스를 이용하여 진행된다. 이때, 상기 삼염화붕소(BCl3) 가스와 상기 염소(Cl2) 가스의 조성비는 약 1 : 1 ~ 1 : 5 정도로 구성된다.
상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막의 상기 채널 형성 영역을 건식 식각하는 공정은 상기 제2 포토레지스트 패턴을 이용하여 상기 제3 금속층을 건식 식각하는 공정과 상기 제2 포토레지스트 패턴을 이용하여 상기 제2 금속층 및 상기 제1 금속층을 동시에 건식 식각하는 공정으로 진행될 수 있다.
상기 소오스 전극 및 드레인 전극을 형성한 이후에, 상기 제2 포토레지스트 패턴을 이용하여 상기 채널 형성 영역의 오믹 콘택층을 제거하여 박막 트랜지스터를 형성한다.
이후, 상기 박막 트랜지스터가 형성된 기판 상에 보호막을 형성하고, 상기 보호막 상에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성한다.
본 발명의 다른 특징에 따른 박막 트랜지시트 기판의 제조 방법에 따르면, 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선이 형성된 기판 상에 게이트 절연막 및 활성층을 순차적으로 형성한다. 이후, 상기 활성층 상에 제1 금속층, 제2 금속층 및 제3 금속층이 연속으로 적층된 데이터용 금속막을 형성한다. 이후, 상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 포토레지스트 패턴을 형성한다. 이후, 상기 포토레지스트 패턴을 이용하여 상기 제3 금속층을 건식 식각한다. 이후, 상기 포토레지스트 패턴을 이용하여 상기 제2 금속층을 건식 식각한다. 이후, 상기 포토레지스트 패턴을 이용하여 상기 제1 금속층 및 상기 활성층을 동시에 건식 식각하여 데이터 라인을 형성한다. 이후, 상기 포토레지스트 패턴을 이용하여 상기 데이터용 금속막의 상기 채널 형성 영역을 건식 식각하여 상기 데이터 라인과 연결된 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 형성한다.
상기 제1 금속층은 몰리브덴을 포함하고, 상기 제2 금속층은 알루미늄을 포함하며, 상기 제3 금속층은 몰리브덴을 포함한다.
상기 포토레지스트 패턴을 이용하여 상기 제1 금속층과 상기 활성층을 동시에 건식 식각하는 공정은 육불화황(SF6) 가스와 염소(Cl2) 가스를 이용하여 진행된다. 이때, 상기 육불화황(SF6) 가스와 상기 염소(Cl2) 가스의 조성비는 약 1 : 5 ~ 1 : 7 정도로 구성된다.
이러한 박막 트랜지스터 기판의 제조 방법에 의하면, 데이터 라인을 형성하기 위한 1차 식각 공정과 채널을 형성하기 위한 2차 식각 공정을 모두 건식 식각 공정으로 진행함으로써, 습식 식각에 따른 문제점을 해결하고, 제조 공정을 단순화시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따라 제조된 박막 트랜지스터 기판을 나타낸 평면도이며, 도 2 내지 도 11은 도 1에 도시된 박막 트랜지스터 기판의 제조 과정을 나타낸 공정도들이다. 여기서, 도 2 내지 도 11은 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 경우의 단면도들이다.
도 1 및 도 2를 참조하면, 기판(110) 상에 게이트용 금속막을 형성한 후, 제1 노광 마스크를 이용한 사진 식각 공정을 통해 상기 게이트용 금속막을 패터닝하여 게이트 라인(122) 및 게이트 라인(122)과 연결된 게이트 전극(124)을 포함하는 게이트 배선(120)을 형성한다. 상기 게이트용 금속막은 예를 들어, 스퍼터링 방법을 통해 기판(110) 상에 형성될 수 있다.
기판(110)은 투명성 절연 기판, 예를 들어, 유리 기판으로 형성된다.
게이트 배선(120)은 예를 들어, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 구리(Cu), 은(Ag) 등의 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또한, 게이트 배선(120)은 물리적 성질이 다른 2개 이상의 금속층으로 형성될 수 있다. 예를 들어, 게이트 배선(120)은 저저항 배선을 위하여, 알루미늄(Al)과 몰리브덴(Mo)이 적층된 Al/Mo 이층막 구조로 형성될 수 있다.
게이트 라인(122)은 예를 들어, 가로 방향으로 연장되어 각 화소(P)의 상측 및 하측을 정의한다. 게이트 전극(124)은 게이트 라인(122)과 연결되며, 박막 각 화소(P)에 형성되는 스위칭 소자인 박막 트랜지스터(TFT)의 게이트 단자를 구성한다.
다음 도 3을 참조하면, 게이트 배선(120)이 형성된 기판(110) 상에 게이트 절연막(130) 및 활성층(140)을 순차적으로 형성한다. 게이트 절연막(130) 및 활성층(140)은 예를 들어, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 통해 형성될 수 있다.
게이트 절연막(130)은 게이트 배선(120)을 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, CVD 공정을 통해 약 4500Å의 두께로 형성된다.
활성층(140)은 채널층(142) 및 오믹 콘택층(144)을 포함한다. 예를 들어, 채널층(142)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 형성되며, 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 형성될 수 있다.
이어서, 활성층(140) 상에 제1 금속층(151), 제2 금속층(152) 및 제3 금속층(153)을 연속으로 적층하여 데이터용 금속막(150)을 형성한다. 예를 들어, 제1 금속층(151)은 몰리브덴(Mo), 제2 금속층(152)은 알루미늄(Al), 제3 금속층(153)은 몰리브덴(Mo)으로 형성될 수 있다. 따라서, 데이터용 금속막(150)은 저저항 배선의 형성을 위하여 Mo/Al/Mo 3층막 구조로 형성된다. 데이터용 금속막(150)은 예를 들어, 스퍼터링 방법을 통해 활성층(140) 상에 형성될 수 있다.
다음 도 4를 참조하면, 데이터용 금속막(150) 상에 포토레지스트를 형성한 후, 슬릿(slit) 마스크 또는 하프톤(half tone) 마스크 등의 제2 노광 마스크를 이용한 사진 식각 공정을 통해 상기 포토레지스트를 패터닝하여 제1 포토레지스트 패턴(160)을 형성한다. 상기 포토레지스트는 예를 들어, 노광된 영역이 현상액에 의해 제거되는 포지티브형 포토레지스트로 형성된다.
제1 포토레지스트 패턴(160)은 채널 형성 영역이 다른 영역에 비하여 얇은 두께를 갖도록 형성된다. 예를 들어, 제1 포토레지스트 패턴(160)의 채널 형성 영역은 약 5000Å ~ 8000Å의 두께로 형성된다.
다음 도 5를 참조하면, 제1 포토레지스트 패턴(160)을 식각 마스크로 이용하여 데이터용 금속막(150) 중에 가장 상부에 형성된 제3 금속층(153)을 건식 식각한다.
몰리브덴(Mo)으로 형성된 제3 금속층(153)의 건식 식각을 위하여, 식각 가스로는 육불화황(SF6) 가스와 염소(Cl2) 가스가 주로 사용될 수 있다. 예를 들어, 육불화황(SF6) 가스와 염소(Cl2) 가스는 약 1 : 0.5 ~ 약 1 : 1.5 정도의 조성비로 혼합되어 사용된다.
다음 도 1 및 도 6을 참조하면, 제1 포토레지스트 패턴(160)을 식각 마스크로 이용하여 제2 금속층(152) 및 제1 금속층(151)을 동시에 건식 식각한다.
알루미늄(Al)으로 형성된 제2 금속층(152)과 몰리브덴(Mo)으로 형성된 제1 금속층(151)을 동시에 건식 식각하기 위하여, 식각 가스로는 삼염화붕소(BCl3) 가스와 염소(Cl2) 가스가 주로 사용될 수 있다. 예를 들어, 삼염화붕소(BCl3) 가스와 염소(Cl2) 가스는 약 1 : 1 ~ 약 1 : 5 정도의 조성비로 혼합되어 사용된다. 알루미늄(Al)으로 형성된 제2 금속층(152)만을 식각하는 경우에 비하여 삼염화붕소(BCl3)의 조성비율을 높임으로서, 제2 금속층(152)과 제1 금속층(151)을 동시에 건식 식각하는 것이 가능해진다.
한편, 제3 금속층(153), 제2 금속층(152) 및 제1 금속층(151)을 각각 건식 식각할 경우, 채널 형성 영역에 위치하는 포토레지스트의 잔량 부족으로 인해 건식 식각 도중에 활성층(140)의 채널 영역이 뚫리게 되는 현상이 발생될 수 있다. 따라서, 제2 금속층(152)과 제1 금속층(151)을 동시에 건식 식각함으로써, 공정을 단순화시키고, 공정 마진을 증가시켜 채널 뚫림 현상을 어느 정도 제거할 수 있다.
제1 포토레지스트 패턴(160)을 이용한 건식 식각 공정을 통해 제3 금속층(153), 제2 금속층(152) 및 제1 금속층(151)의 식각이 완료되면, 데이터 라인(155)과 소오스/드레인용 금속패턴(156)만이 남게 된다. 데이터 라인(155)은 예를 들어, 게이트 라인(122)과 교차하는 세로 방향으로 연장되어 각 화소(P)의 좌측 및 우측을 정의한다.
다음 도 7을 참조하면, 제1 포토레지스트 패턴(160)을 식각 마스크로 이용하여 활성층(140)을 건식 식각한다.
이와 같이, 동일한 제1 포토레지스트 패턴(160)을 이용하여 데이터용 금속막(150) 및 활성층(140)을 식각함으로 인해, 남게 되는 활성층(140)의 외부 윤곽은 데이터 라인(150) 및 소오스/드레인용 금속패턴(156)의 외부 윤곽과 실질적으로 일치하게 형성된다.
다음 도 8을 참조하면, 산소 플라즈마를 이용한 애싱(ashing) 공정을 통해 제1 포토레지스트 패턴(160)을 일정 두께만큼 식각하여 채널 형성 영역이 제거된 제2 포토레지스트 패턴(162)을 형성한다. 이에 따라, 채널 형성 영역에 대응되는 소오스/드레인용 금속패턴(156)이 외부로 노출된다.
다음 도 1 및 도 9를 참조하면, 제2 포토레지스트 패턴(162)을 식각 마스크로 이용하여 소오스/드레인용 금속패턴(156)의 채널 형성 영역을 건식 식각한다.
제2 포토레지스트 패턴(162)을 이용한 건식 식각 공정은 앞서 설명한 제1 포토레지스트 패턴(160)을 이용한 건식 식각 공정과 마찬가지로, 제3 금속층(153)을 1차로 건식 식각하고, 제2 금속층(152) 및 제1 금속층(151)을 동시에 2차로 건식 식각하는 공정으로 진행될 수 있다. 이와 달리, 제2 포토레지스트 패턴(162)을 이용한 건식 식각 공정은 제3 금속층(153), 제2 금속층(152) 및 제1 금속층(151)을 각각 건식 식각하는 공정으로 진행될 수 있다.
제2 포토레지스트 패턴(162)을 이용한 건식 식각 공정을 통해 소오스/드레인용 금속패턴(156)의 채널 형성 영역의 식각이 완료되면, 소오스 전극(157) 및 드레인 전극(158)이 형성된다. 소오스 전극(157)은 데이터 라인(155)과 연결되어 박막 트랜지스터(TFT)의 소오스 단자를 구성한다. 드레인 전극(158)은 소오스 전극(157)과 이격되어 박막 트랜지스터(TFT)의 드레인 단자를 구성한다.
이후, 제2 포토레지스트 패턴(162)을 식각 마스크로 이용하여 채널 형성 영역의 오믹 콘택층(144)을 식각한다. 이에 따라, 소오스 전극(157)과 드레인 전극(158) 사이에는 채널층(142)이 노출되어 박막 트랜지스터(TFT)의 채널(159)이 형성된다.
이와 같이, 제1, 제2 및 제3 금속층(151, 152, 153)으로 형성된 데이터용 금속막(150)의 모든 식각 공정을 건식 식각 공정으로 진행함으로써, 습식 식각으로 인한 배선폭 증가 등의 문제점을 개선하고, 제조 공정을 보다 단순화시킬 수 있게 된다.
이후, 데이터 라인(155), 소오스 전극(157) 및 드레인 전극(158) 상에 존재하는 제2 포토레지스트 패턴(162)을 제거한다. 예를 들어, 제2 포토레지스트 패턴(162)은 스트립 용액을 이용한 스트립 공정을 통해 제거된다. 이로써, 박막 트랜지스터(TFT)의 제조가 완료된다.
다음 도 1 및 도 10을 참조하면, 박막 트랜지스터(TFT)가 형성된 기판(110) 상에 보호막(170)을 형성한다. 보호막(170)은 박막 트랜지스터(TFT) 및 데이터 라인(155)을 보호하고 절연시키기 위한 절연막으로서, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 형성되며, CVD 공정을 통해 약 500Å ~ 2000Å의 두께로 형성된다.
이후, 제3 노광 마스크를 이용한 사진 식각 공정을 통해 보호막(170)을 패터닝하여 드레인 전극(158)의 일부를 노출시키는 콘택 홀(172)을 형성한다.
다음 도 1 및 도 11을 참조하면, 보호막(170) 상에 투명성 도전막을 형성한 후, 제4 노광 마스크를 이용한 사진 식각 공정을 통해 상기 투명성 도전막을 패터닝하여 각 화소(P) 내에 화소 전극(180)을 형성한다.
화소 전극(180)은 보호막(170)에 형성된 콘택 홀(172)을 통해 드레인 전극(158)과 전기적으로 연결된다. 화소 전극(180)은 예를 들어, 인듐 징크 옥사이 드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 형성된다.
한편, 도시되지는 않았으나, 화소 전극(180)을 형성하기 전에 보호막(170) 상에 평탄화를 위한 유기 절연막을 더 형성할 수 있다.
도 12 내지 도 15는 다른 실시예에 따른 데이터용 금속막의 식각 과정을 나타낸 공정도들이다. 제1 포토레지스트 패턴을 형성하는 과정까지는 도 2 내지 도 4에 도시된 것과 동일하므로, 이와 관련된 상세한 설명은 생략하기로 한다.
도 12를 참조하면, 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 포토레지스트 패턴(160)을 식각 마스크로 이용하여 제3 금속층(153)을 건식 식각한다.
몰리브덴(Mo)으로 형성된 제3 금속층(153)의 건식 식각을 위하여, 식각 가스로는 불소(F) 계열의 가스와 염소(Cl2) 가스가 사용된다. 예를 들어, 불소(F) 계열의 가스로는 육불화황(SF6) 가스가 사용될 수 있다. 이때, 육불화황(SF6) 가스와 염소(Cl2) 가스는 약 1 : 0.5 ~ 약 1 : 1.5 정도의 조성비로 혼합되어 사용된다.
다음 도 13을 참조하면, 포토레지스트 패턴(160)을 식각 마스크로 이용하여 제2 금속층(152)을 건식 식각한다.
알루미늄(Al)으로 형성된 제2 금속층(152)의 건식 식각을 위하여, 식각 가스로는 삼염화붕소(BCl3) 가스와 염소(Cl2) 가스가 사용된다. 예를 들어, 삼염화붕소(BCl3) 가스와 염소(Cl2) 가스는 제2 금속층(152)만을 식각하기 위하여 약 1 : 8 ~ 약 1 : 12 정도의 조성비로 혼합되어 사용된다.
다음 도 14를 참조하면, 포토레지스트 패턴(160)을 식각 마스크로 이용하여 제1 금속층(151)과 활성층(140)을 동시에 건식 식각한다.
몰리브덴(Mo)으로 형성된 제1 금속층(151)과 a-Si 및 n+a-Si으로 형성된 활성층(140)을 동시에 건식 식각하기 위하여, 식각 가스로는 불소(F) 계열의 가스와 염소(Cl2) 가스가 사용된다. 예를 들어, 불소(F) 계열의 가스로는 육불화황(SF6) 가스가 사용될 수 있다. 이때, 육불화황(SF6) 가스와 염소(Cl2) 가스는 약 1 : 5 ~ 약 1 : 7 정도의 조성비로 혼합되어 사용된다. 이와 같이, 몰리브덴(Mo)으로 형성된 제1 금속층(151)만을 식각하는 경우에 비하여 염소(Cl2) 가스의 조성비율을 높임으로서, 제1 금속층(151)과 활성층(140)을 동시에 건식 식각하는 것이 가능해진다.
이와 같이, 제1 금속층(151)과 활성층(140)을 동시에 건식 식각함으로써, 공정을 단순화시키고, 공정 마진을 증가시켜 채널 뚫림 현상을 완전히 제거할 수 있다.
한편, 제1 금속층(151)과 활성층(140)을 동시에 건식 식각하는 도중에, 포토레지스트 패턴(160)의 채널 형성 영역이 오픈되어 제3 금속층(153)이 동시에 식각된다.
경우에 따라서는 채널 형성 영역에 포토레지스트가 잔존할 수 있으므로, 채널 형성 영역에 잔존하는 포토레지스트를 완전히 제거하기 위하여, 애싱(ashing) 공정을 더 진행할 수 있다.
다음 도 15를 참조하면, 포토레지스트 패턴(160)을 식각 마스크로 이용하여 채널 형성 영역의 제2 금속층(152) 및 제1 금속층(151)을 건식 식각한다.
채널 형성 영역의 제2 금속층(152) 및 제1 금속층(151)을 건식 식각하는 공정은, 이미 도 9에서 설명한 바와 같이, 한번의 건식 식각으로 제2 금속층(152) 및 제1 금속층(151)을 동시에 건식 식각하거나, 제2 금속층(152) 및 제1 금속층(151)을 각각 건식 식각하는 공정으로 진행될 수 있다.
이후, 채널 형성 영역의 오믹 콘택층(144)을 식각하면, 소오스 전극(157)과 드레인 전극(158) 사이의 채널층(142)이 노출되어 박막 트랜지스터(TFT)의 채널이 형성된다.
이후의 제조 공정은 도 10 및 도 11에 도시된 것과 동일하므로, 이와 관련된 상세한 설명은 생략하기로 한다.
이와 같은 박막 트랜지스터 기판의 제조 방법에 따르면, 저저항 배선을 위해 Mo/Al/Mo 3층막 구조로 형성된 데이터용 금속막의 모든 식각 공정을 건식 식각 공정으로 진행함으로써, 습식 식각으로 인해 발생했던 배선 폭 증가 등의 문제점을 개선하고, 제조 공정을 단순화시킬 수 있다.
또한, 알루미늄과 하부 몰리브덴을 동시에 건식 식각하거나, 하부 몰리브덴과 활성층을 동시에 건식 식각함으로써, 제조 공정을 보다 단순화시키고, 공정 마진을 증가시켜 채널 뚫림 현상을 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선이 형성된 기판 상에 게이트 절연막 및 활성층을 순차적으로 형성하는 단계;
    상기 활성층 상에 제1 금속층, 제2 금속층 및 제3 금속층이 연속으로 적층된 데이터용 금속막을 형성하는 단계;
    상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 이용하여 상기 제3 금속층을 건식 식각하는 단계;
    상기 제1 포토레지스트 패턴을 이용하여 상기 제2 금속층 및 상기 제1 금속층을 동시에 건식 식각하여 데이터 라인을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 이용하여 상기 활성층을 건식 식각하는 단계;
    상기 제1 포토레지스트 패턴을 식각하여 상기 채널 형성 영역이 제거된 제2 포토레지스트 패턴을 형성하는 단계;
    상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막의 상기 채널 형성 영역을 건식 식각하여 상기 데이터 라인과 연결된 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 금속층은 몰리브덴을 포함하고, 상기 제2 금속층은 알루미늄을 포함하며, 상기 제3 금속층은 몰리브덴을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에 있어서, 상기 제1 포토레지스트 패턴을 이용하여 상기 제2 금속층 및 상기 제1 금속층을 동시에 건식 식각하는 단계는 삼염화붕소(BCl3) 가스와 염소(Cl2) 가스를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에 있어서, 상기 삼염화붕소(BCl3) 가스와 상기 염소(Cl2) 가스의 조성비는 1:1 ~ 1:5인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에 있어서, 상기 제2 포토레지스트 패턴을 이용하여 상기 데이터용 금속막의 상기 채널 형성 영역을 건식 식각하는 단계는,
    상기 제2 포토레지스트 패턴을 이용하여 상기 제3 금속층을 건식 식각하는 단계; 및
    상기 제2 포토레지스트 패턴을 이용하여 상기 제2 금속층 및 상기 제1 금속층을 동시에 건식 식각하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에 있어서, 상기 활성층은 비정질 실리콘으로 이루어진 채널층 및 이온이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하며,
    상기 소오스 전극 및 드레인 전극을 형성하는 단계 이후에, 상기 제2 포토레지스트 패턴을 이용하여 상기 채널 형성 영역의 상기 오믹 콘택층을 제거하여 박막 트랜지스터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 박막 트랜지스터가 형성된 기판 상에 보호막을 형성하는 단계; 및
    상기 보호막 상에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  8. 게이트 라인 및 상기 게이트 라인과 연결된 게이트 전극을 포함하는 게이트 배선이 형성된 기판 상에 게이트 절연막 및 활성층을 순차적으로 형성하는 단계;
    상기 활성층 상에 제1 금속층, 제2 금속층 및 제3 금속층이 연속으로 적층된 데이터용 금속막을 형성하는 단계;
    상기 데이터용 금속막 상에 채널 형성 영역이 다른 영역에 비하여 상대적으로 얇은 두께를 갖는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 제3 금속층을 건식 식각하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 제2 금속층을 건식 식각하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 제1 금속층 및 상기 활성층을 동시에 건식 식각하여 데이터 라인을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 데이터용 금속막의 상기 채널 형성 영역을 건식 식각하여 상기 데이터 라인과 연결된 소오스 전극 및 상기 소오스 전극과 이격된 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에 있어서, 상기 제1 금속층은 몰리브덴을 포함하고, 상기 제2 금속층은 알루미늄을 포함하며, 상기 제3 금속층은 몰리브덴을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에 있어서, 상기 포토레지스트 패턴을 이용하여 상기 제1 금속층 및 상기 활성층을 동시에 건식 식각하는 단계는 불소(F) 계열 가스와 염소(Cl2) 가스를 이용하여 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에 있어서, 상기 불소(F) 계열 가스는 육불화황(SF6) 가스를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에 있어서, 상기 육불화황(SF6) 가스와 상기 염소(Cl2) 가스의 조성비 는 1:5 ~ 1:7인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  13. 제8항에 있어서, 상기 포토레지스트 패턴을 이용하여 상기 제1 금속층 및 상기 활성층을 동시에 건식 식각하는 과정에서 상기 채널 형성 영역의 상기 제3 금속층이 동시에 식각되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  14. 제8항에 있어서, 상기 활성층은 비정질 실리콘으로 이루어진 채널층 및 이온이 도핑된 비정질 실리콘으로 이루어진 오믹콘택층을 포함하며,
    상기 소오스 전극 및 드레인 전극을 형성하는 단계 이후에, 상기 제2 포토레지스트 패턴을 이용하여 상기 채널 형성 영역의 상기 오믹콘택층을 제거하여 박막 트랜지스터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 박막 트랜지스터가 형성된 기판 상에 보호막을 형성하는 단계; 및
    상기 보호막 상에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020060099187A 2006-10-12 2006-10-12 박막 트랜지스터 기판의 제조 방법 KR101229277B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060099187A KR101229277B1 (ko) 2006-10-12 2006-10-12 박막 트랜지스터 기판의 제조 방법
EP07019889A EP1912256A1 (en) 2006-10-12 2007-10-11 Method of manufacturing a thin film transistor substrate
JP2007265748A JP5679397B2 (ja) 2006-10-12 2007-10-11 薄膜トランジスタ基板の製造方法
CNA2007101524343A CN101162710A (zh) 2006-10-12 2007-10-12 薄膜晶体管基底的制造方法
US11/871,457 US7803673B2 (en) 2006-10-12 2007-10-12 Method of manufacturing a thin film transistor substrate
TW096138226A TWI423394B (zh) 2006-10-12 2007-10-12 製造薄膜電晶體基板之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099187A KR101229277B1 (ko) 2006-10-12 2006-10-12 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080033590A KR20080033590A (ko) 2008-04-17
KR101229277B1 true KR101229277B1 (ko) 2013-02-04

Family

ID=38941886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099187A KR101229277B1 (ko) 2006-10-12 2006-10-12 박막 트랜지스터 기판의 제조 방법

Country Status (6)

Country Link
US (1) US7803673B2 (ko)
EP (1) EP1912256A1 (ko)
JP (1) JP5679397B2 (ko)
KR (1) KR101229277B1 (ko)
CN (1) CN101162710A (ko)
TW (1) TWI423394B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038610A (ko) * 2005-10-06 2007-04-11 삼성전자주식회사 표시 장치의 수리 장치 및 수리 방법
US8791001B2 (en) * 2008-09-08 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. N2 based plasma treatment and ash for HK metal gate protection
KR101042957B1 (ko) * 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
US8163620B2 (en) * 2010-04-21 2012-04-24 Institute of Microelectronics, Chinese Academy of Sciences Method for etching Mo-based metal gate stack with aluminium nitride barrier
US8329518B1 (en) * 2011-08-11 2012-12-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods for manufacturing thin film transistor array substrate and display panel
KR102245497B1 (ko) * 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149724A1 (en) 2001-04-16 2002-10-17 Hitachi, Ltd. Liquid crystal display device
US6518630B2 (en) 2001-02-05 2003-02-11 Samsung Electronics Co., Ltd. Thin film transistor array substrate for liquid crystal display and method for fabricating same
US7102718B1 (en) 2000-03-16 2006-09-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device with particular TFT structure and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472329B1 (en) * 1999-08-16 2002-10-29 Applied Komatsu Technology, Inc. Etching aluminum over refractory metal with successive plasmas
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR20060089526A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102718B1 (en) 2000-03-16 2006-09-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device with particular TFT structure and method of manufacturing the same
US6518630B2 (en) 2001-02-05 2003-02-11 Samsung Electronics Co., Ltd. Thin film transistor array substrate for liquid crystal display and method for fabricating same
US20020149724A1 (en) 2001-04-16 2002-10-17 Hitachi, Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
KR20080033590A (ko) 2008-04-17
TW200828505A (en) 2008-07-01
US20080090342A1 (en) 2008-04-17
US7803673B2 (en) 2010-09-28
JP5679397B2 (ja) 2015-03-04
TWI423394B (zh) 2014-01-11
CN101162710A (zh) 2008-04-16
EP1912256A1 (en) 2008-04-16
JP2008098642A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
KR100917654B1 (ko) 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
US8563980B2 (en) Array substrate and manufacturing method
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
JP2008311616A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
KR101682078B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US20100165227A1 (en) Tft-lcd array substrate and method of manufacturing the same
KR101648806B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101229277B1 (ko) 박막 트랜지스터 기판의 제조 방법
US20100032760A1 (en) Thin-film transistor substrate and method of fabricating the same
KR20070078532A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160017867A (ko) 표시장치와 그 제조 방법
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
US20170110490A1 (en) Mask and method for manufacturing thin film transistor using the same
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20080030798A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080057779A (ko) 박막 트랜지스터 기판의 제조 방법
KR100930573B1 (ko) 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법
KR20080022829A (ko) 박막트랜지스터 기판의 제조방법
KR20080051483A (ko) 박막 트랜지스터 기판의 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010073773A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061012

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111012

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061012

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121115

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20191223

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211228

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240119

Start annual number: 12

End annual number: 12