TWI422037B

TWI422037B - 半導體裝置及其製造方法

Info

Publication number: TWI422037B
Application number: TW096137135A
Authority: TW
Inventors: Hajime Tokunaga
Original assignee: Semiconductor Energy Lab
Priority date: 2006-10-04
Filing date: 2007-10-03
Publication date: 2014-01-01
Also published as: TW200828595A; CN102646681A; TW201101498A; CN101523611B; CN102646681B; EP2067173A4; TWI400808B; CN101523611A; KR20090083362A; US20100193789A1; KR20120102819A; KR101406770B1; EP2067173A1; US20080083954A1; WO2008041716A1; SG175569A1; KR101337319B1; US7714408B2; US8330249B2

Description

半導體裝置及其製造方法

本發明係關於具有包含薄膜電晶體(此後稱為TFT)的電路之半導體裝置及其製造方法。舉例而言，本發明關於電子設備，其中，安裝典型為液晶顯示面板或包含有機發光元件的發光顯示裝置等電光裝置作為元件。

注意，在本說明書中的半導體裝置係指可以藉由使用半導體特徵以作用之一般裝置，以及，電光裝置、半導體電路、及電子設備均為半導體裝置。

傳統上已提出不同型式的記憶體。關於典型的記憶體，可為如下所述：包含電磁帶或電磁碟的記憶體、能夠讀寫的RAM、僅用於讀取的ROM(唯讀記憶體)、等等。

關於傳統的ROM，可為下述：遮罩ROM、熔絲型ROM、抗熔絲型ROM等等，遮罩ROM以IC製程中的遮罩儲存資訊，熔絲型ROM藉由IC晶片製造之後以電流熔斷熔絲元件以儲存資訊，抗熔絲型ROM藉由IC晶片製造之後以電流將絕緣體短路來儲存資訊。

由於遮罩ROM以IC製程中的遮罩儲存資訊，所以，必須製備對應於要被寫入的資訊之遮罩，如此，增加製造成本。此外，熔絲型ROM可能因熔絲被熔斷時產生的灰塵而造成故障。

此外，由於抗熔絲型ROM在製造時不需要對應於要被寫入的資訊之遮罩，且當資訊被寫入記憶體時不會產生灰塵，所以，比其它ROM更有利。注意，熔絲型ROM及抗熔絲型ROM與遮罩ROM不同之處在於可以增加資料。此外，絲型ROM及抗熔絲型ROM也可以稱為寫入一次讀取多次記憶體。關於形成於矽基板上的抗熔絲型ROM的實施例，可見於專利文獻1中所述的技術(日本公開專利申請號H7－297293)。

圖15顯示專利文獻1中所揭示的抗熔絲型ROM的剖面視圖。在圖15中，形成矽基板50、非晶矽膜53、鎢膜54、鎢膜54’、及Al－Si－Cu佈線55，在矽基板50上形成有nMOS電晶體。雖然在專利文獻1中無法清楚識別代號51及52，但是，代號51可能為n＋汲極區且52可能為CVD方法形成的SiO₂ 膜。專利文獻1特徵在於形成堆疊膜之鎢膜54’、非晶矽膜53、及鎢膜54由多個室系統連續地形成，而不用曝露至空氣。

近年來，預期具有無線通訊功能的半導體裝置(具體而言為無線晶片)具有大的市場，因而吸引注意。此無線晶片根據用途而稱為ID標籤、IC標籤、IC晶片、RF(射頻)標籤、無線標籤、電子標籤、及RFID(射頻識別)。

無線晶片包含介面、記憶體、控制部、等等。關於記憶體，使用能夠讀寫的RAM及僅用於讀取的ROM，且根據目的來使用它們。具體而言，記憶體區指定給每一特定應用，且管理每一應用及每一目錄的存取權。為了管理存取權，無線晶片具有驗證單元及控制單元，驗證單元比較及驗證應用的私人碼，控制單元根據驗證單元的比較及驗證，將私人碼相符的應用之存取權給予使用者。使用矽晶圓，形成此無線晶片，例如記憶體電路及算術電路等積體電路集成於半導體基板上。

當安裝有此無線晶片的卡(所謂的IC卡)與磁卡比較時，IC卡具有大記憶容量、算術功能、高驗證準確度、及很難製造等優點。因此，IC卡適用於管理或個人識別。僅用於讀取的ROM通常作為安裝至IC卡的記憶體，以致於無法偽造。

類似於微處理器或半導體記憶體，使用昂貴的矽晶圓製造傳統的無線晶片。因此，降低無線晶片的單位成本無可避免地受限。特別地，無線晶片所無的記憶體區在矽晶片中佔據大面積，且必須降低記憶體區所佔據的面積以降低晶片的單位成本但卻不用改變記憶體容量。此外，雖然藉由降低矽晶片的尺寸可以預期降低成本，但是，假使矽晶片的尺寸縮減繼續進行，則矽晶片的安裝成本增加。為了將晶片分銷至市場，降低晶片的單位成本是很重要的，此為日用品製造的特性之一。

在無線晶片中，在矽晶片的端子及天線以ACF等彼此連接時，當溫度變高時的熱膨脹比率或是當溫度變低時的熱收縮比例會視元件而不同；如此，在不同的元件之間產生高熱應力。由於無線晶片附著至物品，所以，以曝露在不同的環境下的觀點而言，矽晶片的端子的連接部及天線可能因熱應力而不相連接。

此外，傳統的無線晶片即使是較小件，但由於其係使用矽於其結構，所以，不適用於附著至物品的彎曲表面。在矽晶片安裝至可撓材料形成的基板之情形中，當基板依據物品的彎曲表面而彎曲時，矽晶片的連接部及基板的天線可能已被破壞。雖然有將矽晶圓本身研磨及拋光以薄化矽晶圓之方法，但是由於此步驟而增加步驟數目，這與降低製造成本相衝突。即使無線晶片被薄化，在附著至要使用的物件之IC標籤的情形中，當無線晶片附著至薄基板時(例如膜條或紙條)，由於在基板的表面上產生凸出，所以，造成不美外觀。此外，由於在基板的表面上產生凸出，所以，在對例如紙條等基板執行印刷的情形中，高清晰的印刷變得困難。此外，在會成為偽造的標的物之矽晶片所存在的位置會被突顯。再者，當矽晶片被薄化時，矽晶片的機械強度可能被降低且矽晶片被彎曲時可能被破壞。

在抗熔絲型ROM安裝至無線晶片的情形中，考慮二個製程順序。一製程順序是在製造有ROM形成於其中的矽晶片之後寫入資訊，接著，將矽晶片安裝用於基板的天線，以致於完成無線晶片。當使用此製程順序時，需要製造裝置以在無線晶片製程期間用於寫入資訊。每一矽晶片是微小的，且用於供應電流以寫入不同資訊至形成於每一矽晶片中的ROM之製造裝置需要精密的位置對齊等等，因而是昂貴的。因此，由於此製造裝置而使製造成本增加。

另一製程順序是在矽晶片安裝於具有天線的基板上之後，無線訊號被傳送至形成於矽晶片中的ROM，以及使用無線訊號寫入資訊，以致於完成無線晶片。與前一製程順序相比，當使用此製程順序時，藉由使用無線訊號，可以抑制製造成本的增加。

但是，在使用後一製程順序的情形中，使用無線訊號產生的電流，將資訊寫至ROM，如此，對ROM之寫入電流電值及寫入電壓值會受限。

本發明的目的是提供安裝有記憶體的半導體裝置，其可以在無線訊號產生的電流值及電壓值的範圍內被驅動。另一目的是提供半導體裝置製造之後任何時間可以寫入資料之僅寫一次多次讀取記憶體。

另一目的是適用於附著至物品的彎曲表面之無線晶片。另一目的是降低製造成本及晶片的單位成本，卻不增加製造步驟的數目。

由於需要無線晶片以在短時間內與讀取器執行資料通訊；如此，另一目的是提供執行快速讀取及具有較少故障之無線晶片。另一目的是藉由降低用於記憶體的資料讀取的電功率以降低記憶體耗電以及取得整個無線晶片更低的耗電。

發現抗熔絲型ROM與驅動電路形成於相同基板上，較佳地為絕緣基板，以致於實現上述至少一目的。此外，根據本發明，抗熔絲型ROM與驅動電路形成於相同基板上，以致於可以降低雜訊或接觸電阻以及取得整個無線晶片的較低耗電。此外，較佳地，天線、抗熔絲型ROM、及驅動電路形成於絕緣基板上。當天線、抗熔絲型ROM、及驅動電路形成於絕緣基板上時，根據來自接收無線訊號的天線之訊號，形成電源訊號，以及可以有效率地利用電源訊號而無損耗。

抗熔絲型ROM包含成對的電極及矽膜，成對電極中的各別電極由不同的材料製成，矽膜是插置於成對電極之間。成對電極的材料只要會與矽起反應以形成矽化物，即是可以接受的。關於材料，可以使用例如鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、或鐵、或其合金或其化合物。

此外，包含於抗熔絲型ROM中的成對電極之一經由與包含於驅動電路中的電晶體的閘極電極相同的步驟及相同的材料來形成，以致於可以取得製程的簡化。根據本發明，抗熔絲型ROM及驅動電路形成於相同基板上，以致於可以降低雜訊或接觸電阻，以及，可以取得整個無線晶片的較低耗電。由於需要在短時間內與讀取器作資料通訊，所以，使用具有晶體結構的半導體膜(亦即多晶矽膜)之TFT較佳地作為驅動電路的電晶體。為了取得具有較佳的電特徵之TFT，電晶體的閘極電極的材料較佳地為高熔點金屬。在高熔點金屬中，會與矽起反應以形成矽化物之鎢是具有相當高功函數的材料；因此，p通道電晶體及n通道電晶體二者的臨界電壓為低且彼此大約對稱。亦即，可以說鎢膜適用於包含CMOS電路的驅動電路以及也適用於抗熔絲型ROM的成對電極之一。

此外，包含於抗熔絲型ROM中的成對電極之另一電極經由與包含於驅動電路中的電晶體的源極電極以及汲極電極相同的步驟及相同的材料來形成，以致於可以取得製程的簡化。由於電晶體的源極電極與汲極電極形成於層間絕緣膜上而與層間絕緣膜相接觸，所以，它們較佳地由與層間絕緣膜有高度黏著性的材料形成。此外，具體比重小於或等於5的輕金屬用於電晶體的源極電極與汲極電極。由於例如鋁或鈦等輕金屬具有低電阻，所以，使用它作為積體電路的佈線材料。此外，由於與絕緣膜或其它金屬膜的黏著性改進，所以，較佳的是使用鈦膜。此外，鈦膜具有比高熔點金屬低的材料成本以及電阻。亦即，可以說鈦膜適用於電晶體的源極電極及汲極電極，以及，也適用於抗熔絲型ROM的成對電極之一。

如上所述，使抗熔絲型ROM的成對電極之第一電極與第二電極的材料不同，以儘可能降低製造成本，是有用的。

此外，包含於抗熔絲型ROM中的成對電極之另一電極經由與用於電連接天線至驅動電路的連接電極相同的步驟及相同的材料來形成，以致於可以取得製程的簡化。抗熔絲型ROM、驅動電路、及天線形成於相同基板上，以致於可以降低雜訊或接觸電阻，以及，可以取得整個無線晶片的較低耗電。

可以使用非晶矽膜、微晶矽膜、或多晶矽膜作為用於抗熔絲型ROM的矽膜。此外，可以在用於抗熔絲型ROM的矽膜中有目的地包含氧或氮。所包含的氧或氮的數量大於或等於SIMS的偵測下限，較佳地，大於或等於1×10¹⁵ /cm³ 及小於1×10²⁰ /cm³ 。刻意地包含氧或氮，以及，在抗熔絲型ROM的佈線之前及之後之間的電阻差增加。佈線之前及之後之間的電阻差增加，以致於可以提供較少故障的無線晶片。

或者，可以將鍺添加至用於抗熔絲型ROM的矽膜。由於鍺比矽具有與另一金屬元素反應的更低能量，所以，抗熔絲型ROM的寫入電壓值可以降低。或者，可以使用鍺膜或含矽的鍺膜以取代用於抗熔絲型ROM的矽膜。

包含本發明的抗熔絲型ROM的基板之整個結構與專利文獻1中所述的抗熔絲型ROM的結構相當不同。在專利文獻1中所述的抗熔絲型ROM中，使用矽基板，其為導體，阻擋無線訊號；如此，抗熔絲型ROM不適用於無線通訊。在專利文獻1中並無關於無線通訊的說明；但是，即使設置天線用於專利文獻1中所述的抗熔絲型ROM，仍然僅能對天線形成處的表面傳送/接收電波。此外，由於矽基板中產生感應電流而增加雜訊，因此，可以顯著地降低通訊靈敏度。本發明的抗熔絲型ROM與專利文獻1中所述的抗熔絲型ROM大幅不同之處在於使用絕緣基板。例如玻璃基板或塑膠基板等絕緣基板不會阻擋無線訊號，因此，可以對天線形成處的表面之外的不同方向，傳送/接收電波。此外，關於本發明的抗熔絲型ROM，不會在基板中產生感應電流，如此，不會增加雜訊且較佳地可以實現通訊靈敏度。

在專利文獻1中所述的技術中，如圖15所示，以CVD方法，但未曝露至空氣，連續地形成鎢膜54、非晶矽膜53、及鎢膜54’。因此，將抗熔絲型ROM的步驟簡單地加至nMOS電晶體的傳統步驟，因而總步驟數目大。與專利文獻1中所述的半導體裝置不同之處在於本發明的半導體裝置，驅動電路的TFT的閘極電極係由與抗熔絲型ROM的電極之一相同的步驟所形成，以降低步驟數目。注意，由於專利文獻1主要特徵在於連續地形成鎢膜54、非晶矽膜53、及鎢膜54’而未曝露至空氣，完全未假定如同本發明的製程中由相同步驟製造電晶體的閘極電極及抗熔絲型ROM的電極之一；因此，專利文獻1的半導體裝置的製程與本發明的半導體裝置的製程大幅不同。

此外，本發明的抗熔絲型ROM可以形成於例如玻璃基板或塑膠基板等絕緣基板上、從絕緣基板剝離、以及轉移至紙條或膜條。在如此形成的使用紙條作為基板之無線晶片中，相較於使用矽晶片之無線晶片，在表面上幾乎不會產生凸出。因此，即使在對使用紙條作為基板的無線晶片進一步執行印刷之情形中，高清晰度印刷是可能的。此外，在傳統的無線晶片中，當基板依物品的彎曲表面而彎曲時，矽晶片的連接部及基板的天線可能已被破壞。但是，在本發明的無線晶片中，由於天線、抗熔絲型ROM、及驅動電路形成於相同基板上，所以，可以實現可撓無線基板。

本發明的半導體裝置的驅動電路包含抗熔絲型ROM的寫入電路、抗熔絲型ROM的讀取電路、例如靴帶式電路等電壓產生電路、時脈產生電路、時序控制電路、感測放大器、輸出電路、及例如緩衝器等訊號處理電路等電路中至少之一。此外，本發明的半導體裝置的驅動電路具有例如電源電壓的限流電路等其它元件或僅用於處理碼的硬體可加至其中的結構。

要安裝至本發明的半導體裝置之抗熔絲型ROM可以為主動矩陣記憶體裝置或被動矩陣記憶體裝置。在任一情形中，在與抗熔絲型ROM相同的基板上形成驅動電路能夠實現本發明的至少一目的。在主動矩陣記憶體裝置的情形中，設置用於一抗熔絲型ROM的切換元件，以及，均設有切換元件的抗熔絲型ROM以矩陣配置。在被動矩陣(簡單的矩陣)記憶體裝置的情形中，採用之結構中，以條狀平行配置的複數個位元線與以條狀平行配置的複數個字線配置成彼此成直角，以及，在每一交會部份，材料層插置於其間。因此，在選取的位元線(電壓施加的位元線)與選取的字線之交會點執行記憶體元件的寫入處理，或執行其讀取處理。

可以實現安裝有可以在無線訊號產生的電流值與電壓值的範圍內被驅動的記憶體之半導體裝置，而且，可以降低晶片的單位成本。此外，藉由降低寫入電壓值，可以降低天線取得的訊號由靴帶式電路等形成的電壓值，以及，降低記憶體的驅動電路的平面面積。因此，在抗熔絲型ROM安裝至晶片的情形中，可以降低驅動電路所佔據的晶片面積。

實施例模式

於下，將說明本發明的實施例模式。但是，習於此技藝著容易瞭解本發明不限於下述說明，且在不悖離本發明的目的及範圍之下，可以以不同方式修改本發明的模式及細節。因此，本發明不應被解釋為受限於實施例模式的說明。注意，此後將說明本發明的結構，在不同圖式中，共同使用代表相同的部份之代號。

將參考圖1A及1B，說明本發明的半導體裝置的製程。圖1A中所示的剖面結構是半導體裝置的製程的中間的處理圖。

首先，剝離層102及絕緣層103形成於具有絕緣表面的基板101上。可以使用石英基板、玻璃基板、等等作為具有絕緣表面的基板101。特別地，具有每側超過1m的大面積之玻璃基板適用於量產。具有50至200 nm厚度的鎢膜用於剝離層102，以及，氧化矽膜用於絕緣層103。注意，剝離層102不限於鎢膜，可以使用氮化鎢膜、鉬膜、非晶矽膜、或類似者。此外，絕緣層103不限於氧化矽膜，可以使用氮氧化矽膜或矽膜及氮氧化矽膜的堆疊膜。

接著，在絕緣層103上形成複數個半導體層。可以以習知方法來形成複數個半導體層。此處，使用具有晶體結構的的半導體膜，其係由習知的方法(例如濺射方法、LPCVD法、或電漿CVD法)形成非晶矽膜，然後，以習知的晶化處理(電射晶化法、熱晶化法、或使用例如鎳等觸媒之熱晶化法)，晶化非晶矽膜而形成的。複數個半導體層作為稍後要製造的薄膜電晶體的主動層。較佳的是使用具有用於薄膜電晶體的主動層的晶體結構之半導體膜，以實現驅動電路的高速驅動。實現驅動電路的高速驅動，以致於可以實現記憶體的高速讀取。

接著，形成遮蓋複數個半導體層的閘極絕緣膜104。閘極絕緣膜104由單層或堆疊層之含矽的絕緣膜形成。以電漿CVD方法或濺射方法，形成閘極絕緣膜104至厚度1至200 nm。或者，以單層結構或堆疊層結構形成薄至10至50 nm的含矽絕緣膜之方式，形成閘極絕緣膜104，以及，對絕緣膜執行使用微波的表面氮化處理。

接著，在相同的步驟中，形成與半導體層重疊並以閘極絕緣膜介於其間之第一閘極電極105和第二閘極電極106、以及抗熔絲型ROM的電極之一(亦即，第一閘電極107)。以例如鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、或鐵等單一物質、或其合金或其化合物形成的導電膜由濺射法形成並被處理成所需形狀之方式，形成第一閘極電極105、第二閘極電極106、及第一電極107。選取具有適用於TFT的閘極電極之特徵及適用於抗熔絲型ROM的電極之一的特徵之材料。在本實施例模式中，使用鎢膜。鎢膜與矽起反應以形成矽化物，藉以適用於抗熔絲型ROM的電極之一。此外，由於鎢膜是具有相當高的功函數之材料，所以，p通道電晶體及n通道電晶體的臨界電壓均低，且p通道電晶體及n通道電晶體彼此大略對稱；如此，鎢膜為用於閘極電極的較佳材料之一。

接著，為了添加賦予n型導電率的雜質元素，執行下述步驟：形成遮蓋要成為p通道TFT的區域之第一光阻遮罩，以及，使用第一光阻掩阻及第一閘極電極105作為遮罩，執行摻雜。將賦予n型導電率的雜質元素添加至半導體膜，以致於以自行對準方式，形成n型雜質區。這些n型雜質區作為n通道TFT的源極區108或汲極區109。此外，與第一閘極電極105重疊之半導體層的區域作為通道形成區112。藉由離子佈植或離子摻雜，執行摻雜步驟。關於被添加至半導體層之賦予n型導電率的雜質元素，典型上使用磷(P)或砷(As)。

然後，在移除第一光阻遮罩之後，為了將賦予p型導電率的雜質元素添加至半導體層，執行下述步驟：形成遮蓋要成為n通道TFT的區域之第二光阻遮罩，以及，藉由使用第二光阻遮罩及第二閘極電極106作為遮罩，執行摻雜。將賦予p型導電率的雜質元素(典型上為硼)添加至半導體膜，以致於以自行對準方式，形成p型雜質區。這些p型雜質區作為p通道TFT的源極區111或汲極區110。此外，與第二閘極電極106重疊之半導體層的區域作為通道形成區113。

然後，移除第二光阻遮罩。經由先前步驟，在每一半導體層中形成具有n型或p型導電率的雜質區。注意，雖然說明了添加賦予p型導電率的雜質元素之前，添加賦予n型導電率的雜質元素之實施例，但是，對於摻雜次序，並無特定限制。

此外，在這些摻雜步驟之前，在閘極電極的側壁上形成稱為側壁的絕緣體，以形，形成與通道形成區相鄰的LDD區。雖然遮罩數目增加，但是，可使用新的光阻遮罩以形成LDD區。在通道形成區與添加高濃度的雜質元素而形成之源極區或汲極區之間，設置添加低濃度的雜質元素之區域，此區域稱為LDD區。當設置LDD區時，可以降低TFT的電流值。

此外，假使需要時，可以將少量雜質元素(硼或磷)添加至半導體層，以控制TFT的臨界值。

接著，以習知的技術，執行添加至半導體層或的雜質元素的活化或半導體層的氫化。以加熱爐內高溫處理或使用燈光或電射光的熱處理，執行雜質元素的活化或半導體層的氫化；因此，將可以承受處理溫度的材料用於第一閘極電極105、第二閘極電極106、及第一電極107，這些電極在活化步驟或氫化步驟之前形成的。無需多言，此處用於第一閘極電極105、第二閘極電極106、及第一電極107的鎢膜是高熔點金屬且是可以充份地承受雜質元素的活化或半導體層的氫化之材料。

接著，形成遮蓋第一閘極電極105、第二閘極電極106、及第一電極107之層間絕緣膜114。以濺射法、LPCVD法、電漿CVD法、等等，以無機絕緣膜形成層間絕緣膜114。以單層或堆疊層絕緣膜用於無機絕緣膜，舉例而言，絕緣膜為氧化矽膜、氮化矽膜、或氮氧化矽膜。此層間絕緣膜114也作為分隔壁，將相鄰的記憶體元件絕緣。由於電壓施加至抗熔絲型ROM以產生矽化物反應，所以，圍繞記憶體元件的區域瞬間具有高溫。因此，層間絕緣膜114較佳地由可以承受產生矽化物反應的溫度之無機絕緣材料形成。

或者，關於一層無機絕緣膜，可以使用藉由塗敷方法而取得的具有高抗熱的矽氧烷樹脂。注意，矽氧烷樹脂對應於含有Si－O－Si鍵的樹脂。矽氧烷具有包含矽(Si)及氧(O)的鍵之骨架結構。關於替代物,，使用含有至少氫的有機族(例如，烷基族或芳香族烴)。或者，可以使用氟族作為替代物。

接著，使用光罩以形成光阻遮罩，且層間絕緣膜114及閘極絕緣膜104或層間絕緣膜114被選擇性地蝕刻以形成開口。關於蝕刻，可以執行濕蝕刻或乾蝕刻，或執行其組合。然後，移除光阻遮罩。此處形成的開口有三種型式：到達半導體層之開口、到達TFT的閘極電極之開口、及到達第一電極107的開口。此外，設置到達第一電極107的二種型式的開口：用於稍後堆疊矽膜的第一開口，及用於形成電連接至第一電極107的佈線之第二開口。

在此蝕刻步驟中形成的到達第一電極107的第一開口於其底部表面具有約1至6 μm的直徑。但是，如圖2的圖形所示，由於電流消耗隨著第一開口的直徑變大而增加，所以，第一開口較佳地為小。注意，雖然開口的尺寸以直徑標示，但是，開口的上表面的形狀不限於圓形，而是也可以使用長方形。在圖2的圖形中，垂直軸標示正好在抗熔絲型ROM短路之前的電流值，水平軸表示第一開口的直徑。注意，使用濺射法形成的200 nm厚的非晶矽膜作為抗熔絲型ROM的矽膜，從量測取得圖2的資料。此外，即使當電漿CVD法形成的非晶矽膜作為抗熔絲型ROM的矽膜時，開口直徑與正好在短路前的電流值之間的關係顯示與使用濺射法形成的非晶矽膜時的關係有類似的傾向。

此外，為了降低步驟數目，以蝕刻條件調整之一蝕刻，形成到達半導體層的開口、到達TFT的閘電極的開口、及到達第一電極的第一開口與第二開口。

在先前步驟中，以與TFT的製造步驟相同的步驟，形成抗熔絲型ROM的部份；因此，步驟數目不會增加。

接著，形成矽膜115至與到達第一電極107的第一開口相重疊。以濺射法、LPCVD法、電漿CVD法、等等，使用非晶矽膜、微晶矽膜、或多晶矽膜、形成矽膜115。此處，使用以電漿CVD法取得的非晶矽膜。

矽膜115的厚度為10至200 nm。抗熔絲型ROM的短路電壓與矽膜115的厚度成比例。圖3的圖形顯示具有2 μm的第一開口直徑之抗熔絲型ROM的短路電壓與矽膜的厚度之間的關係。注意，使用濺射法形成的非晶矽膜作為抗熔絲型ROM的矽膜，圖3的圖形之資料係從此矽膜取得。根據圖3，可知當形成具有低短路電壓的抗熔絲型ROM時，較佳的是降低矽膜115的厚度。藉由控制矽膜115的厚度，可以自由地設定抗熔絲型ROM的短路電壓。此外，當使用電漿CVD法形成的非晶矽膜作為抗熔絲型ROM的矽膜時短路電壓與矽膜厚度之間的關係，顯示類似於當使用濺射法形成的非晶矽膜時關係之傾向。

此外，氧或氮可以刻意地包含於用於抗熔絲型ROM的矽膜中。在上述蝕刻步驟與形成矽膜的步驟之間，執行曝露至空氣，以致於連續地執行這些步驟。在矽膜115與第一電極107之間的介面比矽膜115的其它區域包含更多的氮或氧。在抗熔絲型ROM中，至少矽膜115及第一電極107不會連續地堆疊。氧或氮包含於矽膜115中，以致於寫入抗熔絲型ROM之前及之後之間的電阻差可以增加。此外，當開口形成之後曝露至空氣，有時會於曝露的鎢膜的表面上形成薄的自然氧化膜。此外，也藉由在鎢膜的表面上形成自然的氧化物膜，自然氧化物膜可以作為緩衝層，因此，抗熔絲型ROM可以充份地作用。

由於需要一遮罩以用於圖案化此矽膜115，所以，因為膜形成步驟及其圖案化步驟，所以，步驟數目增加。

注意，假使使用藉由例如噴墨法等滴放法將氫及矽形成的高階矽烷化合物與矽溶解於有機溶劑中的液體，選擇地形成矽膜時，可以降低由於矽膜115的形成而增加的步驟數目。

接著，以含有氫氟酸的蝕刻劑，移除形成於半導體層的表面上的氧化物膜，同時，清洗半導層的曝露表面。注意，需要小心，以致於矽膜115不會被此清洗步驟蝕刻及消除。

接著，以濺射法堆疊金屬膜。然後，使用光罩，形成光阻遮罩，以及選擇性地蝕刻金屬堆疊膜，以致於在驅動電路部140中形成TFT的源極電極116和118以及汲極電極117；抗熔絲型ROM的第二電極120及第三電極119形成於記憶體部130；及連接電極121形成於天線部150中。連接電極121電連接至稍後要形成的電源形成電路及天線。

此外，第三電極119電連接至第一電極107，以致於導引佈線；因此，降低耗電。在主動矩陣記憶體的情形中，第三電極119電連接切換元件至第一電極107。在被動矩陣記憶體的情形中，第一電極107可以條狀地平行配置，以及，第二電極120可以條狀地平行配置以致於與第一電極107成直角。在被動矩陣記憶體中，第三電極119設置在端部以作為接腳電極。

注意，此處金屬堆疊膜為厚度在50至200 nm的鈦膜、厚度在100至400 nm的純鋁膜、及厚度在50至200 nm的鈦膜之三層堆疊結構。使用與矽起反應形成矽化物之材料，形成與矽膜115接觸的至少金屬堆疊膜層。

此外，由於鈦膜用於此金屬堆疊膜，所以，與其它導電材料的接觸電阻為低，此外，由於使用純鋁膜且佈線電阻值為低，所以，使用金屬堆疊膜於驅動電路部的接腳佈線、記憶體部的接腳佈線、及天線部的連接佈，是有效的。

以此方式，如圖1A所示，在具有絕緣表面的基板101上，設置剝離層102及絕緣層103，因此，在記憶體部130中設置抗熔絲型ROM，以及，在驅動電路部140中設置包含n通道TFT及p通道TFT之CMOS電路。經由與TFT的源極電極116和118及汲極電極117相同的步驟，形成抗熔絲型ROM的第二電極120，以致於降低步驟數目。此外，經由與源極電極116和118及汲極電極117相同的步驟，形成天線部的連接電極121，以致於天線與電源形成電路之間的連接部中的接觸電阻及雜訊可以降低。

此處，圖4顯示抗熔絲型ROM的電特徵。在圖4中，垂直軸表示電流，水平軸表示施加的電壓。使用以電漿CVD法所形成的厚度50 nm的非晶矽膜作為量測的抗熔絲型ROM的矽膜。此外，圖4顯示第一開口的直徑為2 μm的抗熔絲型ROM的量測結果。對25個元件執行量測，以及，正好短路前的電流值在1至10 μ A的範圍中。在4至6V的施加電壓範圍中，確認抗熔絲型ROM的短路。根據圖4中的結果，可以知道此抗熔絲型ROM是能夠由電流值及低電壓寫入的記憶體元件。

根據圖4中所示的抗熔絲型ROM的電特徵，可以說記憶體可以在無線訊號產生的電流值及電壓值的範圍中被驅動。亦即，圖4中所示的抗熔絲型ROM可以降低用於寫入資料的電力。此外，藉由降低寫入電壓值，可以降低由天線取得的訊號由靴帶式電路或類似者所形成的電壓值，以及，可以降低記憶體的驅動電路的平面面積。因此，在抗熔絲型ROM安裝至晶片的情形中，可以降低驅動電路所佔據的晶片面積。此外，圖4中所示的抗熔絲型ROM可以降低讀取資料的電力，以致於能夠降低記憶體的耗電以及取得整個無線晶片的低耗電。

圖5顯示在玻璃基板上形成抗熔絲型ROM之後的狀態以及施加電壓以取得短路狀態(上與下電極之間的導電狀態)的剖面照片。使用電漿CVD法所形成的厚度50 nm的非晶矽膜作為被拍照的抗熔絲型ROM的矽膜。圖5顯示矽膜與第一電極彼此接觸的整個區域上的矽化反應。注意，不必在矽膜與第一電極彼此接觸的抗熔絲型ROM的整個區域上產生矽化反應，但是，只要該區域的部份因矽化反應而為導電的，即可接受。發明人確認數個記憶體元件，在其中，矽膜及第一電極彼此接觸的區域的一部份中為導電的。

圖6A顯示圖5的剖面照片中左側的放大視圖。圖6B顯示其視圖。根據EDX量測之圖6B的剖面結構的每一部份的成份之檢測，分別在第一電極207、矽膜215、及第二電極220中偵測到大量的鎢、矽、及鈦。此外，從第一電極207及第二電極220，產生矽化反應。在與第二電極220接觸的矽膜215的區域的整個表面上，形成矽化鈦層201。與第一電極207接觸的區域202是矽化鈦與矽化鎢混合的區域。包含於區域202中的矽化鈦或矽化鎢部份地電連接至矽化鈦層201，以致於產生短路狀態(導電狀態)。

然後，形成絕緣膜122，其遮蓋源極電極116和118、汲極電極117、第二電極120、第三電極119、及連接電極121。絕緣膜122可以是無機絕緣膜或無機絕緣膜與有機絕緣膜的堆疊層。

接著，形成光阻遮罩及選擇性地蝕刻絕緣膜122，以致於形成到達第三電極119的開口及到達連接電極121的開口。注意，為了確保與稍後要形成的天線之電連接，到達連接電極121的開口的尺寸製成相當大，或是設置複數個開口。

然後，移除光阻遮罩，以及，形成用於改進天線的黏著之金屬層124及第四電極123。經由相同步驟，使用鈦膜、銅膜、鋁膜、或類似者，形成金屬層124及第四電極123。藉由濺射法或噴墨法，形成金屬層124及第四電極123。在採用濺射法的情形中，在形成金屬層之後，形成光阻遮罩，執行選擇性蝕刻，以及移除光阻遮罩。

接著，以濺射法或印刷法，形成天線125。在以網目印刷法或噴墨法形成天線125的情形中，將具有數nm至數十μm的粒徑之導電粒子溶解於或散佈於有機樹脂中的導電膏選擇性地印刷，接著，執行烘烤以降低電阻。

關於導電粒子，可以使用選自銀(Ag)、黃金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、鈦(Ti)、等等之一或更多種金屬粒子，鹵化銀微粒、或散佈的奈米粒子。此外，關於包含在導電膏中的有機樹脂，可以使用選自作為接合劑、溶劑、散佈劑、及用於金屬粒子的塗著成份的複數種有機樹脂中選取的一或更多有機樹脂。典型上，可以使用例如環氧樹脂或矽樹脂等有機樹脂。此外，當形成導電膜時，在施加導電膏之後，較佳地執行烘烤。舉例而言，在以含有銀作為其主成份的微粒(例如，大於或等於1 nm且小於或等於100 nm的顆粒尺寸)用於導電膏的材料之情形中，藉由在150至300℃的溫度下烘烤膏至固化，可以取得導電膜。或者，可以使用含有銲材或無鉛銲材作為其主成份。在該情形中，較佳地使用具有小於或等於20 μm的顆粒尺寸之微粒。銲材及無鉛銲材具大低成本的優點。

在以網目印刷法形成天線125的情形中，當天線125與絕緣膜122的黏著性低時，有效的提供金屬層124作為基膜。抗熔絲型ROM、驅動電路、及天線形成於相同基板上，以致於可以免除安裝步驟。此處，安裝意指以銲材、熱壓縮接合、接線接合、凸塊接合、等等來電連接設有天線的基板至驅動電路之工作。舉例而言，當矽晶片附著至用於基板的天線時，執行安裝。

對於天線125的形狀並無特別限定。關於施加至天線之訊號的傳輸方法，可以使用電磁耦合方法、電磁感應方法、微波方法、等等。考慮應用，實施者可以適當地選取傳輸方法，以及，根據傳輸方法設置具有最佳長度及形狀的天線。

舉例而言，在使用電磁耦合方法或電磁感應方法(例如13.56MHz頻帶)作為傳輸方法的情形中，使用藉由電場密度改變而產生的電磁感應；因此，作為天線的導電膜形成圓形(例如迴路天線)或螺旋狀(例如螺旋天線)。

在使用微波方法(例如UHF頻帶(860至960MHz頻帶)、2.45 GHz頻帶、等等)作為傳輸方法的情形中，考慮用於訊號傳輸的電波之波長，設定作為天線的導電膜的長度或形狀。舉例而言，作為天線的導電膜可以形成為直線狀(例如偶極天線)、平坦狀(例如補綴天線)、等等。作為天線的導電膜的形狀不限於直線狀，考慮電磁波的波長，作為天線的導電膜可以形成為曲線狀、蜿蜒線、或其組合。

圖7A至7E顯示天線形狀的實施例。舉例而言，如圖7A所示，天線303A可以設置為全部圍繞記憶體部份及驅動電路302A。如圖7B所示，薄天線303B可以設置成圍繞記憶體部份及驅動電路320B，以致於以圓圈圍繞記憶體部份及驅動電路302B。如圖7C所示，相對於記憶體部份及驅動電路302C，天線可以具有類似於用於接收高頻電磁波的天線303C之形狀。如圖7D所示，相對於記憶體部份及驅動電路302D，天線具有類似於180°全方位(能夠在任何方向接收訊號)的天線303D之形狀。如圖7E所示，相對於記憶體部份及驅動電路302E，天線具有類似於延伸為類似棍的長形之天線303E之形狀。可以使用天線125與具有這些形狀的天線相結合。

天線所需的長度視用於接收的頻率而不同。舉例而言，在頻率為2.45GHz的情形中，假使設置半波偶極天線，則天線可以具有約60 mm(1/2波長)的長度，假使設置單極天線，則天線可以具有約30 mm(1/4波長)的長度。

接著，在剝離層102的介面或層的內部，執行剝離，以及，以第一片100a及第二片100b將元件密封。關於剝離方法，並無特別限定。例如使用剝離層的鎢膜之表面氧化物膜的剝離方法(在日本公開專利申請號2004－214281中揭示的技術)、蝕刻剝離層的剝離方法、或使用雷射剝蝕的剝離方法等習知的剝離方法。此外，藉由使用例如環氧樹脂等接合層，藉由接合以執行密封。此外，剝離步驟及天線形成步驟的次序可以互換；可以在剝離後，藉由網目印刷法，形成天線。

將塑膠膜或紙用於第一片100a及第二片100b。或者，以薄陶瓷用於第一片100a及第二片100b，以便增加耐受電壓，或是使用以樹脂充填碳纖維或玻璃纖維形成的纖維之片，所謂的預浸體。假使使用可撓材料作為第一片100a及第二片100b的材料，則可設置適用於附著至物體的彎曲表面之無線晶片。

經由上述步驟，在相同基板上形成抗熔絲型ROM及驅動電路。此外，經由少數步驟，即可在相同基板上形成抗熔絲型ROM及驅動電路。

在下述實施例中，將進一步詳細說明包含上述結構的本發明。

〔實施例1〕

在本實施例中，將於下參考圖8A至8D及圖9A至9C，說明包含主動矩陣抗熔絲型ROM的無線晶片之製造方法。

首先，在基板501上形成作為剝離層的金屬層502。使用玻璃基板作為基板501。以濺射法取得的厚度30至200 nm的鎢膜、氮化鎢膜、或鉬膜可以用於金屬層502。

接著，將金屬層502的表面氧化以形成金屬氧化物層(未顯示)。藉由純水或臭氧水將表面氧化，或以氧電漿氧化，可以形成金屬氧化物層。或者，藉由在含氧的氛圍中，形成金屬氧化物層。此外，替代地，可以在稍後形成絕緣膜的步驟中，形成金屬氧化物層。在此情形中，當以電漿CVD法形成氧化矽膜或氮氧化矽膜作為絕緣膜時，金屬層502的表面會被氧化，以致於形成金屬氧化物。

接著，在金屬氧化物層上形成第一絕緣膜503。使用例如氧化矽膜、氮化矽膜、或氮氧化矽膜(SiO_x N_y )等絕緣膜作為第一絕緣膜503。關於典型的實施例，第一絕緣膜503由雙層結構形成，以及，使用厚度50至100 nm的氧氮化矽膜及厚度100至150 nm的氮氧化矽膜，相堆疊的結構，氧氮化矽膜係藉由使用SiH₄ 、NH₃ 、及N₂ O作為反應氣體而以PCVD形成，氮氧化矽膜係藉由使用SiH₄ 及N₂ O作為反應氣體而形成的。或者，關於一層的第一絕緣層503，較佳地使用厚度小於或等於10 nm的氮化矽膜(SiN膜)或是厚度小於或等於10nm的氮氧化矽膜(SiN_x O_y )(x>y)。或者，可以使用三層結構，其中，順序地堆疊氮化矽膜、氮氧化矽膜、及氮化矽膜。雖然，此處說明形成第一絕緣膜503作為基部絕緣膜的實施例，但是，假使不需要時，無需設置第一絕緣膜503。

接著，在第一絕緣膜503上形成半導體層。如下所述般形成半導體層：以習知方法(濺射法、LPCVD法、電漿CVD法、等等)形成具有非晶結構的半導體膜，然後，以習知晶化處理(雷射晶化、熱晶化、使用例如鎳等促媒的熱晶化、等等)將其晶化以取得結晶半導體膜，以及，在使用第一光罩形成光阻遮罩之後，將結晶半導體膜圖案化至所需形狀。注意，假使使用電漿CVD法，則可以連續地堆疊第一絕緣膜及具有非晶結構的半導體膜，而不用曝露至空氣。此半導體膜形成至具有25至80nm(較佳地30至70nm)的厚度。雖然，對非晶半導體膜的材料並無特別限定，但是，較佳地使用矽或矽鍺(SiGe)合金以形成非晶半導體膜。

或者，可以使用連續波雷射，以晶化處理具有非晶結構的半導體膜。為了在非晶半導體膜的晶化中取得大晶粒尺寸的晶體，使用能夠連續波振盪的固態雷射，較佳地採用基波的第二至第四諧波。典型上，可以使用Nd：YVO₄ 雷射(1064nm的基波)的第二諧波(532nm)或第三諧波(355nm)。當使用連續波雷射時，從輸出功率為10 W的連續波YVO₄ 雷射發射的雷射光會被非線性光學元件轉換成諧波。此外，有一方法，將YVO₄ 晶體及非線性元件置於振盪器中，以及，發射高次諧波。然後，以光學系統，將雷射光較佳地整形成在照射表面上為長方形或橢圓形，並將其發射半導體膜。此時，需要約0.01至100 MW/cm² (較佳地，0.1至10 MW/cm² )的能量密度。然後，相對於雷射光，以約10至2000 cm/s的速度移動半導體膜以致於被照射。

接著，移除光阻遮罩。然後，假使需要時，以少量雜質元素(硼或磷)摻雜半導體層，以控制TFT的臨界值。此處，採用離子摻雜法，其中，二硼烷未由質譜儀分離而是由電漿激發。

接著，使用含有氫氟酸的蝕刻劑，同時移除半導體層的表面上的氧化物膜，及清洗半導體層的表面。

然後，形成遮蓋半導體層的第二絕緣膜。以電漿CVD法或濺射法，形成第二絕緣膜至具有1至200 nm的厚度。第二絕緣膜較佳地形成為薄到10至50nm以具有含矽絕緣膜的單層或堆疊層結構，然後，使用微波電漿以執行表面氮化處理。第二絕緣膜作為稍後要形成的TFT的閘極絕緣膜。

接著，閘極電極504至508及作為抗熔絲型ROM的下電極之第一電極509形成於第二絕緣膜上。使用第二光罩，形成光阻遮罩，接著，由濺射法取得的100至500nm厚的導電膜被圖案化至所需形狀，以致於形成閘極電極504至508及第一電極509。

閘極電極504至508及第一電極509的材料只要能與矽起反應以形成矽化物即為可接受的。閘極電極504至508及第一電極509可以由選自鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、及鐵的元素、或含有上述元素作為主成份的合金或化合物的單層、或其堆疊層所形成。注意，較佳地，將高熔點金屬用於TFT的閘極電極；如此，使用鎢或鉬。在閘極電極504至508及第一電極509由堆疊層形成的情形中，假使作為上層的材料層由上述材料形成時，則作為下層的材料層可以為摻雜有例如磷等雜質元素的多晶矽層。

接著，使用第三光罩，形成光阻遮罩以遮蓋要成為p通道TFT的區域中的半導體層，以及，使用閘極電極505和507作為遮罩，將雜質元素導入要成為n通道TFT的區域中的半導體層，以致於形成低濃度雜質區。關於雜質元素，可以使用賦予n型導電率的雜質元素或是賦予p型導電率的雜質元素。關於賦予n型導電率的雜質元素，可以使用磷、砷、等等。此處，將磷導入要成為n通道TFT的區域中的半導體層中，以致於含有1x10¹⁵ 至1x10¹⁹ /cm³ 的濃度，以致於形成n型雜質區。

接著，移除光阻遮罩。使用第四光罩，形成光阻遮罩，以遮蓋要成為n通道TFT的區域中的半導體層，以及，使用閘極電極504、506及508作為遮罩，將雜質元素導入要成為p通道TFT的區域中的半導體層，以致於形成p型雜質區。關於賦予p型導電率的雜質元素，可以使用硼、鋁、鎵、等等。此處，將硼導入要成為p通道TFT的區域中的半導體層中，以致於含有1×10¹⁹ 至1×10²⁰ /cm³ 的濃度，以致於形成p型雜質區。結果，在要成為p通道TFT的區域中的半導體層中形成源極或汲極區514和515及通道形成區516。

注意，在閘極電極504至508及第一電極509的二個側表面上，形成側壁510和511。側壁510的形成方法如下所述。首先，以電漿CVD法、濺射法、等等，形成含有例如矽、矽的氧化物、或矽的氮化物等無機材料、或含有例如有機樹脂等有機材料的膜至具有單層或堆疊層，以致於遮蓋第二絕緣膜、閘極電極504至508、及第一電極509；因此，形成第三絕緣膜。然後，以主要在垂直方向上各向異性蝕刻，選擇性地蝕刻第三絕緣膜以形成與閘極電極504至508及第一電極509的側表面相接觸的絕緣膜(側壁510)。注意，部份的第二絕緣膜被蝕刻移除，同時形成側壁510。部份的第二絕緣膜被蝕刻移除，以致於餘留的閘極絕緣層512形成於閘極電極504至508及側壁510之下。此外，部份的第二絕緣膜被蝕刻移除，以致於餘留的閘極絕緣層513形成於第一電極509及側壁511。

接著，移除光阻遮罩。使用第五光罩，形成光阻遮罩，以遮蓋要成為p通道TFT的區域中的半導體層，以及，使用閘極電極505及507和側壁510作為遮罩，將雜質元素導入要成為n通道TFT的區域中的半導體層，以致於形成高濃度雜質區。在導入雜質元素之後，移除光阻遮罩。此處，將磷導入要成為n通道TFT的區域中的半導體層中，以致於含有1×10¹⁹ 至1×10²⁰ /cm³ 的濃度，以致於形成n型高濃度雜質區。結果，在要成為n通道TFT的區域中的半導體層中形成源極或汲極區517和518、LDD區519和520、及通道形成區521。LDD區519和520形成於側壁510之下。

雖然，所說明之結構係LDD區形成於包含在n通道TFT中的半導體層中以及LDD區未形成於包含在p通道TFT中的半導體層，但是，本發明不限於此。LDD區可以形成於包含在n通道TFT及p通道TFT中的半導體層中。

接著，以濺射法、LPCVD法、電漿CVD法、等等，形成含氫的第四絕緣膜522，然後，執行添加至半導體層的雜質元素之活化處理及氫化處理。使用加熱爐中的熱處理(在300至550℃下1至12小時)、使用燈光源的快速熱退火法(RTA法)，以用於雜質元素的活化處理及氫化處理。以PCVD法取得的氧氮化矽膜(SiNO膜)用於含氫的第四絕緣膜522。此處，含氫的第四絕緣膜522的厚度為50至200nm。此外，在使用典型上例如鎳等促進晶化的金屬元素以晶化半導體膜的情形中，活化的同時，也執行降低通道形成區中的鎳之吸氣。注意，含氫的第四絕緣膜522是層間絕緣膜的第一層。

接著，以濺射法、LPCVD法、電漿CVD法、等等，形成作為層間絕緣膜的第二層之第五絕緣膜523。例如氧化矽膜、氮化矽膜、或氮氧化矽膜等絕緣膜的單層或堆疊層用於第五絕緣膜523。此處，第五絕緣膜523的厚度為300至800 nm。

接著，使用第六光罩，在第五絕緣膜523上形成光阻遮罩，以及，選擇性地蝕刻第四絕緣膜522和第五絕緣膜523，以致於形成到達第一電極509的第一開口。在蝕刻之後，移除光阻遮罩。第一開口的直徑較佳地為約1至6 μm。在本實施例中，第一開口的直徑為2 μm。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖8A。

接著，以濺射法、LPCVD法、電漿CVD法、等等，形成矽膜。使用非晶矽膜、微晶矽膜、及多晶矽膜中任一者作為矽膜，以及，矽膜的厚度為10至200 nm。在本實施例中，以電漿CVD法，形成厚度100 nm的非晶矽膜。然後，使用第七遮罩，在非晶矽膜上，形成光阻遮罩，以及，選擇性地蝕刻非晶矽膜，以致於形成與第一開口重疊的矽層524。在蝕刻之後，移除光阻遮罩。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖8B。

接著，使用第八遮罩，形成光阻遮罩，以及，選擇性地蝕刻第四絕緣膜522和第五絕緣膜523，以致於形成到達半導體層的開口、到達閘極電的開口、及到達第一電極509的第二開口。在蝕刻之後，移除光阻遮罩。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖8C。

接著，以含氫氟酸的蝕刻劑，移除半導體層的曝露表面及第一電極109的曝露表面上的氧化物膜，同時，清洗半導體層的曝露表面及第一電極109的曝露表面。

接著，以濺射法形成導電膜。此導電膜由選自鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、鐵、鋁、及銅的元素、或含有上述元素作為主成份的合金或化合物的單層，或其堆疊層所形成。注意，在導電膜堆疊的情形中，使用與矽起反應以形成矽化物且與用於形成作為記憶體元件的下電極之第一電極的材料不同的材料，形成與矽層524接觸的至少一層。舉例而言，使用鈦膜、含微量的矽的鋁膜、及鈦膜的三層結構，或是鈦膜、含鎳及碳的鋁合金膜、及鈦膜的三層結構。在本實施例中，使用100 nm厚的鈦膜、350 nm厚的純鋁膜、及100 nm厚的鈦膜。

接著，使用第九光罩以形成光阻遮罩，以及，選擇性地蝕刻導電膜，以致於形成抗熔絲型ROM的源極或汲極電極525至534、閘極接腳佈線535至539、第二電極540及第三電極541、以及天線部的第四電極542。第二電極540與第一開口重疊，以作為記憶體元件的上電極。此外，第三電極541與第二開口相重疊，以電連接至第一電極509。注意，雖然此處未顯示，但是，第四電極電連接至電源部及天線部的TFT。蝕刻之後，移除光阻遮罩。

經由先前步驟製成的半導體裝置的剖面視圖相當於圖8D。在本實施例中，藉由使用第九光罩，邏輯電路部601的TFT、記憶部602的抗熔絲型ROM 600、及天線部和電源部603的TFT可以形成於相同的基板上。

接著，形成第六絕緣膜543以遮蓋邏輯電路部601的TFT、記憶部602的TFT及抗熔絲型ROM 600、及天線部和電源部603的TFT。使用含有氧化矽的絕緣膜或有機樹脂膜作為第六絕緣膜543。含有氧化矽的絕緣膜較佳地用於改進無線晶片的可靠度。或者，由於在以網目印刷法形成稍後要形成的天線之情形中，由於第六絕緣膜543希望具有平坦化的表面，所以，較佳地使用以塗著方法形成的有機樹脂膜。可以由實施者適當地選取作為第六絕緣膜543的膜。此外，在本實施例模式中，說明之實施例係稍後要形成的天線與電源部603中的驅動電路相重疊，如此，第六絕緣膜543作為隔離驅動電路與天線之層間絕緣膜。在天線具有圓形(例如迴路天線)或螺旋狀的情形中，天線的二端之一由下層的佈線導引；如此，較佳的是提供第六絕緣膜543。注意，在採用微波法及天線具有直線狀(例如偶極天線)、平坦狀(例如補綴天線)、等等之情形中，稍後要形成的天線可以配置成不會與驅動電路及記憶體部相重疊；如此，無需設置第六絕緣膜543。

接著，使用第十光罩，形成光阻遮罩，以及選擇性地蝕刻第六絕緣膜543，以致於形成到達第三電極541的第三開口及到達第四電極542的第四開口。在蝕刻之後，移除光阻遮罩。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖9A。

接著，在第六絕緣膜543上形成金屬膜。使用選自鈦、鎳、及黃金的元素形成的單層或其堆疊層作為金屬膜。然後，使用第十一光罩，形成光阻遮罩，以及，選擇性地蝕刻金屬膜，以致於在天線的第一電極509的接腳佈線部604及基部膜545中形成接腳佈線544。注意，使用金屬遮罩而不使用光阻遮罩，以濺射法選擇性地形成接腳佈線544及基部膜545。當設置天線的基部膜545時，可以確保與天線大面積接觸。此外，當設置天線的基部膜545時，可以改進與第六絕緣膜543的黏著性。無需多言，天線的基部膜545是由導電材料形成，藉以作為天線的一部份。此外，無需視電路設計的佈局而形成接腳佈線544。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖9B。

接著，在天線的基部膜545上形成天線546。天線546可以由網目印刷法形成，或者，可以以濺射法由鋁、銀、等形成金屬膜並接著使用光罩以圖案化之方式，形成天線546。假使光罩數目的降低為優先，則可以以網目印刷法形成天線546。網目印刷法意指使用稱為刮墨刀的塑膠、金屬、或橡膠刀，將墨水或膏轉移至設置在網板的相對側上的工件，墨水或膏係設置於網板上，網板係以由金屬網或高聚合物纖維網製成的基部上的感光樹脂形成預定圖案之方式而形成的。網目印刷法具有以低成本實現相當大面積的圖案形成之優點。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖9C。在本實施例中，可以藉由使用十一個光罩，在相同基板上形成邏輯電路部601、記憶體部602的TFT及抗熔絲型ROM 600以及天線部和電源部603的TFT和天線。

在使用金屬遮罩以濺射法選擇性地形成天線的接腳佈線544及基部膜545之情形中，使用十個光罩，可以形成圖9C中所示的無線晶片。在使用微波方法及天線具有直線形狀、平坦狀、等等的情形中，可以省略天線的基部膜545和第六絕緣膜543的形成；如此，使用九個光罩，即可形成無線晶片。此外，假使僅使用p通道TFT以降低光罩的數目來設計及製造驅動電路時，則二個光罩變成不需要的，以及，可以全部使用七個光罩，形成無線晶片。

此外，雖然在本實施例中說明使用光罩以形成光阻遮罩的實施例，但是，對於圖案化技術並無特別限定。可以以滴放法選擇性地形成光阻材料但不使用光罩之方式，形成光阻遮罩。

接著，金屬層502及基板501被剝離而被移除。在金屬氧化物內，在第一絕緣膜503與金屬膜之間的介面，或是在金屬氧化物膜與金屬層502之間的介面，產生剝離，以致於可以以較小的力量，將無線晶片從基板501剝離。當金屬層502及基板501被移除時，可以使用固定基板，固定基板係要在有天線設置的側邊上被接合。

接著，有無數的無線晶片形成於上的片體會由切割器、切成晶粒、等等所分割，以致於分成個別的無線晶片。此外，假使使用撿拾每一無線晶片以被剝離之方法，則不需此分割步驟。

接著，將無線晶片固定至片狀基板。關於片狀基板，可以使用塑膠、預浸體、陶瓷片、等等。無線晶片可以固定成插置於二片狀基板之間，或者，無線晶片藉由接合層固定至一片狀物。關於接合層，可以使用光可固化黏著劑、反應可固化黏著劑、熱固性黏著劑、或紫外線固化黏著劑等不同的可固化黏著劑；或好氣性黏著劑。或者，無線晶片可以配置在製紙的中間，藉以設置在一件紙中。

藉由上述步驟所製造的無線晶片，可以實現一次寫入多次讀取記憶體，此記憶體可以在無線晶片製造後的任何時間寫入資料。舉例而言，在固定至可撓片狀基板的無線晶片附著至具有曲面的物體上之後，資料可以寫入至包含在無線晶片中的抗熔絲型ROM。

本實施例可以與實施例模式自由地結合。

〔實施例2〕

在本實施例中，製程與實施例1部份不同的實施例將顯示於圖10A至10D及圖11A至11C中。注意，與實施例1共同的部份以相同的代號表示，且為了簡明起見，省略其說明。

首先，根據實施例1，取得與圖8A相同的剖面結構。注意，圖10A與圖8A相同。

接著，以濺射法、LPCVD法、電漿CVD法、等等，形成矽膜，以及，以濺射法或電漿CVD法，於其上堆疊金屬膜。使用非晶矽膜、微晶矽膜、及多晶矽膜中任何一者作為矽膜。矽膜的厚度為10至200 nm。使用例如鈦、鎢、鎳、鉻、鉬、鉭、鈷、鋯、釩、鈀、鉿、鉑、及鐵等簡單物質、或其合金或化合物，形成金屬膜至具有10至100 nm的厚度。使用與用於形成作為記憶體元件的下電極之第一電極509的材料不同的材料，形成金屬膜。在本實施例中，以濺射法但不曝露至空氣中，連續地堆疊厚度50 nm的非晶矽膜及厚度100nm的氮化鈦。亦即，在本實施例中，矽層及第一電極不會被連續地堆疊，而矽層及第二電極會被連續地堆疊。以此方式，在矽層524與第二電極之間形成介面但不曝露至空氣中，對於作為記憶體寫入及形成矽化物是重要的。此外，金屬膜可為堆疊層，舉例而言，鈦膜及氮化鈦膜的堆疊層。雖然在實施例1中說明使矽層524曝露的步驟，但是，矽層524由金屬膜的連續形成所保護。特別地，在矽層524具有小於或等於50 nm厚度的情形中，可以防止因稍後執行的氫氟酸等清洗而減少矽層524的厚度。

接著，使用第七遮罩，在金屬膜上，形成光阻遮罩，以及，選擇性地蝕刻金屬膜及非晶矽膜，以致於形成與第一開口重疊的矽層524及第二電極701。在蝕刻之後，移除光阻遮罩。注意，在以乾蝕刻選擇性地移除金屬膜以形成第二電極701之情形中，作為第二電極701的上層之氮化鈦膜可以在乾蝕刻期間防止電漿傷害矽層524。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖10B。

接著，使用第八遮罩，形成光阻遮罩，以及，選擇性地蝕刻第四絕緣膜522和第五絕緣膜523，以致於形成到達半導體層的開口、到達閘極電的開口、及到達第一電極509的第二開口。然後，在蝕刻之後，移除光阻遮罩。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖10C。

接著，以含氫氟酸的蝕刻劑，移除半導體層的曝露表面及第一電極109的表面上曝露的氧化物膜，同時，清洗半導體層的曝露表面及第一電極的曝露表面。注意，矽層524的上表面由第二電極701遮蓋。在本實施例中，第二電極701是鈦膜及氮化鈦膜的堆疊層。鈦膜比氮化鈦膜更容易與矽起反應以形成矽化物。此外，當半導體層的曝露表面及第一電極的曝露表面被清洗時，氮化鈦膜可以防止鈦膜被含有氫氟酸的蝕刻劑所蝕刻。

接著，以濺射法形成導電膜。此導電膜由選自鈦、鎢、鉬、鋁、及銅的元素、或含有上述元素作為主成份的合金或化合物材料的單層，或其堆疊層所形成。在本實施例中，使用100 nm厚的鈦膜、350 nm厚的含微量矽的鋁膜、及100 nm厚的鈦膜。

接著，使用第九光罩以形成光阻遮罩，以及，選擇性地蝕刻導電膜，以致於形成抗熔絲型ROM的源極或汲極電極525至534、閘極接腳佈線535至539、第三電極541及第五電極702、以及天線部的第四電極542。第五電極702與第二電極701重疊，以降低佈線的電阻。此外，第三電極541與第二開口相重疊，以電連接至第一電極509。注意，雖然此處未顯示，但是，第四電極542電連接至電源部及天線部的TFT。蝕刻之後，移除光阻遮罩。

經由先前步驟製成的半導體裝置的剖面視圖相當於圖10D。在本實施例中，也藉由使用第九光罩，邏輯電路部601的TFT、記憶部602的抗熔絲型ROM 600、及天線部和電源部603的TFT可以形成於相同的基板上。

接著，形成第六絕緣膜543以遮蓋邏輯電路部601的TFT、記憶部602的抗熔絲型ROM 600及TFT、及天線部和電源部603的TFT。使用含有氧化矽的絕緣膜或有機樹脂膜作為第六絕緣膜543。含有氧化矽的絕緣膜較佳地用於改進無線晶片的可靠度。或者，由於在以網目印刷法形成稍後要形成的天線之情形中，由於第六絕緣膜543希望具有平坦化的表面，所以，較佳地使用以塗著方法形成的有機樹脂膜。可以由實施者適當地選取作為第六絕緣膜543的膜。

接著，使用第十光罩，形成光阻遮罩，以及選擇性地蝕刻第六絕緣膜543，以致於形成到達第四電極542的第四開口。在蝕刻之後，移除光阻遮罩。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖11A。

接著，以使用金屬遮罩的濺射法或是滴放法，在第六絕緣膜543上形成天線的基部膜545。天線的基部膜545由選自鈦、鎳、及黃金的元素的單層或其堆疊層形成天線的基部膜545。注意，此處，以使用光罩形成光阻遮罩及選擇性地蝕刻金屬膜之方式，形成基部膜545。

接著，在基部膜545上形成天線546。天線546可以由網目印刷法形成，或者，可以以濺射法形成金屬膜並接著使用光罩圖案化之方式，形成天線546。假使光罩數目的降低為優先，則可以以網目印刷法形成天線546。

經由前述步驟製成的半導體裝置的剖面視圖相當於圖11C。在本實施例中，可以藉由使用十個光罩，在相同基板上形成邏輯電路部601、記憶體部602的TFT及抗熔絲型ROM 600以及天線部和電源部603的TFT和天線。

此外，假使僅使用p通道TFT以降低光罩的數目來設計及製造驅動電路時，則二個光罩變成不需要的，以及，可以全部使用八個光罩，形成無線晶片。

此外，如同實施例1中般，執行後續的步驟，以致於可以完成無線晶片。

本實施例可以與實施例模式或實施例1自由地結合。

〔實施例3〕

將參考圖12，說明本實施例的半導體裝置。如圖12所示，本發明的半導體裝置1520具有執行非接觸資料通訊的功能。半導體裝置1520包含電源電路1511、時脈產生電路1512、資料解調變/調變電路1513、控制其它電路的控制電路1514、介面電路1515、記憶體電路1516、資料匯流排1517、天線1518、感測器1523a、及感測器電路1523b。在圖12中，驅動電路意指電源電路1511、時脈產生電路1512、資料解調變/調變電路1513、控制其它電路的控制電路1514、及介面電路1515。

電源電路1511根據自天線1518輸入的AC訊號，產生要供應給半導體裝置1520中的每一電路之不同的電源電壓。時脈產生電路1512根據自天線1518輸入的AC訊號，產生要供應給半導體裝置1520中的每一電路之不同時脈訊號。資料解調變/調變電路1513具有將與讀取器/寫入器1519通訊的資料解調變/調變之功能。控制電路1514具有控制記憶體電路1516的功能。天線1518具有傳送/接收電波的功能。讀取器/寫入器1519執行與半導體裝置的通訊、通訊的控制、通訊資料的處理控制。注意，半導體裝置的結構不限於上述結構。舉例而言，半導體裝置可以具有添加例如電源電壓的限流電路或是僅用於處理碼的硬體等其它元件的結構。

記憶體電路1516包含如實施例模式1中所述的記憶體部，亦即，眾多記憶體元件，每一記憶體元件中，會因外部電作用而產生矽化反應的矽膜插置於成對的導電層之間。注意，記憶體電路1516可以僅包含其中矽膜插置於成對的導電層之件的記憶體元件、或是包含具有其它結構的記憶體電路。舉例而言，包含其它結構的記憶體電路相當於選自DRAM、SRAM、FeRAM、遮罩ROM、PROM、EPROM、EEPROM、及快閃記憶體等之一或眾多記憶體。

感測器1523a包含例如電阻元件、電容耦合元件、電感耦合元件、光電元件、光電轉換元件、熱電動勢元件、電晶體、熱阻器、及二極體等半導體元件。感測器電路1523b偵測阻抗、電抗、電感、電壓、或電流等的變化，以及，執行類比/數位轉換(A/D轉換)以輸出訊號至控制電路1514。

本實施例可以與實施例模式、實施例1、或實施例2自由地組合。

〔實施例4〕

根據本發明，可以形成作為無線晶片的半導體裝置。無線晶片應用廣範。舉例而言，無線晶片可以應用至紙幣、硬幣、證券、記名債券、識別證明(駕駛執照、居留證、等等，請參見圖13A)、記錄媒體(DVD軟體、錄影帶、等等，請參見圖13B)、包裝容器(包裝紙、瓶罐、等等，請參見圖13C)、車輛(腳踏車等等，請參見圖13D)、個人物品(袋子、眼鏡、等等)、食物、植物、動物、衣服、日用品、用於包裝或例如電子設備等物品的標籤(請參見圖13E及13F)、等等。電子設備包含液晶顯示裝置、EL顯示裝置、電視裝置(也簡稱為TV、TV接收機、或電視接收機)、行動電話、等等。

本發明的半導體裝置1520藉由附著至產品的表面或嵌入於產品的內部而固定至產品。舉例而言，假使產品為書，則藉由嵌入於紙內，半導體裝置1520可固定至書，假使產品是由有機樹脂製成的包裝，則藉由嵌入於有機樹脂內，半導體裝置1520可以固定至包裝。由於本發明的半導體裝置1520輕巧、薄、及重量輕，所以，即使裝置固定至產品之後，產品本身的設計品質仍不會變差。當半導體裝置1520設置至紙幣、硬幣、證券、記名債券、識別證明、等等時，可以提供證明功能及藉由使用證明功能以防止偽造。此外，當本發明的半導體裝置設置於用於包裝的容器、記錄媒體、個人物品、食物、衣服、日用品、電子設備、等等時，例如檢測系統等系統變得更有效率。

接著，將參考圖式，說明安裝本發明的半導體裝置的電子設備的觀點。此處所示的電子設備是行動電話，其包含機殼2700和2706、面板2701、外殼2702、印刷電路板2703、操作鍵2704、及電池2705(請參見圖14)。面板2701可拆缷地倂入於外殼2702中且外殼2702適接至印刷電路板2703中。外殼2702的形狀及尺寸可以根據倂有面板2701的電子設備而適當地修改。印刷電路板2703具有複數個安裝至其的封裝半導體裝置。本發明的半導體裝置可以作為封裝的半導體裝置之一。安裝至印刷電路板2703的複數個半導體裝置具有控制器、中央處理單元(CPU)、記憶體、電源電路、音頻處理電路、傳送器/接收器電路、等等之任何功能。

面板2701經由連接膜2708而電連接至印刷電路板2703。面板2701、外殼2702、及印刷電路板2703與操作鍵2704及電池2705一起設置機殼2700及2706內。面板2701中的像素區2709配置成可從設置在機殼2700中的開口窗觀視。

如上所述，本發明的半導體裝置具有小巧、薄、輕的優點。這些優點允許有效使用電子設備的機殼2700和2706中的有限空間。

本發明的半導體裝置包含具有簡單結構的記憶元件，其中，會因外部電作用而產生矽化反應的矽膜插置於成對的導電層之間；如此，可以提供使用半導體裝置的不昂貴電子設備。此外，藉由本發明的半導體裝置，可以容易地實現高集成度；如此，可以提供使用包含高容量記憶體電路的半導體裝置之電子設備。

此外，包含於本發明的半導體裝置中的記憶體裝置可以由外部電作用寫入資料，其具有非揮發性及能夠加入資料的特徵。根據上述特徵，可以防止因改寫的偽造，以及，增加地寫入新的資料。因此，可以提供使用高度功能及高度附加價值的半導體裝置之電子設備。

注意，機殼2700和2706的形狀是行動電話的外形的實施例，以及，根據本實施例的電子設備的功能或應用，其可以改變成不同的模式。

本實施例可以與實施例模式、實施例1、實施例2、或實施例3自由地組合。

產業利用性

使用大面積的玻璃基板之製造能夠一次提供大量無線晶片以及使得無線晶片的單位成本不昂貴。此外，可以在與無線晶片相同基板上形成天線；如此，可以免除安裝步驟。

本申請案根據2006年10月4日向日本專利局申請的日本專利申請序號2006－273394，其整體內容於此一倂列入參考。

100a．．．第一片

100b．．．第二片

101．．．具有絕緣表面的基板

102．．．剝離層

103．．．絕緣層

104．．．閘極絕緣膜

105．．．第一閘極電極

106．．．第二閘極電極

107．．．第一電極

108．．．源極區

109．．．汲極區

110．．．汲極區

111．．．源極區

112．．．通道形成區

113．．．通道形成區

114．．．層間絕緣膜

115．．．矽膜

116．．．源極電極

117．．．汲極電極

118．．．源極電極

119．．．第三電極

120．．．第二電極

121．．．連接電極

122．．．絕緣膜

123．．．第四電極

124．．．金屬層

125．．．天線

302A．．．記憶體部及驅動電路

302B．．．記憶體部及驅動電路

302C．．．記憶體部及驅動電路

302D．．．記憶體部及驅動電路

302E．．．記憶體部及驅動電路

303A．．．天線

303B．．．天線

303C．．．天線

303D．．．天線

303E．．．天線

501．．．基板

502．．．金屬層

503．．．第一絕緣膜

504至508．．．閘極電極

509．．．第一電極

510．．．側壁

511．．．側壁

512．．．閘極絕緣層

513．．．絕緣層

514．．．源極區或汲極區

515．．．源極區或汲極區

516．．．通道形成區

517．．．源極區或汲極區

518．．．源極區或汲極區

519．．．LDD區

520．．．LDD區

521．．．通道形成區

522．．．第四絕緣膜

523．．．第五絕緣膜

524．．．矽層

525至534．．．源極電極或汲極電極

535至539．．．閘極接腳佈線

540．．．第二電極

541．．．第三電極

542．．．第四電極

543．．．第六絕緣膜

544．．．接線佈線

545．．．天線的基部膜

546．．．天線

600．．．抗熔絲型ROM

601．．．邏輯電路部

602．．．記憶體部

603．．．天線部及電源部

604．．．第一電極的接腳佈線部

701．．．第二電極

702．．．第五電極

1511．．．電源電路

1512．．．時脈產生電路

1513．．．資料解調變/調變電路

1514．．．控制電路

1516．．．記憶體電路

1517．．．資料匯流排

1518．．．天線(天線線圈)

1519．．．讀取器/寫入器

1520．．．半導體裝置

1523a．．．感測器

1523b．．．感測器電路

2700．．．機殼

2701．．．面板

2702．．．外殼

2703．．．印刷電路板

2704．．．操作鍵

2705．．．電池

2706．．．機殼

2708．．．連接膜

2709．．．像素區

在附圖中：圖1A及1B是本發明的製程的剖面圖；圖2是顯示抗熔絲型ROM正好短路之前的電流值與開口的直徑之間的關係圖；圖3是顯示短路電壓與抗熔絲型ROM的矽膜的厚度之間的關係；圖4顯示抗熔絲型ROM的電特徵；圖5是抗熔絲型ROM的剖面相片；圖6A及6B分別為抗熔絲型ROM的閉合剖面相片及其圖案；圖7A至7E是顯示天線的上視圖；圖8A至8D是顯示無線晶片的製造步驟之剖面圖；圖9A至9C是顯示無線晶片的製造步驟之剖面圖；圖10A至10D顯示無線晶片的製造步驟之剖面圖；圖11A至11C顯示無線晶片的製造步驟之剖面圖；圖12是方塊圖；圖13A至13F是顯示電子設備的實施例；圖14顯示電子設備的實施例；及圖15顯示傳統實施例。