TWI297182B - Semiconductor device having a trench gate the fabricating method of the same - Google Patents

Description

1297182 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體製造技術，特別是有關於 一種具有溝槽式閘極之金氧半導體電晶體（metal oxide semiconductor transistor ; MOS transistor)的製造方法。 【先前技術】 半導體裝置，例如金氧半導體電晶體的製造技術持續 φ 地往高性能、高積集度及高操作速度發展。隨著積集度的 挺南’金氧半導體電晶體佔有半導體基底的面積必須縮 小，例如藉由減少半導體基底表面的閘極長度及源極/没 極區域，可達到提高積集度的目的，然而，上述方式有可 能導致短通道效應(short channel effect)，而嚴重影響半導 體裝置的性能。美國專利第6，150,693號揭示一種具有v 型閘極之金氧半導體電晶體，其閘極氧化層形成於此v 型溝槽的側壁，而閘極填入V型溝槽。美國專利公開號 2005/0001252 A1揭示一種半導體裝置，具有溝槽式閑極 ® 的金氧半導體電晶體，可改善短通道效應。 一種具有溝槽式閘極之半導體裝置的製造方法已被 提出’首先’選擇性地餘刻半導體基底以形成一用以填入^ 閘極的溝槽’然後沈積既定厚度的厚氧化層於此溝槽的 部，再經由此溝槽的侧壁驅入摻質（dopants)於半導體基底 以形成作為源極/汲極的摻雜區域，然後再去除位於溝才^ 底部的厚氧化物，藉以控制金屬半導體電晶體的通道手 度。 然而上述半導體裝置的製程中必須溝槽内填入既

Client’s Docket Νο·:94110 TT’s Docket No:0548-A50570-TW/fmal/Jessica Chen/ 5 1297182 厚度的厚氧化物’由於不易控制沈積的厚氧化物的厚度， 因此，使得凹入式通道的長度變動报大，難以確保半導體 裝置的性能。 【發明内容】 因此，為了使半導體裝置的製程更於控制或提供性能 更佳的半導體裝置，因此，有需要提供一種改良之具有溝 槽式閘極的半導體裝置及其製造方法。 本發明的目的之一在於提供一種具有溝槽式閘極之 半導體裝置及其製造方法，能夠使製程更易於控制。 本發明的另一目的在於提供一種具有溝槽式閘極之 半導體裝置及其製造方法，能夠避免短通道效應。 本發明另一目的在於提供一種具有溝槽式閘極之半 導體裝置及其製造方法，能夠降低閘極-汲極之間的電容 值(Capacitance Between Gate and Drain ; Cgd )及/或減少 由閘極引起的〉及極漏電流（Gate-induced drain, leakage ; GIDL) 〇 本發明實施例之一提供一種具有溝槽式閘極的半導 體裝置的製造方法，首先，提供一半導體基底，其表面具 有一溝槽蝕刻罩幕，其次，利用該溝槽蝕刻罩幕為遮蔽 物，並#刻該半導體基底，以形成一溝槽，然後，經由該 溝槽摻入摻質於該半導體基底以形成一摻雜區域。餘刻位 於該溝槽底部的該半導體基底，以在該溝槽的底部形成_ 延伸部，然後，在該溝槽及該延伸部形成一閘極絕緣層， 並且，在該溝槽及該延伸部之中形成一溝槽式閘極。 再者，上述形成該摻雜區域的步驟可以是固相^參雜

Client’s Docket Ν〇.:94110 TT^ Docket No:0548-A50570-TW/fmal/Jessica Chen/ 6 •1297182 法、氣相摻雜法或液相摻雜法。 再者，固相摻雜法可於該溝槽的側壁及底部順應性地 形成一含有摻質的絕緣層，再去除該溝槽底部之含有摻質 的絕緣層，以在該溝槽的侧壁留下一含有摻質的絕緣間隙 壁，接著，在該含有摻質的絕緣間隙壁上形成介電襯墊 層，然後，利用熱製程將該摻質驅入(drive-in)鄰接於該含 有摻質的絕緣間隙壁之半導體基底。 氣相摻雜法與液相摻雜法，可直接導入氣相或液相摻 φ 質於半導體基底中以形成摻雜區域，形成摻雜區域之後， 可形成介電襯墊層，用來當作延伸部#刻罩幕及/或防止 摻質往溝槽内部擴散。 再者，延伸部可以是圓柱狀或碗狀。 本發明實施例之一提供一種具有溝槽式閘極之半導 體裝置，包括··一半導體基底；一溝槽，位於該半導體基 底之中，該溝槽具有一延伸部；一閘極絕緣層，形成於該 溝槽的側壁及該延伸部的表面；一摻雜區域，形成於該溝 '槽側壁的半導體基底；一凹入式通道，位於該溝槽之延伸 • 部的底部的半導體基底；以及一閘極，形成於該溝槽與該 延伸部之中。其中，該凹入式通道的長度大於溝槽的水平 尺寸的1.2倍，較佳為，凹入式通道的長度介於溝槽的水 平尺寸的1.5〜3.0倍之間。 【實施方式】 第1圖〜第8圖係根據本發明第一實施例之具有溝槽 式閘極之半導體裝置的製程剖面圖。請參照第1圖，首 先，提供一半導體基底1〇〇，其可包括矽、珅化鎵、氮化

Client’s Docket Ν〇·:94110 TT^ Docket No:0548-A50570-TW/fmal/Jessica Chen/ 7 ’1297182 蠢一 ^豕、應雙石夕、坤化石夕、碳化石夕、碳化物、鑽石、一蟲晶層 及/或其才料’較佳為矽基底。此半導體基底100表面 &括由—氧化氮化石夕、氮氧石夕化物等絕緣材料構成的 更罩幕層接著利用微影程序（photolithography)於上述 硬罩幕層的表面形成一具有開口 1⑽的光阻圖案1〇4,此 開ϋ 106相對於欲形成閘極用溝槽的位置 '然後，利用上 . 述光阻圖案104為餞刻罩幕，並經由上述開口 106蝕刻此 硬罩幕層，以形成一溝槽蝕刻罩幕1〇2。 ❿ 接著，請參照第2圖，剝除光阻圖案1〇4。其次，利 用上述溝槽1虫刻罩幕102為遮蔽物，並蝕刻上述半導體基 底1〇〇 ’以形成溝槽108，此溝槽108的深度例如為介於 1000〜3000埃之間，較佳為大約ι5〇〇埃。蝕刻的方式例 如為採用反應性離子飿刻法(react^ve ion etching ; RIE)， 以含有Cl2、HBr、〇2、cf4、或SF6等蝕刻氣體進行。 然後’如第3圖所示，為了形成作為自我對準源極/ 没極（self-aligned source/drain)的摻雜區域，利用氣相摻雜 法（gas phase doping ; GPD)將氣相掺質109經由溝槽108 籲的側壁及底部導入上述半導體基底100之中，以形成摻雜 區域110。摻質可以是η型換質或ρ型換質，例如石申、構、 棚、或録離子。 接著，請參照第4圖，順應性地(conformally)形成由 二氧化矽、氮化矽或氮氧矽化物材料構成的介電襯墊層 (dielectric liner)l 12於上述溝槽108的側壁及底部，形成 介電襯墊層112的方法例如為電漿加強型化學氣相沈積 法（plasma enhanced chemical vapor deposition ; PECVD)、 低壓化學氣相沈積法（low pressure chemical vapor

Client’s Docket No.:94110 8 TT^ Docket No:0548-A50570-TW/fmal/Jessica Chen/ 1297182 deposition ; LPCVD)、或原子層化學氣相沈積法（at〇mic layer chemical vapor deposition ; ALCVD)等沈積法。上述 介電襯墊層112的厚度例如為10埃至300埃之間。 然後，請參照第5a圖，回蝕刻此介電襯墊層Π2，以 去除溝槽108底部及溝槽蝕刻罩幕102上方的介電襯墊層 112，留下介電襯墊間隙壁112a。利用溝槽蝕刻罩幕1〇2 及介電概塾間隙壁112a為遮蔽物’並經由上述溝槽1 〇8 蝕刻位於該溝槽108底部的上述摻雜區域11 〇及半導體基 底100，以形成一碗狀的（bowl-shaped)溝槽延伸部114a， I虫刻的方式例如為採用反應性離子钱刻法（reactive ion etching ; RIE)，以含有 Cl2、HBr、02、CF4、或 SF6 等蝕 刻氣體進行。 本發明另一實施例為，藉由此溝槽延伸部的钱刻步 驟，形成如第5b圖示的圓柱型（cylinder-shaped)延伸部 114c 〇 請參照第6圖與第7圖，其顯示第5a圖的後續步驟 剖面圖，接下來，在800〜900°C的溫度及含氧及或水的環 境下，利用快速熱製程（thermal rapid process)，以於溝槽 延伸部114a的表面形成厚度1〇〇至300埃的犠牲氧化層 (sacrificial oxide)l 16，接著以含有氫氟酸的蝕刻液去除此 儀牲乳化層116 ’用以修補清槽延伸部11 的半導體基 底100表面，換言之，此步驟可用來平坦化半導體基底 100的粗糙表面。其次，利用化學氣相沈積法於介電襯墊 間隙壁112a及溝槽延伸部114a的表面順應性地沈積一厚 度介於1 〇埃至300埃的絕緣層118，用以當作閘極絕緣 層，沈積的材料例如為二氧化石夕層、氮化石夕層、氮氧石夕化

Client’s Docket Νο·:94110 TTss Docket No:0548-A50570-TW/fmal/Jessica Chen/ 9 .1297182 物層、五氧化二鈕或其他高介電常數(k大於7)等材料。 此時，溝槽108的侧壁的閘極絕緣層GI的厚度相當於絕 緣層118與介電襯墊間隙壁112a的總厚度，而溝槽延伸 部114a的閘極絕緣層的厚度相當於絕緣層118的厚度， 藉此，當元件尺寸縮小時’能夠降低閘極-沒極之間的電 容值（Capacitance Between Gate and Drain ; Cgd )及/或減 少由問極引起的汲極漏電流（Gate-induced drain, leakage ; GIDL) 〇 ^ 本發明另一實施例，在形成絕緣層118之前，可去除 介電襯墊間隙壁112a。本發明又另一實施例，可利用熱 氧化法（thermal oxidation)於溝槽108及/或溝槽延伸部 114a的表面形成一熱氧化層，以當作閘極絕緣層。 接著，請參照第8圖，利用電漿加強型化學氣相沈積 法（PECVD)、低壓化學氣相沈積法（LPCVD)、或高密度電 漿化學氣相沈積法（HDPCVD)以全面性地沈積一層摻雜 離子的多晶矽（doped polysilicon)等構成的導電層，其填入 溝槽108及溝槽延伸部114a之中。根據本發明另一實施 • 例，可沈積鋁、銅、鎢或其合金等金屬材料構成的導電層。 之後，利用化學機研磨法（chemical mechanical polishing ; CMP)平坦化上述導電層，以形成一溝槽式閘極120。 上述溝槽式閘極120的形成方式，也可利用微影程序 形成一光阻圖案（圖未顯示），再利用此光阻圖案為蝕刻罩 幕，並進行導電層的蝕刻步驟，以選擇性地去除導電層， 然後去除此光阻圖案。 之後’可視需要在移除溝槽姓刻罩幕1 〇2之後，進行 一離子植入步驟，以在摻雜區域11()兩側的半導體基底

Client’s Docket No.:94110 TT’s Docket No:0548-A50570-TW/fmal/Jessica Chen/ 10 1297182 100表面形成一源極/;：及極延伸部（圖未顯示）。 根據本發明實施例之一的製程得到之具有溝槽式閑 極之半‘體I置150為一金氧半導體電晶體（M〇s transistor)，其包括半導體基底100及位於該半導體基底 100之中的溝槽108以及溝槽延伸部n4a。再者，此$導 體裝置150也包括一閘極絕緣層GI，形成於溝槽1〇8的 側壁及延伸部114a的表面；一摻雜區域11()，形成於溝 槽108侧壁的半導體基底1 〇〇，以及一凹入式通道(recess φ channel)130，位於該溝槽之延伸部114a的底部的半導體 基底100 ;以及一溝槽式閘極120，形成於溝槽1〇8與延 伸部114a之中。此半導體裝置150的特徵之一在於，凹 入式通道的長度CL(channel length)大於溝槽的水平尺寸 LD(lateraldimension)的1.2倍，較佳為ι·5倍至3倍之間， 詳言之，在溝槽108中央的剖面的通道長度大於的溝 槽水平尺寸LD的1.2倍，藉此，可避免尺寸縮小的半導 體裝置產生短通道效應，而嚴重地影響元件性能。 第9圖〜第16调係根據本發明第二實施例之具有溝槽 • 式閘極之半導體裝置的製程剖面圖。請參照第9圖，首 先，提供一半導體基底200，其可包括矽、砷化鎵、氮化 鎵、應變矽、、砷化矽、碳化矽、碳化物、鑽石、一磊晶層 及/或其它材料’較佳為矽基底。此半導體基底2〇〇表面 包括由二氧化發、氮化矽、氮氧矽化物等絕緣材料構成的 硬罩幕層接著’利用微影程序（photolithography)於上述 硬罩幕層的表面形成一具有開口 2〇6的光阻圖案2〇4，此 開口 206對準欲形成閘極用溝槽的位置。然後，利用上述 光阻圖案204為钱刻罩幕，並經由上述開口 2〇6蝕刻此硬

Client’s Docket Νο·:94110 TT^sDocketNo:0548.A50570.TW/fmai/Jessica^ 11 1297182 罩幕層，以形成一溝槽蝕刻罩幕202。 接著，請參照第10圖，剝除光阻圖案204。其次，利 用上述溝槽蝕刻罩幕202為遮蔽物，並蝕刻上述半筹體基 底200，以形成溝槽208，此溝槽208的深度例如為介於 1000〜3000埃之間，較佳為大約1500埃。蝕刻的方式例 如為採用反應性離子钱刻法（reactive i〇n etching ; RIE)， 以含有Cl2、HBr、〇2、CF4、或SF6等蝕刻氣體進行。 然後，如第11圖所示，於上述溝槽208的侧壁及底 部順應性地（conformally)沈積厚度大約為10至200埃之 含有摻質的絕緣層210,摻質可以是η型離子或p型離子。 此含有摻質的絕緣層210例如為構石夕玻璃（phosphosilicate glass ; PSG)、石申石夕玻璃（arsenic silicate glass ; ASG)或棚 矽玻璃（borosilicate glass ; BSG)等。形成含有摻質的絕緣 層210的方法為例如電漿加強型化學氣相沈積法(piasnia enhanced chemical vapor deposition ; PECVD)、低壓化學 氣相沈積法（low pressure chemical vapor deposition ; LPCVD)、或原子層化學氣相沈積法（atomic layer chemical vapor deposition ; ALCVD)等沈積法。 然後，請參照第12圖，去除含有摻質的絕緣層210 位於溝槽208底部的部分，以在溝槽208的側壁留下一含 有摻質的絕緣間隙壁210a，其次，在上述含有摻質的絕 緣間隙壁210a上及溝槽208的底部順應性地（conforjxially) 形成由二氧化石夕、氮化石夕或氮氧石夕化物材料構成的介電襯 墊層（dielectric liner)212,然後，利用熱製程將該摻質熱 擴散驅入(drive-in)鄰接於含有摻質的絕緣間隙壁21〇a之 半導體基底200 ’以形成一摻雜區域214，此熱製程例如

Client’s Docket No.:94110 TT’s Docket No:0548-A50570-TW/fmal/Jessica Chen/ 12 '1297182 為快速熱製程(rapid thermal process ; rtp)，在 800〜1000 C的1度下進行，熱擴散的控制係使摻雜區域的深度 達到100埃〜1000埃之間，較佳為約3〇〇埃。襯墊介電層 212可&幵摻質的熱擴散效率，使摻質確實地往溝槽208 的側壁旁的半導體基底2〇〇擴散，而不往溝槽2⑽内部擴 散。 接著，請參照第13圖，蝕刻至少溝槽2〇8底部的介 ‘ 電襯墊層212以露出半導體基底200,此時位於溝槽蝕刻 參罩幕2〇2上方的介電襯墊層212也可能不去除，也可能一 併被去除，然後，利用溝槽蝕刻罩幕2〇2及介電襯墊層 212為遮蔽物，並經由上述溝槽208的底部#刻半導體基 底200，以形成一碗狀的（bowi—shaped)溝槽延伸部216， 蝕刻的方式例如為採用反應性離子蝕刻法（reactive i〇n etching ; RIE)，以含有 ci2、HBr、02、CF4、或 SF6 等蝕 刻氣體進行。 值得注意的是’本實施例形成的摻雜區域214不延伸 至溝槽208的底部，此延伸部钱刻步驟不需要如第一實施 • 例般，完全蝕刻去除摻雜區域100，因此，不但能夠增加 通道長度，亦使製程更易於控制。 接著，視需要在800〜900°C的溫度及含氧及/或水的環 境下’利用快速熱製程(thermal rapid process)，以於溝槽 延伸部216的表面形成厚度1〇〇至3〇〇埃的犠牲氧化層 (sacrificial oxide) 116，接著以含有氫氟酸的蝕刻液去除此 犠牲氧化層116，用以修補溝槽延伸部216的半導體基底 200表面’換言之，此步驟可用來平坦化半導體基底2〇〇 的粗糙表面。其次’利用溼蝕刻法並使用氫氟酸或磷酸等

Client’s Docket Νο···94110 TT^ Docket No:0548-A50570-TW/fmal/Jessica Chen/ 13 1297182 儀刻劑’完全去除介電襯墊層212以及含有摻質的絕緣間 隙壁21〇a，如第14圖所示。 然後，請參照第15圖，利用化學氣相沈積法於溝槽 208及溝槽延伸部216的表面順應性地沈積一厚度介於^ 土矢至300埃的閘極絕緣層218 ’沈積的材料例如為二氧化 矽層、氮化矽層、氮氧矽化物層、五氧化二鈕或其他高介 電常數(k大於7)等材料。本發明另一實施例，可利用熱 氧化法(thermal oxidation)於溝槽208及/或溝槽延伸部216 的表面形成一熱氧化層，以當作閘極絕緣層218。 值得注意的是，利用熱氧化法形成閘極絕緣層2 i 8 曰守由於推雜區域214的乳化速度有可能會大於延伸部 216的半導體基底200，因此，於溝槽208的側壁的閘極 絕緣層218的厚度可能較厚，藉此，當元件尺寸縮小時， 能夠降低閘極-汲極之間的電容值（Capacitance Between Gate and Drain ; Cgd )及/或減少由閘極引起的汲極漏電流 (Gate-induced drain· leakage ; GIDL) 〇 接著，請參照第16圖，利用電漿加強型化學氣相沈 積法（PECVD)、低壓化學氣相沈積法（LPCVD)、或高密度 電漿化學氣相沈積法（HDPCVD)以全面性地沈積一層摻 雜離子的多晶石夕（doped polysilicon)等構成的導電層，其填 入溝槽208及溝槽延伸部216之中。根據本發明另一實施 例，可沈積鋁、銅、鎢或其合金等金屬材料構成的導電層。 之後，利用化學機研磨法（chemical mechanical polishing ; CMP)以平坦化上述導電層，以形成一溝槽式閘極220。 上述溝槽式閘極220的形成方式，也可利用微影程序 形成一光阻圖案（圖未顯示），再利甩此光阻圖案為韻刻罩

Client’s Docket Νο·:94110 TT5s Docket No:0548-A50570-TW/final/Jessica Chen/ 14 1297182 幕，並進行導電層的蝕刻步驟，以選擇性地去除導電層， 然後去除此光阻圖案。 之後，可視需要在移除溝槽蝕刻罩幕2〇2之後，進行 一離子植入步驟，以在摻雜區域214兩側的半導體基底 200表面形成一源極/汲極延伸部。 根據本發明實施例之一的製程得到之具有溝槽式問 極之半導體裝置250為_金氧半導體電晶體（M〇s transistor)，其包括半導體基底2〇〇及位於該半導體基底 之中的溝槽208以及溝槽延伸部2丨6。再者，此半導體裝 置250也包括一閘極絕緣層218，形成於溝槽2〇8的側壁 及延伸部216的表面，一摻雜區域214，形成於溝槽2〇8 侧壁的半導體基底200 ;以及一凹入式通道23〇，位於該 溝槽之延伸部216的底部的半導體基底2〇〇 :以及一溝槽 式閘極220，形成於溝槽208與延伸部216之中。此半導 體裝置250的特徵之一在於，凹入式通道的長度 CL(Channel length)大於溝槽的水平尺寸LD(iaterai dimension)的1.2倍，較佳為15倍至3倍之間，詳言之， 在溝槽208中央的剖面的通道長度cl大於的溝槽水平尺 寸LD的1·2倍，藉此，可避免尺寸縮小的半導體裝置產 生短通道效應，而嚴重地影響元件性能。

Client’s Docket Νο.:94110 TTJs Docket No:0548-A50570-TW/final/Jessica Chen/ • 1297182 【圖式簡单說明】 第1圖〜第8圖係根據本發明第一實施例之具有溝槽 式閘極之半導體裝置的製程剖面圖。 第9圖〜第16圖係根據本發明第二實施例之具有溝槽 式閘極之半導體裝置的製程剖面圖。 【主要元件符號說明】 - 100、200〜半導體基底； 102、202〜溝槽蝕刻罩幕； _ 104、204〜光阻圖案； 106、206〜開口； 108、208〜溝槽； 109〜氣相摻質； 110、214〜摻雜區域； 112、212〜介電襯墊層； 112a〜介電襯墊間隙壁； 114a、114b、114c、216〜溝槽的延伸部； ^ 116〜犠牲氧化層； 118〜絕緣層； GI、218〜閘極絕緣層； 210〜含有摻質的絕緣層； 210a〜含有摻質的絕緣間隙壁； 120、220〜溝槽式閘極； 130、230〜凹入式通道； 150、250〜半導體裝置。

Client’s Docket No.:94110 16 TT5s Docket No:0548-A50570-TW/final/Jessica Chen/

Claims (1)

1. • 號申請專利範圍修正本十、申請專利範圍： 期·％年12月曰 括： _ I衫i 1曰修(更)正替換頁 種具有溝槽式閘極之半導體，包 士半導體基底，其表面具有—溝槽㈣罩幕； 底，溝槽㈣罩幕為遮蔽物，並㈣該半導體基 氐，以形成一溝槽； 區域經由㈣槽摻人摻f於該半導縣絲形成一摻雜 底㈣㈣底部㈣半導縣底，財該溝槽的 泜部形成一延伸部； 在該溝槽及該延伸部形成一閘極絕緣層； 在該溝槽及該延伸部之巾形成—溝槽式閉極。 2:如申請專利範圍第丄項所述之具有溝槽式間極之半 t脰衣置的製造方法，其中形成該溝槽蝕刻罩幕的方法更 包括· 在該半導體基底表面形成一氮化石夕層； 利用微影程序於該氮化矽層表面形成一具 光阻圖案； j 利用該光阻圖案為蝕刻罩幕，並經由該開口蝕刻該 化矽層，以形成一溝槽蝕刻罩幕；以及 人尺 去除該光阻圖案。 3. 如申請專利範圍第1項所述之具有溝槽式閘極之丰 導體裹置的製造方法，其中該摻雜區域係利用氣相推雜法 (GPD)或液相摻雜法（lpd)摻入該摻質於該半導體基底 中 0 4. 如申請專利範圍第1項所述之具有溝槽式閘極之半 Client’s Docket No.:94110 TT’s Docket No:0548-A50570-TW/final/Jessica Chen/ 17 I291il98246〇〇號申丨(更)正替換頁 撞碰莊 _ J 日期：96年12月19日 置的製造方法，其中該摻質包括坤、碟，或銻 半導5體1項所述之具有峨 入]衣置的衣仏方法，更包括於形成該延伸部之前形 一 >π電襯墊層於該溝槽的側壁。 J 導蝴專利翻第1項所述之具有溝槽式閘極之半 置的製造方法，更包括在形成該閘極 除该介電襯墊層。 引去 導體:如署申上專，*1項所述之具有溝物 其中該閘極絕緣層係利用熱氧化法 或化予軋相沈積法形成。 導體^申^專㈣圍第1項職之具有溝槽式閘極之半 V -衣置的I造方法’其中該延伸部係圓柱狀或碗狀。 9.如申請專利範圍第〗項所述之具有溝 導體裝置的製造方法，其中在形成該延 層；^熱氧化法於該延伸部的表面形成一犧牲氧化 去除該犧牲氧化層。 半導1 體〇:罟申1 專利範圍第"員所述之具有溝槽式閘極之 >·_衣置的衣造方法，其中形成該摻雜區域的步驟更包 絕緣乂 ^籌心的侧壁及底部順應性地形成一含有摻質的 初辟Ϊ除该溝槽底部之含有摻質的絕緣層，以在該溝槽的 側土遠下一含有摻質的絕緣間隙壁，· 在該含有接質的絕緣間隙壁上形成介電襯墊層， ·以及 Client’s Docket No. :9411 〇 TT’S D〇cke敝侧_mTW/f_essi_w 18 129祕孤600號申請:—Μ鱗(東)正替換頁日期：96年12月19日 利用熱製程將該摻質驅入（ddve-in)鄰接於該含有摻 質的絕緣間隙壁之半導體基底。 ^ 、11·如申請專利範圍第1〇項所述之具有溝槽式閘極 ^半導體裝置的製造方法，更包括在形成該閘極絕緣層之 如去除該介電襯墊層及該含有摻質的絕緣間隙壁。 12·如申請專利範圍第Π項所述之具有溝槽式閘極之 半導體裝置的製造方法，其中該含有摻質的絕緣層係磷矽 玻璃（PSG)、砷矽玻璃（ASG)或硼矽玻璃（BSG)。 “13·如申請專利範圍第11項所述之具有溝槽式閘極 春之半導體裝置的製造方法，其中去除該含有換質的絕緣間 隙壁的方法係利用含有氫氟酸的蝕刻液或含有氟化氫的 姓刻氣體進行。 一 =·如申請專利範圍第U項所述之具有溝槽式閘極 之半導體裝置的製造方法，其中該熱製程係快速熱製程， 並且於800〜l〇〇〇°c的溫度下完成。 15·如申請專利範圍第丨項所述之具有溝槽式閘極之 半導體裝置的製造方法，更包括一通道摻雜步驟。 16·—種具有溝槽式閘極之半導體裝置，包括： 一半導體基底； 一溝槽，位於該半導體基底之中，該溝槽具有一延伸 部； 一問極絕緣層，形成於該溝槽的側壁及該延伸部的表 面； 一播雜區域，形成於該溝槽侧壁的半導體基底； 一凹入式通道，位於該溝槽之延伸部的底部的半導體 基底；以及 Client’s Docket Νο·:9411〇 TT’s Do— Ν〇:0548·Α50570-Τ\ν/ίίη— Chen/ 19 129¾ 8.600號輔_(募)正替換頁 一閘極 曰期：96年12月19日 形成於該溝槽與該延伸部之中。 17·如申請專利範圍第16項所述之具有溝槽式閘極 之半導體裝置，其中該凹入式通道的長度大於溝槽的水平 尺寸的1.2倍。 18.如申請專利範圍第16項所述之具有溝槽式閘極 之半導體裝置，其中該凹入式通道的長度介於溝槽的水平 尺寸的1.5倍至3倍之間。

   Client’s Docket No.:94110 TT’s Docket No:0548-A50570-TW/fmal/Jessica Chen/ 20