504887 ___一 五、發明説明（）1 ——~ 發明背景 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於一種升壓電路裝置及其控制方法，且更 特別而言，係關於一種升壓電路裝置及其控制方法，其可 升壓需要廣操作範圍之電壓之包封在如微處理器等之積體 電路中之積體半導體電路之電源供應。 經濟部智慧財產局員工消費合作社印製 近年來，對於微處理器，對於低電壓操作和低電源耗 損之需要日益增加，以可安裝相同的元件在手提機器中。 亦即，在一般包含有CMOS邏輯電路之微處理器之例中 ，如果有超過M OS電晶體之臨界電壓V t h之電源供應 電壓時，雖然操作速度會些微降低，但是仍可確保構成邏 輯電路之每個C Μ 0 S閘之邏輯操作。但是，如果電源供 應電壓因爲跨過Μ 0 S電晶體之閘極和源極之電壓接近 MOS電晶體之臨界電壓Vt h而由5V (伏特）降低至 2 V時，結果，Μ 0 S電晶體之啓動電阻增加。特別的， 在使用傳送閘之電路中，在構成傳送閘之Μ 0 S電晶體中 ，依照傳送閘之傳送之端電壓，跨過閘極和源極間之電壓 會降低低於V t h。在此例中，傳送閘之啓動電阻變成極 大，藉以防止正常電壓位準之傳送。再者，在例如一光罩 R〇Μ等之記憶模組中，電源供應電壓之下降意即在記憶 陣列中之字線驅動電壓之下降。亦即，在構成記憶陣列之 多數記憶Μ 0 S電晶體中，對於閘極連接至字線之記億 Μ〇S而言，跨過閘極和源極間之電壓之降低會引起記憶 Μ〇S之汲極電流衰減，而導致資料讀取時間之增加。 因此，爲了配合具有低電源供應電壓規格之例，如低 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） -4 - 504887 A7 B7 五、發明說明（？ (請先閱讀背面之注意事項再填寫本頁) 於2 V，即使在採用如日本專利第8 - 1 4 9 8 0 1號案 所揭示之方法之低電源供應電壓下，亦可確保所需操作， 藉此，其低電源供應電壓受升壓以驅動其傳送閘極（ * Μ 0 S側閘極）和記憶模組字線。 發明槪要 經濟部智慧財產局員工消費合作社印製 在上述之習知技藝中，相關於應用至電源供應端之兩 次電源供應電壓V C C之升壓主要固定產生在包括充電週 期和充電傳送週期之升壓循環中，更特別而言，其中充電 至電源供應電壓V C C之位準之升壓電容之第一端在充電 週期中由應用電源供應電壓經由開關電路而進一步充電， 和在充電週期後之充電傳送週期時，已累積在升壓電容中 之電荷經由輸出端傳送至一負載。因此，如果具有習知內 建升壓電路之積體半導體電路裝置使用當成具有例如4 V 或更高之相當高電壓區域之電源供應電壓V C C時，所獲 得之升壓會超過裝置（MOS電晶體）之耐壓，因此會破 壞系統之可靠性和/或引起裝置之崩潰。但是，如果並聯 連接一箝夾電路（其包含三個串聯連接之PMO S電晶體 ,和每個PMOS電晶體之臨界電壓設定爲Vthp)在 升壓電容之第一端和電源供應之端間，亦即並聯開關電路 時，升壓電路可箝夾在電源供應電壓VCC加上3倍之 IV t h p丨之電壓。 但是，現今，裝置之耐壓隨著裝置之細微圖樣之趨勢 •而降低，‘且因此，供使用之電源供應電壓VCC之範圍上 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 B7_ 五、發明說明（？ 限和允許之應用電壓（或裝置之耐壓）相當接近，因此， 在上述之電壓箝夾方法中，在電源供應電壓VCC之範圍 中之上限之側邊上，箝夾電壓會有超過可允許應用電壓之 .疑慮。 另一方面，爲了降低箝夾電壓，例如，可藉由降低構 成電壓箝夾電路之P M Q S電晶體之串聯連接數目而減少 在電壓箱夾電路中之壓降。但是，此方法，如果應用至具 有電源供應電壓V C C之規格在相對於上述之低壓範圍內 之例中，升壓效率會降低，因此，箝夾電壓無法輕易的降 低。再者，關於箝夾電壓，因爲如連接數目整數倍大之波 動，亦即，在三個串接之例中爲三倍之波動會導致相關於 構成電壓箝夾電路之每個PMOS電晶體之裝置參數，即 V t h ρ，之波動，因此，難以達成在低壓範圍和高壓範 圍間之相容性，以確保在低壓範圍時之高升壓效率，而限 制在高壓範圍時之升壓。再者，因爲於此存在有確定的時 間落後，直到在電壓箝夾電路操作後致能電壓箝夾時，因 此可能會因爲此時間落後而引起超過其箝夾電壓之峰電壓 〇 再者，關於用以防止過電壓發生之方法方面，亦可連 接空乏型NMO S電晶體（以下稱D—MO S )在電源供 應和電源供應端間，如上述日本專利所揭示，以箝夾應用 至電源供應端之電壓本身。如果採用此方法，在高於D -M〇S之臨界電壓IV t hD|之電源供應電壓VCC之範圍 中，因爲電源供應端之電壓可受箝夾在IV t hD|之位準， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - -----—---—Aw-----------------^ (請先閲讀背面之注意事項再填寫本頁) 504887 Α7 Β7 五、發明說明（f 可確保升壓受抑制爲約丨V t h D丨之兩倍。 (請先閱讀背面之注意事項再填寫本頁) 但是，相反的，在電源供應電壓V C C降低低於 I V t h D |之例中，會產生如同電源供應電壓V C C兩倍大 •之升壓。因此，如果使用D— MOS，兩倍|VthD|之升 壓會存在於其低限電壓爲由電路使用之電壓而高限電壓爲 可允許應用電壓之電壓範圍。此外，在考量上述在裝置參 數中之波動時，以在可允許應用電壓之上限中之壓降，難 以抑制在預定電壓範圍內之升壓。再者，D-MOS之使 用會引起在光罩片之數目和在半導體晶片製造之處理步驟 之增加，而導致製造成本之增加。例如，即使當D -Μ〇S使用於非安裝在和它們元件相同的晶片上之升壓電 路之電路中，除非每個D-MOS可在和升壓電路裝置相 同的臨界電壓下操作，否則通常需要添加額外的光罩和/ 或額外的處理步驟。 經濟部智慧財產局員工消費合作社印製 爲了完成本發明之上述目的，於此提供一種升壓電路 裝置及其方法，包含之步驟爲：在包括充電週期和電荷傳 送週期之升壓循環內之充電週期時，應用一電源供應電壓 至升壓電容之一端，該升壓電容設置在電源供應端和一輸 出端間；應用一參考電位之參考電壓至該升壓電容之另一 端；而後，在接續之電荷傳送週期時，應用該電源供應電 壓至升壓電容之另一端；由一端傳送累積在升壓電容之電 荷至輸出端；和依照該電源供應電壓之大小而調整該充電 週期。 在上述之升壓電路裝置之構造中，當該電源供應電壓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 B7_ 五、發明說明（f 低於一預定電壓時，該充電週期依照該電源供應電壓之下 降而調整，而當該電源供應電壓高於一預定電壓時，該充 電週期依照該電源供應電壓之大小而設定爲零或調整變短 •。再者，除了依照上述電源供應電壓之大小而調整充電週 期外，亦可安排以使依照電源供應電壓之大小而調整在充 電週期時累積在升壓電容中之電荷量，或依照電源供應電 壓之大小調整在充電週期時供應至升壓電容之電流之大小 。再者，亦可安排以在升壓循環中提供在充電週期前之放 電週期，和在此放電週期時，相同電位之電壓應用至跨過 升壓電容之兩端以由升壓電容放電電荷。 再者，依照本發明之另一觀點，於此提供一種升壓電 路系統和其方法，包含之步驟爲：在包括充電週期和電荷 傳送週期之升壓循環內之充電週期時，應用一電源供應電 壓至升壓電容之一端，該升壓電容設置在電源供應端和一 輸出端間，和應用一參考電位之參考電壓至升壓電容之另 一端；在依照電源供應電壓之大小而決定之充電週期時之 期間，停止應用電源供應電壓至升壓電容之一端，和同時 應用參考電位之電壓至升壓電容之一端以放電在升壓電容 中之電荷；和而後，在電荷傳送週期時，應用該電源供應 電壓至升壓電容之另一端，以由一端傳送累積在升壓電容 之電荷至輸出端。在構造本發明之此升壓電路系統中，如 果該電源供應電壓高於預設電壓時，可添加額外的元件以 使在上述充電週期時之放電期間依照電源供應電壓之增加 而調整變長。而另一方面，如果電源供應電壓降低於預設 !———f ·!!訂- -------線 _ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- 經濟部智慧財產局員工消費合作社印製 504887 A7 B7__ 五、發明說明（9 電壓時，使在上述充電週期時之放電期間受調4整爲零。 依照本發明之又一觀點，於此提供一種升壓電路系統 ，包含：一升壓電容，其連接在電源供應端和一輸出端間 •; 一放電指令訊號輸出機構，用以輸出一放電指令訊號， 其特定在包括放電週期，充電週期，和電荷傳送週期之升 壓循環內之放電期間；一充電指令訊號輸出機構，用以輸 出一充電指令訊號，其特定充電期間；一控制訊號輸出機 構用以輸出相關於該充電週期之啓始之控制訊號，而後， 在由電源供應電壓之大小所決定之時間經過後，停止輸出 該控制訊號；第一開關機構用以應用電源供應電壓至升壓 電容之一端以回應相關於放電週期之啓始之放電指令訊號 ;一偏壓開關機構用以應用電源供應電壓至升壓電容之另 一端，直到該充電指令訊號輸入時，和應用一參考電位電 壓至另一端以回應相關於該充電週期之啓始之充電指令訊 號之輸入；第二開關機構用以應用電源供應電壓至升壓電 容之一端以回應相關於充電週期之啓始之充電指令訊號； 和一電荷傳送機構，其在控制訊號之輸出停止之期間，形 成一電荷傳送通道連接於升壓電容之一端和輸出端間，和 在控制訊號由該控制訊號機構輸出期間，中斷其間之電荷 傳送通道，和其中該充電指令訊號輸出機構依照該電源供 應電壓之大小調整該充電指令訊號產生之期間。在本發明 之此升壓電路系統之構造中，可添加下述之額外或替代元 件。 (1 )取代第二開關機構，可提供一偏壓機構以依照 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •9- (請先閱讀背面之注意事項再填寫本頁) f !丨 訂------——線」 經濟部智慧財產局員工消費合作社印製 504887 A7 B7
五、發明說明（J 電源供應電壓應用偏壓至升壓電容之一端。 (2 )省略放電指令訊號輸出機構，和取代第一和第 二開關機構，可提供另一開關機構以應用電源供應電壓至 •升壓電容之一端以回應一控制訊號。 (3 )取代第二開關機構，可提供一偏壓機構供應相 關於電源供應電壓之一偏壓電流至升壓電容之一端以回應 一控制訊號。 (4 )該充電指令訊號輸出機構包含如果電源供應電 壓變成低於一預設電壓時，允許該充電指令訊號之產生期 間依照電源供應電壓之降低受調整以變長，和如果電源供 應電壓超過預設電壓時，受調整爲零。 依照本發明之更一觀點，於此提供一種升壓電路系統 ，包含：一升壓電容，其連接在電源供應端和一輸出端間 ;一充電指令訊號輸出機構，用以輸出一充電指令訊號， 其特定在包括充電週期，和電荷傳送週期之升壓循環內之 < 充電期間；一控制訊號輸出機構用以輸出相關於該充電週 期之啓始之控制訊號，而後，在由電源供應電壓之大小所 決定之時間經過後，停止輸出該控制訊號；_ 一放電指令訊 號輸出機構用以在該控制訊號之輸出停止且在該充電週期 時，只在依照電源供應電壓之大小所決定之期間，輸出一 放電指令訊號；第一開關機構用以應用參考電位之電壓至 升壓電容之一端以回應該放電指令訊號；第二開關機構用 以應用電源供應電壓至升壓電容之一端以回應該控制訊號 ;一偏壓開關機.構用以在該充電指令訊號輸入前·，應用電 ί ------------Aw-----------------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 504887 A7 _B7____ 五、發明說明（9 (請先閱讀背面之注意事項再填寫本頁) 源供應電壓至升壓電容之另一端，和交替的應用一參考電 位電壓至另一端以回應相關於該充電週期之啓始之充電指 令訊號之輸入；和一電荷傳送機構，其在充電指令訊號由 •充電指令訊號輸出機構輸出之期間，中斷介於升壓電容之 一端和輸出端間之電荷傳送通道，和在來自充電指令訊號 輸出機構所輸出之充電指令訊號之輸出停止之期間，形成 一電荷傳送通道於其間。在本發明之此升壓電路系統之構 造中，可添加下述之元件。 該放電指令訊號輸出機構包含如果電源供應電壓變成 高於一預設電壓時，允許該放電指令訊號之產生期間依照 電源供應電壓之增加受調整以變長，和如果電源供應電壓 低於預設電壓時，受調整爲零。 經濟部智慧財產局員工消費合作社印製 依照本發明之上述機構，由於升壓電容之一端應用電 源供應電壓，而另一端應用參考電位之電壓，和充電週期 依照電源供應電壓之大小而調整，因此可依照電源供應電 壓之大小調節升壓之位準。特別的，可安排以使當電源供 應電壓低於現有電壓時，充電週期受調整以相關於在電源 供應電壓中之下降而變長，而當電源供應電壓超過現有電 壓時，充電週期相關於在電源供應電壓中之增加而調整變 爲零或縮短，藉此，可在電源供應電壓降低低於現有電壓 時，允許在相關於預定電源供應電壓之位準上產生升壓， 而在電源供應電壓降低低於現有電壓時，依照電源供應電 壓之增加，調整或抑制升壓之位準爲零。因此，可獲得較 佳之升壓效率，而不會使升壓位準超過可允許電壓。 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504887 A7 B7 五、發明說明（f (請先閱讀背面之注意事項再填寫本頁) 更特別而言，在充電週期依照電源供應電壓之大小而 調整之例中，假設在無負載條件下或由不確定升壓循環所 飽和之升壓之飽和條例下，呈現在升壓電容之一端上之升 •壓HVs以等式（1)表示， HVs=VCC + VCl ... (1) 其中V C C爲電源供應電壓，和V C 1爲剛好在升壓操作 前介於跨過升壓電容兩端之電位差異。假設在升壓電容 c 1中之累積電荷爲Q 1，和電容係數爲C 1，介於端間 之電位差異VC1以等式（2 )表示， V C 1 = Q 1 / C 1 … （2) 經濟部智慧財產局員工消費合作社印製 在上述之式（2 )中，藉由依照電源供應電壓VC C 之大小而增加或降低Q 1，可適當的控制升壓Η V s之位 準。亦即，例如，在高壓區域中，其中電源供應電壓 VCC超過現有電壓位準，如果VC1藉由降低Q1而降 低時，升壓Η V s之位準可抑制至一較小値。再者，在低 壓區域中，其中電源供應電壓V C C低於現有電壓位準， 如果V C 1藉由增加Q 1而增加時，可確保維持適當的升 壓HV s之位準。再者由充電電流I C和其導電週期，亦 即，由充電週期t w所特定之升壓電容C 1之電荷Q 1以 等式（3 )表示， -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504887 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（）〇 Q 1 = I C X t w ( 3 ) • 在上式（3 )中，藉由特定屬於升壓循環之充電週期 t w，例如，在電源供應電壓V C C高於現有電壓位準之 高壓區域中降低t w，和在電源供應電壓V C C低於現有 電壓位準之低壓區域中增加t w，可調整電荷Q 1以降低 或增加，藉以使升壓HV s之位準可由充電週期調整。 圖式簡單說明 由下述之說明伴隨附圖之解說，可更加明瞭本發明之 上述和其它目的，特徵，和優點，其中·· 圖1爲依照本發明之一實施例之構造之示意電路圖； 圖2爲指示圖1之電路圖之操作之電壓波形圖； 圖3爲介於本發明和習知技藝間之電路之輸出特性比 較； 圖4爲依照本發明之控制電路之構造之示意電路圖； 圖5爲依照本發明之控制電路之輸出特性之特性圖； 圖6爲依照本發明之第二實施例之電路構造之示意電 路圖； - 僵7爲依照本發明之第三實施例之電路構造之示意電 路圖； 圖8爲依照本發明之第四實施例之電路構造之示意電 路圖； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- ---I-------------- —訂---------線 (請先閱讀背面之注意事項再填寫本頁} 504887 A7 B7_ 五、發明說明（）1 圖9爲圖8之電路之操作之波形圖； (請先閱讀背面之注意事項再填寫本頁) 圖1 0爲依照本發明之第五實施例之電路構造之示意 電路圖； • 圖1 1爲圖7之本發明之實施例之修改例，其中以一 控制輸入訊號取代控制電路而控制； 圖1 2爲圖7之本發明之實施例之修改例，其中提供 有升壓偵測電路； 圖1 3爲圖7之本發明之實施例之修改例，其中提供 有另一升壓輸出端；和 圖14爲提供有依照本發明之升壓電路之積體半導體 電路裝置。 主要元件對照表 C 1 升壓電容 1 電源供應端 2 輸出端 1 4，2 5 控制電路 3 升壓時鐘訊號輸入端 經濟部智慧財產局員工消費合作社印製 6 電荷傳送電路 1 1，2 1 偏壓電路 12， 13，22，23，24 開關電路 8，9 節點 P21，P18，P19，P20，P11， P15，P16，P17，P12，P13， 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱 1 -14: 經濟部智慧財產局員工消費合作社印製 504887 ΚΙ ___Β7__ 五、發明說明（）2 P 1 4 PMOS電晶體 ♦ N7，N5，N4 NMOS電晶體 丁 1 ，T 2 ，T 3 節點 • DLY1 第一延遲電路 DLY2 第二延遲電路 G7，G9，G11 NAND 閘 G8，G5，G6，Gl〇，G12，G14， G 1 3 反向器 2 7 升壓偵測電路 2 8 比較器 2 9 輸入端 3 0 輸出端 31 壓降機構 3 2，3 3，3 5 模組 較佳實施例之詳細說明 以下參考圖式說明本發明之較佳實施例。圖1爲本發 明之第一實施例之示意方塊圖。在圖1中，本發明之升壓 電路系統包含：升壓電容C 1，其設置在電源供應端1和 輸出端2間；一控制電路14，其連接至升壓時鐘訊號輸 出端3;—電荷傳送電路6,其設置在升壓電容C1和輸 出端2間；一偏壓電路1 1，其設置在電源供應端1和輸 出端2間；開關電路1 2 , 1 3，其設置在電源供應端1 •和一點節9間；和P Μ〇S電晶體P 2 1，N Μ 0 S電晶 本紙張尺度適用中國國家標準（CNS)A4規格（21(^297公|^ _ 15: ------------------訂----------線 (請先閱讀背面之注意事項再填寫本頁) 504887 A7 B7 五、發明說明（）3 (請先閱讀背面之注意事項再填寫本頁) 體N 7 ,其設置在電源供應端1和一參考電位（接地電位 )間，和其中升壓電容C 1之一端連接至點9，另一端經 由節點8連接至電晶體P 2 1之相關汲極，N 7，和其中 *負載電容CL連接至輸出端2。以下進一步說明相關電路 之細節。 控制電路1 4安排以由輸出端之節點T 1，T 2， T3輸出一脈衝訊號，以回應在包括放電週期，充電週期 ，和電荷傳送週期之升壓循環時之輸入至輸入端3之升壓 時鐘訊號。例如，如圖2所示，爲了回應升壓時鐘訊號， 一高位準訊號輸出至節點T1當成特定放電週期之放電指 令訊號；一高位準訊號輸出至節點T 2當成特定充電週期 之充電指令訊號；一高位準訊號由相關於充電週期之啓始 之節點T 3輸出；和而後，在由電源供應電壓V C C之大 小所決定之期間經過後，停止控制訊號之輸出。 經濟部智慧財產局員工消費合作社印製 更特別而言，控制電路14包含：第一延遲電路 DLY1,其輸出連接至輸入端3 ;第二延遲電路 DLY2，其輸入連接至輸入端3;和NAND閘G7, 其一輸入連接至第一延遲電路DLY1之輸出，和另一輸 入連接至輸出端3; —反向器G 8，其輸入連接至 NAND閘G7之輸出，而其輸出連接至節點T1; 一反 向器G 6，其輸入連接至第一延遲電路D L Y 1之輸出； 三輸入NAND閘G 9，其第一輸入連接至第二延遲電路 DLY2之輸出，其第二輸入連接至反向器G6之輸出， 和其第三輸入連接至輸入端3 ; —反向器G 1 〇，其輸入 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 _____ B7__ 五、發明說明（）4 連接至三輸入NAND閘G9之輸出，和其輸出連接至節 點T2; —NAND閘G1 1，其一輸入連接至第二延遲 電路DLY2之輸出，和其第二輸入連接至輸入端3;和 • 一反向器G12,其輸入連接至NAND閘G11之輸出 ，和其輸出連接至節點T 3。於此，藉由例子，第一延遲 電路D L Y 1和第二延遲電路D L Y 2構造以具有邏輯極 性，以產生相對於它們輸入，即從輸入端3之相反輸出。 第二延遲電路DLY2相較於第一延遲電路DLY1，在 特別電源供應電壓低於現有電壓之低壓區域具有較大的延 遲量，且其延遲量對電源供應電壓VCC具有較大的相依 性。亦即，在電源供應電壓V C C超過現有電壓位準之高 壓區域中，其延遲量設定成小於第一延遲電路DLY1之 延遲量。以下特別詳細說明這些電路之構造。 電荷傳送電路6包含一電荷傳送機構以在由控制電路 1 4經由節點T 3輸出一高位準控制訊號時，中斷介於節 點9和輸出端2間之電荷傳送路徑，而在停止由控制電路 1 4經由節點T 3輸出一高位準控制訊號時，建立介於節 點9和輸出端2間之電荷傳送路徑。 更特別而言，電荷傳送電路6包含：反向器G5，其 輸入連接至節點T3; PMOS電晶體P18，其汲極和 基底連接至輸出端2，和其源極連接至節點9; P Μ 0 S 電晶體Ρ 1 9，其源極和基底連接至輸出端2，和其汲極 連接至Ρ Μ〇S電晶體Ρ 1 8之閘極；Ν Μ〇S電晶體 .Ν 5·，其閘極連接至反向器G5之輸出，其汲極連接至 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- ——------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 ___ B7_ 五、發明說明（ P Μ 0 S電晶體P 1 8之閘極，和其源極和基底接地；
Ρ Μ 0 S電晶體Ρ 2 0，其源極和基底連接至節點9，和 其汲極連接至Ρ Μ〇S電晶體Ρ 1 9之閘極；和Ν Μ〇S •電晶體Ν 6 ,其汲極連接至Ρ Μ 0 S電晶體Ρ 1 9之閘極 ，其源極和基底接地，和其閘極經由一共同連接連接至 PMO S電晶體Ρ 2 0之閘極和至反向器G 5之輸入。 偏壓電路1 1提供當成一偏壓機構以應用相當於電源 供應電壓V C C之大小之一偏壓至輸出端2。更特別而言 ，它包含一PMOS電晶體Ρ11,其源極連接至電源供 應端1 ,和其汲極，閘極，和基底連接至輸出端2。此偏 壓電路1 1可供應一偏壓以初始充電連接至輸出端2之負 載電容CL，以在升壓時鐘訊號之輸入後立即加速升壓電 壓之上升。 開關電路1 3構造當成第一開關機構以應用電源供應 電壓至升壓電容C1之一端，以回應相關於放電週期之啓 始之放電指令訊號（由節點Τ 1輸出之高位準訊號）。 更特別而言，開關電路13包含：反向器G14，其 輸入連接至節點Τ 1 ; Ρ Μ 0 S電晶體Ρ 1 5，其閘極連 接至反向器G14之輸出，和其源極和基底連接至電源供 應端1; PMOS電晶體Ρ16,其源極連接至PMOS 電晶體Ρ 1 5之汲極，和其汲極和基底連接至節點9 ; Ρ Μ 0 S電晶體Ρ 1 7，其源極和基底連接至節點9，和 其汲極連接至PMOS電晶體Ρ16之閘極；和NMOS 電晶體N 4，其源極和基底連接至接地電位，其汲極連接 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - I-------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 504887 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（）6 至P Μ 0 S電晶體P 1 6之閘極，和其閘極經由一共同連 接線連接至Ρ Μ 0 S電晶體Ρ 1 7之閘極和至反向器 G 1 4之輸入。 ’ 開關電路1 2構造當成第二開關機構以應用電源供應 電壓至升壓電容C1之一端，以回應相關於充電週期之啓 始之充電指令訊號（由節點Τ 2輸出之高位準訊號）。 更特別而言，開關電路1 2包含：反向器G 1 3 ,其 輸入連接至節點Τ 2 ; Ρ Μ〇S電晶體Ρ 1 2，其閘極連 接至反向器G 1 3之輸出，和其源極和基底連接至電源供 應端1 ; Ρ Μ 0 S電晶體Ρ 1 3 ,其源極連接至Ρ Μ〇S 電晶體Ρ 1 2之汲極，和其汲極和基底連接至節點9 ; Ρ Μ 0 S電晶體Ρ 1 4 ,其源極和基底連接至節點9，和 其汲極連接至PMOS電晶體Ρ13之閘極；和NMOS 電晶體Ν 3 ,其源極和基底連接至接地電位G N D，其汲 極連接至Ρ Μ 0 S電晶體Ρ 1 3之閘極，和其閘極經由一 共同連接線連接至Ρ Μ〇S電晶體Ρ 1 4之閘極和至反向 器G 1 3之輸入。 PMOS電晶體Ρ 2 1和NMOS電晶體Ν7構造當 成一偏壓開關機構以應用電源供應電壓至升壓電容C 1之 另一端（節點8 )，直到輸入一充電指令訊號，或替代的 應用一參考電位之電壓至升壓電容C1之另一端以回應來 自相關於充電週期之啓始之充電指令訊號之節點Τ 2之輸 更特別而言，電晶體Ρ 2 1之源極連接至電源供應端 --------------------^------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（）7 1 ,其汲極連接至節點8，和其閘極連接至節點T 2，而 電晶體N 7之汲極連接至節點8，其源極和基底連接至 G N D，和其閘極連接至節點T 2。 • 以下參考圖2說明圖1之升壓電路系統之操作。 當輸入端3之位準在低位準時，N A N D閛G 7， G 1 1，和三輸入NAND閘G9之所有輸出變成高位準 ,和所有的節點T 1，T 2，和T 3在低位準。藉此，閘 極連接至節點T2之PMOS電晶體P21啓動，而引起 節點8變成電源供應端1之電位，亦即，節點8偏壓爲電 源供應電壓V C C。 此時，在開關電路12中，反向器G13之輸出變成 高位準以回應至在低位準上之節點T 2。此時，因爲 P Μ〇S電晶體P 1 2爲關閉狀態，由電源供應端1至節 點9之電流受到中斷。再者，閘極連接至節點Τ 2之 卩“〇3電晶體？14啓動，藉以偏壓？“〇3電晶體 Ρ 1 3之閘極至節點9之電位。因此，從節點9至電源供 應端1之電流亦受到中斷。因此，開關電路1 2在關閉狀 態，而在電源供應端1和節點9間之兩方向之兩電流亦受 到中斷。再者，在開關電路1 3中，其採用和開關電路 1 2相同的電路構造，兩Ρ Μ〇S電晶體ρ 1 5和Ρ 1 6 變成關閉狀態以回應位在低位準之節點Τ 1，藉以中斷在 電源供應端1和節點9間之兩方向中流動之兩電流，以使 開關電路1 3和開關電路1 2相同的成爲關閉狀態。 另一方面，在電荷傳送電路6中，其回應在低位準上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- ------------------------- (請先閱讀背面之注意事項再填寫本頁) 504887 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（ 之節點T 3，反向器G 5之輸出變成高位準以·使N Μ〇S 電晶體Ν 5啓動。藉由Ν Μ 0 S電晶體Ν 5之啓動狀態， ρ Μ〇S電晶體Ρ 1 8之閘極變成低位準，亦即，在 • GND電位（一參考電位），藉以使PMOS電晶體 Ρ 1 8變成啓動狀態，和使節點9之電位傳送至輸出端2 。再者，閘極連接至節點Τ3之PMOS電晶體Ρ20變 成啓動狀態，以偏壓Ρ Μ〇S電晶體Ρ 1 9之閘極至節點 9之電位。由於藉由Ρ Μ 0 S電晶體Ρ 1 8之啓動狀態， 節點9之電位和輸出端2之電位相同，Ρ Μ〇S電晶體 Ρ 1 9之閘極和源極之電位相同，藉此使Ρ Μ〇S電晶體 Ρ 1 9變成關閉狀態，和中斷由輸出端2流至Ν Μ〇S電 晶體Ν 5之電流。 在輸入端3在低位準之狀態中，其爲一升壓模式（電 荷傳送週期），以藉由升高升壓電容C 1之節點8側上之 端至電源供應電壓V C C以獲得在節點9側上之升壓，其 中，藉由設定兩開關電路1 2和1 3爲關閉狀態，可防止 漏電荷由節點9至電源供應端1，和藉由設定電荷傳送電 路6在啓動狀態，可傳送節點9之上升電位至輸出端2。 此時，在連接至輸出端2之偏壓電路11中，因爲 PMOS電晶體Ρ 1 1中斷由輸出端2流至電源供應端1 之電流，可確保維持在輸出端2上之上升電位。 在升壓訊號輸入至輸入端3前之初始狀態中，輸出端 2和節點9安排以由提供在偏壓電路1 1中之ρ Μ〇S電 晶體Ρ 1 1充電。此時之充電電壓低於電源供應電壓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - -----------· 11-----訂----11---線 (請先閱讀背面之注意事項再填寫本頁) 504887 A7 B7 五、發明說明（）9 VCC以PMOS電晶體P 1 1之臨界電壓Ivt hpl或 介於P Μ 0 S電晶體P 1 1之汲極和基底間之寄生二極體 之順向壓降F V D。再者，當此初始充電電壓需要和電源 •供應電壓VCC相同時，可藉由提供偏壓電路11，該偏 壓電路1 1包括和開關電路1 2相同的構造，和在升壓時 鐘訊號輸入前提供高位準之控制輸入，藉以使其電晶體相 關於如同在開關電路1 2中之Ρ Μ〇S電晶體1 2， 1 3 變成啓動狀態而完成。而後，在升壓時鐘訊號輸入後，可 安排以使其控制輸入變成低位準以使其電晶體保持關閉狀 態。 而後，當輸入至輸入端3之升壓時鐘訊號之位準轉換 至一高電位時，來自第一延遲電路DLY1和第二延遲電 路DLY2之每個輸出轉換至低位準，且具有如圖2所示 之t d 1和t d 2之時間延遲。於此，在延遲時間t d 1 和t d 2間，有t d 1 < t d 2之關係，如圖2所示。因此 ，對於N A N D閘G 7而言，升壓時鐘訊號和第一延遲電 路DLY1之兩輸出變成高位準，且在這些高位準輸出之 重疊週期中，G7輸出低位準之單擊脈衝，其寬度相關於 延遲時間t d 1。因此，在相關於延遲時間t d 1之期間 ，由低位準單擊脈衝以反向器G9反向之高位準反向單擊 脈衝輸入當成放電指令訊號至節點T 1。此時，對於三輸 入NAND閘G9而言，因爲來自由反向器G6反向之第 一延遲電路D L Y 1之輸出之反向訊號輸入至其一輸入， 在經過延遲時間.t d 1後，G 9變成主動狀態，亦即，所 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------f (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-22- 經濟部智慧財產局員工消費合作社印製 504887 A7 B7___ 五、發明說明（ 有的輸入變成高位準，藉以使其輸出轉換至低位準。而後 ，當第二延遲電路DLY2之輸出轉換成低位準時，則回 復至高位準。因此，三輸入N A N D閘G 9在等於介於第 • 一和第二延遲電路DLY1和DLY2間之延遲時間差異 之期間，亦即，t d 2 - t d 1，輸出一低位準單擊脈衝， 藉以在相關於延遲時間t d 2 - t d 1期間，使由低位準單 擊脈衝以反向器G1〇反向而得之高位準反向單擊脈衝輸 出當成充電指令訊號至節點T 2。再者，N A N D閘 Gl1輸出一低位準單擊脈衝，其具有相當於介於第二延 遲電路D L Y 2之輸出和升壓時鐘訊號間之高位準之重疊 期間之寬度，亦即，相當於延遲時間t d 2之寬度，藉以 在相當於延遲時間t d 2之期間，輸出以反向器G 1 2反 向來自低位準單擊脈衝而得之高位準單擊脈衝當成控制訊 號。 本發明之每個電路元件乃由從節點T 1，T 2，和 T 3輸出之每個單擊脈衝所控制，其將說明如下。 首先，藉由轉換節點T 1之位準從低位準至高位準， 開始放電週期。在開關電路13中，其輸入節點T1之脈 衝當成其控制輸入，輸入連接至節點T 1之反向器G 1 4 之輸出變成低位準以使PMOS電晶體P15變成啓動狀 態。再者，閘極連接至節點T 1之N Μ 0 S電晶體N 4變 成啓動狀態以使Ρ Μ 0 S電晶體Ρ 1 6之閘極變成低位準 ,藉以使Ρ Μ 0 S電晶體ρ 1 6亦變成啓動狀態。藉由啓 動在此開關亀路1 3中之PMOS電晶體Ρ 1 5和Ρ 1 6 本纸張尺度適用;國國家標準（CNS)A4規格（21G X 297公釐) Γ^Ι 麵 一 --------------------訂·------！線^^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 ___B7_ 五、發明說明（？1 ，介於節點9和電源供應端1間變成短路，藉以使節點9 偏壓至電源供應電壓V C C之電位。 此時，因爲節點T2之訊號亦在低位準，PMOS電 •晶體P 2 1在啓動狀態，藉以使在節點8側上之電位偏壓 至電源供應電壓V C C。因此，介於升壓電容C 1兩端間 之電位差異爲0 V，且升壓電容C 1在放電狀態。如果 剛好在節點T 1轉換成高位準之前之節點9之電位在大於 電源供應電壓V C C之升壓電位時，升壓電容C 1之放電 電流會由節點9流至電源供應端1。 再者，在電荷傳送電路6中，爲了回應在和節點T1 轉換成高位準同時變成高位準之節點T3之訊號，輸出連 接至節點T 3之反向器G 5之輸出變成低位準。此時，閘 極連接至反向器G 5之輸出之NMO S電晶體N 5變成關 閉狀態，且同時，閘極連接至節點T 3之N Μ 0 S電晶體 Ν 6變成啓動狀態，藉以使Ρ Μ 0 S電晶體Ρ 1 9之閘極 Λ 變成低位準，因此，Ρ Μ 0 S電晶體Ρ 1 9變成啓動狀態 。因此，因爲PM〇S電晶體Ρ 1 8之閘極偏壓至輸出端 2之電位，PMOS電晶體Ρ18中斷由輸出端2至節點 9之電流路徑。因此，即使因爲開關電路13而發生在節 點9之電位降至電源供應電壓V C C之電位，亦不會發生 由輸出端2至節點9之電荷傳送，藉以確保剛好在升壓前 之上升電位維持在輸出端2上。 再者，因爲節點Τ 2在節點Τ 1保持高位準時之期間 保持在其低位準，開關電路12和其升壓時鐘訊號輸出在 ----------—· I------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） :24- 經濟部智慧財產局員工消費合作社印製 504887 A7 ____B7___ 五、發明說明（？2 低位準之例相同的在關閉狀態。 其次，考量經過延遲時間t d 1後，節點T 1之位準 返回低位準，和同時，節點T 2轉換爲高位準之例。對於 •節點T 3，因爲其並未改變直到節點T 2返回其低位準， 電荷傳送電路6保持上述之狀態。再者，關於開關電路 1 3 ,爲了回應節點T 1之位準已返回低位準，開關電路 1 3和升壓時鐘訊號之位準爲低輸入之例相同的返回關閉 狀態。 另一方面，如果節點T2之位準移位至高位準時，啓 始充電週期，和在由節點T 2接收一脈衝當成其控制輸出 之開關電路中，輸入連接至節點T 2之反向器G 1 3之輸 出變成低位準。此時，閘極連接至反向器G 1 3之輸出之 P Μ〇S電晶體P 1 2變成啓動狀態。再者，閘極連接至 節點Τ 2之Ν Μ 0 S電晶體Ν 3變成啓動狀態，和 Ρ Μ〇S電晶體Ρ 1 3之閘極變成低位準，以使Ρ Μ〇S 電晶體Ρ 1 3亦變成啓動狀態。藉由在此開關電路1 2中 之Ρ Μ〇S電晶體Ρ 1 2，Ρ 1 3之啓動狀態，在節點9 和電源供應端1間形成導通狀態。 再者，此同時，閘極連接至節點Τ2之NMOS電晶 體Ν7變成啓動，和PMOS電晶體Ρ21變成關閉，以 使節點8之電位由電源供應電壓V C C降低至G N D電位 〇 剛好在節點Τ 2移位至高位準前.因爲升壓電容C 1 在放電狀態，而在兩端間之電位差異爲0 V，且節點8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- --------^-------ί^^-w (請先閱讀背面之注意事項再填寫本頁) 504887 A7 B7 五、發明說明（？3 移位至接地電位時，節點9之電位亦降低至接地電位。但 是，此時，因爲開關電路1 2如上述同時變成啓動狀態， (請先閱讀背面之注意事項再填寫本頁) 一充電電流允許從電源供應端1流向節點9以充電升壓電 •容C 1。藉此，配合上述之情況，節點9之電位由接地電 位逐漸增加，且此節點9之增加電壓，亦即，介於升壓電 容C1兩端間之電位差異AV可以等式（4)表示， AV = I Cxtw/C 1 … （4)， 其中，I C爲由電源供應端1經由開關電路1 2向著節點 9流動之充電電流，t w爲開關電路1 2之啓動週期（充 電週期），亦即，節點T 2之高位準週期，其相當於上述 圖2中所示之延遲時間t d 2-t d 1，和C 1爲升壓電容 C 1之電容係數。 經濟部智慧財產局員工消費合作社印製 而後，當節點T 2和T 3之位準返回低位準時，開關 電路1 2返回關閉狀態，如同在升壓時鐘訊號之輸入狀態 中之位準爲低的，藉以中斷在電源供應端1和節點9間之 兩方向中之電流。開關電路1 3亦在關閉狀態，此乃因爲 在低位準上之節點T 1未發生改變。因此，節點9變成和 電源供應端1隔離。 再者，藉由轉換節點τ 2至其低位準，閘極連接至節 點T2之PMOS電晶體P21變成啓動，和NMOS電 晶體N 7變成關閉狀態，藉以使節點8之電位由地電位增 加至電源供應電壓V C C °假設剛好在此之前，由_h述充 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 ___Β7 五、發明說明（？4 電操作所產生在升壓電容c 1兩端間之電位差‘異爲Δ V，且 此電荷受到儲存，以及節點8之電位增加至電源供應電壓 時，節點9之電位可增加如V c C + A V般的高。 • 再者，此時，藉由使節電T 3回復至其低位準，在電 荷傳送電路6中，此狀態返回和當升壓時鐘訊號之輸入狀 態之位準爲低時相同的狀態，以使P Μ〇S電晶體P 1 8 變成啓動狀態，藉以傳送節點9之升壓電位至輸出端2。 此時，如果負載電容CL之端電壓，亦即，輸出端2之電 壓，低於VCC+Δν時，升壓電容C1之電荷分配至負載 電容C L ,因此，節點9和輸出端2之電位降低低於 VCC+AV。但是，相較於C1之電荷分配之前，因爲負 載電容CL已增加其電荷，其端電壓，亦即，輸出端2之 電壓必須增加。因此，藉由重覆此電荷分配，輸出端2之 電壓逐漸增加以最終達到V C C + AV之一飽和狀態，且不 會再有高於此之增加。亦即，在圖2中，當節點Τ2和 Τ 3之位準由高位準移位至低位準時在節點9上所獲得之 升壓電位HV表示成HV = VCC+AV，其表示在上述飽 和狀態所獲得之値。 如上所述，當由節點Tl， T2， T3所產生之單擊 脈衝之所有位準返回其低位準時，則完成本發明之一循環 升壓操作。此時，本發明之相關電路元件，如開關電路 12和13，PM〇S電晶體P21，^IM〇S電晶體 N7,電荷傳送電路6等返回它們的初始操作狀態，其中 升壓時鐘訊號之位準變成低位準。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •27- ----------—--------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 _B7___ 五、發明說明（？5 即使升壓時鐘訊號而後轉換至低位準，因爲在節點 丁 1，T 2 , T 3之訊號狀態中無任何改變，則保持上述 之狀態直到升壓時鐘訊號之位準移位至高位準。 • 而後，當升壓時鐘訊號之位準再度移位至高位準時， 單擊脈衝再者分別產生至節點Tl，T2, T3，藉以重 覆一序列之操作，包括升壓電容C1之充電和放電，和電 荷分配至負載電容CL，以使負載電容CL之端電壓，亦 即，輸出端2之電位升高。 在前述操作中在輸出端2上最終獲得之升高輸出電壓 乃由在升壓電容C1中之充電電壓所決定，其乃是在節點 T2之一單擊脈衝之高位準週期時充電，或由介於兩端之 電位差異△ V所決定。再者，此△ V，如上式（4 )所示， 和t w成比例，t w爲由節點T 2所產生之一單擊脈衝之 高位準期間。再者，t w之時間寬度等於在控制電路1 4 中介於第一延遲電路DLY1之時間延遲t d 1和第二延 λ 遲電路D L Υ 2之時間延遲t d 2間之差異，亦即，此時 間寬度相當於t d 2 - t d 1。而後，如果設定以使第二 延遲電路D L Y 2對電源供應電壓V C C之相依性較大， 且在電源供應電壓VCC增加時，td2比tdl下降更 快時，如圖2所示，當電源供應電壓V C C變成更高時， 相對於t d 1之t d 2之延遲變成更小，亦即，t w變成 更小。隨著此t w之降低，因爲Δ V之振幅降低，因此安排 以使當電源供應電壓V C C增加至較高電壓時，升高輸出 電壓受抑制至一較小値。 丨丨丨丨丨丨丨—丨丨I I ·丨—丨I I丨丨^r *_丨—丨丨— II (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28- 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（？6 再者，當電源供應電壓v C C增加（電源供應電壓上 升）以使td2=tdl時，tw變成〇，且因此，在節 點T 2中不再有任何單擊脈衝。在此狀態中，不執行任何 •升壓操作，因爲N Μ 0 S電晶體N 7並未啓動以偏壓節點 8至地電位，且開關電路12亦未啓動以充電升壓電容 C 1。在此例中，因爲節點9經由操作以回應來自節點 Τ 1之單擊脈衝之開關電路1 3而供應以電源供應電壓 VCC，輸出端2亦會由此輸出電源供應電壓VCC之電 位。 亦即，依照本發明之此實施例，當電源供應電壓 V C C之規格設定在高壓區域時，安排以使升高輸出電壓 自動的抑制，或藉由停止升壓操作而輸出電源供應電壓 VCC。另一方面，當電源供應電壓VCC之規格設定在 低於現有電壓之低壓區域時，則又t d 2 > t d 1之關係， 和介於t d 2和t d 1間之差異，亦即，t w增加而電源 供應電壓VCC下降，以延長用以充電升壓電容C1之時 間週期。結果，△ V變成較大，以使確保產生在電源供應電 壓V C C之低壓區域中之一適當升高輸出電壓。 以下說明在圖3之示意圖中，相較於習知技藝，依照 本發明之此實施例之升高輸出電壓Η V相對於電源供應電 壓V C C之關係特性。 再圖3中，橫座標表示電源供應電壓VCC和縱座標 表示升壓輸出電壓HV。再者，在圖中之HVma X表示 . 允許應用之最大電壓，其由元件之耐壓所界定，且其決定 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） :29: ' 丨丨丨！ f -------訂·！——線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 ___B7_ 五、發明說明（37 升壓輸出電壓之上限。HVm 1 η表示需用於使用升壓輸 出電壓之負載電路之最小電壓，且爲升壓輸出電壓之底限 値。因此，在所使用之電源供應電壓V C C之整個範圍中 •之升壓輸出電壓必須在介於Η V m a X和Η V m i η間之 範圍內。於此，在圖3中，A爲習知技藝之特性曲線，和 B爲圖1之實施例之特性曲線。 如圖3所示，由習知技藝之特性曲線A明顯可知，在 特殊的需求中，其中電源供應電壓VCC和HVmax之 範圍上限極爲接近，其產生之升壓電壓基本上如電源供應 電壓V C C兩倍高，在相當低値之電源供應電壓V C C上 會產生超過Η V m a X之升壓電壓。相反的，依照本發明 之實施例，如曲線B所示，升壓電壓受抑制至V C C +△ V 。再者，當電源供應電壓VCC超過現有電壓時，因爲升 壓電容C 1之充電停止，其輸出變成約爲電源供應電壓 V C C，因此，即使在供使用之電源供應電壓V C C之範 圍中之上限側，亦可獲得滿足HVmax之升壓輸出。 再者，在本發明之此實施例之前述說明中，並不限於 圖1所示之開關電路1 2和1 3之安排，其它的安排和修 改亦是可行的，只要它們可達成上述相同之功能者皆應解 讀爲在本發明之範疇內。 控制電路1 4亦是如此。在依照本發明之實施例之前 述說明中，提供有兩延遲電路DLY1和DLY2，和用 於充電升壓電容C 1之充電週期使用介於t d 1和t d 2 間之延遲時間差異界定，但是，本發明並不限於此，其它 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) ^30- 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（？8 的安排和修改亦可採用且在本發明之範疇內，只要它們可 允許確保用於升壓電容C 1 (相關於延遲時間t d 1 )之 放電週期，和提供充電指令訊號（相關於圖2中指示之 • t d之訊號），以調整相關於電源供應電壓V c C之値之 充電週期。但是，依照本發明之此實施例之構造，在電源 供應電壓VCC之高壓區域，藉由保持如上所述之td2> t d 1之關係，可輕易的設定用於充電升壓電容C 1之充 電週期爲0,藉以完全停止此升壓操作，其可非常有效且 有利的防止過電壓之發生。 如上所述，於此已提供依照本發明之實施例之升壓電 路裝置，其特徵在於其升壓輸出電壓可依照電源供應電壓 VCC之値而自動的調整，因此，在電源供應電壓VCC 之低壓區域中，其中需要使其電壓升壓時，可確保獲得適 當的升壓電壓，而在高壓區域中，其中不需要升壓電壓時 ，可抑制升壓以滿足升壓電壓之現有範圍。再者，依照本 發明，因爲於此之目的並非箝夾已產生之升壓電壓，而是 調整升壓電壓本身，因此提供可防止在電路中發生過電壓 之升壓電路裝置。再者，亦可實質改善在電荷傳送電路6 中之升壓效率。再者，升壓電容C 1之充電和放電之執行 分別和開關電路1 2和1 3無關，可獨立的完成在相關電 路中之最佳化，以縮小放電週期。 以下參考圖4說明控制電路14之構造。 在圖4中，第一延遲電路DLY1包含：PMOS電 晶體P 2 2，其源極和基底連接至電源供應端1，其閘極 <請先閱讀背面之注意事項再填寫本頁) i丨丨_丨丨訂--------線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（弓9 連接至輸入端3,和其汲極連接至節點15; NMOS電 晶體N 8 ,其源極和基底連接至G N D，其閘極連接至輸 入端3 ,和其汲極經由電阻R 1連接至節點1 5 ;電容 • C 2連接在節點1 5和G N D間；P Μ〇S電晶體P 2 3 ，其源極和基底連接至電源供應端1，和其閘極連接至節 點15; PMOS電晶體Ρ24,其源極連接至PMOS 電晶體Ρ 2 3之汲極，其基底連接至電源供應端1 ,和其 汲極連接至節點1 6 ;反向器G 1 5，其輸入連接至輸入 端3; NMOS電晶體Ν9,其源極和基底連接至GND ，其汲極連接至節點1 6，和其閘極連接Ρ Μ 0 S電晶體 Ρ24之閘極和至反向器G15之輸出；和反向器G16 ，其輸入連接至節點1 6，和其中反向器G 1 6之一輸出 輸出當成來自第一延遲電路D L Υ 1之輸出。
再者，第二延遲電路DLY2包含：PMOS電晶體 Ρ 2 6 ,其源極和基底連接至電源供應端1，其閘極連接 至輸入端3，和其汲極連接至節點1 7 ; Ν Μ 0 S電晶體 Ν 14，其源極和基底連接至GND，其閘極連接至輸入 端3，和其汲極經由電阻R 2連接至節點1 7 ;電容C 3 連接在節點1 7和G N D間；Ρ Μ〇S電晶體Ρ 2 7，其 源極和基底連接至電源供應端1 ,和其閘極連接至節點 17; PMOS電晶體Ρ28,其源極連接至PMOS電 晶體Ρ 2 7之汲極，其基底連接至電源供應端1，和其汲 極連接至節點18;反向器G 17,其輸入連接至輸入端 3; NMOS電晶體Ν16,其源極和基底連接至GND ----I---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32- 504887 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（妒 ，其汲極連接至節點1 8，和其閘極連接P 0 S電晶體 P28之閘極和至反向器G17之輸出；反向器G18, 其輸入連接至節點1 8;第一放電電路1 9連接在節點 • 1 7和G N D間；和第二放電電路2 0連接在節點1 7和 GND間，和其中反向器G 1 8之輸出輸出當成來自第二 延遲電路DLY2之輸出。再者，第一放電電路19包含 :P Μ 0 S電晶體P 2 5，其源極和基底連接至節點1 7 ,和其閘極和汲極短路連接；Ν Μ 0 S電晶體Ν 1 〇，其 基底連接至G N D，和其閘極和汲極短路連接且連接至 PMOS電晶體Ρ25之汲極；NMOS電晶體Ν11， 其汲極連接至Ν Μ 0 S電晶體Ν 1 〇之源極，其閘極連接 至輸入端3，和其源極和基底連接至GND; NMOS電 晶體Ν 1 2，其汲極連接至節點1 7 ,其閘極連接至 NMOS電晶體Ν10之閘極，和其基底連接至GND; 和Ν Μ〇S電晶體Ν 1 3，其汲極連接至Ν Μ 0 S電晶體 Ν 1 2之源極，其聞極連接至輸入端3，和其源極和基底 連接至GND。再者，第二放電電路20包含：NM〇S 電晶體Ν 1 5，其汲極連接至節點1 7 ,其閘極連接至輸 入端3 ,和其源極和基底連接至G N D。 用以分別由第一延遲電路D L Y 1和第二延遲電路 DLY2產生一單擊脈衝輸出至節點ΤΙ, T2,和T3 之邏輯構造實質和圖1柑同，其中對相關於圖1之閘提供 相同符號和參考數字。再者，因爲第一和第二延遲電路 DLY1, DLY2和其它邏輯閘之連接實質和圖1之控 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） -33 - -----------f--------訂·！ ！線_ (請先閱讀背面之注意事項再填寫本頁) 504887 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（ 制電路1 4相同，因此省略其說明。 以下參考圖4說明控制電路之操作。 首先，當至輸入端3之升壓時鐘訊號之位準爲低位準 ’時，因爲輸入至NAND閘G7， G11和三輸入 N A N D閘G 9之一輸入爲低位準，所有輸出至節點T 1 ，T 2和T 3爲低位準輸出。 此時，在第一延遲電路DLY1中，閘極連接至輸入 端3之P Μ 0 S電晶體P 2 2啓動，藉以偏壓節點1 5至 電源供應端1之電源供應電壓V C C ,和引起閘極連接至 節點1 5之Ρ Μ 0 S電晶體Ρ 2 3變成關閉狀態。再者， 連接至輸入端3之反向器G15之一輸出變成高位準，藉 以使Ρ Μ〇S電晶體Ρ 2 4變成關閉狀態，Ν Μ〇S電晶 體Ν 9變成啓動狀態，和節點1 6變成低位準，而後，反 向器G16之輸出，其爲第一延遲電路DLY1之輸出， 設定在高位準以回應節點1 6之此低位準。 λ 再者，在第二延遲電路DLY2中，因爲在第一放電 電路19中之所有NMOS電晶體Nil, Ν13和在第 二放電電路2 0中之Ν Μ〇S電晶體Ν 1 5在關閉狀態， 電流不會由節點1 7經由放電電路1 9和2 0流向地，因 此，放電電路在所謂的關閉狀態。因爲除了這些放電電路 外之其它安排皆和第一延遲電路相同，節點1 7由 PMO S電晶體Ρ 2 6偏壓至電源供應電壓VC C。而後 ，節點1 8由Ν Μ 0 S電晶體Ν 1 6偏壓至低位準，和反 向器G 1 8之輸出，其爲第二延遲電路DLY2之輸出， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -34 - -------------------訂—-----線 41^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 __B7____ 五、發明說明（ 亦設定在高位準以回應節點1 8之此偏壓低位準。 而後，當升壓時鐘訊號之位準移位至高位準時，因爲 第一和第二延遲電路D L Y 1和D L Y 2之兩輸出皆在高 •位準狀態，回應此高位準之N A N D閘G 7和G 1 1之兩 輸出變成低位準，因此，產生相反輸出之節點T 1和T 3 移位至高位準。關於三輸入NAND閘G 9，其一輸入具 有由反向器G6反向之第一延遲電路DLY1之輸出，乃 保持在高位準輸出，因此，節點T 2在低位準。 此時，對於第一延遲電路D L Y 1而言，閘極連接至 輸入端3之N Μ 0 S電晶體N 8變成啓動狀態，藉以啓始 經由電阻R 1連接至節點1 5之電容C 2之放電。而後， 當節點1 5之電位下降Ρ Μ〇S電晶體Ρ 2 3之臨界電壓I Vthpl之値時，PMOS電晶體P23啓動。而後，當 升壓時鐘訊號之位準移位至高位準時，反向器G 1 5之輸 出變成低位準，N Μ 0 S電晶體N 9變成關閉狀態，和 Ρ Μ〇S電晶體Ρ 2 4變成啓動狀態。但是，此時， Ρ Μ 0 S電晶體仍在關閉狀態，和節點1 6在低位準。而 後，當節點1 5之電位降低，且Ρ Μ〇S電晶體Ρ 2 3啓 動如上所述時，節點1 6立即移位至高位準，藉以使第一 延遲電路D L Υ 1之輸出移位至低位準。爲了回應此移位 ,N A N D閘G 7之輸出移位至高位準，藉以使節點Τ 1 返回低位準。再者，此時，反向器G6之輸出變成高位準 ，三輸入N A N D閘G 9之輸出變成低位準，藉以使節點 .T 2·移位至高位準。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -35- ------------餐·！訂——i-線. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 B7____ 五、發明說明（ 如上所述，節點T 1之單擊脈衝之寬度，亦即，節點 T 1之高位準之期間乃由一延遲時間所決定，直到 PM〇S電晶體P 2 3啓動。再者，此延遲時間可由電阻 • R1和電容C2之放電時間常數和PMOS電晶體P23 之臨界電壓I V t h p I所決定，因此，可縮小對電源供應 電壓V C C之相關相依性。 另一方面，在第二延遲電路DLY2中，基本上和第 一延遲電路DLY 1相同，連接至節點1 7之電容C 3之 放電經由電阻R 2執行，且當節點1 7之電位降低 PMOS電晶體P 2 7之臨界電壓|V t h p I之値時， P Μ〇S電晶體P 2 7啓動，以移位節點1 8至高位準， 藉以使來自第二延遲電路D L Υ 2之輸出移位至低位準。 爲了回應此移位至低位準，節點Τ 2和Τ 3返回低位準。 再者，在第二延遲電路DLY2中，在第一放電電路 1 9中之NMOS電晶體Nl 1和Ν1 3和在第二放電電 路2 0中之Ν Μ 0 S電晶體Ν 1 5設定成啓動狀態，藉以 設定準備放電狀態以使放電電流由節點1 7流至地。 更特別而言，在第一放電電路19中，當NMOS電 晶體Ν 1 1和Ν 1 3變成啓動狀態時，Ν Μ 0 S電晶體 Ν 1 0和Ν 1 2之每個源電位偏壓至地電位，且因此，跨 過NMO S電晶體Ν 1 0和Ν 1 2之閘極和源極之電壓變 成幾乎相等，以形成一電流鏡。此時，爲了使放電電流流 向當成參考之NMO S電晶體Ν 1 〇 ,因爲必須使兩 PMOS電晶體Ρ 2 5和NMOS電晶體Ν 1 〇設定在啓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -36- -----------1-----------------^ (請先閱讀背面之注意事項再填寫本頁) 504887 Α7 Β7 五、發明說明（？4 (請先閱讀背面之注意事項再填寫本頁) 動狀態，.節點1 7之電位至少必須大於它們臨界電壓之總 和。換言之，當節點1 7之電位大於P Μ〇S電晶體 Ρ 2 5臨界電壓IV t h ρ |和NM〇S電晶體Ν 1 0之臨 •界電壓V t h η之總和，亦即，| V t h p I + V t h η時 ,可允許放電電流流向Ρ Μ〇S電晶體Ρ 2 5和Ν Μ〇S 電晶體Ν 1 Ο，且因此，乘以其鏡比例之放電電流流向 NMOS電晶體Ν12,藉以快速的充電電容C3。放電 電流依照以電源供應電壓V C C增加之二次方程式而增加 ，因此，在電源供應電壓VCC之高壓區域中之第二延遲 電路DLY2中之延遲時間可顯著的降低。另一方面，因 爲PMO S電晶體Ρ 2 5和NM〇S電晶體Ν 1 〇在低壓 區域中皆爲關閉狀態，且無放電電流流向Ν Μ〇S電晶體 Ν 1 2 ,節點1 7之放電時間常數乃由電阻R 2和電容 C 3所決定。 經濟部智慧財產局員工消費合作社印製 關於第二放電電路20方面，藉由適當的設定 NMO S電晶體Ν 1 5之啓動電阻，在第一放電電路1 9 啓始其操作之前可調整延遲時間在電壓範圍對電源供應電 壓V C C之相依性。例如，在使用於電源供應電壓V C C 之最小値附近，Ν Μ 0 S電晶體Ν 1 5之啓動電阻設定在 充分大於電阻R2之値之値上，且其啓動電阻隨著電源供 應電壓V C C之增加而逐漸降低，在第一放電電路之操作 之前，直到其啓動電阻降低約至電阻R 2或相似之値，因 此，第二延遲電路DLY2,當獲得一適當的延遲時間時 ，可進一步增加在低壓區域中其延遲時間對電源供應電壓 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 —- ____B7__ 五、發明說明（95 v c C之相依性。舉例而言，並非始終有需要提供第二充 電電路2 0，而是在考量升壓輸出電壓對電源供應電壓 v c C之相依性時可適當的使用。 • 因此，藉由設定相關的常數，以使由電阻R 2和電容 C 3所決定之第二延遲電路D L Y 2之放電時間常數變成 大於由電阻R 1和電容C 2所決定之第二延遲電路 D L Y 1之放電時間常數，可完成在圖1中依照本發明之 實施例所提供之相關延遲電路之特性。 再者，當升壓時鐘訊號之位準由高轉爲低時，由在第 一延遲電路DLY1中之反向器G15和由在第二延遲電 路DLY2中之反向器G17而來之輸出變成高位準，藉 以使NMOS電晶體N9啓動，且使PMOS電晶體 P 2 4和P 2 8變成關閉狀態。藉此，在第一延遲電路 DLY1中之節點16和在第二延遲電路DLY2中之節 點1 8變成低位準。因此，在升壓時間訊號之位準剛好移 Λ 位至低位準後，第一延遲電路DLY1和第二延遲電路 DLY2之輸出返回高位準。再者，藉由啓動PMOS電 晶體Ρ22，在第一延遲電路DLY1中之電容C2再度 充電至電源供應電壓V C C以返回其初始狀態。再者，在 第二延遲電路DLY2中，因爲第一和第二放電電路19 和2 0爲關閉狀態，和由節點1 7向著地G N D之電流路 徑受到中斷，電容C 3會因PMO S電晶體Ρ 2 6之啓動 而充電至電源供應電壓V C C以返回其初始狀態，而在第 一延遲電路中之電容C 2亦同。 — — — — — — — — —-- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） -38 - 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（今6 再者，關於節點T 1，T 2，和T 3，在·升壓時間訊 號之位準移位至高位準時，因爲它們已返回低位準以回應 第一延遲電路D LY 1和第二延遲電路D LY 2之輸出之 •反向，因此在升壓時間訊號之低位準轉換上不會發生改變 ，藉以保持低位準。 於此，在圖4中指示之控制電路1 4之輸出特性乃如 圖5所示，其中橫座標爲電源供應電壓VCC，和輸出至 節點T 1 , T 2 ,和T 3之相關單擊脈衝之脈衝寬度指示 於縱座標。在圖5中之曲線P 1表示節點T 1之單擊脈衝 寬度特性，其相當於第一延遲電路D L Y 1之延遲時間， 且其指示對電源供應電壓V C C之相當小之相依性。相反 的，曲線P 3表示節點T 3之單擊脈衝寬度，其相當於第 二延遲電路DLY2之延遲時間，且其指示對電源供應電 壓V C C之相當大的相依性。曲線P 2表示節點T 2之單 擊脈衝寬度，其由介於在節點T 1和T 3之相關單擊脈衝 Λ 間之差異所產生。此脈衝寬度Ρ 2隨著在約類比於Ρ 3之 電源供應電壓V C C中之增加而快速衰減約3 · 5 V，而 後變成0。 由圖5之特性圖明顯可知，藉由採用圖4之控制電路 14至圖1之裝置，可完成本發明之升壓電路系統，其可 適當的升壓在例如2 V附近之電源供應電壓V C C之低壓 區域中且需要升壓之電壓，且可自動的抑制在例如超過 3V之高壓區域中之升壓，或停止升壓操作。 以下參考圖6說明本發明之第二實施例。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -39- — — — — — — — — — — 1 I I 1 1 I I I 1 t — — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 ___B7__ 五、發明說明（？7 在本發明之第二實施例中，圖1之第一實施例之開關 電路1 2以一偏壓電路1 2取代，而其它元件則和圖1相 同。偏壓電路2 1包含：一偏壓機構以依照電源供應電壓 • VCC應用一偏壓至升壓電容C1之一端（節點9)。更 特別而言，偏壓電路21包含：NMOS電晶體N17, 其閘極和汲極連接至電源供應端1，其源極連接至節點9 ，和其基底連接至地G N D。在此例中，可採用各種修改 ，如使用P Μ 0 S電晶體P 3 0，其源極連接至電源供應 端1，和其閘極，汲極，和基底連接至節點9，或二極體 D 1，其陽極連接至電源供應端1 ,和其陰極連接至節點 9 ,以取代Ν Μ〇S電晶體Ν 1 7。如果有充分的電位差 異提供至每個裝置以使其啓動時，任何這些替代裝置皆具 有一功能以中斷由節點9至電源供應端1之電流路徑，和 允許電流由電源供應端1流至節點9。因此，非圖6所示 之任何裝置只要具有相同的功能皆可使得，其亦可包括 Ν Ρ Ν電晶體或Ρ Ν Ρ電晶體。 在下述之詳細說明中，除了偏壓電路2 1外，於此將 省略在本發明之第二實施例中之電路元件之操作說明，因 爲它們和圖1相同。 首先，當升壓時鐘訊號之位準在低位準時，節點8偏 壓至電源供應電壓V C C ,因此，在節點9側上之電位爲 在高於電源供應電壓VCC之升壓電位上。此時，因爲節 點9高於電源供應電壓V C C，偏壓電路2 1和開關電路 1 3在中斷狀態，藉以阻擋電流由節點9流向電源供應端 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐) ^4〇 - -------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 __B7______ 五、發明說明（？8 1。再者，電荷傳送電路6在啓動狀態，藉以使節點9之 升壓電位傳向輸出端2。在初始狀態中，其中尙未有任何 升壓時鐘訊號進入時，節點9和輸出端2安排以由電源供 •應端1經由偏壓電路2 1和偏壓電路1 1充電。 而後，當升壓時鐘訊號之位準移位至高位準時，首先 ，開關電路1 3變成啓動狀態以回應來自節點T 1之單擊 脈衝，以偏壓節點9至電源供應電壓V C C，和放電升壓 電容C 1。再者，此時，電荷傳送電路6變成關閉狀態以 回應節點T3之單擊脈衝，其乃同時產生以避免來自輸出 端2之升壓電荷逆向流至節點9。 當節點T 1之單擊脈衝中止時，隨後單擊脈衝應用至 節點T 2 ,以回應節點8之電位由電源供應電壓V C C經 由N Μ〇S電晶體N 7降低至地G N D電位。此時，因爲 升壓電容C 1事先放電，節點9之電位亦傾向於降低至地 電位。藉此，介於電源供應端1和節點9間之電位差異上 升，藉以使在偏壓電路21內之NMOS電晶體Ν17啓 動，且使充電電流由電源供應端1流至節點9以充電升壓 電容C 1。因爲此充電電流只允許在當節點8之電位在地 電位上之期間，亦即，節點Τ 2之單擊脈衝寬度之期間（ 在高位準期間）流動，因此，升壓電容C 1之充電電壓AV 可以和本發明之第一實施例相同的方式由節點Τ 2之單擊 脈衝所界定。但是，在偏壓電路21中，因爲在NMOS 電晶體Ν17之臨界電壓中存在有一電壓降，充電效率會 因而降低，藉以使在電源供應電壓V C C之低壓區域中之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） =41 - "" " 1 --------------訂 -------!線^^ (請先閱讀背面之注意事項再填寫本頁) 504887 A7 B7___ 五、發明說明（ 升壓效率降低低於本發明之先前實施例。另一方面，在高 壓區域中，充電效率下降本身導致對升壓電壓之抑制。 (請先閱讀背面之注意事項再填寫本頁) 在次一步驟中，在節點τ 2和T 3之單擊脈衝終止時 • , P Μ〇S電晶體P 2 1之側變成啓動狀態，藉以再度偏 壓節點8至電源供應電壓VCC，以產生升壓電壓VCC +AV在節點9上，且同時，使電荷傳送電路6變成啓動狀 態，以使在節點9上產生之電壓傳向輸出端2，藉以執行 升壓操作。 依照本發明之第二實施例，因爲提供偏壓電路2 1以 取代開關電路1 2，可以更精巧的電路構造完成本發明之 前述實施例中之相同優點和效果。 以下參考圖7說明本發明之第三實施例。 在本發明之第三實施例中，省略圖1之開關電路1 2 ，且一開關電路2 2提供以取代開關電路1 3，和其中開 關電路2 2之控制以產生在節點Τ 3中之單擊脈衝所執行 Λ 。藉由提供本發明之此種安排，可省略由節點Τ 1之控制 ，且因此，可省略當成在控制電路1 4中之閘極之 NAND閘G7和反向器G8。 經濟部智慧財產局員工消費合作社印製 開關電路2 2包含一開關機構用以應用電源供應電壓 至升壓電容C 1之一端（在節點9上）以回應產生至節點 Τ 3之單擊脈衝（控制訊號）。 更特別而言，開關電路22包含：PMOS電晶體 Ρ 3 1，其源極連接至電源供應端1，和其汲極和基底連 接至節點9 ; Ρ Μ 0 S電晶體Ρ 3 2，其源極和基底連接 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^42- 504887 A7 B7 五、發明說明（50 (請先閱讀背面之注意事項再填寫本頁) 至節點·9，和其汲極連接至P Μ〇S電晶體P 3 1之閘極 :和Ν Μ〇S電晶體Ν 1 7，其汲極連接至Ρ Μ 0 S電晶 體Ρ 3 1之閘極，其源極和基底連接至接地電位G N D , •和其閘極和Ρ Μ 0 S電晶體Ρ 3 2之閘極一起連接至節點 Τ 3。 再者，在本發明之第三實施例中，產生至節點Τ 2和 Τ 3之單擊脈衝以和本發明之前述實施例相同的方式產生 ，其中當升壓時鐘訊號之位準轉換至高位準時，高位準之 單擊脈衝呈現在節點Τ 3上，和在此高位準期間，電荷傳 送電路6變成關閉狀態，藉以中斷由輸出端2流向節點9 之電流路徑。此時，在開關電路2 2中，Ν Μ 0 S電晶體 Ν 1 7變成啓動狀態以回應節點Τ 3之高位準，藉以偏壓 PMOS電晶體Ρ 3 1之閘極至GND電位。藉此， 經濟部智慧財產局員工消費合作社印製 Ρ Μ 0 S電晶體Ρ 3 1啓動以偏壓節點9至電源供應端1 之電源供應電壓V C C。此時，節點Τ 2保持其低位準一 段相當於在控制電路1 4中之第一延遲電路D L Υ 1之延 遲時間之期間，且因此，因爲在此期間節點8偏壓至電源 供應電壓VCC,在啓動PMOS電晶體Ρ31時，在升 壓電容C1之兩端上之電位變成電源供應電壓VCC，藉 以放電升壓電容C1« 而後，在經過相當於第一延遲電路D LY 1之延遲時 間t d 1之期間後，節點Τ 2之位準移位至高位準，藉以 偏壓節點8至地電位。此時，在節點9上之電位傾向於降 低至地電位。但是，此時，如圖2所示，因爲節點T 3保 -43- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 B7___ 五、發明說明（f 持在高位準，在開關電路2 2中之PM〇S電晶體P 3 1 仍在啓動狀態，因此，爲回應在節點9上之電位降，開始 供應從電源供應端至升壓電容C 1之充電電流。此充電電 •流在節點8偏壓至地電位和節點T 2之單擊脈衝在高位準 之期間供應。因此，如同本發明之先前實施例相同的方式 ，升壓電容C1之充電電壓AV可依照節點T 2之單擊脈衝 寬度而界定。 而後，當產生至節點T 2和T 3之單擊脈衝之位準返 回低位準時，節點8側偏壓至電源供應電壓V C C ,藉以 使升壓電壓呈現在節點9側。此時，在開關電路2 2中， N Μ〇S電晶體N 1 7變成關閉，和P Μ〇S電晶體 Ρ 3 2變成啓動，藉以偏壓PMOS電晶體Ρ 3 1之閘極 至節點9之電位。因此，Ρ Μ〇S電晶體Ρ 3 1變成關閉 狀態，以中斷由節點9流向電源供應端1之路徑。再者， 此時，電荷傳送電路6同時啓動以使在節點9上之升壓電 位傳向輸出端2。 在本發明之第三實施例中，開關電路2 2之構造可修 改以和圖1之開關電路1 2和1 3相同，以進行如上述相 同的操作。亦即，在圖1之較佳實施例中，因爲升壓電容 C 1之充電安排以由開關電路1 2控制，必須中斷由電源 供應端1流至在開關電路1 3側上之節點9之電流，因此 ，必須提供Ρ Μ〇S電晶體Ρ 1 5，反向器G 1 4等。 再者，在本發明之實施例中，因爲開關電路22具有 可當成圖1之開關電路12和13之功能，且因此，除了 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -44- (請先閱讀背面之注音？事項再填寫本頁) ---------訂---------線· 經濟部智慧財產局員工消費合作社印製 504887 A7 B7__ 五、發明說明（12 由偏壓節點8執行至電源供應電壓V C C之升β壓操作外， Ρ Μ〇S電晶體Ρ 3 1使用在啓動狀態，即使有寄生二極 體，其順向由電源供應端1引導至節點9，於此亦不會發 •生問題。因此，並不需要相當於在開關電路1 3中之 PM〇S電晶體Ρ 15和反向器G 1 4之此種裝置。 但是，依照本發明之此實施例，因爲Ρ Μ〇S電晶體 Ρ 3 1當成用於升壓電容C 1之放電和充電，因此必須獲 得相對於電流驅動能力之欲輸出至節點Τ 2之單擊脈衝之 脈衝寬度之最佳設計。例如，在升壓電容C 1之放電操作 時，最好使Ρ Μ 0 S電晶體Ρ 3 1操作當成一理想開關， 而其啓動電阻無限制的靠近0。但是，在充電時，如果功 能和理想開關相同，升壓電容C 1之充電電壓Δ V始終變成 電源供應電壓V C C ,藉以避免完成依照本發明之節點 Τ 2之單擊脈衝之充電電壓。藉此，變成必須提供適當的 電流驅動能力至Ρ Μ 0 S電晶體Ρ 3 1或設定其啓動電阻 在適當値，和用於相關於此之升壓電容C1之放電和充電 期間之設定時間。 依照本發明之第三實施例，可以更精巧的電路構造獲 得如本發明之第一實施例之相同效果和優點。 以下參考圖8說明本發明之第四實施例。 依照本發明之第四實施例，其安排以使電源供應電壓 在充電週期應用至升壓電容C1之一端，而參考電位應用 至另一端，和進一步在充電週期，電源供應電壓應用至升 壓電容C 1之一端乃停止一段由電源供應電壓大小所決定 丨！！-------1--------訂---------線縿 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -45- 504887 A7 B7_ 五、發明說明（今3 (請先閱讀背面之注意事項再填寫本頁) 之期間，且同時，參考電位之電壓應用至升壓電容C1之 一端，以放電升壓電容C 1 ,而後，在隨後之電荷傳送週 期，電源供應電壓應用至升壓電容C 1之另一端以使累積 ‘在升壓電容C1中之電荷由一端傳送至輸出端2。 亦即，在本發明之第四實施例中，提供控制電路2 5 以取代圖1之控制電路1 4 ,和提供開關電路2 3和2 4 以取代圖1之開關電路1 2和1 3 ,和其中開關電路2 4 由控制電路2 5連接至節點T 4，開關電路2 3由此連接 至節點T 5，和電荷傳送電路6，電晶體P 2 1和電晶體 N 7之閘極分別由此連接至節點T 6。 控制電路2 5包含：一充電指令訊號輸出機構，用以 輸出一充電指令訊號至節點T 6當成一單擊脈衝，其界定 在包括充電週期和電荷傳送週期之升壓循環內之充電期間 ;一控制訊號輸出機構用以輸出當成一單擊脈衝之控制訊 號至節點T 5，在相關於充電週期之啓始時，而後，在由 . 經濟部智慧財產局員工消費合作社印製 電源供應電壓V C C之大小所決定之時間經過後，停止輸 出單擊脈衝之控制訊號；和一放電指令輸出機構，用以只 在當控制訊號之輸出停止時，由電源供應電壓V c C之大 小所決定之充電週期之期間，輸出當成單擊脈衝之放電指 令訊號至節點T 4。 更特別而言，控制電路2 5包含··第三延遲電路 DLY3，其輸入連接至輸入端3;第四延遲電路 DLY4，其輸入經由和第三延遲電路之輸入之共同線而 連接至輸入端3.; NAND閘G2 0，其一輸入連接至第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -46: 504887 A7 B7___ 五、發明說明（14 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 二延遲電路DLY 3之輸出，和另一輸入連接至輸入端3 ;一反向器G2 1，其輸入連接至NAND閘G20之輸 出，而其輸出連接至節點T6; —反向器G2 2，其輸入 •連接至第三延遲電路DLY3之輸出；NOR閘G23， 其一輸入連接至反向器G 2 2之輸出，和其另一輸入連接 至第四延遲電路D L Y 4之輸出，和其輸出連接至節點 T4;三輸入NAND閘G24,其第一輸入連接至第四 延遲電路DLY4之輸出，其第二輸入連接至第三延遲電 路DLY3之輸出，和其第三輸入連接至輸入端3;和一 反向器G2 5，其輸入連接至三輸入NAND閘G24之 輸出，和其輸出連接至節點T 5。再者，第三延遲電路 D L Y 3和第四延遲電路D L Y 4構造以具有邏輯極性， 以產生相對於它們輸入之相反輸出，即產生相反輸出以回 應輸入至輸入端3之升壓時鐘訊號。如圖9所示，當電源 供應電壓爲低時，第四延遲電路DLY4之延遲時間 t d4大於第三延遲電路DLY3之延遲時間t d3，且 延遲時間t d 4隨著電源供應電壓之增加而降低。亦即， t d 4比t d 3對電源供應電壓V C C更具有大的相依性 。再者，第三和第四延遲電路DLY3和DLY4可依照 圖4所示之第一延遲電路和第二延遲電路DLY 1和 DLY2之電路構造而構造。 開關電路2 4構造當成第一開關機構以應用參考電位 之電壓至升壓電容C 1之一端，以回應產生在節點T 4之 放電指令訊號之單擊脈衝。亦即，開關電路2 4包含 -47- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504887 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（今5 Μ Μ 〇 s電晶體N 1 9，其汲極連接至節點9，其源極和 基底連接至G N D，和其閘極連接至節點Τ 4。 開關電路2 3構造當成第二開關機構以應用電源供應 '電壓至升壓電容C1之一端（在節點9上），以回應產生 在節點Τ 5之控制訊號之單擊脈衝。 更特別而言，開關電路23包含：反向器G19，其 輸入連接至節點Τ 5 ; Ρ Μ〇S電晶體Ρ 3 3，其閘極連 接至反向器G19之輸出，和其源極和基底連接至電源供 應端1; PMOS電晶體Ρ34，其源極連接至PMOS 電晶體Ρ 3 3之汲極，和其汲極和基底連接至節點9 ; Ρ Μ 0 S電晶體Ρ 3 5，其源極和基底連接至節點9，和 其汲極連接至PMOS電晶體Ρ 3 4之閘極；和NMOS 電晶體N 18，其源極和基底連接至GND,其汲極連接 至Ρ Μ 0 S電晶體P 3 4之閘極，和其閘極經由一共同連 接線和Ρ Μ〇S電晶體Ρ 3 5之閘極一起連接至節點Τ 5 λ 〇 電荷傳送電路6包含一電荷傳送機構以在控制指令訊 號之單擊脈衝在高位準期間，中斷介於升壓電容C 1之一 端和輸出端2間之電荷傳送路徑，而在另一期間，形成電 荷傳送路徑。其特殊的電路構造和本發明之前述實施例相 同。 以下參考圖9說明本發明之此實施例之操作。首先， 當升壓時鐘訊號之位準爲低位準時，NAND閘G20和 三輸入NAND閘G24之輸出變成高位準，和兩輸出之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -48- I-------------------^---------^ ^_w (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（56 反向訊號在高位準上之節點T 6和T 5之位準乃在低位準 。此時，爲了回應在高位準上之第四延遲電路DLY4之 輸出，N〇R閘G 2 3之輸出，亦即，節點T 4乃在低位 . 準。 爲了回應皆在低位準上之節點T 4，T 5，T 6之位 準，開關電路2 3和2 4變成關閉狀態，藉以中斷介於節 點9，電源供應端1和地間之電流路徑。再者，在電荷傳 送電路6中，P Μ〇S電晶體P 1 8變成啓動狀態，藉以 使介於節點9和輸出端2間形成短電路。再者，Ρ Μ 0 S 電晶體Ρ 2 1變成啓動狀態，藉以偏壓節點8至電源供應 電壓V C C，以使升壓電壓產生在節點9。關於開關電路 2 3之內部操作說明，因爲其構造和圖1之開關電路1 3 相同，且其對高/低位準之單擊脈衝訊號之響應亦相同， 因此省略其說明。再者，關於電荷傳送電路6而言，因爲 其電路構造和圖1者相同，因此亦省略其操作說明。 Κ 另一方面，關於開關電路2 4，其包含Ν Μ 0 S電晶 體Ν 1 9，其中閘極訊號由節點Τ 4輸入，因此，如果節 點4之位準變高，Ν Μ〇S電晶體Ν 1 9變成啓動狀態， 而如果節點Τ 4之位準變低，Ν Μ〇S電晶體Ν 1 9變成 關閉狀態。 · 而後，當升壓時鐘訊號之位準移位至高位準時，第三 和第四延遲電路D L Υ 3和D L Υ 4之相關輸出移位至低 位準，且具有相關的延遲時間t d 3和t d 4，如圖9所 示0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -49- • 111 — — — — — — — — — I I I I I I I ^ *11111— — — . (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 504887 A7 B7 五、發明說明（17 於此，當電源供應電壓v c c之規格設定在低於供使 用之現有電壓之低壓區域時，則會有t d 3 S t d 4之關 係，如圖9所示，因此，在電源供應電壓VCC之低壓區 •域中，在第四延遲電路DLY4之輸出位準爲低之期間和 在第三延遲電路D L Y 3之輸出位準爲高之期間間無重疊 之情形，和N 0 R閘G 2 3之輸出，亦即，節點T 4之位 準固定在低位準。亦即，節點T 4之位準連續固定至低位 準。 另一方面，單擊脈衝產生至節點T 5和T 6，如圖9 所示，且具有相關於來自第三延遲電路DLY3之延遲時 間t d 3之寬度之高位準期間。在單擊脈衝之高位準期間 ，在電荷傳送電路6中之P Μ 0 S電晶體P 1 8之閘極偏 壓至輸出端2之電位，藉以中斷由輸出端2流至節點9之 電流。再者，Ν Μ 0 S電晶體Ν 7啓動以偏壓節點8至地 電位，且同時，開關電路2 3變成啓動狀態以偏壓節點9 至電源供應電壓V C C。藉此，對於介於兩端間之電位差 異，升壓電容C 1充電至電源供應電壓V CC。再者，當 節點8偏壓至電源供應電壓VCC時，因爲未藉由偏壓節 點9至電源供應電壓V C C而提供用於放電升壓電容C 1 之時間，如果重複上述之充電循環時，升壓電容C1會始 終保持在充電至電源供應電壓V C C之狀態。 而後，當節點Τ 5和Τ 6之高位準單擊脈衝中止，且 位準返回低位準時，開關電路2 3變成關閉狀態，藉以中 斷介於節點9和電源供應端1間之電流路徑。此時， --------lil. 丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -50- 504887 A7 B7 五、發明說明（18 (請先閱讀背面之注意事項再填寫本頁) PM〇S電晶體P 2 1變成啓動，藉以偏壓節^ 8至電源 供應電壓V C C，以在節點9側上產生升壓電壓，且同時 ，在電荷傳送電路6內之PMOS電晶體P18變成啓動 •狀態，藉以傳送在節點9上之升壓電壓向著輸出端2。如 上所述，在升壓電容C 1充電至電源供應電壓VC C之電 位之例中，輸出端2在飽和狀態下允許達到爲電源供應電 壓VCC兩倍之升壓電壓。亦即，在電源供應電壓VCC 之低壓區域中，其中保持第三延遲電路DLY3之延遲時 間t d3和第四延遲電路DLY4之延遲時間t d4有 t d 3 S t d 4之關係，可獲得如電源供應電壓V C C兩 倍大之升壓電壓。 經濟部智慧財產局員工消費合作社印製 其次，考慮電源供應電壓V C C之規格設定在超過供 使用之現有電壓之高壓區域之例，和其中由於在第四延遲 電路DLY4之延遲時間t d4降低之結果，會有t d3 > t d 4之關係。亦即，此相當於當電源供應電壓高於現 有電壓時，放電指令訊號之期間依照電源供應電壓之增加 而受調整以變長，或當電源供應電壓降至低於現有供使用 之電壓時，放電指令訊號之期間依照電源供應電壓之降低 而受調整以變短或0。 在此例中，在由第四延遲電路DLY4輸出低位準期 間和由第三延遲電路D L Y 3輸出高位準期間間有重疊， 和具有相關於t d 3 — t d 4之重疊期間之高位準期間之 單擊脈衝由N〇R閘G 2 3輸出至節點T 4，如圖9所示 。亦即，單擊脈衝之放電指令訊號只產生在由電源供應電 -51 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504887 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（59 壓VCC之大小所決定之充電週期內之期間。再者，因爲 輸出至節點T 5之單擊脈衝之高位準期間乃由相當短之第 三或第四延遲電路D L Y 3或D L Y 4之延遲時間所決定 •，結果，此期間變成相當於延遲時間t d 4 ,且其和節點 T 4之高位準遷移同時返回低位準。 於此，考量當升壓時鐘訊號之位準遷移至高位準時之 情形。爲了回應節點T 5和T 6之位準轉換至高位準，在 電荷傳送電路6中之P Μ〇S電晶體P 1 8變成關閉狀態 ，和Ν Μ 0 S電晶體Ν 7變成啓動狀態，因此節點8偏壓 至地電位，且同時，開關電路2 3變成啓動狀態以偏壓節 點8至電源供應電壓V C C以充電升壓電容C 1。而後， 在經過第四延遲電路DLY4之延遲時間t d 4後，在節 點T 4之位準轉換至高位準之同時，節點T 5返回低位準 。藉此，開關電路2 3變成關閉狀態，和在開關電路2 4 內之Ν Μ 0 S電晶體Ν 1 9變成啓動狀態，藉以使在升壓 a 電容c 1中之電荷由節點9放電至地。此種由開關電路 2 4之對升壓電容C 1之放電操作持續在節點Τ 4之高位 準期間，亦即，在相當於延遲時間t d 3 — t d 4之期間 ο 藉此，在圖9之點a時，節點Τ 4之位準變成高位準 以開始放電，和當節點9放電至Δ V之電位時，節點Τ 4 , Τ 5，和Τ 6分別返回低位準。當節點8偏壓至電源供應 電壓V C C時，呈現在節點9上之升壓電壓變成等於電源 供應電壓V C C .加上Δ V ,其受抑制在低於兩倍大之電源供 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -52- ----—-------------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 504887 A7 B7_____ 五、發明說明（ (請先閱讀背面之注意事項再填寫本頁) 應電壓V C C。亦即，當電源供應電壓v c C變成高位準 且第四延遲電路DLY4之延遲時間t d4降低時，升壓 電容C 1之放電週期反向增加，以降低△ V，因此，依照電 •源供應電壓V C C之增加，可抑制升壓電壓。特別的，當 電源供應電壓降低低於現有電壓時，欲輸出至節點T 4當 成放電指令訊號之單擊脈衝之脈衝寬度變成〇，因此，其 升壓電壓變成電源供應電壓V C C之兩倍大。 再者，當電源供應電壓高於現有電壓時，在充電週期 內之放電期間可依照電源供應電壓之增加而調整變長，以 使所獲得之升壓電壓（升壓位準）相當於電源供應電壓之 大小。舉例而言，當電源供應電壓之規格設定在低於供使 用之現有電壓値時，其在充電週期之放電期間依照電源供 應電壓之大小調整而縮短，以獲得依照電源供應電壓大小 之升壓電壓（升壓位準）。 依照本發明之此實施例，可獲得如同本發明之第一實 施例相同的特性和優點。 以下參考圖1 0說明本發明之第五實施例。 經濟部智慧財產局員工消費合作社印製 在本發明之第五實施例中，在前述等式（4 )所示之 充電電流I C和充電週期t w依照電源供應電壓V C C之 大小而改變，因此可調整升壓電容C1之充電電壓AV，和 其中提供一偏壓電路2 6以取代本發明之第一實施例之開 關電路1 2，其進入由控制電路1 4產生至節點T 3之單 擊脈衝當成其控制輸出。其它的元件皆和圖1之第一實施 •例枏同。再者，於此省略對偏壓電路1 1，電荷傳送電路 -53- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 504887 A7 B7_ 五、發明說明（51 6，輸出端2和負載電容CL之說明。 偏壓電路2 6構造當成一偏壓機構以依照電源供應電 壓VC C之大小應用一偏壓電流至升壓電容C 1之一端（ •在節點9上），以回應由控制電路1 4產生至節點T 3之 高位準單擊脈衝（控制訊號）。 更特別而言，偏壓電路2 6包含：N Μ 0 S電晶體 Ν 2 0 ,其汲極連接至電源供應端1 ,其源極連接至節點 9,和其基底連接至GND;電阻R3,其連接在電源供 應端1和Ν Μ〇S電晶體Ν 2 0之閘極間；Ν Μ〇S電晶 體Ν23，其汲極連接至NMOS電晶體Ν20之閘極， 和其源極和基底連接至G N D ; Ρ Μ 0 S電晶體Ρ 3 6， 其源極和基底連接至電源供應端1 ,和其閘極連接至反向 器G26之輸出，而反向器G26之輸入連接至節點Τ3 ；Ρ Μ 0 S電晶體Ρ 3 7，其源極連接至Ρ Μ 0 S電晶體 Ρ 3 6之汲極，其基底連接至電源供應端1，和其閘極和 汲極短電路；NMOS電晶體Ν21,其基底連接至 GND，和其閘極和汲極連接至PMOS電晶體Ρ36之 汲極；和Ν Μ〇S電晶體Ν 2 2 ,其閘極和汲極短電路且 經由一共同連接連接至NMO S電晶體Ν 2 1之源極和至 Ν Μ〇S電晶體Ν 2 3之閘極，和其源極和基底連接至 GND,和其中提供NMOS電晶體Ν22和Ν23以形 成電流鏡，而介於閘極和源極間之電壓始終相同。 在包含上述構造之偏壓電路2 6中，當節點T 3之位 準在低位準時，反向器G 2 6之輸出位準變成高位準，藉 I -----I------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -54- 504887 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（92 以保持P Μ 0 S電晶體P 3 6在關閉狀態，和藉以使無電 流流向Ν Μ 0 S電晶體Ν 2 2。因此，無汲極電流流至和 Ν Μ 〇 s電晶體Ν 2 2形成電流鏡之Ν Μ 0 S電晶體 • Ν 2 3 ,且因此，Ν Μ〇S電晶體Ν 2 0之閘極經由電阻 R 3偏壓至電源供應電壓V c C。 另一方面，當節點T3之位準轉換成高位準時， p Μ 0 S電晶體P 3 6變成啓動狀態，藉以使電流流向 Ν Μ 〇 S電晶體Ν 2 2。此時，是否允許使電流流向 Ν Μ 0 S電晶體Ν 2 2乃決定於在電源供應端1上之電壓 。亦即，爲了使Ν Μ 0 S電晶體Ν 2 2啓動和使汲極電流 流動，必須使Ρ Μ〇S電晶體Ρ 3 7和Ν Μ〇S電晶體 Ν 2 1啓動，因此，必須使在電源供應端1上之電壓，亦 即，電源供應電壓V C C大於至少它們臨界電壓之總合。 假設臨界電壓等於Vth， VCC23xVth爲使電流 流向Ν Μ〇S電晶體N 2 2之條件。 Λ 如果電源供應電壓滿足上述之條件，且電流流向 Ν Μ 0 S電晶體Ν 2 2時，由鏡比例所放大之汲極電流允 許流至和Ν Μ 0 S電晶體Ν 2 2形成電流鏡之Ν Μ〇S電 晶體Ν23中。藉此，在電阻R3中會發現一壓降，藉以 降低Ν Μ 0 S電晶體Ν 2 0之閘極電壓，且因此，降低 Ν Μ 0 S電晶體Ν 2 0之輸出電流。 依照圖1 0所示之本發明之此實施例，和圖1所示之 第一實施例相似的是，首先，在升壓時鐘訊號轉換至高位 準下，爲回應產生至節點Τ1之單擊脈衝，藉由開關電路 丨！丨！ ！丨丨丨丨f--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -55- 504887 A7 ____B7 _ 五、發明說明（沪 (請先閱讀背面之注咅？事項再填寫本頁)
1 3執行升壓電容C 1之放電。而後，在產生至節點T 2 之單擊脈衝上升時，藉由NMOS電晶體N7使節點8之 電位降低至地電位，和藉由在偏壓電路2 6內之NM〇S •電晶體N20啓始升壓電容Cl之充電。此時，由 NMO S電晶體N 2 〇供應至升壓電容C 1之充電電流依 照電源供應電壓V C C之大小調整。亦即，當其電源供應 電壓增加至高壓區域時，其充電電流降低，因此，可抑制 用於充電升壓電容C 1之充電電壓AV。再者，當電源供應 電壓低於供使用之現有電壓時，其充電電流依照電源供應 電壓之降低而增加，且當電源供應電壓超過現有電壓時， 其充電電流降低至0。因此，依照本發明之此實施例，相 較於本發明之第一實施例，可更有效的抑制在高壓區域中 之升壓電壓。 再者，依照本發明之此實施例，依照其規格或條件， 可安排以使充電週期tw固定，和用於升壓電容C1之充 電電壓Δ V受調整以藉由例如可依照其電源供應電壓調整其 充電電流之偏壓電路2 5抑制其升壓電壓。 經濟部智慧財產局員工消費合作社印製 再者，在本發明之此實施例中，雖然安排以使流經偏 壓電路2 6之電流之開/關控制乃藉由產生至節點T 3之 單擊脈衝致能，但是，本發明並不限於此種控制方法，而 是可安排以使，如果無電流耗損問題時，藉由直接連接 P Μ 0 S電晶體P 3 7之源極至電源供應端1，可省略 PM〇S電晶體P36,和NM〇S電晶體N20之閘極 偏壓乃藉由固定監視電源供應端1之電壓而決定。再者， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -56 - 504887 A7 B7 五、發明說明（54 偏壓電路並不限於圖1 〇之構造，亦可採用其‘它的修改， 只要它們具有如同偏壓電路2 6之功能。 (請先閱讀背面之注意事項再填寫本頁) 依照本發明之此實施例，可獲得如上述本發明之第一 •實施例所達成相同之特性和優點，而可進一步改進在高壓 區域中對升壓電壓之抑制效果。 再者，在圖1 1中，所欲的是並非藉由圖7所示之控 制電路1 4控制開關電路2 2和電荷傳送電路6，而是藉 由控制輸入訊號至控制端T 2和T 3。藉由依照所使用之 電壓之大小（應用至電源供應端1之電壓）調整控制輸入 寬度，可獲得所需之升壓電壓。除了由其它實施例所獲得 之相同特性外，升壓電壓之控制變成更簡單。 在圖12中，提供有升壓偵測電路27在圖7之輸出 端2之部份中。此升壓偵測電路2 7包含：一比較器2 8 ，其輸入連接至升壓輸出端2,和其另一輸入連接至輸入 端2 9以比較升壓輸出電壓和輸入端電壓2 9。 經濟部智慧財產局員工消費合作社印製 因爲在邏輯訊號位準中是否達成所需升壓電壓之決定 由比較器28之輸出端30輸出，可利於在系統中整合此 升壓電路之處理控制。特別的，藉由連接輸入端2 9和電 源供應端1，可學習到一特別的電源供應電壓，其中升壓 電壓下降低於電源供應端1之電壓，亦即，一電源供應電 壓，其中停止升壓操作。 在本發明之其它實施例中亦可達成相關於圖7所述相 同的構造和特性。 在圖13中，除了在圖7之實施例中之升壓輸出端2 冢紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) -57 - 504887 Α7 _ Β7 五、發明說明（妒 外，另提供一升壓輸出端2 a。在圖1 3中之升壓輸出端 2 a經由降壓機構3 1連接至升壓輸出端2，該降壓機構 (請先閱讀背面之注意事項再填寫本頁) 3 1包含二極體02，？1^〇3電晶體？38或1^1^〇3 •電晶體N 2 ,但是，本發明並不限於此，其亦可根據其目 的而經由開關裝置連接。再者，升壓輸出端亦不限於單一 2a，亦可提供多數升壓輸出端2a。 依照本發明之此實施例，可提供可輸出多數不同升壓 電壓之升壓電路。 在圖14中，顯示藉由降低電源供應電壓VDD以減 少電源耗損之微處理器之構造例。一降壓電路提供以箝夾 電源供應電壓V D D在預設降壓電壓上，和提供相關的模 組3 2 , 3 3 ,…，其使用箝夾電壓當成它們的電源供應 經濟部智慧財產局員工消費合作社印製 電壓。但是，特別的，在具有內建類比模組之系統中，因 爲它無法適當的展現它的特性在此一箝夾電壓上，因此必 要升壓此電壓。在圖1 4中之模組指示其中一例，其中指 示在AD轉換器中之參考電壓讀出部份。當參考電壓 VREF藉由在使用NMOS電晶體N2 5之一電位分割 電阻r (1)一r (η)上讀取一接觸電位而得時，會產 生之問題爲當NMO S電晶體Ν 2 5之閘極電壓太低時， Ν Μ 0 S電晶體Ν 2 5之啓動電阻增加以使其讀取時間變 長，或其參考電壓VREF下降。因此，爲了解決此一問 題，依照本發明，上述之箝夾電壓在以升壓電路34應用 至NMOS電晶體Ν25之閘極前，先升壓。 依照本發明之此實施例，可提供一積體半導體電路裝 -58- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 504887 A7 B7___ 五、發明說明（妒 置，其結合使用降壓電路3 6和勝壓電路3 4，以致成小 電流和低能量耗損之設計，並獲得一快速之操作。 如前所述，依照本發明，因爲其安排以使充電週期， •電荷量，和用於充電升壓電容之充電電流可依照其電源供 應電壓之大小而調整，其升壓位準（升壓電壓）亦可依照 電源供應電壓之大小而調整。 再者，依照本發明，因爲安排以使當其電源供應電壓 變成低於現有電壓時，用於充電升壓電容之充電週期可調 整以依照電源供應電壓之下降而變長，和當其電源供應電 壓超過現有電壓時，依照電源供應電壓之增加而縮短或變 成0，可完成本發明之後續特性和優點，即，在需要升壓 時客在低壓區域中確保獲得適當的升壓電壓，另一方面， 在無需升壓之高壓區域中，其升壓電壓受到抑制或其升壓 功能停止以始終滿足其可允許之電壓應用範圍。 再者，依照本發明，因爲藉由分配至此之升壓電容之 Λ 電荷可減少因升壓或後續轉換至升壓電容之充電/放電操 作而發生在連接至輸出端之負載電容中之電荷損失，因此 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 率 效 壓 升 善 改 可 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -59 -