DE69312305T2 - Spannungsbooster, insbesondere für nichtflüchtige Speicher - Google Patents

Description

• Die vorliegende Erfindung betrifft einen Spannungsbooster, insbesondere für nich-flüchtige Speicher, wie z.B. Blitz- EE- PROMs, gemäß dem Oberbegriff des Anspruches 1.
• Wie bekannt ist, sorgt ein Spannungsbooster für die Erzeugung einer Spannung (Vboost), die größer als die Versorgungsspannung ist und im Bereich zwischen einem spezifizierten Maximal- und Minimaiwert liegt. Dies ist beispielsweise im Fall von Blitzspeichern mit einer Versorgungsspannung von 3 V wichtig, in deren Fall eine Gatespannung, die oberhalb der Versorgungsspannung liegt und gleich der Boostspannung ist, zum Lesen der Speicherzellen erforderlich ist.
• Bekannte Spannungsbooster weisen im wesentlichen eine Ladungspumpenschaltung zum Erzeugen der erwünschten Boostspannung auf und arbeiten gegenwärtig mit einer vorbestimmten Versorgungsspannung, wobei die Ladungspumpenschaltung derart entworfen ist, daß sie Impulse mit einem vorgegebenen Wert zum Erreichen der erforderlichen Spannung zuführt, und eine automatische Abschaltung am Ende der Impulse erfolgt.
• Daraus resultierend werden bekannte Spannungsbooster notwendigerweise entsprechend der Versorgungsspannung und der Charakteristika der Vorrichtung, von der sie einen Teil bilden, entworfen und bieten nicht immer einen hohen Grad an Präzision ihrer Bedingungen, was einen gewissen Variationsbetrag in den durch die Ladungspumpe zugeführten Impulsen oder in den Charakteristika der mit der Boostspannung versorgten Leitungen (z.B. Ladungsbedingungen) mit sich bringt.
• Deshalb können bekannte Spannungsbooster, falls sie nicht geeignet angepaßt werden, gegenwärtig nicht, wie erwünscht, in Speichern, die bei verschiedenen Versorgungsspannungen arbeiten, verwendet werden.
• Ein Booster des im Oberbegriff des Anspruches 1 definierten Typs ist in der US-A-4,769,874 offenbart, der eine Boostspannung abhängig von der Spannungsversorgung und nicht temperaturkompensiert, erzeugt.
• Die Druckschrift US-A-5,168,174 beschreibt eine Ladungspumpe mit einer Rampensteuerung, welche durch eine Aktivierungseinrichtung mit einem Blockaktivierungs- und einem Phasenaktivierungssignal aktiviert oder deaktiviert wird.
• Eine Aufgabe der vorliegenden Erfindung liegt in der Bereitstellung eines Spannungsboosters, welcher so entworfen ist, daß er die typischerweise mit den bekannten Schaltungen verbundenen Nachteile überwindet, und der insbesondere eine erwünschte Boostspannung unabhängig von einer Versorgungsspannung (innerhalb eines spezifizierten minimalen und maximalen Grenzwerts) erzeugt, und zwar unabhängig von sich ändernden Bedingungen der Komponenten, mit denen er zusammenwirkt, und keine Anpassung oder Einstellung erfordert.
• Gemäß der vorliegenden Erfindung ist ein Spannungsbooster nach Anspruch 1 geschaffen.
• Eine bevorzugte, nicht beschränkende Ausführungsform der vorliegenden Erfindung wird beispielshalber mit Bezug auf die begleitende Zeichnung beschrieben.
• Es zeigen:
• Figur 1 ein Blockdiagramm des Spannungsboosters gemäß der vorliegenden Erfindung; und
• Figuren 2 bis 6 Stromlaufpläne der Blöcke in Figur 1.
• In Figur 1 ist der Booster insgesamt mit 1 bezeichnet und weist im wesentlichen eine Ladungspumpe 2, welche :nit einer Spannung VDD versorgt wird und eine Boostspannung Vboost, die über die Boostleitung 3 ausgegeben wird, erzeugt; eine Referenzquelle 4 zum Erzeugen einer festen, temperaturstabilen Referenzspannung VREF unterhalb des minimalen Betriebswerts der Versorgungsspannung VDD; einen Spannungsteiler 5, der mit der Boostleitung 3 verbunden ist und eine zu Vboost proportionale Spannung V&sub1; erzeugt; sowie einen Differenzverstärker 6, der an seinem Eingang mit der Referenzquelle 4 und dem Spannungsteiler 5 verbunden ist und an seinem Ausgang mit der Ladungspumpe 2 verbunden ist, der er ein EIN-/AUS-Signal CL in Abhängigkeiz vom Ergebnis eines Vergleichs von VREF und V&sub1; zuführt, auf.
• Der Booster 1 enthält ebenfalls eine Boosterschaltung 7, die mit der Boostleitung 3 verbunden ist, zum Beschleunigen des Anstiegs von Vboost nach dem Niedrigspannungsbetrieb; einen Begrenzer 8, der mit der Boostleitung 3 verbunden ist und zum Begrenzen der Spannung entlang der Boostleitung 3 dient; eine Gleichgewichtswert-Anzeigeeinrichtung 9, die mit dem Signal CL versorgt wird und ein Ausgangssignal erzeugt, welches anzeigt, daß der Gleichgewichtswert von Vboost erreicht ist; und eine Rücksetz oder Niederspannungs-Betriebsschaltung 10 zum Erzeugen von Signalen für die Blöcke 2, 4 bis 9 und Reduzieren des Verbrauchs aller Schaltungen während des Niederspannungsbetriebs.
• Insbesondere dient der Differenzverstärker 6 zum Überwachen von Vboost entlang der Leitung 3, Vergleichen eines Teils davon mit der Referenzspannung VREF und Ein- oder Aussclnalten der Ladungspumpe abhängig von dem Wert Vboost.
• Sobald der Booster 1 im Niederspannungsmodus eingeschaltet wird (in dem Vboost der Versorgungsspannung VDD minus zweimal der schwellspannung eines spezifischen, d.h. einen niedrigen Schwellwert aufweisenden, Transistors gleicht) wird die Boosterschaltung 7 eingeschaltet, um die Boostleitung 3 mit einer Spannung gleich VDD zu verbinden und so den Anstieg von Vboost zu beschleunigen und die Trägheit der Leitung 3 aufgrund der hohen damit verbundenen kapazitiven Lasten zu überwinden.
• Der Begrenzer 8 sorgt für eine Verhinderung eines übermäßigen Anstiegs von Vboost. Tatsächlich kann während des Betriebs der Ladungspumpe 2 aufgrund der hohen Spannung der letzteren Vboost möglicherweise übermäßig und über den erforderlichen Wert erhöht werden, und, um dies zu vermeiden entlädt der Begrenzer 8, der aus einer Reihe von Dioden besteht, die Boostleitung 3 nach Masse, um so einen weiteren Anstieg von Vboost zu verhindern. Die Betriebsspannung des Begrenzers 8 kann während des Betriebs der Ladungspumpe variiert werden, wie durch das Signal SS angedeutet und nachstehend erklärt.
• Die Ladungspumpe 2, die auf jegliche geeignete Art und Weise ausgebildet sein kann und von der kein spezielles Schaltungsdiagramm gezeigt ist, basiert auf dem bekannten Prinzip des Wechseins zweier Phasen, wobei die erste einen Kondensator bezüglich Masse auf ein versorgungsabhängigen Wert lädt, und die zweite den Kondensator bezüglich Masse mittels gesteuerter Schalter hochzieht und den Kondensator mit der Ausgangsleitung zum Erzielen einer Ausgangsspannung, die größer als die Versorgung ist, verbindet. Die Ladungspumpe 2 wird durch das vom Differenzverstärker 6 erzeugte logische Signal CL ein- und ausgeschaltet, und sie wird ebenfalls durch die Rücksetzschaltung 10 ausgeschaltet, um den Verbrauch zu reduzieren. Auf nicht gezeigte Art und Weise können weitere Steuersignale bereitgestellt werden, z.B. zum Deaktivieren der Ladungspumpe 2 während vorbestimmter Betriebsschritte des nicht-flüchtigen Speichers, in den der Booster integriert ist, wie z.B. während des Adressenlesens.
• Eine detaillierte Beschreibung wird nun hinsichtlich der Schaltungen bezüglich der Blöcke 3 bis 10 des Boosters und mit Bezug auf die Figuren 2 bis 6 gegeben.
• Figur 2 zeigt einen Stromlaufplan einer Rücksetzschaltung 10 zum Steuern des Niederspannungsbetriebs des Boosters 1. Die Schaltung 10 bietet einen Eingang 15, der mit einem externen Niederspannungsbetrieb-Anforderungssignal DP, das ebenfalls nachstehend als Rücksetzsignal bezeichnet wird, versorgt wird. Der Eingang 15 ist mit einer Kaskade von drei Invertern 16 bis 18 verbunden, wobei der Ausgang des Inverters 16 (Konten 19) ein invertiertes Rücksetzsignal DPN erzeugt und der Ausgang des Inverters 18 (Knoten 20) ein zweites invertiertes Rücksetzsignal DPR erzeugt. Eine NOR-Schaltung 21 bietet zwei Eingänge, welche mit dem Eingang 15 und dem Ausgang des Inverters 18 verbunden sind, und erzeugt (Knoten 22) ein normalerweise L- artiges Ausgangssignal DPC, aber erzeugt einen kurzen Impuls beim Rücksetzsignal DP zum Schalten auf L aufgrund der leichten Verzögerung beim Schalten des Signals DPR in Bezug auf DP als Resultat der Kaskadenverbindung der Inverter 16bi5 18.
• Der Knoten 19, an dem das Signal DPN vorliegt, ist mit einer zweiten Kaskade von Invertern 24 bis 26 verbunden, deren Ausgänge mit jeweiligen Kondensatoren 27 bis 29 zur Bildung einer Verzögerungsleitung verbunden sind, und der Ausgang des Inverters 26 ist ebenfalls mit einem weiteren Inverter 30 zum Erzeugen eines Ausgangssignals DPS (Knoten 31) verbunden. Eine NAND- Schaltung 32 weist zwei Eingänge auf, die mit dem Knoten 19 und dem Ausgang des Inverters 26 verbunden sind, sowie einen Ausgang, der mit einem Inverter 33 verbunden ist. Das Signal OS am Ausgang des Inverters 33 (Knoten 34) ist somit normalerweise auf L, aber es bietet, wie das Signal DPC einen hohen Impuls beim Rücksetzsignal DP zum Schalten auf L. In diesem Zweig ist die Dauer des OS-Signalimpulses bekannterweise durch den Wert der Versorgungsspannung VDD bestimmt, und insbesondere umgekehrt proportional zu VDD. Im äußersten Fall einer hohen Versorgungsspannung VDD (über 6 V) ist die Dauer des Impulses praktisch Null, und zwar aus Gründen, die später detaillierter mit Bezug auf Figur 4 erklärt werden.
• Figur 3 zeigt einen Stromlaufplan des Differenzverstärkers 6, des Teilers 5 und der Referenzquelle 4. Der Differenzverstärker 6 besteht aus einem Paar spezifischer N-Kanal-Transistoren 38 und 39 mit Source-Anschlüssen, die mit dem Knoten 40 verbunden sind, Gate-Anschlüssen, die zwei Eingangsknoten 41 und 42 des Verstärkers 6 definieren, und Drain-Anschlüssen, die mit Drain- Anschlüssen von P-Kanal-Vorspannungstransistoren 43, 44, deren letzterer Dioden-verbunden ist, verbunden sind. Die Transistoren 43, 44 weisen miteinander verbundene Gate-Anschlüsse auf, sowie mit der Versorgungsleitung VDD verbundene Source- Anschlüsse. Der Knoten 40 ist mit dem Drain-Anschluß eines spezifischen N-Kanal-Transistors 45 verbunden, dessen Gate- Anschluß mit dem Knoten 41 und mit einem Anschluß eines Kondensators 46 verbunden ist. Der andere Anschluß des Kondensators 46 und der Source-Anschluß des Transistors 45 liegen auf Masse.
• Parallel zum Vorspannungstransistor 43 ist ein N-Kanal- Transistor 47 vorgesehen, der zwischen die Leitung VDD und den Drain-Anschluß 66 des Transistors 38 geschaltet ist und dessen Gate-Anschluß mit einem Knoten 48 verbunden ist, der mit dem Signal DPC (Figur 2) versorgt wird. Der Knoten 48 ist ebenfalls mit dem Gate-Anschluß eines spezifischen N-Kanal-Transistor 49 verbunden, der einen Teil der Referenzguelle 4 bildet, und dessen Drain- und Source-Anschlüsse mit dem Knoten 41 und einem diodenverbundenen N-Kanal-Transistor 50 verbunden sind, dessen Source-Anschluß auf Masse liegt.
• Der Knoten 41 ist ebenfalls mit dem Drain-Anschluß eines N- Kanal-Transistors 51 verbunden, dessen Gate-Anschluß mit einem Knoten 52 verbunden ist und dessen Source-Anschluß über einen N-Kanal-Transistor 53 auf Masse liegt, dessen Gate-Anschluß einen Knoten 54 definiert, der mit einem Signal DPN (Figur 2) versorgt wird. Der Knoten 52 ist mit der Versorgungsleitung über den Widerstand 55 verbunden und mit dem Knoten 41 über einen Dioden-verbundenen spezifischen N-Kanal-Transistor 56. Der Knoten 52 ist ebenfalls mit dem Source-Anschluß eines spezifischen P-Kanal-Transistors 57 verbunden, dessen Gate- und Drain- Anschlüsse auf Masse gelegt, bzw. mit einem spezifischen N- Kanal-Transistor 58 verbunden ist, dessen Gate-Anschluß ein Signal DPN empfängt, und dessen Source-Anschluß auf Masse liegt. Das Substrat des spezifischen Transistors 57 ist mit dem Source-Anschluß des Transistors 57 selbst verbunden sowie mit dem Substrat eines spezifischen P-Kanal-Transistors 60, dessen Source-, Gate- und Drain-Anschluß mit Masse kurzgeschlossen sind, und der somit als Kapazität für einen weicheren Spannungsübergang am Knoten 52 wirkt.
• Der Teiler 5 liegt in Form eines Widerstandsteilers bestehend aus einem ersten und zweiten Widerstand 62, 64, die in Serie zwischen die Boostleitung 3 und Masse geschaltet sind, vor. Ein spezifischer N-Kanal-Transistor 65 ist am Drain-Anschluß mit dem Widerstand 63 (verbunden mit der Boostleitung 3) und am Source-Anschluß mit dem Widerstand 64 und dem Knoten 42 verbunden und wird mit einem Signal DPN am Gate-Anschluß versorgt.
• Der Ausgang des Differenzverstärkers 6, der durch den Knoten 66 definiert ist, ist mit dem -ingang eines Inverters 67 verbunden, dessen Ausgang einen Knoten 68 bildet, an dem das Signal CL vorliegt. Der Knoten 68 ist ebenfalls mit der Versorgungsleitung VDD über einen P-Kanal-Transistor 69 verbunden, dessen Gate-Anschluß mit einem Signal DPS (Figur 2) versorgt wird.
• Die Schaltung nach Figur 3 vergleicht die Spannung V&sub1; am Knoten 42 mit der durch die Quelle 4 erzeugten Spannung VREF, welche während des Normalbetriebs der Differenz zwischen der jeweiligen Spannung, die durch die Dioden-betriebenen Transistoren 56 und 57 erzeugt wird, gleicht. In diesem Zustand ist DPN tatsächlich auf H, so daß der Transistor 58 eingeschaltet ist und somit den Drain-Anschluß des Transistors 57 auf Masse legt, der ebenfalls einen auf Masse liegenden Gate-Anschluß aufweist und als Diode arbeitet. In dieser Phase ist der Transistor 53 ebenfalls eingeschaltet, so daß der lange Transistor 51 mit hohem Widerstand auf Masse liegt, was zur Vorspannung des Knotens 51 dient und verhindert, daß er schwebend bleibt, falls aus irgendeinem Grund die Versorgungsspannung VDD während des Normalbetriebs abfallen sollte, was darin resultiert, daß der Dioden- Transistor 56 ausgeschaltet wird. Der Transistor 51 ermöglicht ebenfalls, daß die Referenzspannung VREF entladen wird, falls sie aus irgendeinem Grund den vorbestimmten Wert überschreiten sollte.
• Während des Normalbetriebs ist das Signal DPC auf L, so daß die Transistoren 49, 50, 47 ausgeschaltet sind; der Ausgang des Verstärkers 6 (Knoten 66) bietet einen H- oder L-Pegel und zwar abhängig vom Vergleich der Spannungen V&sub1; und WEF, wobei der Pegel durch den Inverter 67 invertiert wird, um das Signal CL zu erzeugen, welches auf H ist, wenn V&sub1; < VREF ist, und umgekehrt; und das Signal DPS ist auf H, so daß der Transistor 69 ausgeschaltet ist.
• Im Rücksetz-(Niederspannungs)-Modus sind die Signale DPN, DPS und DPC auf L, so daß die Transistoren 58, 53, 65 ausgeschaltet sind und den AUS-Zustand der Transistoren 47, 49 aufrechterhalten; der Knoten 41 ist durch den Widerstand 55 von der Versorgung vorgespannt; der Teiler 5 ist ausgeschaltet; der Knoten 52 ist durch den Widerstand 64 auf Masse gelegt; und das Signal CL wird durch den Transistor 69, der eingeschalzet ist, auf H gehalten.
• Wie bereits erwähnt, liefert beim Schalten des Rücksetzsignals DP auf L das Signal DPC einen positiven Impuls, der kurz die Transistoren 47 und 49 einschaltet. Demzufolge wird der Knoten 66, der vorher auf L war, auf einen mittleren Pegel gleich VDD minus dem Spannungsabfall am Transistor 47 (50 bezeichnet als einen hohen Spannungsabfall aufweisend) gebracht, und der Knoten 41 wird über die Transistoren 49 und 50 erniedrigt. Der Differenzverstärker 6 wird somit dabei unterstützt, praktisch in den Betriebszustand gebracht zu werden, was erreicht wird, wenn der Transistor 58 eingeschaltet ist. In ähnlicher Weise kann ebenfalls der Teiler 5 beim Schalten des Signals DPN aktiviert werden.
• Figur 4 zeigt ein Detail einer Boosterschaltung 7, die einen Kondensator 75 aufweist, dessen einer Anschluß einen Eingangsknoten 76 definiert, der mit dem Impulssignal OS versorgt wird, und dessen anderer Anschluß einen Knoten 77 definiert, der mit der Versorgungsleitung VDD über einen Dioden-verbundenen spezifischen N-Kanal-Transistor 78 verbunden ist. Der Knoten 77 ist ebenfalls mit dem Gate-Anschluß eines spezifischen N-Kanal- Transistors 79 verbunden, dessen Drain-Anschluß mit der Versorgungsleitung VDD verbunden ist, und dessen Source-Anschluß mit der Boostleitung 3 verbunden ist.
• Die Boosterschaltung 7 arbeitet folgendermaßen. Wie bereits erwähnt, ist das OS-Signal normalerweise L, mit der Ausnahme eines H-Impulses, der beim Schalten des Rücksetzsignals DP auf L erzeugt wird. Im Niederspannungsbetriebsmodus ist der Knoten 77 mit der Versorgungsleitung VDD über den Dioden-Transistor 78 verbunden, der einen Spannungsabfall VT an seinen Anschlüssen aufweist, und der Eingang 76 ist auf L. Demzufolge wird der Kondensator 75 auf eine Spannung VDD - VT geladen; der Transistor 79 wird eingeschaltet und weist einen Source-Gate- Spannungsabfall VT auf; und Vboost wird deshalb mit einem Wert von VDD - 2VT gehalten. Wenn das Rücksetzsignal DP auf L schaltet, zieht das Eintreffen des positiven Impulses des OS-Signals den Knoten 76 auf einen Wert von etwa VDD, so daß der Knoten 77 eine Spannung von VDD + (VDD - VT) = 2VDD - VT aufweist, nämlich die Summe der Spannung am Knoten 76 und des Spannungsabfalls des Kondensators 75; und der Source-Anschluß des Transistors 79 (und daher Vboost über der Leitung 3) läuft zur Spannung VDD hin. In der tatsächlichen Praxis erreicht angesichts der Lasten auf der Boostleitung 3 Vboost nicht tatsächlich den Wert VDD, sondern wird stark dazu hinbeschleunigt.
• Die Länge der Zeit, während der die Boosterschaltung 7 aktiv bleibt, hängt offensichtlich von der Dauer des OS- Signalimpulses ab, und ist als solche umgekehrt proportional zu VDD. Wenn VDD steigt, nimmt die Betriebszeit der Boosterschaltung 7 ab, so daß für VDD-Werte von über 6 V die Boosterschaltung praktisch ausgeschaltet ist (in solch einer Situation ist tatsächlich der Betrieb der Schaltung nicht notwendig, da Vboost bereits auf eine H-Pegel oberhalb von 4 V ist, und zwar sogar im Niederspannungs-Betriebsmodus).
• Wenn Vboost den Gleichgewichtswert erreicht, wird, falls die Versorgungsspannung VDD auf L ist, der Transistor 79 deaktiviert, so daß die Versorgungsleitung von der Boostleitung 3 getrennt wird; im umgekehrten Fall verbindet er die Boostleitung 3 mit der Versorgung.
• Figur 5 zeigt einen Stromlaufplan eines Begrenzers 8, der, wie bereits erwähnt, zu einer Begrenzung von Vboost sorgt, falls sie aufgrund der Wirkung der Ladungspumpe 2 dazu tendiert, den eingestellten maximalen Grenzwert zu überschreiten. Der Begrenzer 8 weist eine Anzahl von N-Kanal-Transistoren 83 bis 89 auf, die in Reihe zwischen die Boostleitung 3 und Masse geschaltet sind. Insbesondere sind die Transistoren 83 bis 86 und 88, 89 Dioden-verbunden, während der Transistor 87 als Schalter wirkt, und am Gate-Anschluß mit einem Steuersignal bestehend aus dem invertierten Rücksetzsignal DPN, das durch die Rücksetzschaltung 10 erzeugt wird, versorgt wird. Der Drain- Anschluß des Transistors 84 und des Source-Anschluß des Transistors 85 sind mit jeweiligen Drain- und Source-Anschlüssen eines N-Kanaltransistors 90 verbunden, dessen Drain-Anschluß durch das Ausgangssignal einer Filterschaltung 91 gesteuert ist.
• Die Filterschaltung 91 hat einen Eingang 93, der mit dem durch die Ladungspumpe 2 erzeugten SS-Signal (Figur 1) versorgt ist, und der während des Betriebs der Pumpe mit einer vorbestimmten Frequenz oszilliert, und wenn die Pumpe ausgeschaltet ist, einen H-Logikpegel aufweist. Der Eingang 93 ist direkt mit einem ersten Eingang 98 einer NAND-Schaltung 94 verbunden, sowie mit einem zweiten Eingang (Knoten 99) der NAND-Schaltung 94 über die Kaskadenverbindung der zwei Inverter 95, 96. Der Knoten zwischen dem Ausgang des Inverters 95 und dem Eingang des Inverters 96 ist mit einem Anschluß eines Kondensators 97 verbunden, dessen andere Anschluß auf Masse liegt. Die Inverter 95, 96 und 97 sind derart entworfen, daß sie eine asymmetrische Verzögerungsleitung bilden, welche schnell auf ein H/L-Schalten und langsam auf L/H-Schalten des SS-Signals anspricht, so daß beim Beginn des Oszillation des SS-Signals das Signal am Knoten 99 der NAND-Schaltung 94 auf L schaltet, wo es im wesentlichen bleibt, bis das SS-Signal zu oszillieren aufhört, wobei an diesem Punkt das Signal am Knoten 99 nach einer bestimmten Verzögerungsdauer zurück auf H schaltet.
• Demzufolge s:na, solange die Pumpe ausgeschaltet ist, (Gleichgewichswert von Vboost oder Niederspannungs- Betrlebsmodus das Signal SS und das Signal am Knoten 99 auf H, so daß der Ausgang der NAND-Schaltung 94 auf L ist, und der Transistor 90 ausbleibt. Falls gleichzeitig der Booster 1 im Niederspannungs-Betriebsmodus ist (DP-Signal auf H und DPN auf L), ist der Transistor 87 ebenfalls ausgeschaltet, ist die Reihe der Dioden 83 bis 86, 88, 89 unterbrochen, und 15 der Begrenzer 8 deaktiviert. Falls umgekehrt der Booster 1 Im normalen Betriebsmodus ist (DP auf L und DPN auf H), verbindet die Reihe von Dioden 83 bis 89 die Boostleitung 3 mit Masse, was verhindert, daß Vboost, den durch die Dioden 83 bis 86, 88, 39 eingestellten Wert überschreitet und gleich dem sechsfachen der Schwellspannung jeder einzelnen Diode ist.
• Sobald die Ladungspumpe 2 startet, beginnt das SS-Signal zu oszillieren, schaltet der Knoten 99 auf L, und schaltet der Ausgang der NAND-Schaltung 94 auf H, um den Transistor 90 einzuschalten, der die Dioden-Transistoren 84, 85 umgeht. In dieser Phase ist deshalb die (Nennbetriebsspannung des Begrenzers 8 durch die gesamte Schwellspannung von nur 4 Dioden (83, 86, 88, 89) bestimmt. Dies ist aus zwei Gründen empfehlenswert: erstens wegen der sehr hohen Ladung und das daher schnellen Anstiegs des Wertes von Vboost, der durch die Ladungspumpe 2 bewirkt wird; und zweitens wegen der Trägheit des Begrenzers 8 (Verzögerung, bevor die Dioden leitend werden), der ohne Reduktion seiner Nenn-Betriebsspannung nicht verhindern, könnte, daß Vboost stark über den erwünschten Maximalwert anwächst. Umgekehrt wird durch Reduzieren der Nennbetriebsspannung des Begrenzers 8 während des Betriebs der Pumpe 2 Vboost sicher davor abgehalten, den eingestellten Nominalwert zu überschreiten, und zwar sogar im Fall eines scharfen Anstiegs, von Vboost und eines trägen Betriebs der Dioden 83, 84, 88, 89.
• Wie in Figur 6 gezeigt, besteht die Schaltung 9 im wesentlichen aus einem Flip-Flop, dessen Ausgang auf einen ersten Logikpegel schaltet, wenn Vboost von Niederspannungs-Bezriebsmodus auf den Gleichgewichtswert schaltet, und der auf einen zweiten Logikpegel im Niederspannungs-Betriebsmodus zurückgesetzt wird.
• Insbesondere enthält die Schaltung 9 eine erste große NAND- Schaltung 105 mit zwei Eingängen, die mit dem Eingangsknoten 104 der Schaltung 9 (versorgt mit dem invertierten Rücksetzsignal DPA) und mit dem Ausgang einer zweiten NAND-Schaltung 106 verbunden sind, die aus den Transistoren 107 bis 110 besteht. Der Transistor 107 ist ein spezifischer P-Kanal-Transistor und hat einen Source-Anschluß, der mit der Versorgungsleitung VDD verbunden ist, einen Drain-Anschluß zum Definieren des Ausgangsknotens 113 der NAND-Schaltung 106, sowie einen Gate- Anschluß, der mit dem Ausgang der NAND-Scahltung 105 (Knoten 114) verbunden ist. Der Transistor 108 ist vom N-Kanal-Typ und hat einen Drain-Anschluß, der mit dem Knoten 113 verbunden ist, einen Gate-Anschluß, der mit dem Knoten 114 verbunden ist, sowie einen Source-Anschluß, der mit dem Drain-Anschluß des Transistors 109 verbunden ist. Der Transistor 109 ist vom N-Kanal- Typ, und er hat einen Source-Anschluß, der auf Masse gelegt ist, und einen Gate-Anschluß, der mit dem Eingangsknoten 115 der Schaltung 9 verbunden ist, welcher mit dem Ladungspumpen- Aktivierungssignal CL versorgt wird.
• Der Knoten 115 ist ebenfalls mit dem Gate-Anschluß des spezifischen P-Kanal-Transistors 110 verbunden, der einen Source- Anschluß aufweist, welcher mit der Versorgung VDD verbunden ist, und einen Drain-Anschluß aufweist, der mit dem Knoten 113 verbunden ist.
• Der Knoten 114 ist mit dem Eingang eines ersten Inverters 116 verbunden, dessen Ausgang ein Logiksignal F ausgibt; und der Knoten 113 ist mit dem Eingang eines Inverters 117 verbunden, dessen Ausgang ein Logiksignal FN ausgibt.
• Die NAND-Schaltung 106 ist somit ähnlich wie 105, wobei die P- Kanal-Transistoren durch spezifische P-Kanal-Transistoren ersetzt sind.
• Die Schaltung 9 arbeitet folgendermaßen. Im Niederspannungs- Betriebsmodus ist das Signal DPR auf L; das Signal CL ist auf H (siehe Figur 2 worin DPS auf L ist); der Knoten 114 Ist auf H; die Transistoren 107, 110 sind ausgeschaltet; die Transistoren 108 und 109 sind eingeschaltet; der Knoten 113 ist auf L; und die Signale F und FN sind auf L bzw. auf H zum Anzeigen, daß Vboost nicht auf seinem Gleichgewichtswert ist. Am Ende des Niederspannungs-Betriebsmodus schaltet das Signal DPR auf H, ohne die Schaltung 9 zu beeinflussen, bis das Signal CL umschaltet.
• Wie in Zusammenhang mit Figur 3 erwähnt, schaltet CL auf L, wenn Vboost den Gleichgewichtswert erreicht, wobei in diesem Fall der Transistor 109 ausgeschaltet ist; der Transistor 110 eingeschaltet wird, um den Knoten 113 auf H zu schalten; die NAND-Schaltung 105 schaltet, deren Ausgangsknoten 114 auf L schaltet, um somit den Transistor 108 auszuschalten und den Transistor 107 einzuschalten; das Ausgangssignal F schaltet auf H zum Anzeigen eines Gleichgewichtswerts von Vboost; und das Signal FN schaltet auf L.
• Die Schaltung 9 wird beim Schalten des Signals DPR auf L (Niederspannungs-Betriebsmodus) und beim erneuten Schalten des Signals CL auf H zurückgesetzt.
• Die Vorteile des Boosters gemäß der vorliegenden Erfindung sind folgende: erstens bietet er eine korrekte Steuerung des Vboost- Werts und erfordert keine Kalibrierung zur Regelung der Spannung und/oder Betriebszeit der Ladungspumpe gemäß der Versorungsspannung durch den Ein/Aus-Betrieb der Pumpe, der in einer geschlossenen Schleife durch Vergleich des tatsächlichen Wertes mit einem Gleichgewichts-Sollwert gesteuert wird.
• Weiterhin arbeitet der Booster sogar bei sehr niedrigen Versorgungsspannungen korrekt durch die Erzeugung einer niedrigen Referenzspannung und Vergleich derselben mit einem geeigneten Teil der Spannung Vboost.
• Der Booster gemäß der vorliegenden Erfindung bietet eine schnelle Erzielung des Gleichgewichtswerts Vboost und ein schnelles Umschalten von dem Niedrigspannungs- auf den Gleichgewichtsbetrieb durch merkmalsgemäße Komponenten, durch die die Transienten-Reaktivierungszustände unterstützt und beschleunigt werden.
• Durch Selbstregelung mit einer Begrenzerschaltung bietet der Booster einen hohen Grad an Zuverlässigkeit sogar im Fall des Auftretens unvorhergesehener Situationen, um somit das Starten der Ladungspumpe in Gegenwart eines zu niedrigen Vboost-Werts zu gewährleisten und zu verhindern, daß der Vboost-Wert die erwünschte Maximalgrenze überschreitet.
• Es wird klar erscheinen, daß Änderungen am beschriebenen und illustrierten Booster durchgeführt werden können, ohne jedoch vom Schutzumfang der vorliegenden Erfindung abzuweichen. Insbesondere können die Blöcke nach Figur 1 anders gebildet werden als in den Figuren 2 bis 6 gezeigt; der Booster kann mehr oder weniger Blöcke im Vergleich zu Figur 1 aufweisen, vorausgesetzt, daß er eine Ladungspumpenabschnitt und einen Abschnitt für die geschlossene Schleifensteuerung der Pumpe zum Halten des Vboost-Werts innerhalb eines vorbestimmten Bereichs aufweist; und die Transistoren können durch andere mit einem anderen Kanaltyp oder gemäß einer anderen Technologie ersetzt werden.

Claims (14)

1. Spannungsbooster (1) mit einer Ladungspumpenschaltung (2) mit einem mit einer Boostleitung (3), welche eine Boostspannung (Vboost) aufweist, verbundenen Ausgang, einer Aktivierungseinrichtung (4-6), die mit der Ladungspumpenschaltung (2) und der Boostleitung (3) verbunden ist, zum Erzeugen von Aktivierungs- und Deaktivierungssignalen (CL) für die Ladungspumpenschaltung, wenn der Wert der Boostspannung (Vboost) unterhalb oder oberhalb vorbestimmter Grenzen ist, wobei die Aktivierungseinrichtung eine Referenzquelle (4) zum Erzeugen einer Referenzspannung (VREF) und eine Vergleichseinrichtung (6) zum Vergleichen der Referenzspannung mit einem Wert (V&sub1;), der auf die Boostspannung (Vboost) bezogen ist, aufweist,

dadurch gekennzeichnet, daß

die Referenzspannung (VREF) einen konstanten Wert unabhängig von einer Versorgungsspannung des Spannungsboosters und von der Temperatur aufweist.

2. Spannungsbooster nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsbooster (1) weiterhin eine Rücksetzschaltung (10) zum Empfangen eines externen Niederspannungs- Betriebssignals (DP) und zum Erzeugen von Steuersignalen zum Ausschalten der Ladungspumpenschaltung (2) und der Aktivierungseinrichtung (4-6) in Gegenwart des externen Niederspannungs-Betriebssignals aufweist.

3. Boosterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Aktivierungseinrichtung (4-6) einen Spannungsteiler (5) aufweist, der mit der Boostleitung (3) verbunden ist und einen Mittelabgriffsanschluß (42) aufweist, der mit der Vergleichseinrichtung (6) verbunden ist.

4. Booster nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Referenzquelle eine Diodeneinrichtung (56, 57) aufweist.

5. Booster nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Verglelchseinrichtung (6) einen Differenzverstärker aufweist.

6. Booster nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Aktivierungseinrichtung (4-6) zwischen eine ersten und eine zweite Referenzpotentialleitung (VDD, Masse) eingesetzt ist und eine erste Schalteinrichtung (53, 58, 65 aufweist, die Steuereingänge hat, welche mit einem (DPN) der Steuersignale versorgt werden, zum Unterbrechen der elektrischen Verbindung zwischen der ersten und der zweiten Referenzpotentialleitung beim Empfangen der Steuersignale.

7. Boosterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Vergleichseinrichtung (6) einen Referenzeingang (41); einen Ausgang (66); eine erste Aktivierungsimpuls- Erzeugungseinrichtung (16-21) zum Erzeugen eines ersten Aktivierungsimpulses (DPC) beim Ende des Niederspannungs-Betriebs; eine erste Vorspannungseinrichtung (47) mit einem ersten Aktivierungseingang (48), der mit der ersten Aktivierungsimpuls- Erzeugungseinrichtung verbunden ist, und einem ersten Vorspannungsanschluß, der mit dem Ausgang (66) zum momentanen Vorspannen des Ausgangs beim Empfangen des ersten Aktivierungsimpulses (DPC) verbunden ist; sowie eine zweite Vorspannungseinrichtung (49, 50) mit einem zweiten Aktivierungseingang (48), der mit der ersten Aktivierungssignal-Erzeugungseinrichtung (16-21) verbunden ist, und einem zweiten Vorspannungsanschluß, der mit dem Referenzeingang (41) verbunden ist, zum momentanen Vorspannen des Referenzeingangs beim Empfangen des ersten Aktivierungsimpulses aufweist.

8. Booster nach einem der vorhergehenden Ansprüche 2 bis 7, dadurch gekennzeichnet, daß die Rücksetzschaltung (10) eine zweite Aktivierungsimpuls-Erzeugungseinrichtung (24-33) zum Erzeugen eines zweiten Aktivierungsimpulses (OS) bei Beendigung des Niederspannungs-Betriebssignals (DP) und eine Boostereinrichtung (7) mit einem Eingang (76), der mit der zweiten Aktivierungsimpuls-Erzeugungseinrichtung verbunden ist, sowie einem mit der Boostleitung (3) verbundenen Ausgang, aufweist.

9. Booster nach Anspruch 8, dadurch gekennzeichnet, daß die Boostereinrichtung (7) eine Kondensatoreinrichtung (75) mit einem ersten Boostanschluß (76), der mit der zweiten Aktivierungsimpuls-Erzeugungseinrichtung (24-22) verbunden ist, und einen zweiten Boostanschluß (77), der mit einer ersten Referenzpotentialleitung (VDD) und mit der Boostleitung (3) über eine zweite (78) und eine dritte (79) Schaltrichtung verbunden ist, aufweist, wobei die zweite Schalteinrichtung (78) den zweiten Boostanschluß (77) von der ersten Referenzpotentialleitung beim Empfangen des zweiten Aktivierungsimpulses (OS) trennt; und wobei die dritte Schalteinrichtung (79) die Boostleitung mit der ersten Referenzpotentialleitung zumindest beim Vorliegen des Niederspannungs-Betriebssignals (DP) verbindet, und die Boostleitung mit dem zweiten Boostanschluß (77) bei Vorliegen des zweiten Boostanschluß (77) bei Vorliegen des zweiten Aktivierungsimpulses verbindet.

10. Booster nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Spannungsbegrenzer (8) zwischen der Boostleitung (3) und einem bei einer zweiten Referenzpotential leitung (Masse) eingesetzt ist.

11. Booster nach Anspruch 10, dadurch gekennzeichnet, daß der Spannungsbegrenzer (8) eine Anzahl von Diodenelementen (83-86, 88, 89), die zueinander in Reihe geschaltet sind, aufweist.

12. Booster nach Anspruch 11, dadurch gekennzeichnet, daß der Spannungsbegrenzer (8) ein Bypasselement < 90 mit einem Steueranschluß und Bypassanschlüsse, die mit vorbeszimmten (84, 85) Diodenelementen verbunden sind, aufweist, wobei der Steueranschluß mit der Ladungspumpenschaltung (2) verbunden ist, und mit einem Pumpenbetriebssignal (SS) versorgt wird, zum Umgehen der vorbestimmten Diodenelemente (84, 85) beim Empfangen des Pumpenbetriebssignals.

13. Booster nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Spannungsbegrenzer (8) eine vierte Schalteinrichtung (87) mit einem Steuereingang, der mit einem (DPN) der Steuersignale versorgt wird, zum Unterbrechen der elektrischen Verbindung der Boostleitung (3) und der zweiten Referenzpotentialleitung (Masse) beim Empfangen des Steuersignals aufweist.

14. Booster nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er eine Gleichgewichtszustand-Anzeigeschaltung (9) aufweist, die mit der Aktivierungseinrichtung (4- 6) verbunden ist und ein Logiksignal (F) zum Anzeigen eines Gleichgewichtswerts der Boostspannung (Vboost) erzeugt.