JP2004096987A

JP2004096987A - 高電圧発生方法及び回路

Info

Publication number: JP2004096987A
Application number: JP2003285720A
Authority: JP
Inventors: Keio Kin; 金　奎　泓
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-08-08
Filing date: 2003-08-04
Publication date: 2004-03-25
Also published as: KR20040013842A; KR100462863B1; US20040027102A1; US6812774B2

Abstract

【課題】　電荷転送トランジスタスレッショルド電圧の増加を防止することで、電荷転送効率を増加できる高電圧発生回路及びその方法を提供することにある。
【解決手段】　プリチャージ動作時に第１ノードをプリチャージし、昇圧動作時に第１ノードの電圧を昇圧する昇圧回路と、プリチャージ動作時に第２ノードをプリチャージし、昇圧動作時に第２ノードの電圧を昇圧する制御回路と、基板とを有し、第２ノードの電圧に応答して第１ノードと高電圧発生端子との間に電荷を共有する動作を遂行するために構成された電荷転送トランジスタと，高電圧発生端子の電圧増加に基づいて電荷転送トランジスタ「の基板電圧を昇圧する基板電圧制御回路とで構成される
【選択図】　　　図３

Description

　本発明は、高電圧発生回路に係り、特に、電荷転送トランジスタの電荷転送効率を増加させることができる高電圧発生方法と回路に関する。

　従来の高電圧発生回路は、昇圧ノードに連結されたドレインと、制御ノードに連結されたゲートと、高電圧発生端子に連結されたソースと、接地電圧が入力される基板とを持つ電荷転送トランジスタを具備して構成される。
　電荷転送トランジスタは、一般的にＮＭＯＳトランジスタで構成され、制御ノードの電圧に応答して昇圧ノードの電荷を高電圧発生端子に伝達する。
　図１は、従来の高電圧発生回路の一例の回路図で、インバータＩ１，Ｉ２，Ｉ３，Ｉ４、ＮＭＯＳキャパシタＣ１，Ｃ２，Ｃ３，及びＮＭＯＳトランジスタＮ１〜Ｎ６で構成されている。

　図１で、インバーターＩ１，Ｉ２には、電源電圧ＶＣＣが入力され、インバータＩ３，Ｉ４には高電圧ＶＰＰが入力される。そして、ＮＭＯＳトランジスタＮ１〜Ｎ６の基板に接地電圧が入力される。
　図１に示した高電圧発生回路の機能を説明すると次のようである。
　インバータＩ１は信号ＣＯＮ１を反転する。インバータＩ２はインバータＩ１の出力信号を反転する。キャパシタＣ１はインバータＩ１の電源電圧ＶＣＣレベルの出力信号に応答してノードＡの電圧を昇圧する。ＮＭＯＳトランジスタＮ１はノードＡを電圧ＶＣＣ−Ｖｔｈレベルにする。初期にノードＡは電圧ＶＣＣ−Ｖｔｈレベルにあるが、キャパシタC１により昇圧されると電圧２ＶＣＣ−Ｖｔｈレベルまで昇圧される。ＮＭＯＳトランジスタＮ２はノードＡの電圧が電圧ＶＣＣ＋Ｖｔｈレベル以上になるとノードＢを電圧ＶＣＣレベルにする。ＮＭＯＳトランジスタＮ３はノードＢを電圧ＶＣＣ−Ｖｔｈレベルにする。キャパシタＣ２はインバータＩ２の電源電圧ＶＣＣレベルの出力信号に応答してノードＢの電圧を昇圧する。

　つまり、初期にノードＢは電圧ＶＣＣ−Ｖｔｈレベルを維持するが、ノードＡの電圧が電圧ＶＣＣ＋Ｖｔｈレベル以上になると電圧ＶＣＣレベルになる。そして、キャパシタＣ２により昇圧されると電圧２ＶＣＣレベルまで昇圧される。インバータＩ３は信号ＣＯＮ２を反転する。インバータＩ４はインバータＩ３の出力信号を反転する。ＮＭＯＳトランジスタＮ４はインバータＩ３の高電圧ＶＰＰレベルの出力信号に応答してノードＣを電源電圧ＶＣＣレベルにする。ＮＭＯＳトランジスタＮ５はノードＣを電圧ＶＣＣ−Ｖｔｈレベルにする。キャパシタＣ３はインバータＩ４の高電圧ＶＰＰレベルの出力信号に応答してノードＣの電圧を昇圧する。

　初期にノードＣは電圧ＶＣＣ−Ｖｔｈレベルを維持したのち、インバータＩ３の出力電圧が電圧ＶＣＣ＋Ｖｔｈレベル以上になると電圧ＶＣＣレベルになる。そして、ノードＣの電圧はキャパシタＣ３により電圧ＶＣＣ＋ＶＰＰレベルまで昇圧される。ＮＭＯＳトランジスタＮ６はノードＣの電圧に応答してオンとなりノードＢと高電圧発生端子ＶＰＰの間に電荷共有動作を遂行する。

　図２は、図１に示した高電圧発生回路の各ノードの信号波形を示したもので、図２を利用して図１に示した高電圧発生回路の動作を説明すると次のようである。図２で、Ｖｔｈで示したのはＮＭＯＳトランジスタＮ１〜Ｎ６それぞれのスレッショルド電圧を表わす。
　まず、接地電圧レベルの信号ＣＯＮ１，ＣＯＮ２が入力されると、ノードＡ，Ｂ，Ｃそれぞれが電圧２ＶＣＣ−Ｖｔｈ、電圧ＶＣＣ，及び電圧ＶＣＣにプリチャージされる。

　この状態で、電源電圧ＶＣＣレベルの信号ＣＯＮ１，ＣＯＮ２が入力されると，ノードＡの電圧が電圧ＶＣＣ−Ｖｔｈとなり、ノードＣの電圧が電圧ＶＣＣ＋ＶＰＰに昇圧される。そして、ノードＢの電圧が電圧２ＶＣＣに昇圧される。この時、ノードＣの電圧が電圧ＶＣＣ＋ＶＰＰであるので、ＮＭＯＳトランジスタＮ６がオンとなり、ノードＢと高電圧発生端子ＶＰＰの間に電荷共有動作が遂行されて高電圧発生端子ＶＰＰの電圧が増加する。

　このように電荷共有動作が遂行される間に高電圧発生端子ＶＰＰの電圧が増加するようになり、これによってＮＭＯＳトランジスタＮ６のソースと基板との間の電圧差が大きくなり、ＮＭＯＳトランジスタＮ６のスレッショルド電圧が増加するようになる。しかし、この時、ＮＭＯＳトランジスタＮ６のゲートに入力されるノードＣの電圧は、電圧ＶＣＣ＋ＶＰＰに固定されているのでＮＭＯＳトランジスタＮ６がノードＢから高電圧発生端子ＶＰＰに電荷を充分に転送することができない。

　つまり、図１で示した従来の高電圧発生回路のＮＭＯＳトランジスタＮ６は基板が接地電圧でありソースが高電圧ＶＰＰまたは電圧２ＶＣＣになり、ソースと基板との間の電圧差が高電圧ＶＰＰまたは電圧２ＶＣＣとなる。従って，ＮＭＯＳトランジスタＮ６のスレッショルド電圧Ｖｔｈがソースと基板のと間の電圧差が０である場合に比べて数百Ｖ程度高くなる。

　しかし、ＮＭＯＳトランジスタＮ６のゲートに入力される電圧が電圧ＶＰＰ＋ＶＣＣレベルを維持するので、ノードＢと高電圧発生端子ＶＰＰとの間の電荷転送効率が落ちるようになる．
　仮に、ＮＭＯＳトランジスタＮ６のソースと基板との間の電圧差を一定に維持することができるとすれば、ＮＭＯＳトランジスタＮ６のスレッショルド電圧が増加せず、電荷転送効率は低下しない。つまり、ソースの電圧増加により基板の電圧が増加するので、電荷転送効率が落ちないようになる。

　図１で示したような従来の高電圧発生回路では、昇圧動作時に、ＮＭＯＳトランジスタＮ６の基板電圧が接地電圧に固定された状態で、ソース電圧が増加するので、ＮＭＯＳトランジスタＮ６のスレッショルド電圧が増加するようになる。このように、基板とソースとの間の電圧差が大きくなることによってＮＭＯＳトランジスタＮ６のスレッショルド電圧が大きくなることは、ＮＭＯＳトランジスタＮ６が持つ特徴である。この時、ＮＭＯＳトランジスタＮ６のゲートの電圧は固定されているので、ＮＭＯＳトランジスタＮ６が昇圧ノードＢの電荷を高電圧発生端子に充分に伝達すことができない。
　このように，従来の高電圧発生回路では、昇圧動作時に電荷転送トランジスタであるＮＭＯＳトランジスタのスレッショルド電圧が増加するので、昇圧ノードの電荷を高電圧発生端子から素早く、かつ充分に伝達することができないと言う問題があった。

　本発明の目的は、電荷転送トランジスタのスレッショルド電圧の増加を防止することで、電荷転送効率を増加することのできる高電圧発生回路を提供することである。
　本発明の他の目的は、前記目的を達成するための高電圧発生回路の高電圧発生方法を提供することである。

　前記目的を達成するための本発明の高電圧発生回路は、プリチャージ動作時に昇圧ノードを第１電圧にプリチャージし、昇圧動作時に前記昇圧ノードを第２電圧に昇圧する昇圧手段と、プリチャージ動作時に制御ノードを前記第１電圧にプリチャージし、昇圧動作時に前記制御ノードを前記第２電圧と相異なる第３電圧に昇圧する制御手段と、基板電圧にある基板を有し、前記第３電圧に応答して前記昇圧ノードと高電圧発生端子との間に電荷を共有するための電荷共有動作を遂行するために構成された電荷転送トランジスタと、前記プリチャージ動作時に前記基板をプリチャージし、前記電荷転送トランジスタの基板電圧を前記高電圧発生端子のレベル変化により増加させる第１基板電圧制御トランジスタと、前記電荷転送トランジスタの基板と前記高電圧発生端子との間に連結され、前記電荷転送トランジスタの基板電圧を前記昇圧ノードの電圧レベル変化により増加させる第２基板電圧制御トランジスタとを具備することを特徴とする。

　前記他の目的を達成するための本発明の高電圧発生方法は、第１ノードと、第２ノードと、前記第２ノードでの電圧に基づいて前記第１ノードと高電圧端子との間に電荷共有動作を遂行するための電荷転送トランジスタの基板とをそれぞれプリチャージするプリチャージ段階と、前記第１ノードを第１電圧に昇圧する第１昇圧段階と、前記高電圧発生端子での電圧に基づいて基板電圧を増加させる第１増加段階と、前記第１電圧と相異なる第２電圧で前記第２ノードを昇圧する第２昇圧段階と、前記電荷転送トランジスタによって遂行される電荷共有動作の間、発生する前記第１ノードの前記第１電圧の変化に基づいて前記基板電圧を増加させる第２増加段階とを具備することを特徴とする。

　本発明の高電圧発生回路及び方法は、電荷転送トランジスタのソースの電圧増加にともなって基板電圧を増加させるようにしているので、電荷転送トランジスタのスレッショルド電圧が増加せず、電荷転送効率を高めることができる。
　従って、本発明の高電圧発生回路が適用される半導体装置の信頼性が向上できる。

　以下、添付した図面を参照して本発明の高電圧発生回路及び方法を説明する。
　図３は、本発明の実施例による高電圧を発生させるための方法を説明するためのフローチャートである。図３で、高電圧発生回路内の第１ノード、第２ノード、及び電荷転送トランジスタの基板がプリチャージされる（ステップ３１０）。高電圧発生回路は、電荷転送トランジスタを含む。電荷転送トランジスタは、昇圧ノードとして言及される第１ノードと高電圧発生回路の高電圧発生端子との間に電荷共有動作を遂行する。この電荷共有動作は実施例で制御ノードである第２ノードの電圧レベルに基づいて遂行される。第１ノードは第１電圧まで昇圧される（ステップ３２０）。そして、電荷転送トランジスタの基板電圧は高電圧発生端子の電圧に基づいて増加される（ステップ３３０）。
　第２ノードは、第１ノードの第１電圧より高い第２電圧に昇圧される（ステップ３４０）。電荷転送トランジスタによリ遂行される電荷共有動作の間に起きる第１ノードの第１電圧の変化に基づいて、基板電圧はさらに増加される（ステップ３５０）。

　図４は、本発明の高電圧発生回路の実施例の回路図で、図１に示した回路にＮＭＯＳトランジスタＮ７、Ｎ８を追加して構成されている。
　図４で、ＮＭＯＳトランジスタＮ７のドレインがＮＭＯＳトランジスタＮ６のドレインに連結され、ＮＭＯＳトランジスタＮ７のゲートが高電圧発生端子ＶＰＰに連結され、ＮＭＯＳトランジスタＮ７のソースがノードＤに連結されている。ＮＭＯＳトランジスタＮ８のソースがノードＤに連結され、ＮＭＯＳトランジスタＮ８のゲートがノードＢに連結され、ＮＭＯＳトランジスタＮ８のドレインが高電圧発生端子ＶＰＰに連結されている。そして、ノードＤがＮＭＯＳトランジスタＮ６の基板に連結されている。

　次に、図４に追加されるＮＭＯＳトランジスタＮ７，Ｎ８の機能を説明する。
　信号ＣＯＮ１，ＣＯＮ２がいずれも接地電圧レベルである場合にノードＢは電圧ＶＣＣであり、高電圧発生端子ＶＰＰは高電圧である。この場合に、高電圧ＶＰＰが電圧ＶＣＣ＋Ｖｔｈより大きいのでＮＭＯＳトランジスタＮ７がオンになりノードＤの電圧は電圧ＶＣＣレベルとなる。
　信号ＣＯＮ１が電源電圧ＶＣＣレベルに遷移されると、ノードＢの電圧が電圧２ＶＣＣレベルまで上昇する。この時、高電圧発生端子ＶＰＰの電圧からノードＤの電圧を引いた電圧がＮＭＯＳトランジスタＮ７のスレッショルド電圧Ｖｔｈより大きかったらＮＭＯＳトランジスタＮ７がオンになってノードＤの電圧が電圧ＶＰＰ−Ｖｔｈレベルまで増加するようになる。そして、高電圧発生端子ＶＰＰの電圧からノードＤの電圧を引いた電圧がＮＭＯＳトランジスタＮ７のスレッショルド電圧Ｖｔｈより小さかったらＮＭＯＳトランジスタＮ７がオフとなる。

　そして、信号ＣＯＮ２が電源電圧ＶＣＣレベルに遷移されると、ノードＣの電圧が電圧ＶＣＣ＋ＶＰＰレベルに昇圧される。そうすると、ＮＭＯＳトランジスタＮ６がオンになってノードＢと高電圧発生端子ＶＰＰとの間に電荷共有動作が遂行される。電荷共有動作が遂行されるとノードＢの電圧は低くなるが高電圧発生端子ＶＰＰの電圧は増加する。そうすると、ＮＭＯＳトランジスタＮ８がオンになってノードＤの電圧を電圧２ＶＣＣ−Ｖｔｈレベルまで増加させる。つまり、ノードＢの電圧からノードＤの電圧を引いた電圧がＮＭＯＳトランジスタＮ８のスレッショルド電圧Ｖｔｈより大きかったらＮＭＯＳトランジスタＮ８がオンになってノードＤの電圧が電圧２ＶＣＣ−Ｖｔｈレベルまで増加するようになる。そして、ノードＢの電圧からノードＤの電圧を引いた電圧がＮＭＯＳトランジスタＮ８のスレッショルド電圧Ｖｔｈより小さかったらＮＭＯＳトランジスタＮ８がオフとなる。

　図５は、図４に示した高電圧発生回路の各ノードの信号波形を示したもので、図５を参照して図４に示した高電圧発生回路の動作を説明する。図４で、Ｖｔｈで示したのは、ＮＭＯＳトランジスタＮ１〜Ｎ８それぞれのスレッショルド電圧である。
　まず、接地電圧レベルの信号ＣＯＮ１，ＣＯＮ２が入力されると、ノードＡ，Ｂ，Ｃそれぞれが電圧２ＶＣＣ−Ｖｔｈ、電圧ＶＣＣ、電圧ＶＣＣにプリチャージされて、ノードＤの電圧は、電圧ＶＣＣレベルになる。
　この状態で、電源電圧ＶＣＣレベルの信号ＣＯＮ１が入力されると、ノードＡの電圧が電圧ＶＣＣ−Ｖｔｈになり、ノードＢの電圧が電圧２ＶＣＣに昇圧される。そうすると、ＮＭＯＳトランジスタＮ７がオンになってノードＤの電圧が電圧ＶＰＰ−Ｖｔｈレベルになる。

　そして、電源電圧レベルの信号ＣＯＮ２が入力されると、ノードＡの電圧が電圧ＶＣＣ−Ｖｔｈレベルになり、ノードＣの電圧が電圧ＶＣＣ＋ＶＰＰレベルになる。そうすると、ＮＭＯＳトランジスタＮ６がオンになり、ノードＢと高電圧発生端子ＶＰＰとの間に電荷共有動作が遂行されて高電圧発生端子ＶＰＰの電圧レベルが増加する。ＮＭＯＳトランジスタＮ８がオンになり、高電圧発生端子ＶＰＰの電圧が徐々に増加するようになる。つまり、電荷共有動作が遂行される間にＮＭＯＳトランジスタＮ８がオンになり、高電圧発生端子ＶＰＰの電圧レベルが増加することによってノードの電圧レベルが増加する。

　つまり、本発明の高電圧発生回路では、信号ＣＯＮ１が電源電圧ＶＣＣレベルに遷移するとＮＭＯＳトランジスタＮ７がオンになり、ＮＭＯＳトランジスタＮ６の基板であるノードＤの電圧が増加する。そして、ＮＭＯＳトランジスタＮ６のソースと基板との間の電圧差が減少する。ここで、信号ＣＯＮ２が電源電圧ＶＣＣレベルに遷移して高電圧発生端子ＶＰＰの電圧が増加すると、ＮＭＯＳトランジスタＮ８がオンになりＮＭＯＳトランジスタＮ６の基板であるノードＤの電圧を増加させることで、ＮＭＯＳトランジスタＮ６のソースと基板との間の電圧差を減らすようになる。

　従って、本発明の高電圧発生回路では、ＮＭＯＳトランジスタＮ６の基板電圧がソース電圧の増加により増加するので、ＮＭＯＳトランジスタＮ６のスレッショルド電圧が増加することはない。この結果、ノードＢから高電圧発生端子ＶＰＰに対し電荷が素早く、かつ充分に転送される。
　しかし、本発明の高電圧発生回路のＮＭＯＳトランジスタＮ６の基板を一般的なシングル(Ｓｉｎｇｌｅ)ウエル及びツイン（ｔｗｉｎ）ウエル構造にする場合には分離することができない。それで、本発明の高電圧発生回路のＮＭＯＳトランジスタＮ６は、トリプル（ｔｒｉｐｌｅ）ウエル構造にしなければならない。

　図６は、本発明の高電圧発生回路の電荷転送トランジスタの断面構造を示したものである。
　まず、Ｐ型基板１０の上にディープＮウエル（ｄｅｅｐ　Ｎ　ｗｅｌｌ）１２を形成し、ディープＮウエル１２内にポケットＰウエル（ｐｏｃｋｅｔ　Ｐ　ｗｅｌｌ）１４を形成する。そして、ディープＮウエル１２内にＮ＋アクティブ領域１６を形成し、ポケットＰウエル１４内にＰ＋アクティブ領域１８及びＮ＋アクティブ領域２０，２２を形成する。そして、Ｎ＋アクティブ領域２０，２２間上にゲート領域２４を形成する。

　この時、Ｎ＋アクティブ領域１６，２２は、高電圧発生端子ＶＰＰに連結され、Ｐ＋アクティブ領域１８はノードＤに連結され、Ｎ＋アクティブ領域２０はノードＢに連結され、ゲート領域２４はノードＣに連結される。
　このように本発明の高電圧発生回路の電荷転送トランジスタがトリプルウエル構造に構成され、ディープＮウエル１２内のＮ＋アクティブ領域１６が高電圧発生端子ＶＰＰに連結され、ポケットＰウエル１４内のＰ＋アクティブ領域１８がノードＤに連結されて電圧２ＶＣＣ−Ｖｔｈまで昇圧できるのでラッチアップ（Ｌａｔｃｈ　ｕｐ）等の問題が発生しない。

　上述したように、本発明の望ましい実施例を参照して説明したが、該当技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲で、本発明を多様に修正及び変更させることが理解できるのであろう。

従来の高電圧発生回路の一例を示した回路図である。図１に示した回路の各ノードの信号波形を示したものである。本発明の実施例による高電圧発生方法を説明するためのフローチャートである。本発明の実施例による高電圧発生回路を示した回路図である。図４に示した回路の各ノードの信号波形を示したものである。本発明の実施例による電荷転送トランジスタの断面構造を示したものである。

Claims

　第１ノードと、第２ノードと、前記第２ノードでの電圧に基づいて前記第１ノードと高電圧発生端子との間に電荷共有動作を遂行するための電荷転送トランジスタの基板とをそれぞれプリチャージするプリチャージ段階と；
　前記第１ノードを第１電圧に昇圧する第１昇圧段階と；
　前記高電圧発生端子での電圧に基づいて基板電圧を増加させる第１増加段階と；
　前記第１電圧と相異なる第２電圧で前記第２ノードを昇圧する第２昇圧段階と；
　前記電荷転送トランジスタによって遂行される電荷共有動作の間、発生する前記第１ノードの前記第１電圧の変化に基づいて前記基板電圧を増加させる第２増加段階とを具備することを特徴とする装置の高電圧発生方法。
　請求項１において、
　前記第１増加段階は、
　前記第１昇圧段階の間に遂行されることを特徴とする高電圧発生方法。
　請求項１において、前記第２電圧は、
　前記第１電圧より高いことを特徴とする高電圧発生方法。
　プリチャージ動作時に第１ノードをプリチャージし、昇圧動作時に前記第１ノードの電圧を昇圧する昇圧手段と；
　プリチャージ動作時に第２ノードをプリチャージし、昇圧動作時に前記第２ノードの電圧を昇圧する制御手段と；
　基板を有し、前記第２ノードの電圧に応答して前記第１ノードと高電圧発生端子との間に電荷を共有する電荷共有動作を遂行するために構成された電荷転送トランジスタと；
　前記高電圧発生端子の電圧増加に基づいて前記電荷転送トランジスタの基板電圧を昇圧する基板電圧制御手段とを具備することを特徴とする高電圧発生回路。
　請求項４において、
　前記第１ノードは昇圧ノードであり、前記第２ノードは制御ノードであることを特徴とする高電圧発生回路。
　請求項４において、
　前記基板電圧制御手段は、
　前記プリチャージの間に前記基板電圧をプリチャージし、前記基板電圧を前記高電圧発生端子の電圧レベル変化により増加させ、前記基板電圧を前記第１ノードの電圧レベル変化により増加させることを特徴とする高電圧発生回路。
　請求項６において、
　前記高電圧発生端子の電圧変化は、
　前記昇圧動作の間に起き、前記第１ノードでの電圧変化は、前記電荷共有動作の間に起きることを特徴とする高電圧発生回路。
　請求項６において、
　前記基板電圧制御手段は、
　前記電荷転送トランジスタの基板と前記高電圧発生端子との間に連結され、前記第１ノードの電圧に応答して前記基板電圧を上昇させる第１トランジスタと；
　前記第１ノードと前記電荷転送トランジスタの基板との間に連結され、前記高電圧発生端子の電圧に応答して前記基板電圧を上昇させる第２トランジスタとを具備することを特徴とする高電圧発生回路。
　請求項８において、
　前記第１トランジスタと第２トランジスタとは、
　ＮＭＯＳトランジスタであることを特徴とする高電圧発生回路。
　請求項４において、
　前記電荷転送トランジスタは、
　Ｐ型基板内に形成されたディープＮウェルと、
　前記ディープＮウエル内に形成されたポケットＰウエルと、
　前記ディープＮウエル内に形成されたＮ＋アクティブ領域と、
　前記ポケットＰウエル内に形成されたＰ＋アクティブ領域及び二つのＮ＋アクティブ領域と、
　前記二つのＮ＋アクティブ領域間上に形成されたゲート領域とを持つＮＭＯＳトランジスタであることを特徴とする高電圧発生回路。
　請求項１０において、
　前記電荷転送トランジスタは、
　前記ディープＮウエル内のＮ＋アクティブ領域と、前記ポケットＰウエル内の二つのＮ＋アクティブ領域中のひとつのＮ＋アクティブ領域とを高電圧発生端子に連結し、前記Ｐ＋アクティブ領域に前記基板電圧を連結し、前記二つのＮ＋アクティブ領域中の他のひとつのアクティブ領域に前記第１ノードを連結することを特徴とする高電圧発生回路。
　プリチャージ動作時に昇圧ノードを第１電圧でプリチャージし、昇圧動作時に前記昇圧ノードを第２電圧で昇圧する昇圧手段と；
　プリチャージ動作時に制御ノードを前記第１電圧でプリチャージし、昇圧動作時に前記制御ノードを前記第２電圧と相異なる第３電圧で昇圧する制御手段と；
　基板電圧にある基板を有し、前記第３電圧に応答して前記昇圧ノードと高電圧発生端子との間で電荷を共有するための電荷共有動作を遂行するよう構成された電荷転送トランジスタと；
　前記プリチャージ動作時に前記基板電圧をプリチャージし、前記電荷転送トランジスタの基板電圧を前記高電圧発生端子のレベル変化によって増加させる第１基板電圧制御トランジスタと；
　前記電荷転送トランジスタの基板と前記高電圧発生端子との間に連結され、前記電荷転送トランジスタの基板電圧を前記昇圧ノードの電圧レベル変化により増加させる第２基板電圧制御トランジスタとを具備することを特徴とする高電圧発生回路。
　請求項１２において、
　前記第３電圧は、
　前記第２電圧より高いことを特徴とする高電圧発生回路。
　請求項１２において、
　前記第１基板電圧制御トランジスタは、前記昇圧ノードと前記電荷転送トランジスターの基板との間に連結されることを特徴とする高電圧発生回路。
　請求項１２において、
　前記高電圧発生端子の電圧レベルの変化が前記昇圧ノードの前記昇圧動作時に起きることを特徴とする高電圧発生回路。
　請求項１２において、
　前記昇圧ノードの電圧レベルの変化が前記電荷共有動作時に起きることを特徴とする高電圧発生回路。
　請求項１２において、
　前記電荷転送トランジスタは、
　Ｐ型基板内に形成されたディープＮウエルと、
　前記ディープＮウエル内に形成されたポケットＰウエルと、
　前記ディープＮウエル内に形成されたＮ＋アクティブ領域と、
　前記ポケットＰウエル内に形成されたＰ＋アクティブ領域及び二つのＮ＋アクティブ
領域と、
　前記二つのＮ＋アクティブ領域間上に形成されたゲート領域を持つＮＭＯＳトランジスタとであることを特徴とする高電圧発生回路。
　請求項１７において、
　前記電荷転送トランジスタは、
　前記ディープＮウエル内のＮ＋アクティブ領域と、前記ポケットＰウエル内の二つのＮ＋アクティブ領域中のひとつのＮ＋アクティブ領域とを高電圧発生端子に連結し、前記Ｐ＋アクティブ領域に前記基板電圧を連結し、前記二つのＮ＋アクティブ領域中の他のひとつのアクティブ領域に前記昇圧ノードを連結することを特徴とする高電圧発生回路。
　請求項１２において、
　前記第１基板電圧制御トランジスタと前記第２基板電圧制御トランジスタとは、
　ＮＭＯＳトランジスタであることを特徴とする高電圧発生回路。
　制御ノードの電圧に応答して昇圧ノードと高電圧発生端子との間に電荷を共有する電荷共有動作を遂行する電荷転送トランジスタを具備した高電圧発生回路の高電圧発生方法において、
　昇圧ノードと，制御ノードと、前記高電圧発生端子の電圧に応答して前記電荷転送トランジスタの基板とをプリチャージするプリチャージ段階と；
　前記昇圧動作時に前記昇圧ノードを第１電圧に昇圧する第１昇圧段階と；
　前記第１昇圧動作の間に起きる前記高電圧発生端子の電圧変化に基づいて前記電荷共有トランジスタの基板電圧を増加する第１増加段階と；
　前記制御ノードを前記第１電圧より高い第２電圧に昇圧する第２昇圧段階と；
　前記電荷共有動作時の間に起きる前記昇圧ノードの電圧変化に基づいて前記基板電圧を増加する第２増加段階とを具備することを特徴とする高電圧発生方法。