TW471123B - Manufacturing method for bit lines of mask ROM - Google Patents

Description

471123 A7 B7 5963twff.doc/008 五、發明說明（I ) 本發明是有關一種位元線的製造方法，特別是有關於 一種利用梯度化埋入式接面（Graded Buried Junction)來解 決記憶胞位元線間擊穿（Pimch-Through)及漏電流增加 (Leakage Increasing)的罩幕式記憶體（Mask ROM)位元線 的製造方法。 現代記憶體的設計受到半導體製程技術上的限制，而 要降低記憶體元件之尺寸則需更加改良製程上的技術。習 知的唯讀記憶體(ROM)是由場效電晶體陣列所組成，每一 記憶單元(memory cell)均包含一單一場效元件；而每一場 效元件可以提供電晶體特性之兩預定値其中之一。 一般常用的罩幕式唯讀記憶體係利用通道電晶體當作 記憶胞並於程式化階段，選擇性地植入離子到指定通道 區，藉由改變臨限電壓（Threshold Voltage)而達到控制記 憶胞導通（〇n)或關閉（off)的目的。其中罩幕式唯讀記憶體 的結構爲多晶矽字元線(Word Line ; WL)以約略垂直的方 向跨過位元線（Bit Line ; BL)之上。記憶胞的通道則形成 於字元線所覆蓋的下方，以及位元線之間的區域。此選擇 性的電晶體特性是利用電晶體之啓始電壓（threshold voltage)的差異。當電晶體之通道區佈植有雜質時，會使 得電晶體具有較低的啓始電壓，則閘極施加到電壓Vcc 時，通道開啓。若電晶體之通道區沒有佈植雜質的話，則 具有較高的啓始電壓，也就是通道不會被施加到閘極之電 ( 壓Vcc所開啓。二位元資料(binary data)因此可藉由選擇 性地佈植雜質進入電晶體之通道區來儲存於記憶體內；電 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -------—訂-------•線 1 一 經濟部智慧財產局員工消費合作社印製 471123 A7 B7 5963twff.doc/008 五、發明說明c> ) 晶體之通道區有佈植雜質的可儲存邏輯上的，，〇，，，而通道 區內無佈植雑質的則儲存邏輯上的”1”。 現在施行的記憶電晶體除了尺寸設計受限於製程上的 技術，元件設計上的考量也會限制到習知的唯讀記憶體所 能增加儲存資料的程度；例如，習知的唯讀記憶體以埋入 式N+型線（本身即身兼源極/汲極與位元線）連接一列電晶 體之源/汲極擴散區，這些連接用的N+型線隨設計尺寸的 降低而越做越小。當元件集積度越來越高後，此種埋入式 位元線因爲無法有效地降低阻値，而使得唯讀記憶體無法 在更高的速度下工作。最主要的原因爲在高濃度N+型離子 的摻雜下，阻値最多只能降至約70至80歐姆-公分 (Ohm-cm)左右。若爲了降低阻値而繼續增加離子植入量， 又會造成記憶胞位元線之間擊穿（punch through)的問題， 而且隨著N+型離子的摻雜濃度的提高，接面會產生漏電流 (Leakage)增加的現象。所以這種罩幕式唯讀記憶體埋入式 位元線的製程，只適用於0.45微米至0.5微米的製程。若 要提高罩幕式唯讀記憶體的集積度，習知的製程已不適 用，必須發展出新的製程。 因此，本發明提供一種記憶體的位元線製作方法，不 再利用離子佈植的方法來形成埋入式的罩幕式唯讀記憶體 位元線，而是在由場氧化層(Field Oxide，FOX)所定義的主 動區上，形成犧牲氧化矽層。在犧牲氧化矽層上形成數條 平行的開口。再犧牲氧化矽層上沉積一層多晶係層，該多 晶係層塡滿該些開口。對犧牲氧化矽層上形成的多晶矽層 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ----------- 農--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 471123 5963twff.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 進行離子佈植。由例如低壓化學氣相沉積（Low Pressure Chemical Vapor Deposition)所形成的多晶矽層的厚度在 1000至3〇00埃（Angstroms)，佈植的離子濃度爲ίο14至1017 原子數/平方公分。接著一個熱製程將離子經由犧牲氧化 層開口驅入(Drive-m)矽基底，形成一離子濃度爲梯度分佈 的埋入式接面，越接近犧牲氧化矽層開口的離子濃度越 高，越遠離犧牲氧化矽層開口的離子濃度越低。回蝕多晶 矽層並移除犧牲氧化砂層而形成位元線。在多晶矽及基底 上依序形成閘氧化矽層，多晶矽層、金屬矽化物層及光阻 層。圖案化光阻層，並選擇性回蝕暴露出來的金屬矽化物 及多晶矽層，再選擇性回蝕閘氧化層。移除光阻層形成閘 極，亦作爲字元線之用。 根據本發明所提供的方法，是在基底上形成一摻雜多 晶矽的導線和位於摻雜多晶矽的導線下方之離子摻雜區合 起來爲位元線。因爲導線位於基底表面，所以不必擔心位 元線間因爲導線高濃度摻雜而會有擊穿的現象發生。所以 可以對摻雜多晶矽的導線線進行高濃度的摻雜來降低位元 線的阻値。再以熱流的製程將多晶矽位元線的離子摻雜驅 入基底形成圓弧形擴散，離子濃度成梯度分佈的埋入式接 面。在淺接面的高離子濃度可以降低接面的阻値，而在深 接面的低離子濃度的以降低漏電流，在側接面低離子濃度 可以避免擊穿的現象發生。 所以本發明的目的是在的提供一種罩幕式記憶體位元 線的製造方法，該製造方法是以犧牲氧化矽層的開口所定 5 尺度適用中國國家標f(CNS)A4規格（210 X ^公髮） ----------- --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 471123 A7 B7 5963twff.doc/008 五、發明說明（斗） 義一摻雜多晶矽層及其下方的埋入式接面形成一位元線。 本發明的另一目是在的提供一種罩幕式記憶體位元線 的製造方法，該製造方法是利用犧牲氧化矽層爲罩幕，將 摻雜在多晶矽層中的離子經由一熱流製程經犧牲氧化矽層 開口驅入基底而形成一埋入式的接面。 本發明的再一目的是在提供一種罩幕式記憶體位元線 的製造方法，該製造方法是在摻雜多晶矽位元線下方形成 一具有圓弧形擴散的梯度離子濃度分佈的埋入式接面，越 接近圓弧中心的位置，離子濃度越高，越遠離圓弧中心， 離子濃度越低。 本發明的又一目的是在提供一種罩幕式記憶體位元線 的製造方法，該製造方法可以降低位元線的阻値且利用圓 弧开夕擴政的梯度離子濃度分佈的接面，來避免發生位元線 間擊穿的現象。而且圓弧形邊緣低濃度的離子摻雜可以降 低漏電流的現象。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖示，作詳細 的說明。 圖 h 1D圖是依據本發明較佳實施例所繪示，是 一種=幕體位元線的製造方法χ軸剖面的示意圖。 第ιέ 根據本發明較佳實施例所繪示的罩幕式記 憶體的Y軸剖面的示意圖。 第1F圖是根據本發明較佳實施例所繪示的罩幕式記 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ------I — — — I ' · I--I I I 1 . I II----- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^德撣說明 第 ιαΓ_ 471123 A7 B7 5963twff.doc/008 五、發明說明（〈） 憶體的頂視圖。 圖式之標記說明： 100 :基底 102 :場氧化矽層 103 :主動區 104 :犧牲氧化矽層 105、120 :光阻層 106 :光阻層開口 107 :開口 108、116 :多晶矽層 108a :位元線 110 :離子摻雜 112 :離子摻雜區 114 :閘氧化矽層 118 :金屬矽化物層 122 :閘極 實施例 請參照第1A圖，在基底100之上，在由場氧化層102 所定義的主動區1〇3內，依序形成犧牲氧化矽層1〇4及光 阻層105。形成犧牲氧化矽層104的方法例如爲化學氣相 沉積法。圖案化光阻層1〇5形成光阻層開口 106。圖案化 光阻層105的方法包括一微影製程。以光阻層105爲罩幕 蝕刻犧牲氧化矽層1〇4形成開口 107，暴露出下方的部份 基底1〇〇。形成開口 107的方法包括非均向蝕刻法，例如 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------------------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 471123 A7 B7 ^______ 經濟部智慧財產局員工消費合作社印製 5963tvvff.doc/008 發明說明（l ) 可爲反應性離子蝕刻法。 請參照第1B圖，移除光阻層]〇8。在犧牲氧化矽層1〇4 及開口 107上形成多晶矽層ι〇8。形成多晶矽層】〇8的方 法包括化學氣相沉積法，所形成的多晶矽層的厚度例如可 在1500至2000埃之間。對多晶矽層ι〇8進行離子佈植， 佈植的離子濃度爲1015至1〇16原子數/平方公分。接著進 行熱製程將離子經由開口 107驅入其下方的基底100中， 形成離子摻雜區112。離子摻雜區112具有圓弧形的接面， 且其離子濃度之分佈爲越接近開口 107的離子濃度越高， 越遠離開口 107的離子濃度越低。 請參照第1C圖，以犧牲氧化矽層1〇4爲中止層，回 蝕多晶矽層108。再移除犧牲氧化矽層1〇4而形成多晶矽 導線10 8 a。多晶砂導線1 〇 8 a與離子慘雜區112構成此覃 幕式唯讀記憶體之位元線。 請參照第1D圖，在多晶矽導線108a的及基底1〇0的 表面上依序形成閘氧化矽層114、多晶矽層116、金屬砂 化物層118及光阻層120。形成閘氧化矽層114的方法包 括熱氧化法(Thermal Oxidation)。形成多晶砂層Π6的方 法包括化學氣相沉積法。形成金屬矽化物層118的方法@ 括低壓化學氣相沉積法（Low Pressure Chemical Deposition，LPCVD)。金屬矽化物層118的材質诃爲例如 矽化鎢(WSlx)。 請參照第1E圖，以閘氧化層Π4爲中止層，圖案化 金屬矽化物層118及多晶矽層116,形成閘極多晶砍層ll6a 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------- 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 德- 五 .doc/009 號說明書修正頁 A7 B7 修正日期90/7/27 -M諳委員明示Θ年〇月^ΠΙ所提之 "VJ·本有與變更實贺内容是否准予修正。 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 發明說明（η ) 及閘極金屬矽化物層118a。此圖案化的方法包括了微影與 非均向的蝕刻法，非均向的蝕刻法例如可爲反應性離子蝕 刻法(Reactive Ion Etch，RIE)。再選擇性回蝕閘氧化層114。 移除光阻層形成閘極122。 請參照第1F圖，罩幕式記憶體的結構爲閘極（即多 晶石夕子兀線）122以約略垂直的方向跨過多晶砂導線i〇8a 之上。記憶胞的通道則形成於字元線所覆蓋的下方，以及 位元線之間的區域。 所以根據本發明所提供的罩幕式記憶體位元線的製造 方法，是在摻雜多晶矽位元線下方形成一具有圓弧形離子/ 摻雜區，越接近犧牲氧化矽層開口的離子濃度越高，越遠 離犧牲氧化矽層開口的離子濃度越低。因爲位元線並非完 全埋入於基底之下，所以可以增加佈植的離子_度而不用 擔心會有位元線間擊穿的問題發生，因而可以降低位元線 的阻値。而且利用離子摻雜區中離子濃度分佈的接面，在 淺接面的高離子濃度可以降低接面的阻値，而在深接面的 低離子濃度的以降低漏電流，在側接面低離子濃度可以避 免擊穿的現象發生。所以運用本發明所提供的位元線製造 方法，可以縮小罩幕式記憶體的製造尺吋，降至〇·35微米’ 所以對於提高罩幕式記憶體的積集度方面，有重大的貢 獻。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 . 9 11-----------------^訂— — — — —--姨" (請先閱讀背面之注意事項再填寫本頁) η·-νΓ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 471123 5963twff.doc/008 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種罩幕式記憶體位元線的製造方法，該方法包 括： 提供一基底，該基底上至少形成有一主動區； 在該主動區上形成一犧牲氧化矽層； 圖案化該犧牲氧化矽層以形成平行之複數條開口暴露 出部份該主動區； 在該犧牲氧化矽層及該些開口上形成一多晶矽層，該 多晶矽層塡滿該些開口； 對該多晶矽層進行一離子佈植步驟，植入複數個離子 於該多晶矽層中； 以一熱流將該些離子自該多晶矽層中驅入該些開口下 方之該基底中，以形成複數條離子摻雜區； 回蝕該多晶矽層至該犧牲氧化矽層暴露出來爲止；以 及 移除該犧牲氧化矽層。 如申請專利範圍第1項所述之罩幕式記憶體位元 線的製造方法，形成該些開口的方法包括一非均向蝕亥[J 法。 3.如申請專利範圍第1項所述之罩幕式記憶體位元 線的製造方法，形成該些開口的方法包括一反應性離子蝕 刻法。 4·如申請專利範圍第1項所述之罩幕式記憶體位元 線的製造方法，該多晶矽層的厚度在1000至3000埃之間。 5.如申請專利範圍第1項所述之罩幕式記憶體位元 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------III--ί · I 丨丨 I 丨 I I 訂•丨丨 I-----. > (請先閱讀背面之注意事項再填寫本頁) 471123 . A8 B8 C8 5963twff.doc/008_D8 _ 六、申請專利範圍 線的製造方法，該多晶矽層的厚度在1500至2000埃之間。 (請先閱讀背面之注意事項再填寫本頁) 6. 如申請專利範圍第1項所述之罩幕式記憶體位元 線的製造方法’，對該多晶矽層之該離子佈植的濃度爲1〇14 至1〇17原子數/平方公分。 7. 如申請專利範圍第1項所述之罩幕式記憶體位元 線的製造方法，對該多晶矽層之該離子佈植的濃度爲1〇15 至1〇16原子/平方公分。 8. —種罩幕式記憶體的製造方法，該方法包括： 提供一基底，該基底上至少形成有一主動區； 在該主動區上依序形成一犧牲氧化矽層； 圖案化該犧牲氧化矽層並形成平行之複數條開口，該 些開口暴露出部份該主動區； 在該犧牲氧化矽層及該些開口上形成一第一多晶矽層 並塡滿該些開口； 對該第一多晶矽層進行一離子佈植步驟，植入複數個 離子於該多晶矽層中； 以一熱流將該離子佈植之多數個離子驅入該些開口下 方之該基底中，形成複數條離子摻雜區； 經濟部智慧財產局員工消費合作社印製 回蝕該第一多晶矽層至該犧牲氧化矽層暴露出來爲 止； 移除該犧牲氧化矽層； 在該基底及該第一多晶矽層之表面依序形成一閘氧化 矽層、一第二多晶矽層與一金屬矽化物層；以及 圖案化該金屬矽化物層及該第二多晶矽層，以形成平 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 471123 imi^fd〇c/〇〇8 Λ8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 行之複數條閘極，該些閘極與該些離子摻雜區約略互相垂 直。 9.如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，該第一多晶矽層的厚度在1000至3000埃之間。 10·如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，該第一多晶矽層的厚度在Π00至2〇〇〇埃之間。 11·如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，對該第一多晶矽層之該離子佈植的濃度爲1014至 1〇17原子數/平方公分。 如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，對該第一多晶矽層之該離子佈植的濃度爲1〇15至 1016原子/平方公分。 13·如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，形成該金屬矽化物層的方法包括一低壓化學氣相 沉積法。 H.如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，該金屬矽化物層的材質包括矽化鎢。 15 ·如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，形成該些閘極的方法包括一非均向蝕刻法。 16.如申請專利範圍第8項所述之罩幕式記憶體的製 造方法，形成該些閘極的方法包括一反應性離子蝕刻法。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ------------ --------訂---------. (請先閱讀背面之注意事項再填寫本頁)