4231〇9 A7 B7 經濟邹智慧財產局員工消費合作杜印®ί 五、發明說明（）5-1發明領域 本發明係有關於一種製造半導體元件的方法，特別 是有關於一種製造具有自對準接觸窗（self a|ign contact : SAC)技術之半導體元件的方法-5-2發明背景 隨著超大型積體電路半導體元件的進步，半導體元 件之大小變得越來越小’使得單一半導體元件的寬度變 得越來越小，而半導體元件的製造通常是包含了電晶 體、位元線以及字元線的製造’更包含了接觸窗的製造。 所以對設計者而言’以自對準（self-align)技術製造的半 導體元件中的小面積之元件是非常重要的。 用以製造具有複晶矽化金屬（polycide)閘極，而具 有自對準接觸窗之半導體元件，通常會遭遇一些問題， 諸如在輕摻雜汲極（Lightly Doped Drain : LDD)氧化製程 之後，主要因為滲透出氡化層側壁之複晶矽化金屬所導 致的粗糙之側壁。上述的此種現象經常會導致粗糙的側 壁’其會使得在複晶硬化金屬閘極（ρ ο I y c i d e g a t e)和接觸 窗（contact)之間的絕緣劣化（degrade)。 以製造一半導體元件’如字元線、位元線' 或是電 晶體，的方法為例’用一個電晶體製造方法作為習知技 術之說明。當提供底材1 0作為上述製程之用時，閘極氧 化層1彳、複晶矽層1 2、矽化鎢層彳3陸續被沉積在底材 ---.1,---,--- !t--------訂_ {請^^讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2i0 X 297^7 A7 B7 4 2310 9 五、發明說明（） 1 0上。然後視需要而選擇要或是不要沉積一層以正矽酸 乙酯（Tetra-Ethy卜Ortho-Silicate : TEOS)為原料，以化 學氣相沉積（Chemical Vapor Deposit 丨 on: CVD)方法沉 積之氧化層14，此處以沉積上一層TEOS氧化層14於 矽化鎢層1 3上為例》氬化矽層1 5形成於TEOS氧化層 14上，然後接著旋塗、曝光並顯影而產生的一光阻層 1 6，以在非等向性（a n i s 〇 t「〇 p丨c a 11 y)地蝕刻氮化矽層15 和TE0S氧化矽層14時，作為蝕刻罩幕（mask)之用。然 後參考圖一 B，剝除光阻層1 6並接著非等向性的蝕刻複 晶矽層1 2和矽化鎢層1 3，以形成複層結構。上述的複 層結構包含了經過蝕刻的複晶矽層1 2、經過蝕刻的矽化 鎢層1 3、經過蝕刻的T E 0 S氧化層1 4以及經過蝕刻的 氮化矽層1 5 » 參考圖一 C，形成間隙壁2 0於前述的複層結構的 侧壁上，以完成半導體元件之製造。然而經過其後續步 驟，會使用氧化製程以及自對準技術（self-align contact : SAC)來處理半導體元件。所以形成於半導體元 件上的介電層2 5，例如氧化矽層，參考圖一 D，會被蝕 刻出一接觸窗，所以一部份的底材1 0被裸露。然後，形 成導電層30並將其圖樣化（pattern)於裸露的部分間隙壁
2 0以及裸露的部分閘極氧化層1 1上。然後移徐介電層 2 5，並且進行其後續步驟以形成半導體元件Q 當把氧化製程施於上述的半導體元件上時，由矽化 鎢層1 3的側壁上所產生的複晶矽，會導致粗糙並且有突 本紙張尺度適用令國國家標準（CNS)A4規格（21〇 X 297公釐） -----T---τι— 11 --------訂---- (諳先閱讀背面之江意事項再填寫本頁) 經濟部智慧財產局員工消費合作钍印製 經濟部智慧財產局員工消費合作社印製 4 23 1 Ο 9 _Β7_ 五、發明說明（） 出物的侧壁，此會導致複晶矽化金屬閘極和自對準接觸 窗之間的絕緣之退化（degrade)，而上述的現象則是因為 、厚度減少的間隙壁20之一部分間隙壁35所導致的。 5-3發明目的及概述 如上述之發明背景中，傳統方法之缺點，在後續的 氧化（快速熱處理）製程中，防止複層結構的側壁上產生複 晶矽化金屬突出物所導致的絕緣邊限（isolation margin) 降低是很重要的課題。本發明提供一種簡單並且極為可 行的方法，以製造使用自對準技術的半導體元件，其可 以增加複晶矽化金屬閘極與自對準接觸窗之間的絕緣邊 限，此處即將揭露上述製造半導體元件的方法。 根據以上所述之目的，本發明提供了一種一種製造 半導體元件的方法，此方法包含下列步驟：首先依序形 成第一氧化層、複晶矽層及複晶矽化金屬層於底材上， 其中複晶矽化金屬層為導電結構。形成氮化矽層於導電 結構上，並形成光阻圖案於氮化矽層上，然後蝕刻部份 氮化矽層以裸露出部份複晶矽化金屬層，以經蝕刻氮化 矽層為遮罩，並撥除光阻圖案。然後等向性蝕刻複晶矽 化金屬層，以於氮化矽層下方之複晶矽化金屬層中形成 底切。 此時複晶矽化金屬層之頂寬度小於氮化矽層寬 度，然後非等向性蝕刻複晶矽化金屬層，並蝕刻複晶矽 層直到裸露出部分第一氧化層，以形成複層結構。最後 本紙張尺度適用中國國家標準（CNS)A4規樁（210x 297公釐） / ϋ tsi u I t n d n t— n n-^nJ* n t n I n n I » (請^閱讀背面之沒意事項再填寫本頁> 4 23 1 Ο 9 Α7 經濟部智慧財產局員工消費合作社印製 B7五、發明說明（） 形成間隙壁（spacer)於複層結構側壁上，以形成半導體元 件，此退縮之複晶矽化金屬層的惻壁在一氧化步驟之 後，被阻止以致不能突出間隙壁。 5-4圈示簡單說明 本發明的特徵可以經由下列的圖式及其伴隨的說 明而得到更加清楚的了解，其中： 圖一 A顯示的是在導電結構（碎化鎮層）被触刻之 前，半導體元件之習知結構的剖面圖； 圖一 B顯示的是在形成複層結構之後，半導體元件 之習知結構的剖面圖； 圖一 C顯示的是在複層結構的側壁上形成間隙壁 之後，半導體元件之習知結構的剖面圖； 圖一 D顯示的是使用自對準技術，並且於接觸窗中 形成導電圖案後，半導體元件之習知結構的剖面圖； 圖二A顯示的是依據本發明的一較佳實施例，在導 電結構（矽化鎢層）被蝕刻之前，半導體元件之剖面圖； 圊二B顯示的是依據本發明的一較佳實施例，在形 成複晶矽化金屬層並加以圖案化（pattern)之後，半導體 元件之結構剖面圖； 圖二C顯示的是依據本發明的一較佳實施例，在可 選擇要不要形成的第二氧化層被進一步蝕刻*並且複晶 矽層也被蝕刻而形成複層結構之後，半導體元件之結構 ---------^---- ---- —---訂--------I {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 經濟部智慧財產局員工消費合作社印製 23 1 U 9 A7 _B7_____五、發明說明（） 剖面圖； 圖二D顯示的是依據本發明的一較佳實施例，形成 間隙壁於複層結構側壁，並且因為後續的氡化製程而在 複層結構側壁上產生複晶矽化金屬突出物之後，半導體 元件之結構剖面圖； 圖二E顯示的是依據本發明的一較佳實施例，在形 成介電層於半導體元件上之後之結構剖面圖； 圖三A顯示的是依據本發明的另一較佳實施例，在 導電結構（矽化鎢層）被蝕刻之前，半導體元件之剖面圖； 圖三B顯示的是依據本發明的另一較佳實施例，在 形成複晶矽化金屬層並加以圖案化（p a 11 e r η)之後，半導 體元件之結構剖面圖； 圖三C顯示的是依據本發明的另一較佳實施例，在 可選擇要不要形成的第二氧化層被進一步蝕刻，並且複 晶矽層也被蝕刻而形成複層結構之後，半導體元件之結 構剖面圖； 圖三D顯示的是依據本發明的另一較佳實施例，形 成間隙壁於複層結構側壁，並且因為後續的氧化製程而 在複層結構側壁上產生複晶矽化金屬突出物之後，半導 體元件之結構剖面圖；以及 圖三Ε顯示的是依據本發明的另一較佳實施例，在 形成介電層於半導體元件上之後之結構剖面圖。 5-5發明詳細說明 -----Γ.---..--I I ·1 I 1 ---訂- - - ------/Λ, (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用t國國家標準（CNS)A4規格（210x 297公釐） 4 231^9 ^ A7 ___ B7_ 五、發明说明（） 在製造半導體元件，例如字元線、位元線或是電晶 體時，經常使用自對準（self-align)技術，並且通常會經 常使用諸如輕摻雜汲·極（LightlyDoped Drain : LDD)氧化 製程，然而上述製程必須要能避免滲透出氧化層側壁之 複晶矽化金屬所導致的粗糙側壁，然後才能避免在複晶 矽化金屬閘極（p〇丨ycide gate)和接觸窗（contact)之間的 絕緣劣化（degrade)。 在本發明的一較佳實施例中，以製造一半導體元 件，如字元線、位元線、或是電晶體的方法為例，在本 發明說明書中用一個電晶體製造方法作為習知技術之說 明°當提供底材40作為上述製程之用時，閘極氧化層 41，複晶矽層4 2、矽化鎢層4 3陸續被沉積在底材4 0上。 然後視需要而選擇要或是不要沉積一層正矽酸乙§旨 (Tetra-Ethy]-Ortho*Silicate ： TE0S)氧化層 44，換句話 說，此形成T E 0 S氧化層4 4的沉積步驟，在另—實施例 中是可以省略的。TE0S氧化層44可以是用正矽酸乙賴 (Tetra-Ethy卜Ortho-Silicate : TE0S}為原料，以化學氣 相沉積（Chemica 丨 Vapor Deposition: CVD)方法沉積之 氧化層44，在本發明的實施例中，以沉積上一層te〇s I 氧化層44於矽化鎢層43上為例進行後續說明。氮化石夕 層45形成於TE0S氧化層44上，然後接著旋塗、曝光 並顯影而產生在氮化矽層45上的光阻層46，在非等向 性（anisotropically)地蝕刻氮化矽層45和TEOS氧化石夕 層44時，作為蚀刻罩幕（mask)之用。 本紙浪尺度適用中國國家梂準（CNS ) A4g UI0X297公釐} f請先閲讀背面之注§項再嗔寫本頁) '壯衣
S1T 經濟部智慧財產局員工消費合作社印f 423109 A7 B7 五、發明説明（） 然後參考圖二B，剝除光阻層46，並接著以非等向 性蝕刻步驟，利用氮化矽層4 5為遮罩，以钱刻砂化辑層 4 3 ’然後以一選擇性濕蝕刻步驟，α橫向的蝕刻妙化笔 層4 3 ’使得矽化鎢層4 3退縮一段距離。上述選擇性麵 刻步驟使用A Ρ Μ溶液以蝕刻矽化鎢層4 3，並且對氣化石夕 層45具有不小於100的蝕刻選擇比。上述的αΡμ溶液 包含ΝΗ3/Η202/Η20的混合溶液之比值介於1:1.5及 1:5:20。 在TEOS氧化層44形成於矽化鎢層43之上以後， TEOS氧化層 44接著被以 HF/BOE(Buffer〇x丨deEtching) 溶液而蝕刻。參考圖二C，下一個步驟是利用氮化夺層 45為遮罩，以蝕刻複晶矽層42，藉以形成複層結構，其 包含有經蝕刻的複晶矽層42、經蝕刻的矽化鎢層43、經 蝕刻的TEOS氧化矽層44以及經蝕刻的氬化矽層45。 參考圊二D ’形成間隙壁（space「）5〇於上述形成的 複層結構的側壁上’而上述間隙壁可以是由氮化矽所構 成。在後績製程中，雖然用氧化步驟以處理半導體元件 中上述的複層结構後’在經過蝕刻的矽化鎢層4 3之側壁 表面上，仍然可能產生複晶矽化金屬突出層5 2，但是在 間隙壁5 0表面和複晶矽化金屬突出層5 2之間的距離， 經濟部智慧財產局員工消費合作社印製 I I - — - —h. I - I !-1- I _ I - m (請先閲讀背面之注意事項再填寫本頁} 因為本發明利用的選擇性濕蝕刻步驟（橫向蝕刻），仍然是 小於習知技術者。當使用自對準（self_align)技術以製造 上述的半導體元件時，形成介電層55於半導體元件上， 並接著定義其圖樣，以裸露出一部份的閘極氣化層41以 本紙張尺度遑用中國國家橾孪（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 423109 A7 B7 I II 圓—m _ " - i m _ _______—瞧 1 五、發明説明（） 及部分的間隙壁5 0，其餘的步驟可以被用來施於上述的 半導體元件上’例如閉極’以製造其他種類的元件’例 如電晶艘。 在本發明的另一較佳實施例中所提出的用以製造 半導體元件的方法，在本發明的說明書接著的部分中加 以說明。在製程申提供底材60，而閘極氧化層61、複晶 矽層6 2、矽化鎢層6 3陸續被沉積在底材6 0上。然後視 需要而選擇要或是不要沉積一層正矽酸乙酯（丁etra_ Ethy卜Ortho-Silicate : TEOS)氧化層 64 於矽化鎢層 63 上。換句話說，此形成TE0S氧化層64的沉積步驟，在 另一實施例中是可以省略的。此處以沉積上一層TE0S 氧化層64於矽化鎢層63上為例，進行後續說明。氮化 矽層65形成於TE0S氧化層64上，然後接著旋t、曝 光並顯影而產生在氮化矽層65上的光阻層66，在非等 向性（anisotropically)地触刻氮化石夕層65和TE0S氧化 矽層64時，作為蝕刻罩幕（mask)之用。然後參考圖三B， 以一選擇性濕蝕刻步驟’以蝕刻矽化鎢層6 3，使得矽化 鎢層63退縮一段距離，並且在TE0S氧化矽層64下方 的矽化鎢層63中形成底切（undercut)67。上述的選擇性 蝕刻步驟使用APΜ溶液以蝕刻矽化鎢層63，並且對矽化 鎢層63具有不小於100的蝕刻選擇比。上述的ΑΡΜ落 液包含ΝΗ3/Η202/Η20的混合溶液之比值介於1:1:5及 1 :5:2 0 之間。 然後剝除光阻層66，並當TE0S氡化發層64 本紙張尺度遑用中國國家橾準（CNS ) Α4洗格（210X297公釐^ -----.------t.------^------〆， (請先聞讀背面之注意事項再填寫本頁) A7 B7 d23^09 五'發明説明（） 被沉積在矽化鎢層63上時’ TEOS氧化矽層64被接著 以經稀釋的 HF/BOE(Buffer Oxide Etching)溶液作轴 刻。參考圊三C ’接著的步驟是利用氮化矽層6 5作為遮 單，以蝕刻矽化鎢層6 3和複晶矽層6 2，，藉以形成複 廣結構，其包含有經蝕刻的複晶矽層6 2、經蝕刻的矽化 總廢63 '經蝕刻的TEOS氧化矽層64以及經蝕刻的氣 化矽層6 5 °其令值得注意的是經敍刻的矽化鎢6 3之頂 層因為底切67而往後退縮了一段距離’並且TEOS氧化 £夕層64亦往後退縮。 參考圓三D ’形成間隙壁（spacer)70於上述形成的 複層結構的側壁上，而上述間隙壁7 〇可以是由氮化矽所 構成。在後續製程中’雖然用氧化步驟以處理半導體元 件中上述的複層結構後，在經過蝕刻的矽化鎢層6 3之側 壁表面上，仍然可能產生複晶矽化金屬突出層72 ’但是 在間隙壁7 0表面和複晶矽化金屬突出層 7 2之間的距 離，因為本發明利用的選擇性濕蝕刻步驟，仍然是小於 習知技術者。 當使用自對準（self-align)技術以製造上述的半導體 元件時，形成介電層75於半導體元件上，並接著定義其 圖樣，以裸露出一部份的閘極氧化層61以及部分的間隙 壁70，其餘的步驟可以被用來施於上述的半導體元件 上，例如閘極，以製造其他種類的元件，例如電晶體。 因為上述用來製造其他種類的元件之步驟並不是本發明 的重點，所以這些步驟於本發明說明書中不加以贅述， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之汶意事項再填寫本I) * 裝 ----- -- 訂----— II--^ 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（） 並且未以圖示說明這些步驟。矽化金屬層（本發明的實施 例中為矽化鎢層），以及τ E 0 S氧化矽層（本發明的實施例 中為矽）的退縮，增加了半導體元件的.複晶矽化金屬突出 物至其間隙壁表面之間的距離，所以在本發明中，介於 複晶矽閘極和半導體元件之自對準接觸窗之間的絕緣邊 限（i s ο丨a t i ο n m a r g i π >，則因此而增加。在本發明的說明 書當中，T E 0 S氡化層可以由氧化矽以外的物質來構成。 並且在複層結構（包括退縮的複晶矽化金屬層）側壁上的 間隙壁，在一氧化步驟（快速熱處理製程）之後，仍可以防 止複晶矽化金屬層侧壁上所產生的複晶矽化金屬突出間 隙壁。 以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，例如使用不同的蝕刻 劑，只要利用到先行蝕刻閘極結構中的矽化金屬，以增加 半導體元件的絕緣邊限時，即應包含在本發明的精神與範 圍之内，故均應包含在下述之申請專利範圍内。 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）