[go: up one dir, main page]

TW201513342A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201513342A
TW201513342A TW103127050A TW103127050A TW201513342A TW 201513342 A TW201513342 A TW 201513342A TW 103127050 A TW103127050 A TW 103127050A TW 103127050 A TW103127050 A TW 103127050A TW 201513342 A TW201513342 A TW 201513342A
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
semiconductor
upper buffer
semiconductor device
Prior art date
Application number
TW103127050A
Other languages
English (en)
Inventor
Atsushi Yamada
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201513342A publication Critical patent/TW201513342A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種半導體裝置包括一形成於一基體上的超晶格緩衝層。一上緩衝層是形成在該超晶格緩衝層上。一第一半導體層是以一氮化物半導體形成在該上緩衝層上。一第二半導體層是以一氮化物半導體形成在該第一半導體層上。一閘極電極、一源極電極和一汲極電極是形成在該第二半導體層上。該超晶格緩衝層是藉由循環往復地層疊具有不同成份的氮化物半導體薄膜來被形成。該上緩衝層是以一種具有一比該第一半導體層之帶隙寬之帶隙的氮化物半導體材料形成而且是以一致使受體能階之深度大於或者相等於0.5eV的雜質元件摻雜。

Description

半導體裝置及其製造方法 發明領域
於此中所討論的實施例係指向於一種半導體裝置及一種半導體裝置的製造方法。
發明背景
氮化物半導體具有諸如高飽和電子速率、寬帶隙等等般的特性。因此，是考慮把氮化物半導體應用到具有高耐受電壓與高輸出的半導體裝置。例如，是為氮化物半導體之GaN的帶隙是為3.4eV，其是比Si的帶隙(1.1eV)與GaAs的帶隙(1.4eV)高。因此，GaN具有一高崩潰電場強度。據此，諸如GaN或類似般的氮化物半導體是極有希望作為製作一提供高電壓運作與高輸出之電源供應半導體裝置的材料。
作為一使用氮化物半導體的半導體裝置，是有很多關於場效電晶體，特別地，高電子移動率電晶體(HEMT)的報告。例如，在GaN-HEMTS當中，由AlGaN/GaN製成的HEMT吸引注意力，其中，GaN是被使用作為電子轉渡層而AlGaN是被使用作為電子供應層。在由AlGaN/GaN製成的 HEMT中，由於在GaN與AlGaN之間之晶格常數上的差異，一應變(strain)是產生在AlGaN。藉此，一高濃度二維電子氣(2DEG)能夠由於一因如此之應變與固有極化差(intrinsic polarization difference)而起的壓電極化來被得到。因此，該AlGaN/GaN-HEMT是有望作為電動車用的高耐受電壓電源裝置和高效率開關裝置。
為了降低使用氮化物半導體之如此之半導體裝置的製造成本，在一Si基體上之晶體生長的研究業已進行。然而，由於Si基體具有低絕緣特性，因此是難以增升耐受電壓。專利文獻1揭示一種藉由形成一具有一應變-層超晶格(SLS)結構之厚超晶格緩衝層在一Si基體上來減少漏電流俾改進耐受電壓的方法。
後面的專利文獻揭露背景技術。
專利文獻1：日本專利第5179635號
專利文獻2：日本早期公開專利申請案第2012-160608號
圖1描繪一種使用氮化物半導體的半導體裝置，在其中，一超晶格緩衝層是被形成。如在圖1中所示，該半導體裝置具有一氮化物半導體層被層疊於一矽基體910上的一種結構。具體地，一核心形成層911、一緩衝層912、一超晶格緩衝層913、一電子轉渡層931和一電子供應層932是連續地被層疊於該矽基體910上。一閘極電極941、一源極電極942和一汲極電極943是形成在該電子供應層932上。
該核心形成層911是以AlN形成。該緩衝層912是以AlGaN形成。該超晶格緩衝層813是藉由交替地層疊一AlN薄膜與一GaN薄膜一預定數目的週期或循環來被形成。該電子轉渡層931是以i-GaN形成，而該電子供應層932是以n-AlGaN形成。藉此，二維電子氣(2DEG)931a是被產生在該電子轉渡層931中接近在電子轉渡層931與電子供應層932之間的界面。
圖2是為在圖1中所示之半導體裝置中之超晶格緩衝層913、電子轉渡層931與電子供應層932的能帶圖。如在圖2中所示，AlN具有寬帶隙而電洞是聚集在該超晶格緩衝層913之AlN薄膜與該電子轉渡層931之間的界面，藉此產生二維電洞氣(2DHG)。
如果2DHG被產生在圖1中所示之半導體裝置中之超晶格緩衝層913與電子轉渡層931之間的界面的話，在與矽基體910平行之橫向方向上流動的漏電流被增升。
此外，為了改進耐受電壓，是有一種形成一如在圖3中所示之在它裡面是被摻雜有Mg之AlGaN層920在超晶格緩衝層913與電子轉渡層931之間的方法。在如此的情況中，藉由把Mg摻雜至AlGaN內，一淺受體能階(shallow acceptor level)是被形成，其產生電洞在該摻雜有Mg的AlGaN層920。據此，是難以防止在一個實質上與該矽基體910平行之橫向方向上流動之漏電流的產生。因為Mg是可輕易擴散，在一薄膜沉積製程或者一熱處理製程中Mg擴散到該以GaN形成的電子轉渡層931。因此，在一橫向方向上 流動的漏電流是被進一步增加。此外，因為一個帶被升高，導通-電阻是被增升。
因此，是希望提供一種具有一超晶格緩衝層與一氮化物半導體形成於一矽基體上的半導體裝置，在其中，一漏電流是被縮減。
發明概要
根據實施例之一特徵，一種半導體裝置是被提供，該半導體裝置包括：一形成於一基體上的超晶格緩衝層；一形成於該超晶格緩衝層上的上緩衝層；一以氮化物半導體形成於該上緩衝層上的第一半導體層；一以氮化物半導體形成於該第一半導體層上的第二半導體層；及形成於該第二半導體層上的一閘極電極、一源極電極和一汲極電極，其中，該超晶格緩衝層是藉由循環往復地層疊具有不同成份之氮化物半導體薄膜來被形成，且該上緩衝層是以具有一比第一半導體層之帶隙寬的氮化物半導體材料來被形成，而且是以一致使一受體能階之深度大於或者相等於0.5eV的雜質元件摻雜。
根據實施例之另一特徵，一種半導體裝置的製造方法是被提供，該方法包括：形成一超晶格緩衝層於一基體上；形成一上緩衝層於該超晶格緩衝層上；以氮化物半導體形成一第一半導體層於該上緩衝層上。一第二半導體層是以一氮化物半導體形成於該第一半導體層上。一閘極電極、一源極電極和一汲極電極是形成於該第二半導體層 上。該超晶格形成層是藉由交替地且循環往復地層疊具有不同成份的氮化物半導體薄膜來被形成，且該上緩衝層是以具有一比第一半導體層之帶隙寬的氮化物半導體材料來被形成而且是以一致使一受體能階之深度大於或者相等於0.5eV的雜質元件摻雜。
該等實施例之目的和優點將會由特別地在後附之申請專利範圍中所指出的元件和組合來實現與達成。
要了解的是前面的大致描述與後面的詳細描述皆是為範例說明而已，並非本發明的限制。
10‧‧‧矽基體
11‧‧‧核心形成層
12‧‧‧下緩衝層
13‧‧‧超晶格緩衝層
13a‧‧‧AlN層
13b‧‧‧AlGaN層
20‧‧‧上緩衝層
31‧‧‧電子轉渡層
31a‧‧‧2DEG
32‧‧‧電子供應層
33‧‧‧間隙子層
34‧‧‧帽蓋層
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
120‧‧‧上緩衝層
220‧‧‧上緩衝層
321‧‧‧第一上緩衝層
322‧‧‧第二上緩衝層
331‧‧‧第一上緩衝層
332‧‧‧第二上緩衝層
410‧‧‧半導體晶片
411‧‧‧閘極電極
412‧‧‧源極電極
413‧‧‧汲極電極
420‧‧‧導線架
421‧‧‧閘極接腳
422‧‧‧源極接腳
423‧‧‧汲極接腳
430‧‧‧固晶劑
431,432,433‧‧‧導線
440‧‧‧模製樹脂
460‧‧‧電源供應裝置
461‧‧‧高電壓主級電路
462‧‧‧低電壓次級電路
463‧‧‧變壓器
464‧‧‧交流電壓電源
465‧‧‧橋式整流電路
466,467,468‧‧‧切換裝置
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
910‧‧‧矽基體
911‧‧‧核心形成層
912‧‧‧緩衝層
913‧‧‧超晶格緩衝層
920‧‧‧AlGaN層
931‧‧‧電子轉渡層
931a‧‧‧2DEG
932‧‧‧電子供應層
941‧‧‧閘極電極
942‧‧‧源極電極
943‧‧‧汲極電極
圖1是為一半導體裝置的橫截面圖，一超晶格緩衝層是形成在該半導體裝置中；圖2是為在圖1中所示之半導體裝置之一部份的能帶圖；圖3是為一半導體裝置的橫截面圖，一超晶格緩衝層是形成於該半導體裝置中；圖4是為在圖3中所示之半導體裝置之一部份的能帶圖；圖5是為一第一實施例之半導體裝置的橫截面圖；圖6是為該第一實施例之半導體裝置之一部份的能帶圖；圖7A至7D是為用於說明該第一實施例之半導體裝置之製程的橫截面圖；圖8A和8B是為用於說明該第一實施例之半導體裝置之 上緩衝層的圖示；圖9是為一第二實施例之半導體裝置的橫截面圖；圖10是為該第二實施例之半導體裝置之一部份的能帶圖；圖11A和11B是為用於說明該第二實施例之半導體裝置之上緩衝層的圖示；圖12是為該第二實施例之另一半導體裝置的橫截面圖；圖13是為一第三實施例之半導體裝置的橫截面圖；圖14是為該第三實施例之半導體裝置之一部份的能帶圖；圖15A和15B是為用於說明該第三實施例之半導體裝置之上緩衝層的圖示；圖16是為該第三實施例之另一半導體裝置的橫截面圖；圖17是為一第四實施例之半導體裝置的橫截面圖；圖18是為該第四實施例之半導體裝置之一部份的能帶圖；圖19A和19B是為用於說明該第四實施例之半導體裝置之上緩衝層的圖示；圖20是為該第四實施例之另一半導體裝置的橫截面圖；圖21是為一第五實施例之半導體裝置的橫截面圖；圖22是為該第五實施例之半導體裝置之一部份的能帶 圖；圖23A和23B是為用於說明該第五實施例之半導體裝置之上緩衝層的圖示；圖24是為該第五實施例之另一半導體裝置的橫截面圖；圖25是為一第六實施例之超晶格緩衝層的橫截面圖；圖26是為一個表示在一AlN層之薄膜厚度與一以一向下凸形狀變形之矽基體之翹曲值之間之關係的圖表；圖27是為一個表示在一AlN層之薄膜厚度與一耐受電壓之間之關係的圖表；圖28是為一具有一具有不同之薄膜厚度之AlN層之超晶格緩衝層的能帶圖；圖29是為一具有一具有不同之薄膜厚度之AlN層之超晶格緩衝層的能量圖；圖30是為一個表示在一AlN層之C濃度與一以一向下凸形狀變形之矽基體之翹曲值之間之關係的圖表；圖31是為一個表示在一AlN層之Fe濃度與一以一向下凸形狀變形之矽基體之翹曲值之間之關係的圖表；圖32A至32D是為用於說明該第六實施例之半導體裝置之製造過程的橫截面圖；圖33是為一第七實施例之分離封裝半導體裝置之內部的平面圖；圖34是為該第七實施例之電源供應裝置的電路圖；及圖35是為該第七實施例之高功率放大器的電路圖。
較佳實施例之詳細說明
實施例的描述現在將會配合該等圖式來被提供。在該等圖式中，相同的部件是由相同的標號標示，而且其之描述將會被省略。
[第一實施例]
(半導體裝置)
一第一實施例之半導體裝置的描述將會被提供。該第一實施例的半導體裝置包括一矽基體10和依順序連續地層疊於該矽基體上的一核心形成層11、一下緩衝層12、一超晶格緩衝層13、一上緩衝層20、一電子轉渡層31和一電子供應層32。一閘極電極41、一源極電極42和一汲極電極43是形成在該電子供應層32上。
該核心形成層11是以AlN形成。該下緩衝層12是以AlGaN形成。該超晶格緩衝層13是藉由交替地層疊一AlN薄膜與一GaN薄膜預定數目週期來被形成。該電子轉渡層31是以i-GaN形成。該電子供應層32是以n-AlGaN形成。藉此，在該電子轉渡層31中，2DEG 31a是被產生於該在電子轉渡層31與電子供應層32之間的界面附近。在本實施例的半導體裝置中，一由SiC、藍寶石等等形成的基體是可以被使用取代該由矽形成的矽基體10。此外，在本實施例中，該電子轉渡層31可以被稱為一第一半導體層而該電子供應層32可以被稱為一第二半導體層。
在本實施例中，該上緩衝層20是由以5×1018cm-3 之濃度被摻雜有Fe作為雜質元件的AlGaN形成。藉由把Fe摻雜至AlGaN內，一個深受體能階是被形成如在圖6中所示。藉此，因在該超晶格緩衝層13之最外表面上之AlN薄膜而起的一本質極化偏移量是被增加，而一帶隙變寬，其抑制2DHG的產生。應要注意的是該上緩衝層20能夠以一具有一比形成電子轉渡層31之氮化物半導體寬之帶隙的氮化物半導體形成而且以諸如Fe或類似般的雜質元件摻雜。具體地，該上緩衝層20可以是一個由GaN、AlN和InN中之一者或者從包含GaN、AlN和InN之群組選擇出來之兩個或多個材料之混合晶體形成而且是以諸如Fe或類似般之雜質元件摻雜的層。
如上所述，以摻雜有Fe之AlGaN形成的該上緩衝層20具有一個深受體能階，一活化速率是低的而且電洞是難以被產生。據此，在一個與矽基體10平行之橫向方向上之漏電流上的增升能夠被抑制。此外，如果被摻雜在上緩衝層20中的Fe在一熱處理製程或者一薄膜沉積製程期間擴散的話，活化速率是低的而且電洞是難以被產生。藉此，在一橫向方向上之漏電流上的增升是被抑制，而且在該電子轉渡層31中之導通-電阻上的增加也能夠被抑制。
後面的表1表示在被摻雜至該上緩衝層20內之雜質元件與受體能階之間的關係。為了抑制電洞在超晶格緩衝層13與上緩衝層20之間之界面附近的產生，關於被摻雜至該上緩衝層20內的雜質元件最好是為一個致使一受體能階的深度大於或者相等於0.5eV的元件。因此，從這觀點以 及根據表1，Be、C、Fe、Cd、Li等等中之一者最好是被使用作為要被摻雜的雜質元件。應要注意的是Mg和Zn致使一受體能階小於0.5eV，其是為一淺受體能階。因此，Mg和Zn最好不被使用作為雜質元件因為會有電洞被產生在超晶格緩衝層13與上緩衝層20附近的情況。
(半導體裝置的製造方法)
本實施例之半導體裝置之製造方法的描述將會配合圖7A至7D來被提供。本實施例的半導體裝置是可以在該電子轉渡層31與該電子供應層32之間設置有一個以氮化物半導體形成的間隙子層33，及可以設置有一以氮化物半導體裝置形成的帽蓋層34在該電子供應層32上。在本實施例中，該間隙子層33可以被稱為一第三半導體層，而該帽蓋層34可以被稱為一第四半導體層。
首先，如在圖7A中所示，氮化物半導體層是依據金屬有機氣相磊晶(MOVPE)以磊晶生長形成在該矽基體 10上。應要注意的是當形成一氮化物半導體層於該矽基體10上時，依據分子束磊晶(MBE)的磊晶生長是可以被使用。
具體地，該核心形成層11、該下緩衝層12、該超晶格緩衝層13、該上緩衝層20、該電子轉渡層31、該間隙子層33、該電子供應層32和該帽蓋層34是以MOVPE連續地形成在該矽基體10上。當形成那些層時，三甲基鋁(TMA)是被使用作為Al來源氣體，三甲基鎵(TMG)是被使用作為Ga來源氣體，而氨(NH3)是被使用作為N來源氣體。此外，當把作為雜質元件的Fe摻雜至該上緩衝層20內時，二茂鐵(Cp2Fe)是被使用，而當摻雜作為n-型雜質元件的Si時，甲矽烷(SiH4)是被使用。當以MOVPE形成氮化物半導體層時的生長壓力是為5kPa至100kPa。當生長該氮化物半導體時的基體溫度是為900℃至1200℃。
該核心形成層11是藉由供應TMA和NH3作為來源氣體以AlN形成。該下緩衝層12是以藉著TMG、TMA和NH3作為來源氣體來形成之具有大約50nm之薄膜厚度的Al0.2Ga0.8N形成。該超晶格緩衝層13是藉由交替地層疊一具有大約2nm之薄膜厚度的AlN薄膜和一個具有大約20nm之薄膜厚度的GaN 100個循環來被形成。當形成該超晶格緩衝層13時，TMG和NH3及TMA和NH3是被交替地供應。應要注意的是當形成該超晶格緩衝層13時，作為雜質元件的Fe能夠以大約5×1018cm-3的濃度摻雜。
該上緩衝層20是藉由供應TMG和NH3作為來源 氣體以具有大約100nm之薄膜厚度的Al0.1Ga0.9N形成。該上緩衝層20是以在大約5×1018cm-3的濃度之作為雜質元件的Fe摻雜。被摻雜至上緩衝層20內的Fe在形成該上緩衝層20時能夠藉由供應預定量的Cp2Fe來被摻雜。
該電子轉渡層31是藉由供應TMG和NH3作為來源氣體以具有大約2μm之薄膜厚度的GaN形成。該間隙子層33是藉由供應TMG、TMA和NH3作為來源氣體以具有大約5nm之薄膜厚度的Al0.2Ga0.8N形成。該電子供應層32是藉由供應TMG、TMA、NH3和SiH4作為來源氣體以n-AlGaN形成。即，具有大約30nm之薄膜厚度的Al0.2Ga0.8N是被形成而且是以在大約5×1018cm-3之濃度之作為雜質元件的Si摻雜。該帽蓋層34是藉由供應TMG、NH3和SiH4作為來源氣體以n-GaN形成。即，具有大約10nm之薄膜厚度的GaN是被形成而且是以在大約5×1018cm-3之濃度之作為雜質元件的Si摻雜。
該超晶格緩衝層13可以是一個除了該如上所述藉由層疊AlN(2nm)/GaN(20nm)來形成之層之外的層。例如，該超晶格緩衝層可以是一個藉由層疊Al0.9Ga0.1N(10nm)/Al0.1Ga0.9N(20nm)或者AlN(2nm)/Al0.8Ga0.2N(20nm)來形成的層。在本實施例中，如果該超晶格緩衝層13的最外表面是為AlxInyGa(1-x-y)N的話，x可以是小於0.5(x>0.5)而且薄膜厚度可以是小於或者相等於20nm。此外，在超晶格緩衝層13中的循環數目最好是20個循環或者更多，而更好的是，50個循環或者更多。循環可以是非均稱的，而且 可以藉著插在其間之中間層來被分割成具有不同循環的循環結構。
在本實施例中，如在圖8A和8B中所示，該上緩衝層20是被形成因此Al成份比率在不端視薄膜厚度而定之下是均稱的而作用如摻雜雜質元件之Fe或類似的濃度在不端視薄膜厚度而定之下是均稱的。具體地，如果該上緩衝層20是以AlzGa1-zN形成的話，z最好是大於0且小於1.0(0<z,1.0)，而且，更好的是，大於0且小於或者相等於0.5(0<z≦0.5)。此外，被摻雜至上緩衝層20內之諸如Fe或類似般之雜質元件的濃度最好是大於或者相等於1×1017cm-3且小於或者相等於於1×1020cm-3。應要注意的是圖8A描繪在上緩衝層20中之Al成份比率的分佈。圖8B描繪在上緩衝層20中之雜質元件之濃度的分佈。
其後，光阻被施加到該帽蓋層34上，而一具有開孔在一個在它那裡形成有元件分隔區域之部份的光阻圖案(未在圖中顯示)是藉由以曝光裝置執行曝光與顯影來被形成。其後，該元件分隔區域(未在圖中顯示)是藉由使用氯氣執行乾蝕刻或者執行諸如Ar般之離子的離子植入來被形成在該光阻圖案的開孔中。其後，該光阻圖案是以有機溶劑或類似來移除。
然後，如在圖7B中所示，該帽蓋層34之位在形成源極極電極42和汲極電極43之區域內的部份是被移除。具體地，光阻被施加到該帽蓋層34上，而一個具有開孔在要形成有源極電極42和汲極電極43之部份的光阻圖案(未 在圖中顯示)是藉由以曝光裝置執行曝光與顯影來被形成。其後，該帽蓋層34之位在光阻圖案之開孔內的部份是藉由使用氯氣執行乾蝕刻來被移除俾可致使該電子供應層32被露出。其後，該光阻圖案是以有機溶劑或類似移除。藉此，帽蓋層34之在該等在它們那裡形成有源極電極42和汲極電極43之區域內的部份是被移除，而該電子供應層32的該等部份被露出。
然後，如在圖7C中所示，該源極電極42和該汲極電極43是形成在該電子供應層32上。具體地，光阻被施加到該帽蓋層34和該電子供應層32上，而一具有開孔在要形成有源極電極42和汲極電極43之區域內的光阻圖案(未在圖中顯示)是藉由以曝光裝置執行曝光和顯影來被形成。其後，一用於形成源極電極42與汲極電極43之由Ta/Al製成的金屬層疊薄膜是形成在該電子供應層32和該光阻圖案上。該金屬層疊薄膜是為一層疊薄膜，在其中，具有大約20nm之薄膜厚度的Ta是被層疊於具有大約200nm之薄膜厚度的Al上。該金屬層疊薄膜是以真空蒸氣沉積形成。其後形成於光阻圖案上的金屬層疊薄膜是藉由把該金屬層疊薄膜浸到一有機溶劑內藉著剝離來與該光阻圖案一起被移除。藉此，該源極電極42和該汲極電極43是藉該金屬層疊薄膜的餘下部份來形成。其後，歐姆接觸是藉由在氮大氣中於400℃至1000℃，例如，於550℃的溫度下執行熱處理來被建立。
然後，如在圖7D中所示，該閘極電極41是形成 在該帽蓋層34上。具體地，光阻被施加到該帽蓋層34、該源極電極42和該汲極電極43上，而一個具有開孔在一在它那裡要形成有閘極電極41之區域內的光阻圖案(未在圖中顯示)是藉由以曝光裝置執行曝光與顯影來被形成。其後，一用於形成閘極電極41之由Ni/Au製成的金屬層疊薄膜是形成在該帽蓋層34和該光阻圖案上。該金屬層疊薄膜是為一薄膜，在其中，具有大約400nm之薄膜厚度的Au是被層疊於具有大約30nm之薄膜厚度的Ni上。該金屬層疊薄膜是以真空蒸氣沉積形成。其後形成於光阻圖案上的金屬層疊薄膜是藉由把該金屬層疊薄膜浸到一有機溶劑內藉著剝離來與該光阻圖案一起被移除。藉此，該閘極電極41是藉該金屬層疊薄膜的餘下部份來形成。
根據上述製程，本實施例的半導體裝置被製成。應要注意的是上述之閘極電極41、源極電極42和汲極電極43中之每一者的結構僅是為範例，而且其他複數個金屬層疊薄膜是可以被形成或者一單一層金屬薄膜是可以被形成。此外，該閘極電極41、源極電極42和汲極電極43是可以由一種除了剝離之外的方法形成。如果在薄膜沉積之後一歐姆接觸能夠在該源極電極42和該汲極電極43被得到的話，無必要執行熱處理。此外，在形成該閘極電極41之後，如果需要的話，熱處理可以被執行。
雖然上述半導體裝置具有一肖特基-型閘極結構，本實施例的半導體裝置可以是一具有一具有一閘極絕緣薄膜之MIS-型閘極電極結構的半導體裝置。此外，本實施例 的半導體裝置可以是一具有一種結構的半導體裝置，在該結構中一閘極凹坑是藉由把正好位在一閘極電極下方的氮化物半導體層移除來被形成而且該閘極電極是形成在該閘極凹坑內。
如果被摻雜至上緩衝層20內的雜質元件是為C的話，該上緩衝層20可以在沒有供應氣體來摻雜該雜質元件之下藉由調整MOVPE的薄膜沉積條件來被形成。例如，該上緩衝層20可以在一低基體溫度下形成。具體地，該上緩衝層20可以在基體溫度是低於或者相等於1050℃且在腔室內之壓力是低於或者相等於20kPa的一個薄膜沉積條件下以MOVPE生長。藉由致使在如此之條件下的生長，被包含在一來源氣體內的C成份被取入到該薄膜內，其導致C的自動摻雜的結果。
[第二實施例]
一第二實施例之半導體裝置的描述將會被提供。如在圖9中所示，該第二實施例的半導體裝置包括一矽基體10和依序連續地層疊於該矽基體10上的一核心形成層11、一下緩衝層12、一超晶格緩衝層13、一上緩衝層120、一電子轉渡層31和一電子供應層32。一閘極電極41、一源極電極42和一汲極電極43是形成在該電子供應層32上。
該核心形成層11是以AlN形成。該下緩衝層12是以AlGaN形成。該超晶格緩衝層13是藉由交替地層疊一AlN薄膜與一GaN薄膜預定數目的循環來被形成。該電子轉渡層31是以i-GaN形成。該電子供應層32是以n-AlGaN形成。 藉此，在該電子轉渡層31中，2DEG 31a是被產生在該在電子轉渡層31與電子供應層32之間的界面附近。圖10是為在該超晶格緩衝層13、該上緩衝層120、該電子轉渡層31與該電子供應層32中的能帶圖。
在本實施例中，該上緩衝層120是以摻雜有Fe作為雜質元件的AlGaN形成。藉此，在該超晶格緩衝層13與該上緩衝層120之間之界面的附近電洞的產生是被抑制。
在本實施例中，如在圖11A和11B中所示，該上緩衝層120是以成份梯度形式形成因此Al成份比率是從在上緩衝層120與超晶格緩衝層13之間的界面附近朝向在上緩衝層120與電子轉渡層31之間的界面附近逐漸減低。具體地，該上緩衝層120是以Al成份梯度形式形成因此該上緩衝層120接近在上緩衝層120與超晶格緩衝層13之間之界面的成份是為Al0.2Ga0.8N而該上緩衝層120接近在上緩衝層與電子轉渡層31之間之界面的成份是為Al0.01Ga0.99N。藉由達成在上緩衝層120的成份梯度，該上緩衝層120的帶隙是從在上緩衝層120與超晶格緩衝層13之間的界面附近朝向在上緩衝層120與電子轉渡層31之間的界面附近逐漸變窄。圖11A描繪在本實施例之半導體裝置之上緩衝層120中之Al成份比率的分佈。圖11B描繪在該上緩衝層120中之雜質元件之濃度的分佈。在圖11A和11B中，在水平軸上的0相當於在上緩衝層120與超晶格緩衝層13之間的界面。
在本實施例中，如果該上緩衝層120是以AlzGa1-zN表示的話，該上緩衝層120是以成份梯度形式形成 因此該Al成份比率是在0<z<1.0的範圍之內，更好的是，在0<z≦0.5的範圍之內從該矽基體10側朝向該電子轉渡層31側逐漸減低。此外，在本實施例中，作為雜質元件的Fe是被均稱地摻雜因此Fe的濃度是大約5×1018cm-3。
在本實施例之半導體裝置的製造過程中，當形成該上緩衝層120時，TMA的供應量是隨著上緩衝層120的生長進行而被逐漸地降低。
本實施例的半導體裝置可以具有一種結構，如在圖12中所示，在其中一間隙子層33是以i-GaN或類似形成在該電子轉渡層31與該電子供應層32之間而該帽蓋層34是以n-GaN或類似形成在該電子供應層32上。在如此的情況中，該閘極電極41是形成在該帽蓋層34上。
除了上述的結構與配置之外本實施例之半導體裝置的結構與配置是與第一實施例之半導體裝置的結構與配置相同。
[第三實施例]
一第三實施例之半導體裝置的描述將會被提供。如在圖13中所示，該第三實施例的半導體裝置包括一矽基體10和依序連續地層疊於該矽基體10上的一核心形成層11、一下緩衝層12、一超間格緩衝層13、一上緩衝層220、一電子轉渡層31與一電子供應層32。一閘極電極41、一源極電極42和一汲極電極43是形成在該電子供應層32上。
該核心形成層11是以AlN形成。該下緩衝層12是以AlGaN形成。該超晶格緩衝層13是藉由交替地層疊一AlN 薄膜與一GaN薄膜預定數目的循環來被形成。該電子轉渡層31是以i-GaN形成。該電子供應層32是以n-AlGaN形成。藉此，在該電子轉渡層31中，2DEG 31a是被產生在該在電子轉渡層31與電子供應層32之間的界面附近。圖14是為在超晶格緩衝層13、上緩衝層220、電子轉渡層31與電子供應層32中的能帶圖。
在本實施例中，該上緩衝層220是以摻雜有Fe作為雜質元件的Al0.2Ga0.8N形成。藉此，在該在超晶格緩衝層13與上緩衝層220之間之界面附近電洞的產生是被抑制。
在本實施例中，如在圖15A和15B中所示，該上緩衝層220是被形成因此Fe的濃度從在上緩衝層220與超晶格緩衝層13之間的界面附近朝向在上緩衝層220與電子轉渡層31之間的界面附近逐漸減低。具體地，在該上緩衝層220中，Fe的濃度逐漸減低因此在該上緩衝層220與該超晶格緩衝層13之間之界面附近之Fe的濃度是為5×1018cm-3而在該上緩衝層220與該電子轉渡層31之間之界面附近之Fe的濃度是為1×1018cm-3。圖15A描繪在本實施例之半導體裝置之上緩衝層220中之Al成份比率的分佈。圖15B描繪在該上緩衝層220中之雜質元件之濃度的分佈。在圖15A和15B中，在水平軸上的0對應於在上緩衝層220與超晶格緩衝層13之間的界面。
在本實施例中，該上緩衝層220是被形成因此諸如Fe或類似般之雜質元件的濃度在大於或者相等於1×1017cm-3與小於或者相等於1×1020cm-3的範圍之內從該矽基體 10側朝向該電子轉渡層31側減低。在本實施例中，該上緩衝層220是以成份梯度形式形成因此Al成份比率是從在上緩衝層220與超晶格緩衝層13之間的界面附近朝向在上緩衝層220與電子轉渡層31之間的界面附近逐漸減低。
在本實施例之半導體裝置的製造過程中，當形成該上緩衝層220時，Cp2Fe的供應量是隨著上緩衝層220的生長進行而逐漸減少。
本實施例的半導體裝置可以具有一種結構，如在圖16中所示，在該結構中，一間隙子層33是以i-GaN或類似形成在該電子轉渡層31與該電子供應層32之間而該帽蓋層34是以n-GaN或類似形成在該電子供應層32上。在如此的情況中，該閘極電極41是形成在該帽蓋層34上。
除了上述的結構與組配之外本實施例之半導體裝置的結構與組配是與該第一實施例之半導體裝置的結構與組配相同。
[第四實施例]
一第四實施例之半導體裝置的描述將會被提供。如在圖17中所示，該第四實施例的半導體裝置包括一個由兩個具有不同Al成份比率之AlGaN層構成的上緩衝層。具體地，本實施例的半導體裝置包括一矽基體10和依序連續地被層疊在該矽基體10上的一核心形成層11、一下緩衝層12、一超晶格緩衝層13、一第一上緩衝層321、一第二上緩衝層322、一電子轉渡層31和一電子供應層32。一閘極電極41、一源極電極42和一汲極電極43是形成在該電子供應層 32上。
該核心形成層11是以AlN形成。該下緩衝層12是以AlGaN形成。該超晶格緩衝層13是藉由交替地層疊一AlN薄膜與一GaN薄膜預定的循環來被形成。該電子轉渡層31是以i-GaN形成。該電子供應層32是以n-AlGaN形成。藉此，在該電子轉渡層31中，2DEG 31a是被產生在該在電子轉渡層31與電子供應層32之間的界面附近。圖18是為在超晶格緩衝層13、第一上緩衝層321、第二上緩衝層322、電子轉渡層31與電子供應層32中的能帶圖。
在本實施例中，如在圖19A和19B中所示，該第一上緩衝層321是以大約5×1018cm-3之濃度摻雜有Fe作為雜質元件的Al0.2Ga0.8N形成。該第二上緩衝層322是以大約5×1018cm-3之濃度摻雜有Fe作為雜質元件的Al0.1Ga0.9N形成。藉此，在該在超晶格緩衝層13與第一上緩衝層321之間之界面附近電洞的產生是被抑制。
圖19A描繪在本實施例之半導體裝置之第一上緩衝層321與第二上緩衝層322中之Al成份比率的分佈。圖19B描繪在該第一上緩衝層321與該第二上緩衝層322中之雜質元件之濃度的分佈。
在本實施例中，如果該第一與第二上緩衝層321與322中之每一者是以AlzGa1-zN表示的話，該第一與第二上緩衝層321與322中之每一者是被形成因此z的值落在0<z<1.0的範圍之內，更好是在0<z≦0.5的範圍之內。此外，該第一上緩衝層321的Al成份比率是比該第二上緩衝層322 的Al成份比率高。藉此，在該第二上緩衝層322中的帶隙是比在該第一上緩衝層321中的帶隙窄。此外，在本實施例中，該第一與第二上緩衝層321和322中之每一者是被形成因此作為雜質元件之Fe的濃度落在大於或者相等於1×1017cm-3且小於或者相等於1×1020cm-3的範圍之內。
在本實施例之半導體裝置的製造過程中，當形成該第二上緩衝層322時，TMA的供應量是被減少到比當形成該第一上緩衝層321時TMA的供應量小。
本實施例的半導體裝置可以具有一種結構，如在圖20中所示，在該結構中，一間隙子層33是以i-GaN或類似形成在該電子轉渡層31與該電子供應層32之間而該帽蓋層34是以n-GaN或類似形成在該電子供應層32上。在如此的情況中，該閘極電極41是形成在該帽蓋層34上。雖然上緩衝層包括兩個具有不同成份比率之AlGaN層之情況的描述業已被提供，上緩衝層是可以由三個或更多個具有不同成份比率的AlGaN薄膜形成。
除了上述的結構與組配之外本實施例之半導體裝置的結構與組配是與該第一實施例之半導體裝置的結構與組配相同。
[第五實施例]
一第五實施例之半導體裝置的描述將會被提供。如在圖21中所示，該第五實施例的半導體裝置包括一個由兩個具有不同Al成份比率與不同之諸如Fe或類似般之雜質元件之濃度之AlGaN層構成的上緩衝層。具體地，本實施 例的半導體裝置包括一矽基體10和依序連續地被層疊在該矽基體10上的一核心形成層11、一下緩衝層12、一超晶格緩衝層13、一第一上緩衝層331、一第二上緩衝層332、一電子轉渡層31和一電子供應層32。一閘極電極41、一源極電極42和一汲極電極43是形成在該電子供應層32上。
該核心形成層11是以AlN形成。該下緩衝層12是以AlGaN形成。該超晶格緩衝層13是藉由交替地層疊一AlN薄膜與一GaN薄膜預定數目的循環來被形成。該電子轉渡層31是以i-GaN形成。該電子供應層32是以n-AlGaN形成。藉此，在該電子轉渡層31中，2DEG 31a是被產生在該在電子轉渡層31與電子供應層32之間的界面附近。圖22是為在超晶格緩衝層13、第一上緩衝層331、第二上緩衝層332、電子轉渡層31與電子供應層32中的能帶圖。
在本實施例中，如在圖23A和23B中所示，該第一上緩衝層331是以大約5×1018cm-3之濃度摻雜有Fe作為雜質元件的Al0.2Ga0.8N形成。該第二上緩衝層332是以大約5×1018cm-3之濃度摻雜有Fe作為雜質元件的Al0.1Ga0.9N形成。藉此，在該在超晶格緩衝層13與第一上緩衝層331之間之界面附近電洞的產生是被抑制。
圖23A描繪在本實施例之半導體裝置之第一上緩衝層331與第二上緩衝層332中之Al成份比率的分佈。圖23B描繪在該第一上緩衝層331與該第二上緩衝層332中之雜質元件之濃度的分佈。
在本實施例中，如果該第一與第二上緩衝層331 與332中之每一者是以AlzGa1-zN表示的話，該第一與第二上緩衝層331與332中之每一者是被形成因此z的值落在0<z<1.0的範圍之內，更好是在0<z≦0.5的範圍之內。此外，該第一上緩衝層331的Al成份比率是比該第二上緩衝層332的Al成份比率高。此外，在本實施例中，該第一與第二上緩衝層331與332中之每一者是被形成因此作為雜質元件之Fe的濃度是落在大於或者相等於1×1017cm-3且小於或者相等於1×1020cm-3的範圍之內。在該第一上緩衝層331中之諸如Fe或類似之雜質元件的濃度是比在該第二上緩衝層332中之諸如Fe或類似之雜質元件的濃度高。
在本實施例之半導體裝置的製造過程中，當形成該第二上緩衝層332時，TMA的供應量與Cp2Fe的供應量是被減少到比當形成該第一上緩衝層321時TMA的供應量與Cp2Fe的供應量小。
本實施例的半導體裝置可以具有一種結構，如在圖24中所示，在該結構中，一間隙子層33是以i-GaN或類似形成在該電子轉渡層31與該電子供應層32之間而該帽蓋層34是以n-GaN或類似形成在該電子供應層32上。在如此的情況中，該閘極電極41是形成在該帽蓋層34上。
雖然上緩衝層包括兩個具有不同成份比率與不同之諸如Fe或類似般之雜質元件之濃度之AlGaN層之情況的描述業已被提供，上緩衝層是可以由三個或更多個具有不同成份比率與不同之諸如Fe或類似般之雜質元件之濃度的AlGaN薄膜形成。
除了上述的結構與組配之外本實施例之半導體裝置的結構與組配是與該第一實施例之半導體裝置的結構與組配相同。
[第六實施例]
一第六實施例之半導體裝置的描述將會被提供。在上述半導體裝置中，在垂直方向上流到矽基體的漏電流能夠藉由加厚該超晶格緩衝層來被抑制。然而，如果該超晶格緩衝層是厚的話，該矽基體的翹曲變大。如在圖25中所示超晶格緩衝層13是藉由交替地層疊該AlN層13a(第一超晶格形成層)與該AlGaN層13b(第二超晶格形成層)來被形成之情況之考量之結果的描述是被提供在下面。具體地，在超晶格緩衝層13中之AlN層13a(第一超晶格形成層)之薄膜厚度被改變之情況的考量是被提供。
圖26是為一個表示在該超晶格緩衝層13中之AlN層13a(第一超晶格形成層)之薄膜厚度與該矽基體10之變形之翹曲值之間之關係的圖表。如在圖26中所示，在該矽基體上的翹曲能夠藉由增加在超晶格緩衝層13中之AlN層13a(第一超晶格形成層)的薄膜厚度來被減少。如果該AlN層13a的薄膜厚度是小於0.8nm的話，該矽基體10的翹曲值是大於或者相等於120μm，其不是合意的因為斷裂會被產生在超晶格緩衝層13與形成於該超晶格緩衝層13上的氮化物半導體。因此，該AlN層13a(第一超晶格形成層)的薄膜厚度最好是大於或者相等於0.8nm。
圖27是為一個表示在該超晶格緩衝層13中之 AlN層13a(第一超晶格形成層)之耐受電壓與薄膜厚度之間之關係的圖表。在本實施例中，該耐受電壓是被界定為漏電流在它之下是變成1×10-3A/cm2的電壓。如在圖27中所示，藉由增加在該超晶格緩衝層13中之AlN層13a(第一超晶格形成層)的薄膜厚度該耐受電壓是被減低。特別地，當該AlN層13a的薄膜厚度是大約2.0nm時，如果該AlN層13a的薄膜厚度被增加的話，該耐受電壓被猛烈地減低。當該AlN層13a的厚度超過2.0nm時，該耐受電壓變成小於200V，其不是合意的。因此，最好的是該AlN層13a(第一超晶格形成層)的薄膜厚度是小於或者相等於2.0nm。
由於在超晶格緩衝層13中之AlN層13a之薄膜厚度上之改變而引起之在耐受電壓上之改變的描述將會配合圖28和29來被提供在下面。圖28是為該超晶格緩衝層13的能帶圖，該超晶格緩衝層13是藉由交替地層疊具有1.5nm之薄膜厚度的AlN層13a與具有20nm之薄膜厚度的AlGaN層13b來被形成。圖29是為該超晶格緩衝層13的能帶圖，該超晶格緩衝層13是藉由交替地層疊具有2.3nm之薄膜厚度的AlN層13a與具有20nm之薄膜厚度的AlGaN層13b來被形成。在圖29之圖表中之導電帶的下端被定位比在圖28之圖表中之導電帶的下端低。因為電子傾向於匯集在導電帶的下端，圖29的超晶格緩衝層13具有一個比圖28之超晶格緩衝層13低的耐受電壓。
如上所述，當該AlN層13a的薄膜厚度被改變時，該矽基體10的翹曲與一耐受電壓是處於一權衡關係 (trade-off relationship)。基於在該矽基體10之翹曲與該耐受電壓之間的關係，最好的是在該超晶格緩衝層13中之AlN層13a(第一超晶格緩衝層)的薄膜厚度是大於或者相等於0.8nm且小於或者相等於2.0nm。
在被摻雜至該AlN層13a內之雜質元件C之濃度與該矽基體10之翹曲之間之關係的描述將會配合圖30來被提供。圖30是為一個表示在被摻雜至該AlN層13a(第一超晶格形成層)內之雜質元件C之濃度與超晶格緩衝層13中之矽基體10之變形之翹曲值之間之關係的圖表。該AlN層13a的薄膜厚度是為2nm。
如在圖30中所示，當在超晶格緩衝層13中之AlN層13a(第一超晶格形成層)中之C的濃度被增升時在該矽基體10上的翹曲變大。如果在該AlN層13a中之C的濃度超過1×1020cm-3的話，該矽基體10之翹曲的翹曲值變成大於或者相等於120μm，其是不合意的因為斷裂會被產生在該薄膜。因此，是為被摻雜至該超晶格緩衝層20中之AlN層13a(第一超晶格形成層)內之雜質元件之C的濃度最好是小於或者相等於1×1020cm-3。應要注意的是，想要的耐受電壓無法被得到除非若干量的C被摻雜至該AlN層13a內。因此，最好的是，是為被摻雜至該超晶格緩衝層13中之AlN層13a(第一超晶格形成層)內之雜質元件之C的濃度是大於或者相等於1×1017cm-3。
如上所述，基於在矽基體10之翹曲與耐受電壓之間的關係，最好的是，是為被摻雜至該超晶格緩衝層13中 之AlN層13a(第一超晶格形成層)內之雜質元件之C的濃度是大於或者相等於1×1017cm-3且小於或者相等於1×1020cm-3。
在被摻雜至該AlN層13a內之雜質元件Fe之濃度與該矽基體10之翹曲之間之關係的描述將會配合圖31來被提供。圖31是為一個表示在被摻雜至在該超晶格緩衝層13中之AlN層13a(第一超晶格形成層)內之雜質元件Fe之濃度與該矽基體10之變形之翹曲值之間之關係的圖表。該AlN層13a(第一超晶格形成層)的薄膜厚度是為2nm。作為離質元件的C是以1×1018cm-3的濃度被摻雜至該AlN層13a內。
如在圖31中所示，當在超晶格緩衝層13中之AlN層13a(第一超晶格形成層)中之Fe的濃度被增升時在該矽基體10上的翹曲變大。如果在該AlN層13a中之Fe的濃度超過1×1020cm-3的話，該矽基體10之翹曲的翹曲值變成大於或者相等於120μm，其是不合意的因為斷裂會被產生在該薄膜。因此，是為被摻雜至該超晶格緩衝層13中之AlN層13a(第一超晶格形成層)內之雜質元件之Fe的濃度最好是小於或者相等於1×1019cm-3。
因此，在本實施例中，於超晶格緩衝層13中之AlN層13a之薄膜厚度是大於或者相等於0.8nm且小於或者相等於2.0nm的情況中，如果被摻雜至該AlN層13a內的雜質元件是為C的話，C的濃度是大於或者相等於1×1017cm-3且小於或者相等於1×1020cm-3。此外，在超晶格緩衝層13中之AlN層13a之薄膜厚度是大於或者相等於0.8nm且小於 或者相等於2.0nm的情況中，如果被摻雜至該AlN層13a內的雜質元件是為Fe的話，Fe的濃度是小於或者相等於1×1019cm-3。本實施例的半導體裝置包括具有上述之AlN層13a的超晶格緩衝層13。
在本實施例中，作用為AlN層13a的第一超晶格形成層可以是以AlxGa1-xN形成，而且x的值可以是大於或者相等於0.5且小於或者相等於1。作用為AlGaN層13b的第二超晶格形成層可以是以AlyGa1-yN形成，而且y的值可以是大於0且小於0.5。據此，一關係x>y在該超晶格緩衝層13中被滿足。更好的是，該第一超晶格形成層是以AlN形成。作為作用為被摻雜至超晶格緩衝層13b內之受體的雜質元件，除了C和Fe之外，Mg、Zn、Be、Cd、Li等等是可以被使用。
(半導體裝置的製造方法)
本實施例之半導體裝置之製造方法的描述現在將會配合圖32A至32D來被提供。根據本實施例之半導體裝置的製造方法，氮化物半導體層是利用金屬有機化學蒸氣沉積(MOCVD)或分子束磊晶(MBE)以磊晶生長形成在該矽基體10上。在後面的說明中，是假設該氮化物半導體層是以MOCVD形成。當形成該氮化物半導體層時，三甲基鋁(TMA)被使用作為Al來源氣體，三甲基鎵(TMG)被使用作為Ga來源氣體、而氨(NH3)被使用作為N來源氣體。
首先，如在圖32A中所示，一核心形成層11與一緩衝層12是以氮化物半導體連續地形成在該矽基體10上。在本實施例中雖然一矽(111)基體被使用作為該矽基體10， 由SiC、藍寶石、GaN等等形成的基體是可以被使用代替該矽基體10。該核心形成層11是由一個具有200nm之厚度的AlN薄膜形成。該下緩衝層12是以Al0.4Ga0.6N形成。
該核心形成層11是藉由在基體溫度是為大約1000℃，V/III比率是為1000至2000，且在MOCVD裝置之腔室內之壓力是為大約5kPa的條件下造成生長來被形成。該下緩衝層12是藉由在基體溫度是為大約1000℃，V/III比率是為100至300，且在MOCVD裝置之腔室內之壓力是為大約5kPa的條件下造成生長來被形成。在本實施例中，最好的是在被取得至薄膜內之C的量是少的一個條件下造成核心形成層11的生長。至於該下緩衝層12，為了達成平坦，最好的是在V/III比率被減低的一個條件下造成生長。
然後，如在圖32B中所示，該超晶格層13與該上緩衝層20是形成在該下緩衝層12上。具體地，如在圖25中所示，該超晶格緩衝層13是藉由交替地且循環往復地層疊該AlN層13a與該AlGaN層13b來被形成。如此形成的AlN層13a具有大約1.5nm的薄膜厚度。該AlGaN層13b具有大約20nm的薄膜厚度。最好是使該AlN層13a的厚度小於或者相等於2nm。此外，該AlN層13a的厚度最好是大於或者相等於0.8nm俾可減低該矽基體10的翹曲。該AlGaN層13b是以Al0.2Ga0.8N形成。當形成超晶格緩衝層20時之基體的溫度是大約1020℃。該超晶格緩衝層20是藉由在MOCVD裝置之腔室內之壓力是為大約5kPa的一個條件下造成生長來被形成。
根據本實施例，C是被使用作為一作為被摻雜至該AlN層13a內之受體的雜質元件。C的混合量是藉由改變V/III比率來作調整。具體地，為了設定該AlN層13a中之C的濃度，該AlN層13a是在V/III比率是為大約600的一個條件下被造成生長。應要注意的是在該AlN層13a中的雜質濃度最好是大於或者相等於1×1017cm-3且小於或者相等於1×1020cm-3。
然後，如在圖32C中所示，該電子轉渡層31與該電子供應層32是被層疊於該上緩衝層20上。更具體地，該電子轉渡層31是藉由在生長溫度是為大約1000℃且在MOCVD裝置之腔室內之壓力是為大約100至300mbar(10至30kPa)的一個條件下造成具有大約1μm之厚度的GaN薄膜生長在該上緩衝層20上來被形成。該電子供應層32是藉由在生長溫度是為大約1000℃且在MOCVD裝置之腔室內之壓力是為大約100至200mbar(10至20kPa)的一個條件下造成具有大約20nm之厚度的AlGaN薄膜生長在該電子轉渡層31上來被形成。在本實施例中，該電子供應層32是以Al0.2Ga0.8N形成。
然後，如在圖32D中所示，該源極電極42與該汲極電極43是形成在該電子供應層32上且進一步該閘極電極41是形成在該電子供應層32上。具體地，光阻是被施加到該電子供應層32上，而曝光與顯影是以一曝光裝置執行俾可形成一個具有開孔在要形成有源極電極42與汲極電極43之區域內的光阻圖案(未在圖式中顯示)。其後，由Ti/Al薄 膜製成的金屬層疊薄膜是以真空沉積形成。然後，形成於該光阻圖案上的金屬層疊薄膜是藉由把光阻圖案浸到有機溶劑或類似內來與該光阻圖案一起被移除。藉此，該源極電極42與該汲極電極43是由該金屬層疊薄膜的餘下部份來形成。其後，迅速熱退火(RTA)被執行來致使該源極電極42和該汲極電極43彼此完成歐姆接觸。應要注意的是在由Ti/Al薄膜製成的金屬層疊薄膜中，該Ti薄膜的薄膜厚度是大約100nm而該Al薄膜的薄膜厚度是大約300nm。
其後，光阻是被再次施加到該電子供應層32上，而曝光與顯影是以一曝光裝置執行俾可形成一個具有一開孔位在要形成有閘極電極41之區域內的光阻圖案(未在圖中顯示)。其後，由Ni/Au薄膜製成的金屬層疊薄膜是以真空沉積形成。然後，形成於該光阻圖案上的金屬層疊薄膜是藉由把光阻圖案浸到有機溶劑或類似內來與該光阻圖案一起被移除。藉此，該閘極電極41是由該金屬層疊薄膜的餘下部份來形成。應要注意的是在由Ni/Au薄膜製成的金屬層疊薄膜中，該Ni薄膜的薄膜厚度是大約50nm而該Au薄膜的薄膜厚度是大約300nm。
本實施例的半導體裝置能夠由上述製程製成。
應要注意的是，在本實施例中，當形成在超晶格緩衝層13中的AlN層13a時，Fe可以被摻雜作為一作用為受體的雜質元件。在如此的情況中，被摻雜之Fe的濃度最好是小於或者相等於1×1019cm-3。例如，Fe的濃度最好是1×1018cm-3。當摻雜Fe時作為一來源氣體，例如，二茂鐵 (Cp2Fe)是被使用。除了上述的製程之外的製程是與該第一實施例之半導體裝置的製程相同。
(第七實施例)
一第七實施例之半導體裝置、電源供應裝置與高頻放大器的描述將會被提供在下面。
該第七實施例的半導體裝置包括被併合至一分離封裝體內之該第一至第六實施例之半導體裝置中之一者。該分離封裝半導體裝置是配合圖33來作描述。圖33示意地描繪該分離封裝半導體裝置的內部。被併合於該分離封裝體內之半導體裝置之電極的結構和組配是與第一至第六實施例之半導體裝置的那些不同。
首先，由GaN半導體材料形成的HEMT半導體晶片410是由該第一至第六實施例之半導體裝置中之一者形成。然後，該半導體晶片410是以像焊錫或類似般的固晶劑430來固定在一導線架420上。該半導體晶片410相當於該第一至第六實施例之半導體裝置中之一者。
然後，一閘極電極411是以一導線431連接至一閘極接腳421，一源極電極412是以一導線432連接至一源極極接腳422，而一汲極電極413是以一導線433連接至一汲極接腳423。該等導線431,432和433是由像是Al或類似般的金屬材料製成。在本實施例中，該閘極電極411是為一閘極電極墊，它是連接到該第一至第四實施例之半導體裝置中之一者的閘極電極41。該源極電極412是為一源極電極墊，它是連接到該第一至第六實施例之半導體裝置中之一者的源極 電極42。該汲極電極413是為一閘極電極墊，它是連接到該第一至第六實施例之半導體裝置中之一者的汲極電極43。
然後，該半導體晶片410與該導線架420是利用轉移模製法以模製樹脂440封裝。如上所述，分離封裝半導體裝置，其是為使用GaN半導體材料的HEMT，是被製成。
該第七實施例之電源供應裝置和高頻放大器的描述是被提供。該第七實施例的電源供應裝置和高頻放大器併合該第一至第六實施例之半導體裝置中之一者在其內。
首先，該第七實施例之電源供應裝置的描述是配合圖34來被提供。該第七實施例的電源供應裝置460包括一高電壓主要電路461、一低電壓次要電路462和一設置在該主要電路461與該次要電路462之間的變壓器463。該主要電路461包括一交流電壓電源464、一個所謂的橋式整流電路465、數個切換裝置466(在圖34中所示為四個切換裝置)及另一個切換裝置467。該次要電路462包括數個切換裝置468(在圖34中所示為三個切換裝置)。在圖34中所示的電源供應裝置460中，該第一至第四實施例的半導體裝置是被用作該主要電路461的該等切換裝置466和467。該主要電路461的該等切換裝置466和467最好是為常關半導體裝置。一金屬絕緣體半導體場效電晶體(MISFET)是被使用作為該次要電路462的切換裝置468。
該第七實施例之高頻放大器的描述是配合圖35來被提供在下面。本實施例的高頻放大器470可以被應用到， 例如，一行動電話系統之基地台的功率放大器。該高頻放大器470包括一數位預失真電路471、一混合器472、一功率放大器473和一定向耦合器474。該數位預失真電路471補償一輸入訊號的線性失真。該混合器472把線性失真被補償的該輸入訊號與一交流訊號混合。該功率放大器473把該與交流訊號混合的輸入訊號放大。在圖29中所示的的電路中，該功率放大器473包括該第一至第四實施例之半導體裝置中之一者。該定向耦合器474監視該輸入訊號和一輸出訊號。在圖35中所示的電路中，例如，一輸出訊號能夠藉著該混合器472來與該交流訊號混合而且能夠被發送到該數位預失真電路471。
於此中所述的所有例子和條件語言是傾向於為了幫助讀者了解本發明及由發明人所提供之促進工藝之概念的教育用途，並不是把本發明限制為該等特定例子和條件，且在說明書中之該等例子的組織也不是涉及本發明之優劣的展示。雖然本發明的實施例業已詳細地作描述，應要了解的是，在沒有離開本發明的精神與範疇之下，對於本發明之實施例之各式各樣的改變、替換、與變化是能夠完成。
10‧‧‧矽基體
11‧‧‧核心形成層
12‧‧‧下緩衝層
13‧‧‧超晶格緩衝層
20‧‧‧上緩衝層
31‧‧‧電子轉渡層
31a‧‧‧2DEG
32‧‧‧電子供應層
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極

Claims (20)

  1. 一種半導體裝置，包含：一形成於一基體上的超晶格緩衝層；一形成於該超晶格緩衝層上的上緩衝層；一以氮化物半導體形成在該上緩衝層上的第一半導體層；一以氮化物半導體形成在該第一半導體層上的第二半導體層；及形成在該第二半導體層上的一閘極電極、一源極電極和一汲極電極，其中，該超晶格緩衝層是藉由循環往復地層疊具有不同成份之氮化物半導體薄膜來被形成，且該上緩衝層是由一具有一比該第一半導體層之帶隙寬之帶隙的氮化物半導體材料所形成而且是以一致使受體能階之深度大於或者相等於0.5eV的雜質元件摻雜。
  2. 如請求項1之半導體裝置，其中，該上緩衝層之雜質元件的濃度從該基體側朝向該第一半導體層側減低。
  3. 如請求項1之半導體裝置，其中，該上緩衝層的帶隙從該基體側朝向該第一半導體層側變窄。
  4. 如請求項1之半導體裝置，其中，該上緩衝層包括一第一上緩衝層和一第二上緩衝層，該第一上緩衝層被形成在該基體側而該第二上緩衝層被形成在該第一半導體 側，該第二上緩衝層的帶隙是比該第一上緩衝層的帶隙窄。
  5. 如請求項1之半導體裝置，其中，該第上緩衝層包括一第一上緩衝層和一第二上緩衝層，該第一上緩衝層被形成在該基體側而該第二上緩衝層被形成在該第一半導體側，該第二上緩衝層之雜質元件的濃度是比該第一上緩衝層之雜質元件的濃度低。
  6. 如請求項1之半導體裝置，其中，該上緩衝層是以GaN、AlN與InN中之一者或者一包含GaN、AlN與InN中之兩者或更多者的混合晶體形成。
  7. 如請求項1之半導體裝置，其中，該上緩衝層是以一包含AlGaN的材料所形成。
  8. 如請求項3之半導體裝置，其中，該上緩衝層是以一包含AlGaN的材料所形成，而該上緩衝層的Al成份比率是從該基體側朝向該第一半導體層側減低。
  9. 如請求項4之半導體裝置，其中，該上緩衝層與該第二上緩衝層中之每一者是以一包含AlGaN的材料所形成，而該第二上緩衝層的Al成份比率是比該第一上緩衝層的Al成份比率低。
  10. 如請求項1之半導體裝置，其中，在該上緩衝層中之雜質元件的濃度是高於或者相等於1×1017cm-3且低於或者相等於1×1020cm-3。
  11. 如請求項1之半導體裝置，其中，該超晶格緩衝層是藉由交替地層疊一個包含AlN的薄膜與一個包含GaN的薄 膜達一預定數目循環而被形成。
  12. 如請求項1之半導體裝置，其中，該超晶格緩衝層是藉由交替地層疊一個包含AlN的薄膜與一個包含AlGaN的薄膜達一預定數目循環而被形成。
  13. 如請求項1之半導體裝置，其中，該第一半導體層是以一包含GaN的材料所形成。
  14. 如請求項1之半導體裝置，其中，該第二半導體層是以一包含AlGaN的材料所形成。
  15. 如請求項1之半導體裝置，更包含一第三半導體層在該第一半導體層與該第二半導體層之間，該第三半導體層是以一氮化物半導體所形成。
  16. 如請求項15之半導體裝置，其中，該第三半導體層是以一包含AlGaN的材料所形成。
  17. 如請求項1之半導體裝置，更包含一第四半導體層在該第二半導體層上，該第四半導體層是以一n-型氮化物半導體所形成。
  18. 如請求項17之半導體裝置，其中，該第四半導體層是以摻雜有n-型雜質元件的GaN所形成。
  19. 如請求項1之半導體裝置，更包含一下緩衝層在該基體與該超晶格緩衝層之間。
  20. 一種半導體裝置的製造方法，包含：形成一超晶格緩衝層於一基體上；形成一上緩衝層於該超晶格緩衝層上；以氮化物半導體形成一第一半導體層於該上緩衝 層上；以氮化物半導體形成一第二半導體層於該第一半導體層上；及在該第二半導體層上形成一閘極電極、一源極電極和一汲極電極，其中，該超晶格緩衝層是藉由交替地且循環往復地層疊具有不同成份的氮化物半導體薄膜來被形成，而且該上緩衝層是以一具有一比該第一半導體層之帶隙寬之帶隙的氮化物半導體材料所形成並且是以一致使受體能階之深度大於或者相等於0.5eV的雜質元件摻雜。
TW103127050A 2013-09-19 2014-08-07 半導體裝置及其製造方法 TW201513342A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013194413A JP2015060987A (ja) 2013-09-19 2013-09-19 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201513342A true TW201513342A (zh) 2015-04-01

Family

ID=52667134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127050A TW201513342A (zh) 2013-09-19 2014-08-07 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20150076449A1 (zh)
JP (1) JP2015060987A (zh)
CN (1) CN104465743A (zh)
TW (1) TW201513342A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2016207934A (ja) * 2015-04-27 2016-12-08 シャープ株式会社 窒化物半導体装置
JP6730301B2 (ja) * 2015-11-02 2020-07-29 日本碍子株式会社 半導体素子用エピタキシャル基板の製造方法
CN105374870A (zh) * 2015-11-20 2016-03-02 成都嘉石科技有限公司 具备亚阈值势垒的hemt外延结构
EP3501105B1 (en) * 2016-08-22 2020-09-16 Epitronic Holdings Pte. Ltd. Surface acoustic wave rfid sensor for material and structure sensing
WO2019131546A1 (ja) * 2017-12-28 2019-07-04 ローム株式会社 窒化物半導体装置
CN111146269A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
CN109830536A (zh) * 2018-12-20 2019-05-31 厦门市三安集成电路有限公司 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
JP7458904B2 (ja) 2019-07-24 2024-04-01 クアーズテック合同会社 窒化物半導体基板
CN111684606A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US12154864B2 (en) 2021-03-30 2024-11-26 Innoscience (Suzhou) Technology Co., Ltd. III-nitride-based semiconductor devices on patterned substrates and method of making the same
US12125801B2 (en) * 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20230072850A1 (en) * 2021-04-12 2023-03-09 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125902B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
WO2022217413A1 (en) 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
WO2022218273A1 (en) * 2021-04-12 2022-10-20 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2010232297A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体装置
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
JP5788296B2 (ja) * 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
KR20130141290A (ko) * 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자

Also Published As

Publication number Publication date
JP2015060987A (ja) 2015-03-30
US20150076449A1 (en) 2015-03-19
CN104465743A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
TW201513342A (zh) 半導體裝置及其製造方法
CN104425584B (zh) 半导体装置
JP6119165B2 (ja) 半導体装置
US9184241B2 (en) Semiconductor apparatus
TWI557917B (zh) 半導體裝置及其製造方法
KR101272365B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2013206976A (ja) 化合物半導体装置及びその製造方法
CN104465744B (zh) 具有由氮化物半导体制成的缓冲层的半导体器件
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
US9997612B2 (en) Compound semiconductor device and method of manufacturing the same
JP6376257B2 (ja) 半導体装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP6566069B2 (ja) 化合物半導体装置及びその製造方法