[go: up one dir, main page]

KR970051355A - 동기형 반도체 메모리 장치의 컬럼 리던던시 회로 - Google Patents

동기형 반도체 메모리 장치의 컬럼 리던던시 회로 Download PDF

Info

Publication number
KR970051355A
KR970051355A KR1019950051503A KR19950051503A KR970051355A KR 970051355 A KR970051355 A KR 970051355A KR 1019950051503 A KR1019950051503 A KR 1019950051503A KR 19950051503 A KR19950051503 A KR 19950051503A KR 970051355 A KR970051355 A KR 970051355A
Authority
KR
South Korea
Prior art keywords
node
predetermined
control signal
response
signal
Prior art date
Application number
KR1019950051503A
Other languages
English (en)
Other versions
KR0173946B1 (ko
Inventor
이승훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950051503A priority Critical patent/KR0173946B1/ko
Priority to TW085114721A priority patent/TW308690B/zh
Priority to EP96308929A priority patent/EP0780764B1/en
Priority to DE69627799T priority patent/DE69627799T2/de
Priority to US08/766,562 priority patent/US5862087A/en
Priority to JP33595996A priority patent/JP3695614B2/ja
Publication of KR970051355A publication Critical patent/KR970051355A/ko
Application granted granted Critical
Publication of KR0173946B1 publication Critical patent/KR0173946B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

여기서는, 외부 클럭에 의해 동기되어 동작하며 고속 어드레스 지정이 이루어지는 동기형 반도체 메모리 장치의 칼럼 리던던시 회로에 채용될 수 있으면서도 작은 레이아웃 면적을 갖는 퓨즈 회로(fuse circuit)가 개시된다. 스위칭 회로(30)는 다른 스위칭 회로(20)를 이루는 NMOS 트랜지스터들 각각의 소오스에 연결되는 드레인과 Vss에 연결되는 소오스 및 클럭 신호가 인가되는 게이트를 갖는 NMOS 트랜지스터(25_1)로 구성되어 있다. 또 다른 스위칭 회로(40)는 제1노드(ND11)와 제5노드(ND15) 사이에 도전 경로가 연결되는 CMOS 전달 게이트와 인버터(23_4)로 구성되는데, 클럭 신호가 상기 전달 게이트의 NMOS 트랜지스터(25_2)의 게이트와 상기 인버터(23_4)의 입력 단자로 각각 인가되고 상기 인버터(23_4)의 출력신호가 상기 전달 게이트의 PMOS 트랜지스터(21_3)의 게이트로 인가된다. 어드레스의 리셋이 이루어지지 않는 상태에서 클럭 신호(CLK)가 '로우 레벨'로 천이되더라도, 노드 ND11는 프리챠지되지만 칼럼 리던던시 어드레싱신호(REDn)의 전압 레벨은 변하지 않는다. 이로써, 고속 어드레스 지정이 이루어지는 메모리 장치의 칼럼 리던던시 퓨즈 회로의 레이아웃 면적을 줄일 수 있는 효과가 얻어진다.

Description

동기형 반도체 메모리 장치의 칼럼 리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 다이내믹 형 퓨즈 회로의 바림직한 실시예의 상세회로도.

Claims (4)

  1. 소정의 제1노드와 제1전원 전압이 인가되는 소정의 제2노드 사이에 연결되고, 소정의 제어 신호가 소정의 전압 레벨을 갖는 것에 응답하거나 상기 제1노드가 소정의 전압 레벨을 갖는 것에 응답하여, 상기 제어 신호가 상기 소정의 전압 레벨로 천이됨과 동시에 상기 제1노드를 상기 제1전원 전압 레벨로 프리챠지하는 프리챠지 수단과; 상기 제1노드에 상호간 병렬로 연결되는 복수 개의 퓨즈들과; 소정의 제3노드와 상기 퓨즈들 사이에 연결되고, 소정의 칼럼 어드레스 신호들이 입력되는 것에 응답하여, 상기 각 퓨즈들과 상기 제3노드가 각각 상호간 전기적으로 연결되게 하거나 절연되게 하는 제1스위칭 수단과; 상기 제3노드와 제2전원 전압이 인가되는 소정의 제4노드 사이에 연결되고, 상기 제어 신호가 소정의 전압 레벨을 갖는 것에 응답하여, 상기 제3노드와 상기 제4노드가 상호간 전기적으로 연결되게 하거나 절연되게 하는 제2스위칭 수단과; 소정의 제5노드와 상기 제1노드 사이에 연결되고, 상기 제어 신호가 소정의 전압 레벨을 갖는 것에 응답하여, 상기 제1노드와 상기 제5노드가 상호간 전기적으로 연결되게 하거나 절연되게 하는 제3스위칭 수단과; 상기 제5노드에 연결되는 래치 수단과; 상기 래치 수단의 출력을 소정의 칼럼 리던던시 어드레싱 신호(REDn)로서 구동하는 출력 구동 수단을 포함하되; 상기 래치 수단은 상기 제3스위칭 수단에 의해 상기 제1노드와 상기 제5노드가 상호간 전기적으로 절연될 때에도 상기 출력 구동 수단의 입력 신호를 래치하는 동기형 반도체 메모리 장치의 칼럼 리던던시 회로.
  2. 제1항에 있어서, 상기 제2스위칭 수단은, 상기 제3노드에 연결되는 드레인과 상기 제4노드에 연결되는 소오스 및 상기 제어 신호가 인가되는 게이트를 갖는 NMOS 트랜지스터를 포함하는 동기형 반도체 메모리 장치의 칼럼 리던던시 회로.
  3. 제1항에 있어서, 상기 제3스위칭 수단은, 상기 제어 신호가 인가되는 제1제어 단자와 상기 제어 신호의 반전된 신호가 인가되는 제2제어 단자를 갖고, 상기 제1노드와 상기 신호 구동 수단의 상기 입력 단자 사이에 직렬로 연결되는 도전 경로를 갖는 CMOS 전달 게이트를 포함하는 동기형 반도체 메모리 장치의 칼럼 리던던시 회로.
  4. 하나의 퓨즈를 구비하고, 상기 퓨즈가 연결 상태에 있을 때 소정의 입력 신호가 인가되는 것에 응답하여 소정의 제1레벨의 제1제어 신호를 발생하며 상기 퓨즈가 절단 상태에 있을 때 상기 입력 신호가 인가되는 것에 응답하여 소정의 제2레벨의 상기 제1제어 신호를 발생하는 제어 신호 발생 수단과; 소정의 제1노드와; 제1 전원전압이 인가되는 소정의 제2노드와; 제2전원 전압이 인가되는 소정의 제3노드와; 상기 제1제어 신호가 입력되는 제어 단자를 갖고, 상기 제1제어 신호가 소정의 전압 레벨을 갖는 것에 응답하여, 상기 제1노드와 상기 제3노드를 전기적으로 연결하거나 절연하는 제1스위칭 수단과; 상기 제1노드와 상기 제2노드 사이에 연결되고, 상기 제1제어 신호와 소정의 제2제어 신호가 각각 소정의 전압 레벨들을 갖는 것에 응답하거나 상기 제1노드가 소정의 전압 레벨을 갖는 것에 응답하여, 상기 제2제어 신호가 상기 제2레벨로 천이됨과 동시에 상기 제1노드를 프리챠지시키는 프리챠지 수단과; 상기 제1노드에 상호간 병렬로 연결되는 복수 개의 퓨즈들과; 소정의 제4노드와; 상기 퓨즈들과 상기 제4노드 사이에 연결되고, 소정의 칼럼 어드레스 신호들이 입력되는 것에 응답하여, 상기 각 퓨즈들과 상기 제4노드를 전기적으로 연결하거나 절연하는 제2스위칭 수단과; 상기 제3노드와 상기 제4노드 사이에 연결되고, 상기 제2제어 신호가 상기 제1 및 제2전압 레벨 중 어느 하나를 갖는 것에 응답하여, 상기 제3노드와 상기 제4노드를 전기적으로 연결하거나 절연하는 제3스위칭 수단과; 소정의 제5노드와;상기 제1노드와 상기 제5노드 사이에 연결되고, 상기 제2제어 신호가 상기 제1 및 제2전압 레벨 중 어느 하나를 갖는 것에 응답하여 상기 제1노드와 상기 제5노드를 전기적으로 연결하거나 절연하는 제4스위칭 수단과; 상기 제5노드에 연결되어 상기 제1노드로부터의 신호를 래치하는 래치 수단과; 상기 래치 수단의 출력을 소정의 칼럼 리던던시 어드레싱 신호(REDn)로서 구동하는 구동 수단과; 상기 제3노드와 상기 제5노드 사이에 연결되고, 상기 제어 신호 발생 수단의 상기 입력 신호와 동시에 발생되는 소정의 입력 신호가 입력되는 것에 응답하여 상기 제3노드와 상기 제5노드를 전기적으로 연결하거나 절연하는 제5스위칭 수단을 포함하는 동기형 반도체 메모리 장치의 컬럼 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051503A 1995-12-18 1995-12-18 동기형 반도체 메모리 장치의 컬럼 리던던시 회로 KR0173946B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950051503A KR0173946B1 (ko) 1995-12-18 1995-12-18 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
TW085114721A TW308690B (ko) 1995-12-18 1996-11-28
EP96308929A EP0780764B1 (en) 1995-12-18 1996-12-10 A redundancy circuit for memory devices having high frequency addressing cycles
DE69627799T DE69627799T2 (de) 1995-12-18 1996-12-10 Redundanzschaltung für Speichergeräte mit hochfrequenten Adressierungszyklen
US08/766,562 US5862087A (en) 1995-12-18 1996-12-13 Redundancy circuit for memory devices having high frequency addressing cycles
JP33595996A JP3695614B2 (ja) 1995-12-18 1996-12-16 半導体メモリ装置の冗長用ヒューズ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051503A KR0173946B1 (ko) 1995-12-18 1995-12-18 동기형 반도체 메모리 장치의 컬럼 리던던시 회로

Publications (2)

Publication Number Publication Date
KR970051355A true KR970051355A (ko) 1997-07-29
KR0173946B1 KR0173946B1 (ko) 1999-04-01

Family

ID=19441104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051503A KR0173946B1 (ko) 1995-12-18 1995-12-18 동기형 반도체 메모리 장치의 컬럼 리던던시 회로

Country Status (6)

Country Link
US (1) US5862087A (ko)
EP (1) EP0780764B1 (ko)
JP (1) JP3695614B2 (ko)
KR (1) KR0173946B1 (ko)
DE (1) DE69627799T2 (ko)
TW (1) TW308690B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW446946B (en) * 1999-10-08 2001-07-21 Vanguard Int Semiconduct Corp Redundant decoder with fuse-controlled transistor
US6757852B1 (en) 2000-07-05 2004-06-29 Freescale Semiconductor, Inc. Self resetting high speed redundancy circuit and method thereof
US6636102B1 (en) * 2001-01-31 2003-10-21 National Semiconductor Corporation Polyfuse trim read cell
JP4614775B2 (ja) * 2005-01-14 2011-01-19 パナソニック株式会社 電気ヒューズ回路
KR100648282B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 반도체 메모리 장치의 결함 어드레스 저장 회로
JP4620480B2 (ja) * 2005-02-02 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置
US7068554B1 (en) * 2005-02-09 2006-06-27 International Business Machines Corporation Apparatus and method for implementing multiple memory redundancy with delay tracking clock
KR100790819B1 (ko) * 2006-07-20 2008-01-02 삼성전자주식회사 반도체 집적 회로 및 그의 제조 방법
JP5082334B2 (ja) 2006-08-18 2012-11-28 富士通セミコンダクター株式会社 電気ヒューズ回路、メモリ装置及び電子部品
KR101009337B1 (ko) * 2008-12-30 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치
KR101204665B1 (ko) * 2010-03-31 2012-11-26 에스케이하이닉스 주식회사 퓨즈회로
TWI482165B (zh) * 2011-09-13 2015-04-21 Ind Tech Res Inst 在三維晶片堆疊後可修補記憶體的技術
US9053889B2 (en) * 2013-03-05 2015-06-09 International Business Machines Corporation Electronic fuse cell and array
US9082511B2 (en) 2013-06-07 2015-07-14 Elite Semiconductor Memory Technology Inc. Redundancy evaluation circuit for semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337899A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp 半導体記憶装置
US4689494A (en) * 1986-09-18 1987-08-25 Advanced Micro Devices, Inc. Redundancy enable/disable circuit
JP2519468B2 (ja) * 1987-08-26 1996-07-31 松下電子工業株式会社 半導体集積回路
JPH02310898A (ja) * 1989-05-25 1990-12-26 Nec Corp メモリ回路
JP2600435B2 (ja) * 1990-05-08 1997-04-16 松下電器産業株式会社 冗長救済回路
KR0131721B1 (ko) * 1994-06-08 1998-04-15 김주용 반도체 소자의 컬럼 리던던시 장치
US5495446A (en) * 1994-09-30 1996-02-27 Sgs-Thomson Microelectronics, Inc. Pre-charged exclusionary wired-connected programmed redundant select
JPH08111098A (ja) * 1994-10-12 1996-04-30 Nec Corp メモリ回路
US5574689A (en) * 1995-07-11 1996-11-12 Micron Technology, Inc. Address comparing for non-precharged redundancy address matching

Also Published As

Publication number Publication date
DE69627799T2 (de) 2004-03-25
US5862087A (en) 1999-01-19
TW308690B (ko) 1997-06-21
JPH09185897A (ja) 1997-07-15
DE69627799D1 (de) 2003-06-05
KR0173946B1 (ko) 1999-04-01
EP0780764A2 (en) 1997-06-25
JP3695614B2 (ja) 2005-09-14
EP0780764B1 (en) 2003-05-02
EP0780764A3 (en) 1999-04-14

Similar Documents

Publication Publication Date Title
KR890008849A (ko) 퓨우즈 상태 검출회로
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
KR950025989A (ko) 반도체 집적회로장치
KR0146387B1 (ko) 플립플롭형 증폭 회로
KR940010317A (ko) 반도체 집적 회로 장치에서 안정하게 동작하는 신호 출력 회로 및 그의 전원 배선의 배치
KR890010903A (ko) 고집적도 메모리용 모드 선택회로
KR970063278A (ko) 반도체 메모리
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
US5446694A (en) Semiconductor memory device
KR970016535A (ko) 어드레스 디코더
KR960012017A (ko) 반도체 메모리장치의 워드라인드라이버
KR100303782B1 (ko) 두개의 공급전위를 사용하여 메모리소자의 셀 플레이트 라인을구동하기 위한 장치
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
JPH0574158B2 (ko)
US6337580B2 (en) Semiconductor integrated circuit having transistors for cutting-off subthreshold current
KR100313495B1 (ko) 반도체메모리장치의동작모드결정회로
KR0179776B1 (ko) 워드라인 구동장치
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
KR100583108B1 (ko) 레벨 시프터 회로
KR950009708A (ko) 고속 동작의 차동 증폭기를 갖춘 반도체 장치
KR950022139A (ko) 반도체메모리장치의 입력버퍼
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR20000011503A (ko) 한쌍의상보신호선상의불필요하게된전하를이용하는반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951218

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951218

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011008

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031008

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20071101

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20091010