[go: up one dir, main page]

KR0179776B1 - 워드라인 구동장치 - Google Patents

워드라인 구동장치 Download PDF

Info

Publication number
KR0179776B1
KR0179776B1 KR1019950049980A KR19950049980A KR0179776B1 KR 0179776 B1 KR0179776 B1 KR 0179776B1 KR 1019950049980 A KR1019950049980 A KR 1019950049980A KR 19950049980 A KR19950049980 A KR 19950049980A KR 0179776 B1 KR0179776 B1 KR 0179776B1
Authority
KR
South Korea
Prior art keywords
word line
gate
source
signal
line driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950049980A
Other languages
English (en)
Other versions
KR970051161A (ko
Inventor
유민영
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950049980A priority Critical patent/KR0179776B1/ko
Publication of KR970051161A publication Critical patent/KR970051161A/ko
Application granted granted Critical
Publication of KR0179776B1 publication Critical patent/KR0179776B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 칩내부의 워드라인 구동장치에 관한 것으로, 비트 신호를 게이트로 인가받아 워드라인 구동 입력신호를 전달하는 트랜지스터의 게이트 노드의 전압 증폭도 및 게이트 커패시턴스를 줄여 워드라인을 고속동작시키는데 목적이 있는 것으로, 이와같은 목적은 워드라인 구동 입력신호를 드레인으로 인가받으며 소오스는 인버터의 입력단과 접속된 제1엔모스 트랜지스터와, 상기 제1엔모스 트랜지스터의 소오스에 입력단이 연결되어 입력되는 신호를 반전시킴으로써 워드라인 구동 출력신호를 출력하는 상기 인버터와, 드레인은 전원전압과 연결되고, 게이트는 접지전위에 연결되며 소오스는 상기 제1엔모스 트랜지스터의 소오스와 인버터의 입력단 사이에 연결된 피모스 트랜지스터로 구성된 워드라인 구동장치에 있어서, 드레인은 비트신호를 인가받으며 게이트는 접지전위에 연결되고, 소오스는 상기 제1엔모스 트랜지스터의 게이트로 접속된 제2피모스 트랜지스터를 더 포함하여 구성함으로써 달성되는 것이다.

Description

워드라인 구동장치
제1도는 종래의 워드라인 구동장치의 상세 회로도.
제2도는 제1도 각 단의 출력 파형도.
제3도는 본 발명의 워드라인 구동장치의 상세 회로도.
제4도는 제3도 각 단의 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
M1 : 엔모스 트랜지스터 M2, M5 : 피모스 트랜지스터
INV : 인버터
본 발명은 반도체 칩 내부의 워드라인 구동장치에 관한 것으로, 특히 라인의 커패시턴스 성분 및 전압 증폭도를 줄여 지연시간을 줄임으로써 고속동작이 가능하도록 한 워드라인 구동장치에 관한 것이다.
종래의 워드라인 구동장치는 제1도에 도시된 바와같이, 비트신호(BS)를 게이트로 인가받고, 워드라인 구동 입력신호(GWL)를 드레인으로 인가받으며 소오스는 인버터(INV)의 입력단과 접속된 엔모스 트랜지스터(M1)와, 상기 엔모스 트랜지스터(M1)의 소오스에 입력단이 연결되어 입력되는 신호를 반전시킴으로써 워드라인 구동 출력신호(MWL)를 출력하는 상기 인버터(INV)와, 드레인은 전원전압(VCC)과 연결되고, 게이트는 접지전위(VSS)에 연결되며 소오스는 상기 엔모스 트랜지스터(M1)의 소오스와 인버터(INV)의 입력단사이에 연결된 피모스 트랜지스터(M2)로 구성된다.
이를 상세히 설명하면 다음과 같다.
엔모스 트랜지스터(M1)의 드레인에 제2도(a)에 도시된 바와같이 워드라인 구동 입력신호(GWL)가 고전위에서 저전위의 신호로 떨어져 인가된 다음, 소정시간 경과후에 제2도(b)에 도시된 바와같이 엔모스 트랜지스터(M1)의 게이트에 고전위의 비트신호(BS)가 인가된다면, 상기 비트신호(BS)에 의해 엔모스 트랜지스터(M1)는 게이트 커패시터에 의하여 소정시간 지연 후 온되어 저전위의 워드라인 구동 입력신호(GWL)를 인버터(INV)의 입력단에 인가하게 되고, 이로인해 제2도(c)에 도시된 바와같이 상기 엔모스 트랜지스터(M1)는 상기 비트신호(BS)에 대해 소정 시간 지연된 고전위의 워드라인 구동 출력신호(MWL)가 출력된다.
이후, 상기 워드라인 구동 입력신호(GWL)가 저전위의 상태를 유지하고 있는 동안에, 비트신호(BS)가 고전위에서 저전위의 신호로 떨어져 엔모스 트랜지스터(M1)를 오프시키게 되면, 고전위 구간에서의 노드 커패시턴스에 의해 인버터(INV)를 통한 신호는 제2도(c)에 도시된 바와 같이 소정시간 지연 후 워드라인 구동 출력신호(MWL)도 저전위로 떨어지게 된다.
이때, 상기 비트신호(BS)가 저전위 상태로 떨어지게 되면 피모스 트랜지스터(M2)를 통한 전원전압(VCC)이 인버터(INV)의 입력에 인가되어 워드라인 구동 출력신호(MWL)를 계속 저전위 상태로 유지하도록 한다.
그런데, 이와같은 경우에 트랜지스터의 게이트 커패시턴스에 의해 전달되는 워드라인 구동 입력신호가 소정시간 지연되어 발생하게 됨으로써, 워드라인 구동 출력신호의 실질적인 인에이블 시간이 지연되어 고속동작을 저해하는 요인이 되는 문제점이 있었다.
따라서, 본 발명은 이러한 문제점을 감안하여 비트신호를 게이트로 인가받아 워드라인 구동 입력신호를 전달하는 트랜지스터의 게이트 노드의 전압 증폭도 및 게이트 커패시턴스를 줄여 워드라인을 고속동작시키는데 목적이 있는 것으로, 이와같은 목적을 본 발명을 상세히 설명한다.
본 발명 워드라인 구동장치는 제3도에 도시한 바와같이, 워드라인 구동 입력신호(GWL)를 드레인으로 인가받으며 소오스는 인버터(INV)의 입력단과 접속된 제1엔모스 트랜지스터(M1)와, 상기 제1엔모스 트랜지스터(M1)의 소오스에 입력단이 연결되어 입력되는 신호를 반전시킴으로써 워드라인 구동 출력신호(MWL)를 출력하는 상기 인버터(INV)와, 드레인은 전원전압(VCC)과 연결되고, 게이트는 접지전위(VSS)에 연결되며 소오스는 상기 제1엔모스 트랜지스터(M1)의 소오스와 인버터(INV)의 입력단 사이에 연결된 피모스 트랜지스터(M2)로 구성된 워드라인 구동장치에 있어서, 드레인은 비트신호(BS)를 인가받으며 게이트는 접지전위(VSS)에 연결되고, 소오스는 상기 제1엔모스 트랜지스터(M1)의 게이트로 접속된 제2피모스 트랜지스터(M5)를 더 포함하여 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
제1엔모스 트랜지스터(M1)의 드레인에 제4도(a)에 도시한 바와같이 워드라인 구동 입력신호(GWL)가 고전위에서 저전위의 신호로 떨어져 인가된 다음, 소정시간 경과후에 제4도(b)에 도시한 바와같이 제2피모스 트랜지스터(M5)의 드레인에 고전위의 비트신호(BS)가 인가된다면, 그 제2피모스 트랜지스터(M5)의 게이트는 접지전위(VSS)와 연결되어 노말(normal) 온 상태에 있게 되므로 그 트랜지스터(M5)의 임계전압에 의해서 소오스와 상기 제1엔모스 트랜지스터(M1)의 게이트 사이의 노드(N1)는 전압 증폭도 및 커패시턴스 성분이 줄어들어 제4도(c)에 도시한 바와같이 상기 비트신호(BS)에 대응하여 별다른 지연없이 고전위의 신호로 된다.
이에따라, 제1엔모스 트랜지스터(M1)는 온되어 저전위의 워드라인 신호(GWL)를 인버터(INV)의 입력단에 연결하게 되는데, 이때 상기 제1엔모스 트랜지스터(M1)의 소오스와 인버터(INV)의 입력단 사이의 노드(N2) 또한 제4도(d)에 도시한 바와같이 별다른 지연이 발생하지 않게 됨으로써 인버터(INV)에 의해 반전된 워드라인 구동 출력신호(MWL)도 상기 비트신호(BS)에 비해 큰 지연없이 저전위에서 고전위의 신호로 된다.
이후, 상기 워드라인 구동 입력신호(GWL)가 저전위의 상태를 유지하고 있는 동안에, 비트신호(BS)가 고전위에서 저전위의 신호로 떨어져 제1엔모스 트랜지스터(M1)를 오프시키게 되면, 제1피모스 트랜지스터(M2)에 의해 노드(N2)는 풀업(pull-up)되므로 제4도(e)에 도시한 바와같이 큰 지연없이 워드라인 구동 출력신호(MWL)도 저전위로 떨어져 그 저전위상태를 계속 유지하게 된다.
이와같이 본 발명은 비트신호를 게이트로 인가받아 워드라인 구동 입력신호를 전달하는 트랜지스터의 게이트 노드에서 발생하는 전압증폭도 및 게이트 커패시턴스를 줄임으로써 그에따른 지연시간을 줄이게 되어 워드라인의 고속동작을 실현할 수 있는 효과가 있게 된다.

Claims (1)

  1. 워드라인 구동 입력신호를 드레인으로 인가받으며 소오스는 인버터의 입력단과 접속된 제1엔모스 트랜지스터와, 상기 제1엔모스 트랜지스터의 소오스에 입력단이 연결되어 입력되는 신호를 반전시킴으로써 워드라인 구동 출력신호를 출력하는 상기 인버터와, 드레인은 전원전압과 연결되고, 게이트는 접지전위에 연결되며 소오스는 상기 제1엔모스 트랜지스터의 소오스와 인버터의 입력단 사이에 연결된 피모스 트랜지스터로 구성된 워드라인 구동장치에 있어서, 드레인은 비트신호를 인가받으며 게이트는 접지전위에 연결되고, 소오스는 상기 제1엔모스 트랜지스터의 게이트로 접속된 제2피모스 트랜지스터를 더 포함하여 구성한 것을 특징으로 하는 워드라인 구동장치.
KR1019950049980A 1995-12-14 1995-12-14 워드라인 구동장치 Expired - Fee Related KR0179776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049980A KR0179776B1 (ko) 1995-12-14 1995-12-14 워드라인 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049980A KR0179776B1 (ko) 1995-12-14 1995-12-14 워드라인 구동장치

Publications (2)

Publication Number Publication Date
KR970051161A KR970051161A (ko) 1997-07-29
KR0179776B1 true KR0179776B1 (ko) 1999-04-15

Family

ID=19440138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049980A Expired - Fee Related KR0179776B1 (ko) 1995-12-14 1995-12-14 워드라인 구동장치

Country Status (1)

Country Link
KR (1) KR0179776B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11475948B2 (en) 2019-09-25 2022-10-18 Samsung Electronics Co., Ltd. Memory device and operating method of memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11475948B2 (en) 2019-09-25 2022-10-18 Samsung Electronics Co., Ltd. Memory device and operating method of memory device

Also Published As

Publication number Publication date
KR970051161A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5444408A (en) Active pull-up voltage spike reducer
KR960013861B1 (ko) 고속 데이타 전송을 위한 부트스트랩 회로
KR940017201A (ko) 데이타 출력 버퍼
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR920005479A (ko) Mos드라이버회로
KR19990081109A (ko) 위상 분리기
KR0179776B1 (ko) 워드라인 구동장치
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
KR100244461B1 (ko) 출력 버퍼 회로
KR100190759B1 (ko) 워드라인 구동회로
KR100308069B1 (ko) 부트스트랩핑 회로
KR100273216B1 (ko) 출력버퍼회로
KR940002858B1 (ko) 고속형 워드선 구동장치
KR100457330B1 (ko) 데이터출력버퍼회로
KR100363697B1 (ko) 반도체 메모리 장치
KR930002078Y1 (ko) 씨모오스 출력 전위를 갖는 엔모오스 출력회로
KR100555453B1 (ko) 데이터 출력버퍼
KR0119247Y1 (ko) 디코더 회로
KR100198657B1 (ko) 출력 버퍼 회로
KR200211288Y1 (ko) 슈미트 트리거 회로
KR980006889A (ko) 반도체 메모리 장치의 데이터 출력 버퍼
KR930020444A (ko) 반도체 메모리장치의 워드라인 구동회로
KR19980058473A (ko) 반도체 메모리소자의 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951214

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951214

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20081010