[go: up one dir, main page]

KR970029861A - 비휠발성 레지스터 및 이 비휘발성 레지스터의 데이타 액세스방법 - Google Patents

비휠발성 레지스터 및 이 비휘발성 레지스터의 데이타 액세스방법 Download PDF

Info

Publication number
KR970029861A
KR970029861A KR1019960051645A KR19960051645A KR970029861A KR 970029861 A KR970029861 A KR 970029861A KR 1019960051645 A KR1019960051645 A KR 1019960051645A KR 19960051645 A KR19960051645 A KR 19960051645A KR 970029861 A KR970029861 A KR 970029861A
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
voltage
data
control
Prior art date
Application number
KR1019960051645A
Other languages
English (en)
Other versions
KR100476483B1 (ko
Inventor
디. 타이 지-더
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970029861A publication Critical patent/KR970029861A/ko
Application granted granted Critical
Publication of KR100476483B1 publication Critical patent/KR100476483B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 비휘발성 레지스터(10) 및 이 휘발성 레지스터(10)에 대해 데이타를 기록 및 판독하는 방법을 제공한다. 기록시 제1쌍의 강유전성 커패시터(14, 16)는 제1전송 게이트(12)를 통해 데이타 신호를 수신하고 제2쌍의 강유전성 커패시터(24, 26)는 제2전송 게이트(32)를 통해 상보 데이타 신호를 수신한다. 추출신호와 복원 신호는 상기 데이타에 따라 두 쌍의 강유전성 커패시터(14, 16, 24, 26)를 각각의 분극상태로 만든다. 판독시, 상기 추출신호는 전압검출기(18)의 두 전압전극에서는 나타나는 레지스터(10)에 저장된 데이타에 따라 전압차를 생성한다. 상기 전압차는 증폭된 다음, 두 전송 게이트(12, 32)를 통해 상기 레지스터(10)로부터 전송된다. 상기 복원신호는 상기 데이타를 비휘발성 레지스터(10)로 복원시킨다.

Description

비휘발성 레지스터 및 이 비휘발성 레지스터의 데이타 액세스방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 비휘발성 래지스터의 개략도.
제3도는 본 발명의 타이밍 실시예에 따라 제1도의 레지스터에 대해 데이타를 기록 및 판독하는 타이밍도.

Claims (5)

  1. 추출신호의 수신을 위해 접속된 제1전극과 데이타신호의 전송을 위해 접속된 제2전극을 가지고 있는 분극유지된 제1커패시터(14); 제1커패시터(14)의 제2전극에 접속된 제1전극과 복원신호의 수신을 위해 접속된 제2전극을 가지고 있는 분극유지된 제2커패시터(16); 제1커패시터(14)의 제1전극에 접속된 제1전극과 상보 데이타신호의 수신을 위해 접속된 제2전극을 가지고 있는 분극유지된 제3커패시터(24); 제3커패시터(24)의 제2전극에 접속된 제1전극과 제2커패시터(16)의 제2전극에 접속된 제2전극을 가지고 있는 분극유지된 제4커패시터(26); 상기제1커패시터(14)의 제2전극에 접속된 제1전압전극, 제3커패시터(24)의 제2전극에 접속된 제2전압전극, 제1제어전극, 및 제2제어전극을 가지고 있는 전압검출기(18); 제1활성화신호의 수신을 위해 접속된 제어전극, 제1전압레벨의 수신을 위해 접속된 제1전류전도전극, 및 상기 전압검출기(18)의 제1제어전극에 접속된 제2전류전도전극을 가지고 있는 제1스위치(27); 및 제2활성화신호의 수신을 위해 접속된 제어전극, 제2전압레벨의 수신을 위해 접속된 제1전류전도전극, 및 전압검출기(18)의 제2제어전극에 접속된 제2전류전도전극을 가지고 있는 제2스위치(28)를 구비하고 있는 것을 특징으로 하는 비휘발성 레지스터.
  2. 제1항에 있어서, 상기 전압검출기(18)는 전압검출기(18)의 제1전압전극에 접속된 입력, 전압검출기(18)의 제2전압전극에 접속된 출력, 전압검출기(18)의 제1제어전극에 접속된 제1인에이블전극, 및 전압검출기(18)의 제2제어전극에 접속된 제2인에이블전극을 가지고 있는 제1인버터; 및 전압검출기(18)의 제2전압전극에 접속된 입력, 전압검출기(18)의 제1전압전극에 접속된 출력, 전압검출기(18)의 제1제어전극에 접속된 제1인에이블전극, 및 전압검출기(18)의 제2제어전극에 접속된 제2인에이블전극을 가지고 있는 제2인버터를 구비하고 있는 것을 특징으로 하는 비휘발성 레지스터.
  3. 제1항에 있어서, 상기 제1커패시터(14)의 제2전극은 제1전송게이트(12)를 통해 데이타신호를 전송하기 위해 접속되어 있고, 상기 제3커패시터(24)의 제2전극은 제2전송 게이트(32)를 통해 상보 데이타신호를 전송하기 위해 접속되어 있으며, 상기 제1전송 게이트(12)는 제어신호를 수신하기 위해 접속되어 있는 제1제어전극과, 데이타 신호를 전송하기 위해 접속되어 있는 제1데이타전극, 및 제1커패시터의 제2전극에 접속되어 있는 제2데이타전극을 포함하고 있으며, 상기 제2전송 게이트(32)는 제어신호를 수신하기 위해 접속되어 있는 제1제어전극, 상보 데이타신호를 전송하기 위해 접속되어 있는 제1데이타전극, 및 제3커패시터의 제2전극에 접속되어 있는 제2데이타전극을 포함하고 있는 것을 특징으로 하는 비휘발성 레지스터.
  4. 비휘발성 레지스터(10)에 데이타를 기록하는 데이타 기록방법에 있어서, 제1전극과 제2전극을 가지고 있는 분극유지된 제1커패시터(14), 제1전극과 제2전극을 가지고 있는 분극유지된 제2커패시터(16), 제1전극과 제2전극을 가지고 있는 분극유지된 제3커패시터(24), 제1전극과 제2전극을 가지고 있는 분극유지된 제4커패서터(26)를 가지고 있는 비휘발성 레지스터(10)를 제공하는 단계로서, 제1커패시터(14)의 제2전극은 제2커패시터(16)의 제1전극에 접속되어 있고 제3커패시터(24)의 제2전극은 제4커패시터(26)의 제1전극에 접속되어 있는 단계; 제1커패시터(14)의 제2전극에 데이타신호를 전송하고 제3커패시터(24)의 제2전극에 상보 데이타신호를 전송하는 단계; 제1커패시터(14)의 제1전극 및 제3커패시터(24)의 제1전극에 제1추출전압을 인가하는 단계; 제2커패시터(16)의 제2전극 및 제4커패시터(26)의 제2전극에 제1복원전압을 인가하는 단계; 제1커패시터(14)의 제1전극 및 제3커패시터(24)의 제1전극에 제2추출전압을 인가하는 단계; 제1커패시터(16)의 제2전극 및 제4커패시터(26)의 제2전극에 제2복원전압을 인가하는 단계; 및 상기 비휘발성 레지스터에 데이타를 저장하기 위해 인가된 전압레벨로 부터 제1커패시터의 제2전극과 제3커패시터의 제2전극을 격리시키는 단계를 포함하고 있는 것을 특징으로 하는 데이타 기록방법.
  5. 비휘발성 레지스터(10)로부터 데이타를 판독하는 데이타 판독방법에 있어서, 제1전극과 제2전극을 가지고 있는 분극유지된 제1커패시터(14), 제1전극과 제2전극을 가지고 있는 분극유지된 제2커패시터(16), 제1전극과 제2전극을 가지고 있는 분극유지된 제3커패시터(24), 제1전극과 제2전극을 가지고 있는 분극유지된 제4커패시터(26)를 가지고 있는 비휘발성 레지스터(10)를 제공하는 단계로서, 제1커패시터(14)의 제2전극은 제2커패시터(16)의 제1전극에 접속되어 있고 제3커패시터(24)의 제2전극은 제4커패시터(26)의 제1전극에 접속되어 있는 단계; 제1커패시터의 제1전극 및 제2커패시터의 제2전극의 양단 및 제3커패시터의 제1전극 및 제4커패시터의 제2전극의 양단의 제1전압을 발생하는 단계; 제2커패시터의 양단전압으로부터 제4커패시터의 양단전압을 감산함으로써 제1차전압을 발생하는 단계; 제1데이타값전압을 제1커패시터의 제2전극에 인가하고 제2데이타값전압은 제3커패시터의 제2전극에 인가하는 단게로서, 제1데이타값전압으로부터 제2데이타값전압을 감산함으로써 발생된 제2차전압의 극성이 제1차전압의 극성과 동일한 단계; 비휘발성 레지스터로부터 논리값을 판독하기 위해 제1데이타값전압과 제2데이타값전압을 감지하는 단계; 제1커패시터의 제1전극에 그리고 제3커패시터의 제1전극에 제1추출전압을 인가하는 단계; 제2커패시터의 제2전극에 그리고 제4커패시터의 제2전극에 제1복구전압을 인가하는 단계; 제1커패시터의 제1전극에 그리고 제3커패시터의 제1전극에 제2추출전압을 인가하는 단계; 제2커패시터의 제2전극에 그리고 제4커패시터의 제2전극에 제2복구전압을 인가하는 단계; 및 제1커패시터의 제2전극에 인가된 제1데이타값전압을 제거하고 제3커패시터의 제2전극에 인가된 제2데이타값전압을 제거하는 단계를 포함하고 있는 것을 특징으로 하는 데이타 판독방법.
KR1019960051645A 1995-11-02 1996-11-02 비휘발성레지스터,데이타기록방법및데이타판독방법 KR100476483B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/552,156 US5592411A (en) 1995-11-02 1995-11-02 Non-volatile register and method for accessing data therein
US552.156 1995-11-02
US552,156 1995-11-02

Publications (2)

Publication Number Publication Date
KR970029861A true KR970029861A (ko) 1997-06-26
KR100476483B1 KR100476483B1 (ko) 2005-06-23

Family

ID=24204156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051645A KR100476483B1 (ko) 1995-11-02 1996-11-02 비휘발성레지스터,데이타기록방법및데이타판독방법

Country Status (6)

Country Link
US (1) US5592411A (ko)
EP (1) EP0772199A3 (ko)
JP (1) JP4328390B2 (ko)
KR (1) KR100476483B1 (ko)
SG (1) SG42440A1 (ko)
TW (1) TW307867B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518936B2 (ja) * 1995-08-23 2004-04-12 ローム株式会社 プログラム可能な機能装置
KR100231404B1 (ko) * 1996-02-22 1999-11-15 가네꼬 히사시 다수의 값을 갖는 소형 반도체 메모리 디바이스
US5737260A (en) * 1996-03-27 1998-04-07 Sharp Kabushiki Kaisha Dual mode ferroelectric memory reference scheme
WO2003025938A1 (en) 2001-09-17 2003-03-27 Cascade Semiconductor Corporation Low-power, high-density semiconductor memory device
WO2003044953A1 (fr) * 2001-11-19 2003-05-30 Rohm Co., Ltd. Appareil de maintien de donnees et procede de lecture de donnees
JP4091301B2 (ja) * 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
US6788567B2 (en) * 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
KR100583090B1 (ko) 2003-05-30 2006-05-23 주식회사 하이닉스반도체 강유전체 레지스터의 캐패시터 제조방법
WO2004112044A1 (ja) * 2003-06-13 2004-12-23 Fujitsu Limited 半導体記憶装置
US7630228B2 (en) * 2007-08-30 2009-12-08 Intel Corporation Methods and apparatuses for operating memory
KR100915072B1 (ko) * 2008-01-30 2009-09-02 주식회사 하이닉스반도체 비휘발성 래치 회로
JP5856799B2 (ja) * 2011-10-17 2016-02-10 ピクストロニクス，インコーポレイテッド ラッチ回路および表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832789B2 (ja) * 1980-07-18 1983-07-15 富士通株式会社 半導体メモリ
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
US4974204A (en) * 1989-08-28 1990-11-27 National Semiconductor Corporation Non-volatile programmable interconnection circuit
KR930006620B1 (ko) * 1990-11-06 1993-07-21 재단법인 한국전자통신연구소 저잡음 특성을 갖는 다이내믹 램
US5031143A (en) * 1990-11-21 1991-07-09 National Semiconductor Corporation Preamplifier for ferroelectric memory device sense amplifier
US5198706A (en) * 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
KR930015015A (ko) * 1991-12-20 1993-07-23 윌리엄 이. 힐러 강유전성 캐패시터를 갖는 메모리 셀
JP3270765B2 (ja) * 1992-03-03 2002-04-02 ローム株式会社 不揮発性記憶素子
US5309391A (en) * 1992-10-02 1994-05-03 National Semiconductor Corporation Symmetrical polarization enhancement in a ferroelectric memory cell
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US5406510A (en) * 1993-07-15 1995-04-11 Symetrix Corporation Non-volatile memory
US5487030A (en) * 1994-08-26 1996-01-23 Hughes Aircraft Company Ferroelectric interruptible read memory
JP2692641B2 (ja) * 1995-03-24 1997-12-17 日本電気株式会社 不揮発性メモリセル

Also Published As

Publication number Publication date
US5592411A (en) 1997-01-07
EP0772199A3 (en) 1998-10-21
TW307867B (ko) 1997-06-11
EP0772199A2 (en) 1997-05-07
SG42440A1 (en) 1997-08-15
JPH09147578A (ja) 1997-06-06
KR100476483B1 (ko) 2005-06-23
JP4328390B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
US5424975A (en) Reference circuit for a non-volatile ferroelectric memory
CA1099347A (en) Cross-coupled charge transfer sense amlifier circuits
US4247791A (en) CMOS Memory sense amplifier
US4300213A (en) Memory circuit with increased operating speed
KR970029861A (ko) 비휠발성 레지스터 및 이 비휘발성 레지스터의 데이타 액세스방법
KR890001083A (ko) 영속성 메모리 셀 회로 및 데이타 상태 기록 및 판독 방법
KR900004635B1 (ko) 반도체 메모리장치의 충전 및 등화회로
JPS58116B2 (ja) 感知増幅器
WO1995002883A1 (en) Non-volatile memory
EP0721189B1 (en) Ferroelectric memory and method for controlling operation of the same
EP1414046A2 (en) Non-volatile sram
KR940010585A (ko) 동기식 스태틱 랜덤 액세스 메모리 및 전화 통신 패킷 스위치에 사용하기 위한 방법
US4150311A (en) Differential amplifier circuit
KR970076810A (ko) 반도체 기억 장치
US4262341A (en) Memory circuit
CA1167962A (en) Row driver circuit for semiconductor memory
US4336465A (en) Reset circuit
JPS6027116B2 (ja) 未知の電荷の感知装置
US3964031A (en) Memory cell
US3629612A (en) Operation of field-effect transistor circuit having substantial distributed capacitance
US3971004A (en) Memory cell with decoupled supply voltage while writing
KR100275336B1 (ko) 강유전체 메모리 장치의 기준전압발생기
US3936810A (en) Sense line balancing circuit
WO1994003900A1 (en) Six transistor dynamic content addressable memory circuit
JPS5942400B2 (ja) 基準波形回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961102

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961102

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040227

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041117

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050304

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050307

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080117

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090121

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100122

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110225

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120224

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130225

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140224

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160209