[go: up one dir, main page]

KR940010585A - 동기식 스태틱 랜덤 액세스 메모리 및 전화 통신 패킷 스위치에 사용하기 위한 방법 - Google Patents

동기식 스태틱 랜덤 액세스 메모리 및 전화 통신 패킷 스위치에 사용하기 위한 방법 Download PDF

Info

Publication number
KR940010585A
KR940010585A KR1019930020991A KR930020991A KR940010585A KR 940010585 A KR940010585 A KR 940010585A KR 1019930020991 A KR1019930020991 A KR 1019930020991A KR 930020991 A KR930020991 A KR 930020991A KR 940010585 A KR940010585 A KR 940010585A
Authority
KR
South Korea
Prior art keywords
memory cell
memory
bit value
random access
read
Prior art date
Application number
KR1019930020991A
Other languages
English (en)
Other versions
KR970004416B1 (ko
Inventor
지. 딕킨스 알렉산더
하타미안 메히디
크리쉬나 레오 세일레쉬
Original Assignee
제럴드 에이. 디블라시
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제럴드 에이. 디블라시, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 제럴드 에이. 디블라시
Publication of KR940010585A publication Critical patent/KR940010585A/ko
Application granted granted Critical
Publication of KR970004416B1 publication Critical patent/KR970004416B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H04L49/405—Physical details, e.g. power supply, mechanical construction or backplane of ATM switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

최대 동작 속도는 단일 메모리 사이클내에서 판독 및 기록 동작을 수행함에 의해서 메모리 셀 어레이에서 성취된다. 외향 데이타가 메모리 셀로부터 판독되므로, 내향데이타는 즉시 상기 셀에 기억된다. 일단 데이타가 메모리 셀로부터 판독되며, 래치 신호가 발생되어 데이타 버스로 출력하기 위해 판독 데이타의 래칭을 트리거한다. 판독 데이타를 래치하기 위해 사용된 동일한 래치 신호는 새로운 데이타의 메모리 셀로의 기록을 초기화한다. 상기 방법으로의 단일 래치 신호의 사용은 존재하는 데이타가 셀로부터 판독되기까지 새로운 데이타가 메모리셀에 기록되지 않는다는 것을 보장한다.

Description

동기식 스태틱 랜덤 액세스 메모리 및 전화통신 패킷 스위치에 사용하기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성된 메모리 셀 어레이 및 제어 회로의 간략화된 블럭도,
제2도는 제1도의 제어 회로의 부분적인 개략도,
제3도는 제2도의 센스 증폭기의 예시적인 실시예의 간략화된 개략도,
제4도는 제2도의 기록 회로의 개략도.

Claims (14)

  1. 단일 메모리 액세스 사이클에서 메모리의 메모리 셀로부터 판독하고 상기 셀에 기록할 수 있는 동기식 스태틱 랜덤 액세스 메모리에 있어서, 상기 메모리 셀에 기록될 비트값을 나타내는 신호를 수신하기 위해 각 메모리 셀에 배치된 수단과, 상기 메모리 셀에 기억된 비트값을 나타내는 센스된 출력을 발생시키기 위해 상기 메모리 셀과 연관된 비트 라인에 연결된 센싱 수단과, 래치 신호를 발생하기 위해 상기 센스된 출력의 발생에 응답하는 래치 발생기와, 상기 비트값을 데이타 기억 수단으로 래치하고 동시에 입력 비트값의 상기 메모리 셀로의 기록을 초기화하기 위해 상기 래치 신호에 응답하는 수단을 포함하는 동기식 스태틱 랜덤 액세스 메모리.
  2. 제1항에 있어서, 상기 센싱 수단은 상기 래치 신호가 발생된 시간보다 늦지 않게 상기 비트 라인으로부터 효과적으로 차단되도록 배열되는 동기식 스태틱 랜덤 액세스 메모리.
  3. 제1항에 있어서, 상기 센싱 수단은 각각의 소오스 대 드레인 전류 경로 및 각각의 제어 노드를 갖는 인버터쌍으로 이루어진 센스 증폭기와, 상기 제어 노드 및 상기 전류 경로를 재생시키도록 크로스-결합시키기 위한 수단과, 상기 비트 라인 각각을 상기 전류 경로의 각 경로에 연결시키기 위한 수단을 포함하는 동기식 스태틱 랜덤 액세스 메모리.
  4. 제3항에 있어서, 상기 센싱 수단은 상기 비트 라인을 공통 전위로 사전 충전시키기 위한 수단을 더 포함하며, 상기 센스 증폭기는 그후 상기 메모리 셀의 상태에 의해 야기된 신호중 적어도 하나의 변화에 응답하여 상기 비트 라인상의 신호의 관련 극성을 센스하는 동기식 스태틱 랜덤 액세스 메모리.
  5. 제1항에 있어서, 상기 센싱 수단은 클럭 신호의 수신에 응답해서 센스된 출력을 발생하는 동기식 스태틱 랜덤 액세스 메모리.
  6. 제1항에 있어서, 상기 비트값 및 입력 비트값이 동일할 경우 상기 입력값의 메모리 셀로의 기록을 방지하기 위한 수단을 더 포함하는 동기식 스태틱 랜덤 액세스 메모리.
  7. 단일 메모리 액세스 사이클에서 선택된 메모리 셀로부터 판독하고 상기 셀에 기록할 수 있는 랜덤 액세스 메모리의 선택된 메모리 셀로부터 판독하고 상기 셀에 기록하기 위한 회로에 있어서, 상기 메모리 셀에 기록될 비트값을 나타내는 신호를 수신하기 위한 수단과, 상기 메모리 셀에 기억된 비트값을 나태는 센스된 출력을 발생시키기 위해 상기 메모리 셀과 연관된 비트 라인에 연결된 센싱 수단과, 래치 신호를 발생하기 위해 상기 센스된 출력의 발생에 응답하는 래치 발생기와, 상기 비트값을 데이타 기억 수단으로 래치하고 동시에 입력 비트값의 상기 메모리 셀로의 기록을 초기화하기 위해 상기 래치 신호에 응답하는 수단을 포함하는 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록 회로.
  8. 제7항에 있어서, 상기 센싱 수단은 상기 래치 신호가 발생된 시간 보다 늦지 않게 상기 비트 라인으로부터 효과적으로 차단되도록 배열되는 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록회로.
  9. 제7항에 있어서, 상기 센싱 수단은 각각의 소오스 대 드레인 전류 경로 및 각각의 제어 노드를 갖는 인버터쌍으로 이루어진 센스 증폭기와, 상기 제어 노드 및 상기 전류 경로를 재생시키도록 크로스-결합시키기 위한 수단과, 상기 비트 라인 각각을 상기 전류 경로의 각 경로에 연결시키기 위한 수단을 포함하는 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록 회로.
  10. 제9항에 있어서, 상기 센싱 수단은 상기 비트 라인을 공통 전위로 사전 충전시키기 위한 수단을 더 포함하며, 상기 센스 증폭기는 그후 상기 메모리 셀의 상태에 의해 야기된 신호중 적어도 하나의 변화에 응답하여 상기 비트 라인상의 신호의 관련 극성을 센스하는 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록회로.
  11. 제7항에 있어서, 상기 센싱 수단은 클헉 신호의 수신에 응답해서 센스된 출력을 발생하는 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록 회로.
  12. 제7항에 있어서, 상기 메모리 셀이 캐시 메모리에서의 셀인 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록 회로.
  13. 제7항에 있어서, 상기 비트값 및 입력 비트값이 동일할 경우 상기 입력 비트의 메모리 셀로의 기록을 방지하기 위한 수단을 더 포함하는 랜덤 액세스 메모리의 선택된 메모리 셀의 판독 및 기록 회로.
  14. 다수의 비트로 이루어진 데이타 패킷이 어드래스에 의해 식별된 다수의 메모리 셀에 기억되고, 각 메모리 셀이 다수의 비트중 다른 하나에 기억되는 전화 통신 패킷 스위치에 사용하기 위한 방법에 있어서, 데이타의 제1패킷을 기여할 다수의 메모리 셀을 식별하는 어드레스를 발생하는 단계와, 각 메모리 셀에서, 상기 메모리 셀에 기록된 데이타의 제1패킷의 비트값을 나태는 신호를 수신하는 단계와, 각 메모리 셀에서, 상기 메모리 셀에 기억된 데이타의 제2패킷의 비트값을 나타내는 센스된 출력을 발생하는 단계와, 각 셀에서, 상기 센스된 출력의 발생시에 데이타의 제1패킷이 어드레스 및 제2패킷에 기억되도록 상기 비트값을 데이타 기억 수단으로 래치하고 동시에 입력 비트값의 상기 메모리 셀로의 기록을 초기화하는 단계로 이루어진 전화 통신 패킷 스위치에 사용하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020991A 1992-10-22 1993-10-11 동기식 스태틱 랜덤 액세스 메모리 및 전송통신 패킷 스위치에 사용하기 위한 방법 KR970004416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/965,127 US5309395A (en) 1992-10-22 1992-10-22 Synchronous static random access memory
US965,127 1992-10-22

Publications (2)

Publication Number Publication Date
KR940010585A true KR940010585A (ko) 1994-05-26
KR970004416B1 KR970004416B1 (ko) 1997-03-27

Family

ID=25509494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020991A KR970004416B1 (ko) 1992-10-22 1993-10-11 동기식 스태틱 랜덤 액세스 메모리 및 전송통신 패킷 스위치에 사용하기 위한 방법

Country Status (5)

Country Link
US (1) US5309395A (ko)
EP (1) EP0594347B1 (ko)
JP (1) JP3123582B2 (ko)
KR (1) KR970004416B1 (ko)
DE (1) DE69322734T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712662B1 (ko) * 2005-01-20 2007-05-02 하이맥스 테크놀로지스, 인코포레이션 영상표시장치의 메모리 구조 및 메모리 기록 방법
KR20220077408A (ko) 2020-12-02 2022-06-09 홍윤서 휴대가능한 소형 냉온풍기

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394361A (en) * 1992-10-22 1995-02-28 At&T Corp. Read/write memory
JPH0729376A (ja) * 1993-07-14 1995-01-31 Ricoh Co Ltd 半導体メモリ装置及びデータ読み書き方法
US5732041A (en) * 1993-08-19 1998-03-24 Mmc Networks, Inc. Memory interface unit, shared memory switch system and associated method
US5574935A (en) * 1993-12-29 1996-11-12 Intel Corporation Superscalar processor with a multi-port reorder buffer
US6055588A (en) * 1994-11-28 2000-04-25 Hewlett-Packard Company Single stage FIFO memory with a circuit enabling memory to be read from and written to during a single cycle from a single clock
US5548588A (en) * 1995-01-31 1996-08-20 Fore Systems, Inc. Method and apparatus for switching, multicasting multiplexing and demultiplexing an ATM cell
US5541918A (en) * 1995-01-31 1996-07-30 Fore Systems, Inc. Method and apparatus for manipulating an ATM cell
US5802586A (en) * 1995-02-27 1998-09-01 Motorola, Inc. Cache memory having a read-modify-write operation and simultaneous burst read and write operations and a method therefor
US5813037A (en) * 1995-03-30 1998-09-22 Intel Corporation Multi-port register file for a reservation station including a pair of interleaved storage cells with shared write data lines and a capacitance isolation mechanism
US5577036A (en) * 1995-05-22 1996-11-19 Gte Laboratories Incorporated ATM memory with reduced noise transient
US5604705A (en) * 1995-08-22 1997-02-18 Lucent Technologies Inc. Static random access memory sense amplifier
GB2308903B (en) * 1996-01-05 2000-01-26 Advanced Risc Mach Ltd Cache memory circuit
JP3090104B2 (ja) * 1997-10-27 2000-09-18 日本電気株式会社 半導体メモリ装置
US6262936B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Random access memory having independent read port and write port and process for writing to and reading from the same
US6262937B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Synchronous random access memory having a read/write address bus and process for writing to and reading from the same
US6069839A (en) 1998-03-20 2000-05-30 Cypress Semiconductor Corp. Circuit and method for implementing single-cycle read/write operation(s), and random access memory including the circuit and/or practicing the method
US6087858A (en) * 1998-06-24 2000-07-11 Cypress Semiconductor Corp. Self-timed sense amplifier evaluation scheme
US5978280A (en) * 1998-06-25 1999-11-02 Cypress Semiconductor Corp. Method, architecture and circuit for reducing and/or eliminating small signal voltage swing sensitivity
US5986970A (en) * 1998-06-29 1999-11-16 Cypress Semiconductor Corp. Method, architecture and circuit for writing to a memory
US6122203A (en) * 1998-06-29 2000-09-19 Cypress Semiconductor Corp. Method, architecture and circuit for writing to and reading from a memory during a single cycle
US5946255A (en) * 1998-07-31 1999-08-31 Cypress Semiconductor Corp. Wordline synchronized reference voltage generator
US7877555B1 (en) * 2005-09-20 2011-01-25 Altera Corporation Power-aware RAM processing
JP2015032327A (ja) * 2013-07-31 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置、及びデータ読み出し方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613573A (en) * 1979-07-11 1981-02-09 Toshiba Corp Memory control system
JPS5812185A (ja) * 1981-07-15 1983-01-24 Nec Corp 半導体記憶装置
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
US4829471A (en) * 1986-02-07 1989-05-09 Advanced Micro Devices, Inc. Data load sequencer for multiple data line serializer
JPS6379292A (ja) * 1986-09-24 1988-04-09 Nec Corp スタテイツク型メモリ
GB8917835D0 (en) * 1989-08-04 1989-09-20 Inmos Ltd Current sensing amplifier for a memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712662B1 (ko) * 2005-01-20 2007-05-02 하이맥스 테크놀로지스, 인코포레이션 영상표시장치의 메모리 구조 및 메모리 기록 방법
KR20220077408A (ko) 2020-12-02 2022-06-09 홍윤서 휴대가능한 소형 냉온풍기

Also Published As

Publication number Publication date
EP0594347B1 (en) 1998-12-23
JPH06208795A (ja) 1994-07-26
EP0594347A2 (en) 1994-04-27
US5309395A (en) 1994-05-03
DE69322734T2 (de) 1999-07-01
JP3123582B2 (ja) 2001-01-15
KR970004416B1 (ko) 1997-03-27
EP0594347A3 (en) 1994-08-24
DE69322734D1 (de) 1999-02-04

Similar Documents

Publication Publication Date Title
KR940010585A (ko) 동기식 스태틱 랜덤 액세스 메모리 및 전화 통신 패킷 스위치에 사용하기 위한 방법
KR0184914B1 (ko) 동기형 반도체 기억장치
GB2152777A (en) Semiconductor memory
KR940010097A (ko) 반도체 메모리 장치
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR890015132A (ko) 동적 랜덤 억세스 메모리 및 그의 여유도 설정방법
KR910009439B1 (ko) 스태틱 ram 회로
KR890015271A (ko) 스태틱형 ram
KR910006992A (ko) 메모리
KR930024011A (ko) 반도체 기억회로
KR900005456A (ko) 직렬 억세스 메모리 내장형 반도체 메모리 장치
KR910003674A (ko) 반도체기억장치
KR870004448A (ko) Dram 복원 시스템
US5901110A (en) Synchronous memory with dual sensing output path each of which is connected to latch circuit
KR960008849A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR0172028B1 (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR940010107A (ko) 랜덤 액세스 메모리 및 그에 사용하기 위한 방법
EP0325105A1 (en) Multiport memory
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
KR880013070A (ko) 디지탈 신호처리장치
KR970017610A (ko) 반도체 메모리 장치
KR100221748B1 (ko) 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치
KR930005199A (ko) 반도체 기억장치
KR970003244A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931011

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931230

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19931011

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19961024

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970227

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19970407

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970611

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970715

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970715

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000226

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010302

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020307

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030630

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040702

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050701

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060628

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070629

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080625

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090708

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100709

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20110713

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20120620

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20140411

Termination category: Expiration of duration