JP4328390B2 - 不揮発性レジスタおよびデ−タにアクセスする方法 - Google Patents
不揮発性レジスタおよびデ−タにアクセスする方法 Download PDFInfo
- Publication number
- JP4328390B2 JP4328390B2 JP30589696A JP30589696A JP4328390B2 JP 4328390 B2 JP4328390 B2 JP 4328390B2 JP 30589696 A JP30589696 A JP 30589696A JP 30589696 A JP30589696 A JP 30589696A JP 4328390 B2 JP4328390 B2 JP 4328390B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- coupled
- voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に不揮発性メモリ素子に関し、更に特定すれば、強誘電体不揮発性レジスタ(ferroelectric non-volatile registers)に関するものである。
【０００２】
【従来の技術】
不揮発性構成レジスタ(configuration register)は、メモリ・マッピング(memory mapping)や機密保護の目的のために、一般的に用いられている。これらの不揮発性レジスタは、単体レジスタとして、または電気的消去可能なプログラム可能リード・オンリ・メモリ（ＥＥＰＲＯＭ）のような不揮発性メモリ・アレイの一部として実施することができる。不揮発性レジスタをＥＥＰＲＯＭの一部として有することの利点は、長いレジスタを実現するときに利便性が得られることである。しかしながら、このレジスタは長さが１バイトしかないと、この技法は、領域、速度、および電力に関してはかえって非効率的になる。例えば、ＥＥＰＲＯＭ内の不揮発性レジスタにアクセスするには、センス・アンプ(sense amplifier) が必要であり、これを活性化しなければならない。センス・アンプは大量の電力を消費し、しかも半導体ダイ上の大きな面積を占める。更に、不揮発性レジスタは、メモリ・アレイと高容量性のビット線を共有する。この容量がレジスタのアクセス速度を低下させ、充電および放電に余分な電力を必要とすることになる。
【０００３】
加えて、メモリ・アレイ内に不揮発性レジスタを実施する場合、通常メモリ・アレイを１行用いる。当業者にはわかるであろうが、メモリ・アレイ構造によって異なるが、１行のメモリ・アレイは通常１２８または２５６ビットから成る。レジスタは数ビットを必要とするに過ぎないなので、メモリ・アレイ構造を用いてレジスタを実施すると、メモリ・アレイの多数のビットが使用されずに残されるため、メモリ・アレイの大部分が無駄になる。この未使用部分のメモリ・アレイは半導体ダイの大部分を消費するため、これも無駄となる。
【０００４】
【発明が解決しようとする課題】
したがって、レジスタがメモリ・アレイ構造から分離されている構成レジスタを有することができれば有利であろう。また、レジスタをモデュール状とし、カスケード接続することによって異なるサイズのメモリブロックを形成することができれば、更に有利であろう。また、レジスタ内のデータへのアクセスが、簡単、高速、かつエネルギ効率的であることも望ましい。
【０００５】
【課題を解決するための手段】
本発明は、不揮発性レジスタと、この不揮発性レジスタに対してデータの書き込みおよび読み出しを行う方法を提供する。書き込み時には、第１対の強誘電体コンデンサが第１パス・ゲートを介してデータ信号を受信し、第２対の強誘電体コンデンサが第２パス・ゲートを介して相補データ信号を受信する。抽出信号と復元信号が、データに応じて、これら２対の強誘電体コンデンサをそれぞれの分極状態とする。読み出し時には、抽出信号は、電圧検出器の２つの電圧電極に現われる、レジスタに記憶されているデータに応じた電圧差を生成する。この電圧差を増幅し、２つのパス・ゲートを介して、レジスタから伝達する。復元信号は、不揮発性レジスタに、このデータを再び復元する。
【０００６】
【発明の実施の形態】
図１は、本発明の一実施例による不揮発性レジスタ１０の回路構成図である。レジスタ１０は、パス・ゲート１２，３２、強誘電体コンデンサ１４，１６，２４，２６、電圧検出器１８、およびトランジスタ２７，２８を含む。
【０００７】
パス・ゲート１２は、ｎ−チャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）１１と、ｐ−チャネルＭＯＳＦＥＴ１３とを含む。ＭＯＳＦＥＴ１１のゲート電極はパス・ゲート１２の第１制御電極として機能し、制御信号を受けるためにノード４３に接続されている。ＭＯＳＦＥＴ１３のゲート電極はパス・ゲート１２の第２制御電極として機能し、相補制御信号を受けるためにノード４４に接続されている。ＭＯＳＦＥＴ１１のソース電極は、ＭＯＳＦＥＴ１３のソース電極に接続され、パス・ゲート１２の第１データ電極を形成する。パス・ゲート１２の第１データ電極は、データ信号を伝達するためにノード４１に接続されている。ＭＯＳＦＥＴ１１のドレイン電極はＭＯＳＦＥＴ１３のドレイン電極に接続され、パス・ゲート１２の第２データ電極を形成する。尚、パス・ゲート１２の構造は図１に示す実施例に限定される訳ではないことを注記しておく。パス・ゲート１２に相応しい構造には、２方向に論理信号を伝達可能なパス・ゲート、単一制御電極を有する単一トランジスタ・パス・ゲート等が含まれる。当業者はわかるであろうが、単一トランジスタによるパス・ゲート構造の制御電極に印加される制御信号は、マルチ・トランジスタによるパス・ゲート構造、例えば、パス・ゲート１２の制御電極に印加される制御信号とは異なる場合もある。
【０００８】
コンデンサ１４の第１電極は、抽出信号を受信するためにノード４５に接続されている。コンデンサ１４の第２電極は、パス・ゲート１２の第２データ電極とコンデンサ１６の第１電極とに接続されている。コンデンサ１６の第２電極は、復元信号を受信するためにノード４６に接続されている。
【０００９】
電圧検出器１８は、ｎ−チャネルＭＯＳＦＥＴ１７，２１と、ｐ−チャネルＭＯＳＦＥＴ１９，２３とを含む。ＭＯＳＦＥＴ１７，１９は第１反転器を形成し、ＭＯＳＦＥＴ２１，２３は第２反転器を形成する。ＭＯＳＦＥＴ１７のゲート電極は、ＭＯＳＦＥＴ１９のゲート電極に接続され、第１反転器の入力を形成する。ＭＯＳＦＥＴ１７のドレイン電極は、ＭＯＳＦＥＴ１９のドレイン電極に接続され、第１反転器の出力を形成する。ＭＯＳＦＥＴ１７のソース電極およびＭＯＳＦＥＴ１９のソース電極は、それぞれ、第１反転器の第１イネーブル電極および第２イネーブル電極を形成する。ＭＯＳＦＥＴ２１のゲート電極は、ＭＯＳＦＥＴ２３のゲート電極に接続され、第２反転器の入力を形成する。ＭＯＳＦＥＴ２１のドレイン電極は、ＭＯＳＦＥＴ２３のドレイン電極に接続され、第２反転器の出力を形成する。ＭＯＳＦＥＴ２１のソース電極およびＭＯＳＦＥＴ２３のソース電極は、それぞれ、第２反転器の第１イネーブル電極および第２イネーブル電極を形成する。第１反転器の入力と第２反転器の出力は互いに接続され、電圧検出器１８の第１電圧電極を形成する。第１反転器の出力と第２反転器の入力は互いに接続され、電圧検出器１８の第２電圧電極を形成する。第１反転器の第１イネーブル電極と第２反転器の第１イネーブル電極は互いに接続され、電圧検出器１８の第１制御電極を形成する。第１反転器の第２イネーブル電極と第２反転器の第２イネーブル電極は互いに接続され、電圧検出器１８の第２制御電極を形成する。
【００１０】
電圧検出器１８の第１電圧電極は、コンデンサ１４の第２電極に接続されている。電圧検出器１８の第１制御電極は、ｎ−チャネルＭＯＳＦＥＴ２７を介して、ノード２０に結合されている。一例として、ノード２０は、低い方の供給電圧、例えば、接地電圧レベルにある。接地電圧レベルのことを、接地レベルとも呼ぶことにする。ＭＯＳＦＥＴ２７のゲート電極は、活性化信号を受信するためにノード４７に接続されている。ＭＯＳＦＥＴ２７のソース電極はノード２０に接続され、ＭＯＳＦＥＴ２７のドレイン電極は電圧検出器１８の第１制御電極に接続されている。電圧検出器１８の第２制御電極は、ｐ−チャネルＭＯＳＦＥＴ２８を介してノード４０に接続されている。一例として、ノード４０は、高い方の供給電圧レベル、例えば、ＶDDにある。ＭＯＳＦＥＴ２８のゲート電極は、相補活性化信号を受信するためにノード４８に接続されている。ＭＯＳＦＥＴ２８のソース電極はノード４０に接続され、ＭＯＳＦＥＴ２８のドレイン電極は電圧検出器１８の第２制御電極に接続されている。
【００１１】
コンデンサ２４の第１電極は、抽出信号を受信するためにノード４５に接続されている。コンデンサ２４の第２電極は電圧検出器１８の第２電圧電極と、コンデンサ２６の第１電極とに接続されている。コンデンサ２６の第２電極は、復元信号を受信するためにノード４６に接続されている。
【００１２】
パス・ゲート３２は、ｎ−チャネルＭＯＳＦＥＴ３１とｐ−チャネルＭＯＳＦＥＴ３３とを含む。ＭＯＳＦＥＴ３１のゲート電極はパス・ゲート３２の第１制御電極として機能し、制御信号を受信するためにノード４３に接続されている。ＭＯＳＦＥＴ３３のゲート電極はパス・ゲート３２の第２制御電極として機能し、相補制御信号を受信するためにノード４４に接続されている。ＭＯＳＦＥＴ３１のソース電極はＭＯＳＦＥＴ３３のソース電極に接続され、パス・ゲート３２の第１データ電極を形成する。パス・ゲート３２の第１データ電極は、相補データ信号を伝達するためにノード４２に接続されている。ＭＯＳＦＥＴ３１のドレイン電極はＭＯＳＦＥＴ３３のドレイン電極に接続され、パス・ゲート３２の第２データ電極を形成する。パス・ゲート３２の第２データ電極は、コンデンサ２４の第２電極に接続されている。尚、パス・ゲート３２の構造は図１に示す実施例に限定される訳ではないことを注記しておく。パス・ゲート３２に相応しい構造には、２方向に論理信号を伝達可能なパス・ゲート、単一制御電極を有する単一トランジスタ・パス・ゲート等が含まれる。
【００１３】
更に、レジスタ１０はｎ−チャネルＭＯＳＦＥＴ３４，３６を含む。ＭＯＳＦＥＴ３４のゲート電極とＭＯＳＦＥＴ３６のゲート電極は、放電信号を受信するためにノード４９に接続されている。ＭＯＳＦＥＴ３４のソース電極とＭＯＳＦＥＴ３６のソース電極はノード２０に接続されている。ＭＯＳＦＥＴ３４のドレイン電極は、コンデンサ１４の第２電極に接続されている。ＭＯＳＦＥＴ３６のドレイン電極はコンデンサ２４の第２電極に接続されている。各「ライト」または「リード」動作の後、ＭＯＳＦＥＴ３４，３６を活性化して、コンデンサ１４，１６，２４，２６を放電し、これらのコンデンサ間の電圧によって誘発される応力を緩和することができる。本発明によれば、ＭＯＳＦＥＴ３４，３６はオプションであることを注記しておく。
【００１４】
図１における各ＭＯＳＦＥＴはスイッチとして機能することは理解されよう。したがって、図１におけるＭＯＳＦＥＴは、電界効果トランジスタには限定されない。制御電極と２つの電流導通電極とを有するあらゆるスイッチが、図１におけるＭＯＳＦＥＴの代わりに用いることができる。例えば、図１におけるＭＯＳＦＥＴ全てを、バイポーラ・トランジスタ、絶縁ゲート・バイポーラ・トランジスタ等で置き換えることができる。当業者には分かるであろうが、ＭＯＳＦＥＴをスイッチとして使用する場合、当該ＭＯＳＦＥＴのゲート電極はスイッチの制御電極に対応し、ＭＯＳＦＥＴのソースおよびドレイン電極はスイッチの電流導通電極に対応する。
【００１５】
コンデンサ１４，１６，２４，２６の分極状態は、レジスタ１０に記憶されているデータの論理値を決定する。各コンデンサ１４，１６，２４，２６間の電圧は、プラス符号を有する対応するコンデンサの電極における電位が、当該コンデンサの他方の電極における電位よりも高い場合、正として定義される。各コンデンサ１４，１６，２４，２６における電荷の極性は、プラス符号を有する対応するコンデンサの電極上の電荷が正のとき、正として定義される。
【００１６】
図２は、読み取りおよび書き込み動作の間における、レジスタ１０内の強誘電体コンデンサにおける電圧（Ｖ）の関数としての、分極電荷（Ｑ）のヒステリシス・ループ６０を示す。データを含むレジスタ内の強誘電体コンデンサ間の電圧が０の場合、強誘電体コンデンサは、第１分極状態６１または第２分極状態６２のいずれかにある。第１論理値が図１のレジスタ１０に記憶されている場合、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。第１論理値とは相補関係にある第２論理値が図１のレジスタ１０に記憶されている場合、コンデンサ１６，２４は分極状態６１にあり、コンデンサ１４，２６は分極状態６２にある。書き込みおよび読み取り動作の間、図１のレジスタ１０内の強誘電体コンデンサは、ヒステリシス・ループ６０における中間状態６３，６４、飽和状態６６，６７、および中性状態６５に入ることがある。これについて、図３を参照しながら以下で論ずることにする。
【００１７】
図３は、本発明の実施例のタイミングにしたがったタイミング図１００である。タイミング図１００は、図１のレジスタ１０に対するデータの書き込みおよびデータの読み出しを行うための、相補データ信号１４１，１４２、相補制御信号１４３，１４４、抽出信号１４５、復元信号１４６、相補活性化信号１４７，１４８、および放電信号１４９を含む。相補データ信号１４１，１４２は、図１におけるレジスタのノード４１，４２にそれぞれ印加される。相補制御信号１４３，１４４は、レジスタ１０のノード４３，４４にそれぞれ印加される。抽出信号１４５はレジスタ１０のノード４５に印加される。復元信号１４６はレジスタ１０のノード４６に印加される。相補活性化信号１４７，１４８は、レジスタ１０のノード４７，４８にそれぞれ印加される。放電信号１４９はレジスタ１０のノード４９に印加される。ライト部分１１０は、第１論理値、例えば、「１」を図１のレジスタ１０に書き込むためのタイミング信号を示す。リード部分１２０は、レジスタ１０が第１論理値、例えば、「１」を記憶するときに、図１のレジスタ１０からデータを読み出すためのタイミング信号を示す。
【００１８】
「ライト」命令が実行される前、パス・ゲート１２，３２は非導通状態であり、電圧検出器１８はディゼーブルされており、抽出信号１４５、復元信号１４６、および放電信号１４９は接地レベルにあり、コンデンサ１４，１６，２４，２６間の電圧は０である。論理「１」をレジスタ１０に書き込むには、データ信号１４１を例えば、論理「１」を表わすＶDDの電圧レベルとする。相補データ信号１４２は、論理「０」を表わす接地レベルとする。
【００１９】
時点ｔ0 において、相補制御信号１４３，１４４によって、レジスタ１０のパス・ゲート１２，３２を導電状態とする。ノード４１，４２における電圧レベルは、レジスタ１０のコンデンサ１４，２４の第２電極にそれぞれ伝達される。コンデンサ１４，１６間の電圧は、それぞれ−ＶDD，＋ＶDDである。図２のヒステリシス・ループ６０に示すように、コンデンサ１４は飽和状態６７に入り、一方コンデンサ１６は飽和状態６６に入る。尚、コンデンサ１４，１６は、それらの各初期状態とは無関係に、飽和状態６７，６６に入ることを注記しておく。コンデンサ２４，２６間の電圧は０のままである。
【００２０】
時点ｔ1 において、抽出信号１４５がＶDDに上昇する。同様に、時点ｔ2 において、復元信号１４６がＶDDに上昇する。コンデンサ１４，１６間の電圧は０に変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は飽和状態６７から分極状態６１に変化し、コンデンサ１６の状態は飽和状態６６から分極状態６２に変化する。コンデンサ２４，２６間の電圧は、それぞれ＋ＶDD，−ＶDDに変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４は飽和状態６６に入り、コンデンサ２６は飽和状態６７に入る。尚、コンデンサ２４，２６は、それらの各初期状態とは無関係に、飽和状態６６，６７に入ることを注記しておく。
【００２１】
時点ｔ3 において、抽出信号１４５は接地レベルに低下する。同様に、ｔ4 において、復元信号１４６も接地レベルに低下する。コンデンサ１４，１６間の電圧は、それぞれ０から−ＶDD，＋ＶDDに変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は分極状態６１から飽和状態６７に変化し、コンデンサ１６の状態は分極状態６２から飽和状態６６に変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は飽和状態６６から分極状態６２に変化し、コンデンサ２６の状態は飽和状態６７から分極状態６１に変化する。
【００２２】
本発明によれば、時点ｔ1 ，ｔ2 ，ｔ3 ，ｔ4 の時間的順序は、タイミング図１００のライト部分１１０に示した実施例と正確に同一であることには限定されないことを注記しておく。抽出信号１４５の立ち上がりエッジの発生、即ち、時点ｔ1 は、抽出信号１４５の立ち下がりエッジの発生、即ち、ｔ4 に先立つ。復元信号１４６の立ち上がりエッジの発生、即ち、時点ｔ2 は、復元信号１４６の立ち下がりエッジの発生、即ち、時点ｔ3 に先立つ。しかしながら、データをレジスタ１０に書き込む動作は、抽出信号１４５および復元信号１４６間の時間的関係には独立している。例えば、時点ｔ1 は時点ｔ2 または時点ｔ3 の後に来ることができ、時点ｔ2 は時点ｔ4 の後に来ることができる。
【００２３】
時点ｔ5 において、相補制御信号１４３，１４４はパス・ゲート１４，１６を非導通状態とすることによって、コンデンサ１４，１６をノード４１から分離し、コンデンサ２４，２６をノード４２から分離する。時点ｔ5 の後、相補データ信号１４１，１４２をそれぞれノード４１，４２から除去してもよいことを注記しておく。
【００２４】
時点ｔ6 およびｔ7 間の時間間隔において、放電信号１４９がＭＯＳＦＥＴ３４，３６を導通状態とすることにより、コンデンサ１４，１６，２４，２６を放電する。コンデンサ１４，１６，２４，２６間の電圧は、この時点では０に等しい。したがって、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。本発明によれば、放電コンデンサ１４，１６，２４，２６はオプションであることを注記しておく。放電しない場合、コンデンサ１４，１６，２４，２６の状態は、強誘電体からの漏れのために、それぞれの分極状態、即ち、６１，６２に変化する。いずれの場合でも、論理「１」がレジスタ１０に書き込まれる。
【００２５】
本発明によれば、第２論理値、例えば、「０」をレジスタ１０に書き込む動作は、論理「１」をレジスタ１０に書き込む動作に類似した段階を含む。しかし、論理「０」をレジスタ１０に書き込むときは、データ信号を接地レベルとし、相補データ信号１４２をＶDDとすることに注意すべきであろう。したがって、図２のヒステリシス・ループ６０に示すように、書き込み動作の後、コンデンサ１４，２６は分極状態６２となり、コンデンサ１６，２４は分極状態６１となる。コンデンサ１４，１６，２４，２６は、それらの書き込み動作前の各状態には無関係に、それぞれの分極状態に入ることを注記しておく。
【００２６】
「リード」コマンドが実行される前では、パス・ゲート１２，３２は非導通状態にあり、電圧検出器１８はディゼーブルされており、抽出信号１４５、復元信号１４６、および放電信号１４９は接地レベルとされ、コンデンサ１４，１６，２４，２６間の電圧は０である。レジスタ１０は第１論理値、例えば、「１」を記憶していると仮定する。すると、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。
【００２７】
時点ｔ8 において、抽出信号１４５は＋ＶDDに上昇する。パス・ゲート１２，３２は非導通状態にあり、電圧検出器１８はディゼーブルされているので、コンデンサ１４，２４の第２電極に接続されているノードは、印加される電圧レベルからは分離されている。
【００２８】
コンデンサ１４，１６間の全電圧はＶDDである。コンデンサ１４において、その電極間の電圧によって生じる電界は、その初期分極電界とは逆方向である。この電界はコンデンサ１４を消極し、コンデンサ１４の容量のコンデンサ１６の容量に対する比によっては、コンデンサ１４を逆方向に分極する場合もある。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は分極状態６１から中間状態６３に変化する。コンデンサ１６において、その電極間の電圧によって生じる電界は、その初期分極電界と同一方向である。この電界は更にコンデンサ１６を分極する。図２のヒステリシス・ループ６０に示すように、コンデンサ１６の状態は分極状態６２から中間状態６４に変化する。このプロセスにおいて、中間状態６３および分極状態６１間の電荷の差に等しい分極電荷量が、コンデンサ１４からコンデンサ１６に転送される。コンデンサ１６における分極電荷の増加を表わす、中間状態６４および分極状態６２間の電荷の差、およびコンデンサ１４における分極電荷の減少を表わす、中間状態６３および分極状態６１間の電荷の差は、互いに等しい。コンデンサ１４の第２電極に接続されているノードにおける電圧は、この時点では、コンデンサ１４間の電圧より高いコンデンサ１６間の電圧に等しい。
【００２９】
同様に、コンデンサ２４，２６間の全電圧はＶDDである。コンデンサ２４において、その電極間の電圧によって生じる電界は、その初期分極電界と同一方向である。この電界は更にコンデンサ２４を分極する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は分極状態６２から中間状態６４に変化する。コンデンサ２６において、その電極間の電圧によって生じる電界は、その初期分極電界とは逆方向である。この電界はコンデンサ２６を消極し、コンデンサ２６の容量のコンデンサ２４の容量に対する比率によっては、コンデンサ２６を逆方向に分極する場合もある。図２のヒステリシス・ループ６０に示すように、コンデンサ２６の状態は分極状態６１から中間状態６３に変化する。このプロセスにおいて、中間状態６３および分極状態６１間の電荷の差に等しい分極電荷量が、コンデンサ２６からコンデンサ２４に転送される。中間状態６４および分極状態６２間の電荷の差は、コンデンサ２４における分極電荷の増加を表わし、中間状態６３および分極状態６１間の電荷の差は、コンデンサ２６における分極電荷の減少を表わす。コンデンサ２４の第２電極に接続されているノードにおける電圧は、この時点では、コンデンサ２４間の電圧より低いコンデンサ２６間の電圧に等しい。
【００３０】
時点ｔ9 において、ＭＯＳＦＥＴ２７，２８のゲート電極にそれぞれ印加された相補活性化信号１４７，１４８によって、電圧検出器１８が活性化される。電圧検出器１８は、コンデンサ１４の第２電極に接続されている第１電圧電極における電圧が、コンデンサ２４の第２電極に接続されている第２電圧電極における電圧よりも高いことを検出する。ＭＯＳＦＥＴ１７，２３は導通状態となる。電圧検出器１８は、ＶDDに等しく論理「１」を表わす第１データ値電圧を、コンデンサ１４の第２電極に印加し、接地レベルに等しく論理「０」を表わす第２データ値電圧を、コンデンサ２４の第２電極に印加する。コンデンサ１４間の電圧は、この時点で０に等しくなり、コンデンサ１４の状態は、図２のヒステリシス・ループ６０に示すように、中間状態６４から飽和状態６６に変化する。コンデンサ２４間の電圧は、この時点で＋ＶDDに等しくなり、コンデンサ２４の状態は、図２のヒステリシス・ループ６０に示すように、中間状態６４から飽和状態６６に変化する。コンデンサ２６間の電圧は、この時点では０に等しくなり、コンデンサ２６の状態は、図２のヒステリシス・ループ６０に示すように、中間状態６３から中性状態６５に変化する。
【００３１】
時点ｔ10において、相補制御信号１４３，１４４は、パス・ゲート１２，３２を導通状態とする。「１」の論理値を表わす第１データ値電圧が、コンデンサ１４の第２電極からパス・ゲート１２を通ってノード４１に伝達される。同様に、「１」の相補論理値を表わす第２データ値電圧が、コンデンサ２４の第２電極からパス・ゲート３２を通ってノード４２に伝達される。こうして、論理値「０」のデータがレジスタ１０から読み出される。
【００３２】
時点ｔ11において、相補制御信号１４３，１４４は、ゲート１２，３２を非導通状態とする。ノード４１はコンデンサ１４，１６から分離され、ノード４２はコンデンサ２４，２６から分離される。
【００３３】
時点ｔ12において、復元信号１４６はＶDDに上昇する。コンデンサ１４，１６間の電圧は、この時点では、０に等しい。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は中性状態６５のままであり、コンデンサ１６の状態は飽和状態６６から分極状態６２に変化する。コンデンサ２４，２６間の電圧は、この時点では、それぞれ＋ＶDD，−ＶDDに等しい。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は飽和状態６６のままであり、コンデンサ２６の状態は中性状態６５から飽和状態６７に変化する。
【００３４】
時点ｔ13において、復元信号１４６が接地レベルに低下する。同様に、時点ｔ14において、抽出信号１４５が接地レベルに低下する。コンデンサ１４，１６間の電圧は、０から−ＶDD，＋ＶDDにそれぞれ変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は中性状態６５から飽和状態６７に変化し、コンデンサ１６の状態は分極状態６２から飽和状態６６に変化する。コンデンサ２４，２６間の電圧は、それぞれ＋ＶDD，−ＶDDから０に変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は飽和状態６６から分極状態６２に変化し、コンデンサ２６の状態は飽和状態６７から分極状態６１に変化する。
【００３５】
本発明によれば、時点ｔ10，ｔ11，ｔ12，ｔ13，ｔ14の時間的順序は、タイミング図１００のリード部分１２０に示した実施例と正確に同一であることには限定されないことを注記しておく。復元信号１４６の立ち上がりエッジの発生、即ち、時点ｔ12は、復元信号１４６の立ち下がりエッジの発生、即ち、時点ｔ13に先立つ。しかしながら、レジスタ１０からデータを読み出す動作は、復元信号１４６、時点ｔ10から時点ｔ11までの時間間隔、および時点ｔ14間の時間的関係には独立している。例えば、時点ｔ12は時点ｔ10またはｔ11の前、または時点ｔ14の後に来ることができる。同様に、時点ｔ14は時点ｔ11またはｔ10の前に来ることができる。
【００３６】
時点ｔ15において、相補活性化信号１４７，１４８は、それぞれＭＯＳＦＥＴ２７，２８をオフに切り換え、その結果、電圧検出器１８が不活性化される。コンデンサ１４，２４の第２電極は、印加されたデータ値電圧から分離される。コンデンサ１４，１６，２４，２６は、それらの各状態に留っている。
【００３７】
時点ｔ16およびｔ17間の時間間隔において、放電信号１４９がＭＯＳＦＥＴ３４，３６を導通状態とすることにより、コンデンサ１４，１６，２４，２６を放電する。この時点で、コンデンサ１４，１６，２４，２６間の電圧は０に等しくなる。したがって、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。本発明によれば、放電コンデンサ１４，１６，２４，２６はオプションであることを注記しておく。放電されなければ、強誘電体コンデンサからの漏れのために、コンデンサ１４，１６，２４，２６の状態は、それらの各分極状態に変化する。いずれの場合でも、論理「１」がレジスタ１０に復元される。 本発明によれば、レジスタ１０が第２論理値、例えば、「０」を記憶しているときに、レジスタからデータを読み出す動作は、レジスタ１０が第１論理値を記憶しているときにレジスタ１０からデータを読み出す動作のための段階と類似した段階を含む。しかし、レジスタ１０が論理「０」を記憶しているときは、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は最初に分極状態６２にあり、コンデンサ１６，２４は最初に分極状態６１にあることに注意すべきであろう。したがって、読み取り動作の後、データ信号１４１は論理「０」を表わす接地レベルに低下し、相補データ信号１４２は、論理「０」の相補値を表わすＶDDに上昇する。
【００３８】
以上の説明から、レジスタ、およびこのレジスタに対してデータの書き込みおよび読み出しを行う方法が提供されたことが認められよう。本発明によれば、レジスタへのデータ伝達およびレジスタからのデータ伝達には、センス・アンプや容量性ビット線が不要である。したがって、データのアクセスは高速で、エネルギ効率が高い。本発明のレジスタは、モデュール化したり、カスケード接続することによって、用途に応じた異なるサイズのメモリ・ブロックを構成することができる。本発明による数ビット長のレジスタは、ＥＥＰＲＯＭの１行よりも専有する面積が少ないので、本発明は、従来技術のレジスタに対して、シリコン面積の効率が高い代替物を提供することができる。本発明によるレジスタは、例えば、スマート・カード(smart card)や無線周波数タグの用途のように、例えば、サイズが３２バイト程度の小さいメモリ・ブロックを超小型パッケージ内に必要とするような用途において、特に有益である。
【図面の簡単な説明】
【図１】本発明の実施例による、不揮発性レジスタの回路構成図。
【図２】書き込みおよび読み取り動作の間における、図１のレジスタ内の強誘電体コンデンサにおける電圧（Ｖ）の関数としての分極電荷のヒステリシス・ループを示す図。
【図３】本発明の実施例のタイミングによる図１のレジスタに対するデータの書き込みおよび読み出しのタイミング図。
【符号の説明】
１０ 不揮発性レジスタ
１１ ｎ−チャネルＭＯＳＦＥＴ
１２，３２ パス・ゲート
１３ ｐ−チャネルＭＯＳＦＥＴ
１４，１６，２４，２６ 強誘電体コンデンサ
１７，２１ ｎ−チャネルＭＯＳＦＥＴ
１８ 電圧検出器
１９，２３ ｐ−チャネルＭＯＳＦＥＴ
２７ ｎ−チャネルＭＯＳＦＥＴ
２８ ｐ−チャネルＭＯＳＦＥＴ
３１ ｎ−チャネルＭＯＳＦＥＴ
３２ パス・ゲート
３３ ｐ−チャネルＭＯＳＦＥＴ
３４，３６ ｎ−チャネルＭＯＳＦＥＴ
６０ ヒステリシス・ループ
６１，６２ 分極状態
６３，６４ 中間状態
６５ 中性状態
６６，６７ 飽和状態
１４１，１４２ 相補データ信号
１４３，１４４ 相補制御信号
１４５ 抽出信号
１４６ 復元信号
１４７，１４８ 相補活性化信号
１４９ 放電信号
【発明の属する技術分野】
本発明は、一般的に不揮発性メモリ素子に関し、更に特定すれば、強誘電体不揮発性レジスタ(ferroelectric non-volatile registers)に関するものである。
【０００２】
【従来の技術】
不揮発性構成レジスタ(configuration register)は、メモリ・マッピング(memory mapping)や機密保護の目的のために、一般的に用いられている。これらの不揮発性レジスタは、単体レジスタとして、または電気的消去可能なプログラム可能リード・オンリ・メモリ（ＥＥＰＲＯＭ）のような不揮発性メモリ・アレイの一部として実施することができる。不揮発性レジスタをＥＥＰＲＯＭの一部として有することの利点は、長いレジスタを実現するときに利便性が得られることである。しかしながら、このレジスタは長さが１バイトしかないと、この技法は、領域、速度、および電力に関してはかえって非効率的になる。例えば、ＥＥＰＲＯＭ内の不揮発性レジスタにアクセスするには、センス・アンプ(sense amplifier) が必要であり、これを活性化しなければならない。センス・アンプは大量の電力を消費し、しかも半導体ダイ上の大きな面積を占める。更に、不揮発性レジスタは、メモリ・アレイと高容量性のビット線を共有する。この容量がレジスタのアクセス速度を低下させ、充電および放電に余分な電力を必要とすることになる。
【０００３】
加えて、メモリ・アレイ内に不揮発性レジスタを実施する場合、通常メモリ・アレイを１行用いる。当業者にはわかるであろうが、メモリ・アレイ構造によって異なるが、１行のメモリ・アレイは通常１２８または２５６ビットから成る。レジスタは数ビットを必要とするに過ぎないなので、メモリ・アレイ構造を用いてレジスタを実施すると、メモリ・アレイの多数のビットが使用されずに残されるため、メモリ・アレイの大部分が無駄になる。この未使用部分のメモリ・アレイは半導体ダイの大部分を消費するため、これも無駄となる。
【０００４】
【発明が解決しようとする課題】
したがって、レジスタがメモリ・アレイ構造から分離されている構成レジスタを有することができれば有利であろう。また、レジスタをモデュール状とし、カスケード接続することによって異なるサイズのメモリブロックを形成することができれば、更に有利であろう。また、レジスタ内のデータへのアクセスが、簡単、高速、かつエネルギ効率的であることも望ましい。
【０００５】
【課題を解決するための手段】
本発明は、不揮発性レジスタと、この不揮発性レジスタに対してデータの書き込みおよび読み出しを行う方法を提供する。書き込み時には、第１対の強誘電体コンデンサが第１パス・ゲートを介してデータ信号を受信し、第２対の強誘電体コンデンサが第２パス・ゲートを介して相補データ信号を受信する。抽出信号と復元信号が、データに応じて、これら２対の強誘電体コンデンサをそれぞれの分極状態とする。読み出し時には、抽出信号は、電圧検出器の２つの電圧電極に現われる、レジスタに記憶されているデータに応じた電圧差を生成する。この電圧差を増幅し、２つのパス・ゲートを介して、レジスタから伝達する。復元信号は、不揮発性レジスタに、このデータを再び復元する。
【０００６】
【発明の実施の形態】
図１は、本発明の一実施例による不揮発性レジスタ１０の回路構成図である。レジスタ１０は、パス・ゲート１２，３２、強誘電体コンデンサ１４，１６，２４，２６、電圧検出器１８、およびトランジスタ２７，２８を含む。
【０００７】
パス・ゲート１２は、ｎ−チャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）１１と、ｐ−チャネルＭＯＳＦＥＴ１３とを含む。ＭＯＳＦＥＴ１１のゲート電極はパス・ゲート１２の第１制御電極として機能し、制御信号を受けるためにノード４３に接続されている。ＭＯＳＦＥＴ１３のゲート電極はパス・ゲート１２の第２制御電極として機能し、相補制御信号を受けるためにノード４４に接続されている。ＭＯＳＦＥＴ１１のソース電極は、ＭＯＳＦＥＴ１３のソース電極に接続され、パス・ゲート１２の第１データ電極を形成する。パス・ゲート１２の第１データ電極は、データ信号を伝達するためにノード４１に接続されている。ＭＯＳＦＥＴ１１のドレイン電極はＭＯＳＦＥＴ１３のドレイン電極に接続され、パス・ゲート１２の第２データ電極を形成する。尚、パス・ゲート１２の構造は図１に示す実施例に限定される訳ではないことを注記しておく。パス・ゲート１２に相応しい構造には、２方向に論理信号を伝達可能なパス・ゲート、単一制御電極を有する単一トランジスタ・パス・ゲート等が含まれる。当業者はわかるであろうが、単一トランジスタによるパス・ゲート構造の制御電極に印加される制御信号は、マルチ・トランジスタによるパス・ゲート構造、例えば、パス・ゲート１２の制御電極に印加される制御信号とは異なる場合もある。
【０００８】
コンデンサ１４の第１電極は、抽出信号を受信するためにノード４５に接続されている。コンデンサ１４の第２電極は、パス・ゲート１２の第２データ電極とコンデンサ１６の第１電極とに接続されている。コンデンサ１６の第２電極は、復元信号を受信するためにノード４６に接続されている。
【０００９】
電圧検出器１８は、ｎ−チャネルＭＯＳＦＥＴ１７，２１と、ｐ−チャネルＭＯＳＦＥＴ１９，２３とを含む。ＭＯＳＦＥＴ１７，１９は第１反転器を形成し、ＭＯＳＦＥＴ２１，２３は第２反転器を形成する。ＭＯＳＦＥＴ１７のゲート電極は、ＭＯＳＦＥＴ１９のゲート電極に接続され、第１反転器の入力を形成する。ＭＯＳＦＥＴ１７のドレイン電極は、ＭＯＳＦＥＴ１９のドレイン電極に接続され、第１反転器の出力を形成する。ＭＯＳＦＥＴ１７のソース電極およびＭＯＳＦＥＴ１９のソース電極は、それぞれ、第１反転器の第１イネーブル電極および第２イネーブル電極を形成する。ＭＯＳＦＥＴ２１のゲート電極は、ＭＯＳＦＥＴ２３のゲート電極に接続され、第２反転器の入力を形成する。ＭＯＳＦＥＴ２１のドレイン電極は、ＭＯＳＦＥＴ２３のドレイン電極に接続され、第２反転器の出力を形成する。ＭＯＳＦＥＴ２１のソース電極およびＭＯＳＦＥＴ２３のソース電極は、それぞれ、第２反転器の第１イネーブル電極および第２イネーブル電極を形成する。第１反転器の入力と第２反転器の出力は互いに接続され、電圧検出器１８の第１電圧電極を形成する。第１反転器の出力と第２反転器の入力は互いに接続され、電圧検出器１８の第２電圧電極を形成する。第１反転器の第１イネーブル電極と第２反転器の第１イネーブル電極は互いに接続され、電圧検出器１８の第１制御電極を形成する。第１反転器の第２イネーブル電極と第２反転器の第２イネーブル電極は互いに接続され、電圧検出器１８の第２制御電極を形成する。
【００１０】
電圧検出器１８の第１電圧電極は、コンデンサ１４の第２電極に接続されている。電圧検出器１８の第１制御電極は、ｎ−チャネルＭＯＳＦＥＴ２７を介して、ノード２０に結合されている。一例として、ノード２０は、低い方の供給電圧、例えば、接地電圧レベルにある。接地電圧レベルのことを、接地レベルとも呼ぶことにする。ＭＯＳＦＥＴ２７のゲート電極は、活性化信号を受信するためにノード４７に接続されている。ＭＯＳＦＥＴ２７のソース電極はノード２０に接続され、ＭＯＳＦＥＴ２７のドレイン電極は電圧検出器１８の第１制御電極に接続されている。電圧検出器１８の第２制御電極は、ｐ−チャネルＭＯＳＦＥＴ２８を介してノード４０に接続されている。一例として、ノード４０は、高い方の供給電圧レベル、例えば、ＶDDにある。ＭＯＳＦＥＴ２８のゲート電極は、相補活性化信号を受信するためにノード４８に接続されている。ＭＯＳＦＥＴ２８のソース電極はノード４０に接続され、ＭＯＳＦＥＴ２８のドレイン電極は電圧検出器１８の第２制御電極に接続されている。
【００１１】
コンデンサ２４の第１電極は、抽出信号を受信するためにノード４５に接続されている。コンデンサ２４の第２電極は電圧検出器１８の第２電圧電極と、コンデンサ２６の第１電極とに接続されている。コンデンサ２６の第２電極は、復元信号を受信するためにノード４６に接続されている。
【００１２】
パス・ゲート３２は、ｎ−チャネルＭＯＳＦＥＴ３１とｐ−チャネルＭＯＳＦＥＴ３３とを含む。ＭＯＳＦＥＴ３１のゲート電極はパス・ゲート３２の第１制御電極として機能し、制御信号を受信するためにノード４３に接続されている。ＭＯＳＦＥＴ３３のゲート電極はパス・ゲート３２の第２制御電極として機能し、相補制御信号を受信するためにノード４４に接続されている。ＭＯＳＦＥＴ３１のソース電極はＭＯＳＦＥＴ３３のソース電極に接続され、パス・ゲート３２の第１データ電極を形成する。パス・ゲート３２の第１データ電極は、相補データ信号を伝達するためにノード４２に接続されている。ＭＯＳＦＥＴ３１のドレイン電極はＭＯＳＦＥＴ３３のドレイン電極に接続され、パス・ゲート３２の第２データ電極を形成する。パス・ゲート３２の第２データ電極は、コンデンサ２４の第２電極に接続されている。尚、パス・ゲート３２の構造は図１に示す実施例に限定される訳ではないことを注記しておく。パス・ゲート３２に相応しい構造には、２方向に論理信号を伝達可能なパス・ゲート、単一制御電極を有する単一トランジスタ・パス・ゲート等が含まれる。
【００１３】
更に、レジスタ１０はｎ−チャネルＭＯＳＦＥＴ３４，３６を含む。ＭＯＳＦＥＴ３４のゲート電極とＭＯＳＦＥＴ３６のゲート電極は、放電信号を受信するためにノード４９に接続されている。ＭＯＳＦＥＴ３４のソース電極とＭＯＳＦＥＴ３６のソース電極はノード２０に接続されている。ＭＯＳＦＥＴ３４のドレイン電極は、コンデンサ１４の第２電極に接続されている。ＭＯＳＦＥＴ３６のドレイン電極はコンデンサ２４の第２電極に接続されている。各「ライト」または「リード」動作の後、ＭＯＳＦＥＴ３４，３６を活性化して、コンデンサ１４，１６，２４，２６を放電し、これらのコンデンサ間の電圧によって誘発される応力を緩和することができる。本発明によれば、ＭＯＳＦＥＴ３４，３６はオプションであることを注記しておく。
【００１４】
図１における各ＭＯＳＦＥＴはスイッチとして機能することは理解されよう。したがって、図１におけるＭＯＳＦＥＴは、電界効果トランジスタには限定されない。制御電極と２つの電流導通電極とを有するあらゆるスイッチが、図１におけるＭＯＳＦＥＴの代わりに用いることができる。例えば、図１におけるＭＯＳＦＥＴ全てを、バイポーラ・トランジスタ、絶縁ゲート・バイポーラ・トランジスタ等で置き換えることができる。当業者には分かるであろうが、ＭＯＳＦＥＴをスイッチとして使用する場合、当該ＭＯＳＦＥＴのゲート電極はスイッチの制御電極に対応し、ＭＯＳＦＥＴのソースおよびドレイン電極はスイッチの電流導通電極に対応する。
【００１５】
コンデンサ１４，１６，２４，２６の分極状態は、レジスタ１０に記憶されているデータの論理値を決定する。各コンデンサ１４，１６，２４，２６間の電圧は、プラス符号を有する対応するコンデンサの電極における電位が、当該コンデンサの他方の電極における電位よりも高い場合、正として定義される。各コンデンサ１４，１６，２４，２６における電荷の極性は、プラス符号を有する対応するコンデンサの電極上の電荷が正のとき、正として定義される。
【００１６】
図２は、読み取りおよび書き込み動作の間における、レジスタ１０内の強誘電体コンデンサにおける電圧（Ｖ）の関数としての、分極電荷（Ｑ）のヒステリシス・ループ６０を示す。データを含むレジスタ内の強誘電体コンデンサ間の電圧が０の場合、強誘電体コンデンサは、第１分極状態６１または第２分極状態６２のいずれかにある。第１論理値が図１のレジスタ１０に記憶されている場合、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。第１論理値とは相補関係にある第２論理値が図１のレジスタ１０に記憶されている場合、コンデンサ１６，２４は分極状態６１にあり、コンデンサ１４，２６は分極状態６２にある。書き込みおよび読み取り動作の間、図１のレジスタ１０内の強誘電体コンデンサは、ヒステリシス・ループ６０における中間状態６３，６４、飽和状態６６，６７、および中性状態６５に入ることがある。これについて、図３を参照しながら以下で論ずることにする。
【００１７】
図３は、本発明の実施例のタイミングにしたがったタイミング図１００である。タイミング図１００は、図１のレジスタ１０に対するデータの書き込みおよびデータの読み出しを行うための、相補データ信号１４１，１４２、相補制御信号１４３，１４４、抽出信号１４５、復元信号１４６、相補活性化信号１４７，１４８、および放電信号１４９を含む。相補データ信号１４１，１４２は、図１におけるレジスタのノード４１，４２にそれぞれ印加される。相補制御信号１４３，１４４は、レジスタ１０のノード４３，４４にそれぞれ印加される。抽出信号１４５はレジスタ１０のノード４５に印加される。復元信号１４６はレジスタ１０のノード４６に印加される。相補活性化信号１４７，１４８は、レジスタ１０のノード４７，４８にそれぞれ印加される。放電信号１４９はレジスタ１０のノード４９に印加される。ライト部分１１０は、第１論理値、例えば、「１」を図１のレジスタ１０に書き込むためのタイミング信号を示す。リード部分１２０は、レジスタ１０が第１論理値、例えば、「１」を記憶するときに、図１のレジスタ１０からデータを読み出すためのタイミング信号を示す。
【００１８】
「ライト」命令が実行される前、パス・ゲート１２，３２は非導通状態であり、電圧検出器１８はディゼーブルされており、抽出信号１４５、復元信号１４６、および放電信号１４９は接地レベルにあり、コンデンサ１４，１６，２４，２６間の電圧は０である。論理「１」をレジスタ１０に書き込むには、データ信号１４１を例えば、論理「１」を表わすＶDDの電圧レベルとする。相補データ信号１４２は、論理「０」を表わす接地レベルとする。
【００１９】
時点ｔ0 において、相補制御信号１４３，１４４によって、レジスタ１０のパス・ゲート１２，３２を導電状態とする。ノード４１，４２における電圧レベルは、レジスタ１０のコンデンサ１４，２４の第２電極にそれぞれ伝達される。コンデンサ１４，１６間の電圧は、それぞれ−ＶDD，＋ＶDDである。図２のヒステリシス・ループ６０に示すように、コンデンサ１４は飽和状態６７に入り、一方コンデンサ１６は飽和状態６６に入る。尚、コンデンサ１４，１６は、それらの各初期状態とは無関係に、飽和状態６７，６６に入ることを注記しておく。コンデンサ２４，２６間の電圧は０のままである。
【００２０】
時点ｔ1 において、抽出信号１４５がＶDDに上昇する。同様に、時点ｔ2 において、復元信号１４６がＶDDに上昇する。コンデンサ１４，１６間の電圧は０に変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は飽和状態６７から分極状態６１に変化し、コンデンサ１６の状態は飽和状態６６から分極状態６２に変化する。コンデンサ２４，２６間の電圧は、それぞれ＋ＶDD，−ＶDDに変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４は飽和状態６６に入り、コンデンサ２６は飽和状態６７に入る。尚、コンデンサ２４，２６は、それらの各初期状態とは無関係に、飽和状態６６，６７に入ることを注記しておく。
【００２１】
時点ｔ3 において、抽出信号１４５は接地レベルに低下する。同様に、ｔ4 において、復元信号１４６も接地レベルに低下する。コンデンサ１４，１６間の電圧は、それぞれ０から−ＶDD，＋ＶDDに変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は分極状態６１から飽和状態６７に変化し、コンデンサ１６の状態は分極状態６２から飽和状態６６に変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は飽和状態６６から分極状態６２に変化し、コンデンサ２６の状態は飽和状態６７から分極状態６１に変化する。
【００２２】
本発明によれば、時点ｔ1 ，ｔ2 ，ｔ3 ，ｔ4 の時間的順序は、タイミング図１００のライト部分１１０に示した実施例と正確に同一であることには限定されないことを注記しておく。抽出信号１４５の立ち上がりエッジの発生、即ち、時点ｔ1 は、抽出信号１４５の立ち下がりエッジの発生、即ち、ｔ4 に先立つ。復元信号１４６の立ち上がりエッジの発生、即ち、時点ｔ2 は、復元信号１４６の立ち下がりエッジの発生、即ち、時点ｔ3 に先立つ。しかしながら、データをレジスタ１０に書き込む動作は、抽出信号１４５および復元信号１４６間の時間的関係には独立している。例えば、時点ｔ1 は時点ｔ2 または時点ｔ3 の後に来ることができ、時点ｔ2 は時点ｔ4 の後に来ることができる。
【００２３】
時点ｔ5 において、相補制御信号１４３，１４４はパス・ゲート１４，１６を非導通状態とすることによって、コンデンサ１４，１６をノード４１から分離し、コンデンサ２４，２６をノード４２から分離する。時点ｔ5 の後、相補データ信号１４１，１４２をそれぞれノード４１，４２から除去してもよいことを注記しておく。
【００２４】
時点ｔ6 およびｔ7 間の時間間隔において、放電信号１４９がＭＯＳＦＥＴ３４，３６を導通状態とすることにより、コンデンサ１４，１６，２４，２６を放電する。コンデンサ１４，１６，２４，２６間の電圧は、この時点では０に等しい。したがって、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。本発明によれば、放電コンデンサ１４，１６，２４，２６はオプションであることを注記しておく。放電しない場合、コンデンサ１４，１６，２４，２６の状態は、強誘電体からの漏れのために、それぞれの分極状態、即ち、６１，６２に変化する。いずれの場合でも、論理「１」がレジスタ１０に書き込まれる。
【００２５】
本発明によれば、第２論理値、例えば、「０」をレジスタ１０に書き込む動作は、論理「１」をレジスタ１０に書き込む動作に類似した段階を含む。しかし、論理「０」をレジスタ１０に書き込むときは、データ信号を接地レベルとし、相補データ信号１４２をＶDDとすることに注意すべきであろう。したがって、図２のヒステリシス・ループ６０に示すように、書き込み動作の後、コンデンサ１４，２６は分極状態６２となり、コンデンサ１６，２４は分極状態６１となる。コンデンサ１４，１６，２４，２６は、それらの書き込み動作前の各状態には無関係に、それぞれの分極状態に入ることを注記しておく。
【００２６】
「リード」コマンドが実行される前では、パス・ゲート１２，３２は非導通状態にあり、電圧検出器１８はディゼーブルされており、抽出信号１４５、復元信号１４６、および放電信号１４９は接地レベルとされ、コンデンサ１４，１６，２４，２６間の電圧は０である。レジスタ１０は第１論理値、例えば、「１」を記憶していると仮定する。すると、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。
【００２７】
時点ｔ8 において、抽出信号１４５は＋ＶDDに上昇する。パス・ゲート１２，３２は非導通状態にあり、電圧検出器１８はディゼーブルされているので、コンデンサ１４，２４の第２電極に接続されているノードは、印加される電圧レベルからは分離されている。
【００２８】
コンデンサ１４，１６間の全電圧はＶDDである。コンデンサ１４において、その電極間の電圧によって生じる電界は、その初期分極電界とは逆方向である。この電界はコンデンサ１４を消極し、コンデンサ１４の容量のコンデンサ１６の容量に対する比によっては、コンデンサ１４を逆方向に分極する場合もある。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は分極状態６１から中間状態６３に変化する。コンデンサ１６において、その電極間の電圧によって生じる電界は、その初期分極電界と同一方向である。この電界は更にコンデンサ１６を分極する。図２のヒステリシス・ループ６０に示すように、コンデンサ１６の状態は分極状態６２から中間状態６４に変化する。このプロセスにおいて、中間状態６３および分極状態６１間の電荷の差に等しい分極電荷量が、コンデンサ１４からコンデンサ１６に転送される。コンデンサ１６における分極電荷の増加を表わす、中間状態６４および分極状態６２間の電荷の差、およびコンデンサ１４における分極電荷の減少を表わす、中間状態６３および分極状態６１間の電荷の差は、互いに等しい。コンデンサ１４の第２電極に接続されているノードにおける電圧は、この時点では、コンデンサ１４間の電圧より高いコンデンサ１６間の電圧に等しい。
【００２９】
同様に、コンデンサ２４，２６間の全電圧はＶDDである。コンデンサ２４において、その電極間の電圧によって生じる電界は、その初期分極電界と同一方向である。この電界は更にコンデンサ２４を分極する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は分極状態６２から中間状態６４に変化する。コンデンサ２６において、その電極間の電圧によって生じる電界は、その初期分極電界とは逆方向である。この電界はコンデンサ２６を消極し、コンデンサ２６の容量のコンデンサ２４の容量に対する比率によっては、コンデンサ２６を逆方向に分極する場合もある。図２のヒステリシス・ループ６０に示すように、コンデンサ２６の状態は分極状態６１から中間状態６３に変化する。このプロセスにおいて、中間状態６３および分極状態６１間の電荷の差に等しい分極電荷量が、コンデンサ２６からコンデンサ２４に転送される。中間状態６４および分極状態６２間の電荷の差は、コンデンサ２４における分極電荷の増加を表わし、中間状態６３および分極状態６１間の電荷の差は、コンデンサ２６における分極電荷の減少を表わす。コンデンサ２４の第２電極に接続されているノードにおける電圧は、この時点では、コンデンサ２４間の電圧より低いコンデンサ２６間の電圧に等しい。
【００３０】
時点ｔ9 において、ＭＯＳＦＥＴ２７，２８のゲート電極にそれぞれ印加された相補活性化信号１４７，１４８によって、電圧検出器１８が活性化される。電圧検出器１８は、コンデンサ１４の第２電極に接続されている第１電圧電極における電圧が、コンデンサ２４の第２電極に接続されている第２電圧電極における電圧よりも高いことを検出する。ＭＯＳＦＥＴ１７，２３は導通状態となる。電圧検出器１８は、ＶDDに等しく論理「１」を表わす第１データ値電圧を、コンデンサ１４の第２電極に印加し、接地レベルに等しく論理「０」を表わす第２データ値電圧を、コンデンサ２４の第２電極に印加する。コンデンサ１４間の電圧は、この時点で０に等しくなり、コンデンサ１４の状態は、図２のヒステリシス・ループ６０に示すように、中間状態６４から飽和状態６６に変化する。コンデンサ２４間の電圧は、この時点で＋ＶDDに等しくなり、コンデンサ２４の状態は、図２のヒステリシス・ループ６０に示すように、中間状態６４から飽和状態６６に変化する。コンデンサ２６間の電圧は、この時点では０に等しくなり、コンデンサ２６の状態は、図２のヒステリシス・ループ６０に示すように、中間状態６３から中性状態６５に変化する。
【００３１】
時点ｔ10において、相補制御信号１４３，１４４は、パス・ゲート１２，３２を導通状態とする。「１」の論理値を表わす第１データ値電圧が、コンデンサ１４の第２電極からパス・ゲート１２を通ってノード４１に伝達される。同様に、「１」の相補論理値を表わす第２データ値電圧が、コンデンサ２４の第２電極からパス・ゲート３２を通ってノード４２に伝達される。こうして、論理値「０」のデータがレジスタ１０から読み出される。
【００３２】
時点ｔ11において、相補制御信号１４３，１４４は、ゲート１２，３２を非導通状態とする。ノード４１はコンデンサ１４，１６から分離され、ノード４２はコンデンサ２４，２６から分離される。
【００３３】
時点ｔ12において、復元信号１４６はＶDDに上昇する。コンデンサ１４，１６間の電圧は、この時点では、０に等しい。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は中性状態６５のままであり、コンデンサ１６の状態は飽和状態６６から分極状態６２に変化する。コンデンサ２４，２６間の電圧は、この時点では、それぞれ＋ＶDD，−ＶDDに等しい。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は飽和状態６６のままであり、コンデンサ２６の状態は中性状態６５から飽和状態６７に変化する。
【００３４】
時点ｔ13において、復元信号１４６が接地レベルに低下する。同様に、時点ｔ14において、抽出信号１４５が接地レベルに低下する。コンデンサ１４，１６間の電圧は、０から−ＶDD，＋ＶDDにそれぞれ変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ１４の状態は中性状態６５から飽和状態６７に変化し、コンデンサ１６の状態は分極状態６２から飽和状態６６に変化する。コンデンサ２４，２６間の電圧は、それぞれ＋ＶDD，−ＶDDから０に変化する。図２のヒステリシス・ループ６０に示すように、コンデンサ２４の状態は飽和状態６６から分極状態６２に変化し、コンデンサ２６の状態は飽和状態６７から分極状態６１に変化する。
【００３５】
本発明によれば、時点ｔ10，ｔ11，ｔ12，ｔ13，ｔ14の時間的順序は、タイミング図１００のリード部分１２０に示した実施例と正確に同一であることには限定されないことを注記しておく。復元信号１４６の立ち上がりエッジの発生、即ち、時点ｔ12は、復元信号１４６の立ち下がりエッジの発生、即ち、時点ｔ13に先立つ。しかしながら、レジスタ１０からデータを読み出す動作は、復元信号１４６、時点ｔ10から時点ｔ11までの時間間隔、および時点ｔ14間の時間的関係には独立している。例えば、時点ｔ12は時点ｔ10またはｔ11の前、または時点ｔ14の後に来ることができる。同様に、時点ｔ14は時点ｔ11またはｔ10の前に来ることができる。
【００３６】
時点ｔ15において、相補活性化信号１４７，１４８は、それぞれＭＯＳＦＥＴ２７，２８をオフに切り換え、その結果、電圧検出器１８が不活性化される。コンデンサ１４，２４の第２電極は、印加されたデータ値電圧から分離される。コンデンサ１４，１６，２４，２６は、それらの各状態に留っている。
【００３７】
時点ｔ16およびｔ17間の時間間隔において、放電信号１４９がＭＯＳＦＥＴ３４，３６を導通状態とすることにより、コンデンサ１４，１６，２４，２６を放電する。この時点で、コンデンサ１４，１６，２４，２６間の電圧は０に等しくなる。したがって、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は分極状態６１にあり、コンデンサ１６，２４は分極状態６２にある。本発明によれば、放電コンデンサ１４，１６，２４，２６はオプションであることを注記しておく。放電されなければ、強誘電体コンデンサからの漏れのために、コンデンサ１４，１６，２４，２６の状態は、それらの各分極状態に変化する。いずれの場合でも、論理「１」がレジスタ１０に復元される。 本発明によれば、レジスタ１０が第２論理値、例えば、「０」を記憶しているときに、レジスタからデータを読み出す動作は、レジスタ１０が第１論理値を記憶しているときにレジスタ１０からデータを読み出す動作のための段階と類似した段階を含む。しかし、レジスタ１０が論理「０」を記憶しているときは、図２のヒステリシス・ループ６０に示すように、コンデンサ１４，２６は最初に分極状態６２にあり、コンデンサ１６，２４は最初に分極状態６１にあることに注意すべきであろう。したがって、読み取り動作の後、データ信号１４１は論理「０」を表わす接地レベルに低下し、相補データ信号１４２は、論理「０」の相補値を表わすＶDDに上昇する。
【００３８】
以上の説明から、レジスタ、およびこのレジスタに対してデータの書き込みおよび読み出しを行う方法が提供されたことが認められよう。本発明によれば、レジスタへのデータ伝達およびレジスタからのデータ伝達には、センス・アンプや容量性ビット線が不要である。したがって、データのアクセスは高速で、エネルギ効率が高い。本発明のレジスタは、モデュール化したり、カスケード接続することによって、用途に応じた異なるサイズのメモリ・ブロックを構成することができる。本発明による数ビット長のレジスタは、ＥＥＰＲＯＭの１行よりも専有する面積が少ないので、本発明は、従来技術のレジスタに対して、シリコン面積の効率が高い代替物を提供することができる。本発明によるレジスタは、例えば、スマート・カード(smart card)や無線周波数タグの用途のように、例えば、サイズが３２バイト程度の小さいメモリ・ブロックを超小型パッケージ内に必要とするような用途において、特に有益である。
【図面の簡単な説明】
【図１】本発明の実施例による、不揮発性レジスタの回路構成図。
【図２】書き込みおよび読み取り動作の間における、図１のレジスタ内の強誘電体コンデンサにおける電圧（Ｖ）の関数としての分極電荷のヒステリシス・ループを示す図。
【図３】本発明の実施例のタイミングによる図１のレジスタに対するデータの書き込みおよび読み出しのタイミング図。
【符号の説明】
１０ 不揮発性レジスタ
１１ ｎ−チャネルＭＯＳＦＥＴ
１２，３２ パス・ゲート
１３ ｐ−チャネルＭＯＳＦＥＴ
１４，１６，２４，２６ 強誘電体コンデンサ
１７，２１ ｎ−チャネルＭＯＳＦＥＴ
１８ 電圧検出器
１９，２３ ｐ−チャネルＭＯＳＦＥＴ
２７ ｎ−チャネルＭＯＳＦＥＴ
２８ ｐ−チャネルＭＯＳＦＥＴ
３１ ｎ−チャネルＭＯＳＦＥＴ
３２ パス・ゲート
３３ ｐ−チャネルＭＯＳＦＥＴ
３４，３６ ｎ−チャネルＭＯＳＦＥＴ
６０ ヒステリシス・ループ
６１，６２ 分極状態
６３，６４ 中間状態
６５ 中性状態
６６，６７ 飽和状態
１４１，１４２ 相補データ信号
１４３，１４４ 相補制御信号
１４５ 抽出信号
１４６ 復元信号
１４７，１４８ 相補活性化信号
１４９ 放電信号
Claims (5)
- 不揮発性レジスタ（１０）であって：
第１電極と第２電極とを有し、分極を保持する第１コンデンサ（１４）であって、前記第１電極は抽出信号を受信するように結合され、前記第２電極はデータ信号を伝達するように結合されている、前記第１コンデンサ（１４）；
第１電極と第２電極とを有し、分極を保持する第２コンデンサ（１６）であって、前記第１電極は前記第１コンデンサ（１４）の第２電極に結合され、前記第２電極は復元信号を受信するように結合されている、前記第２コンデンサ（１６）；
第１電極と第２電極とを有し、分極を保持する第３コンデンサ（２４）であって、前記第１電極は前記第１コンデンサ（１４）の第１電極に結合され、前記第２電極は相補データ信号を伝達するように結合されている、前記第３コンデンサ（２４）；
第１電極と第２電極とを有し、分極を保持する第４コンデンサ（２６）であって、前記第１電極は前記第３コンデンサ（２４）の第２電極に結合され、前記第２電極は前記第２コンデンサ（１６）の第２電極に結合されている、前記第４コンデンサ（２６）；
第１電位電極と、第２電位電極と、第１制御電極と、第２制御電極とを有する電圧検出器（１８）であって、前記第１電位電極は前記第１コンデンサ（１４）の第２電極に結合され、前記第２電位電極は前記第３コンデンサ（２４）の第２電極に結合される、前記電圧検出器（１８）；
制御電極と、第１電流導通電極と、第２電流導通電極とを有する第１スイッチ（２７）であって、前記制御電極は第１活性化信号を受信するように結合され、前記第１電流導通電極は第１電圧レベルを受信するように結合され、前記第２電流導通電極は前記電圧検出器（１８）の前記第１制御電極に結合されている、前記第１スイッチ（２７）；および
制御電極と、第１電流導通電極と、第２電流導通電極とを有する第２スイッチ（２８）であって、前記制御電極は第２活性化信号を受信するように結合され、前記第１電流導通電極は第２電圧レベルを受信するように結合され、前記第２電流導通電極は前記電圧検出器（１８）の第２制御電極に結合される、前記第２スイッチ（２８）；
から成ることを特徴とする不揮発性レジスタ（１０）。 - 前記電圧検出器（１８）は：
入力と、出力と、第１イネーブル電極と、第２イネーブル電極とを有する第１反転器であって、前記入力は前記電圧検出器（１８）の第１電位電極に結合され、前記出力は前記電圧検出器（１８）の前記第２電位電極に結合され、前記第１イネーブル電極は前記電圧検出器（１８）の前記第１制御電極に結合され、前記第２イネーブル電極は前記電圧検出器（１８）の前記第２制御電極に結合される、前記第１反転器；および
入力と、出力と、第１イネーブル電極と、第２イネーブル電極とを有する第２反転器であって、前記入力は前記電圧検出器（１８）の第２電圧電極に結合され、前記出力は前記電圧検出器（１８）の前記第１電圧電極に結合され、前記第１イネーブル電極は前記電圧検出器（１８）の前記第１制御電極に結合され、前記第２イネーブル電極は前記電圧検出器（１８）の前記第２制御電極に結合される、前記第２反転器；
を含むことを特徴とする請求項１記載の不揮発性レジスタ（１０）。 - 前記第１コンデンサ（１４）の第２電極は、第１パス・ゲート（１２）を介して、前記データ信号を伝達するように結合され、前記第３コンデンサ（２４）の第２電極は、第２パス・ゲート（３２）を介して、前記相補データ信号を伝達するように結合され、前記第１パス・ゲート（１２）は、制御信号を受信するように結合されている第１制御電極と、前記データ信号を伝達するように結合された第１データ電極と、前記第１コンデンサの第２電極に結合されている第２データ電極とを含み、前記第２パス・ゲート（３２）は、前記制御信号を受信するように結合されている第１制御電極と、前記相補データ信号を伝達するように結合されている第１データ電極と、前記第３コンデンサ（２４）の第２電極に結合されている第２データ電極とを含むことを特徴とする請求項１記載の不揮発性レジスタ（１０）。
- 不揮発性レジスタ（１０）にデータを書き込む方法であって：
第１電極と第２電極とを有し、分極を保持する第１コンデンサ（１４）と、第１電極と第２電極とを有し、分極を保持する第２コンデンサ（１６）と、第１電極と第２電極とを有し、分極を保持する第３コンデンサ（２４）と、第１電極と第２電極とを有し、分極を保持する第４コンデンサ（２６）とを用意する段階であって、前記第１コンデンサ（１４）の第２電極は前記第２コンデンサ（１６）の第１電極に結合され、前記第３コンデンサ（２４）の第２電極は前記第４コンデンサ（２６）の第１電極に結合される、段階；
前記第１コンデンサ（１４）の第２電極にデータ信号を伝達し、前記第３コンデンサ（２４）の第２電極に相補データ信号を伝達する段階；
前記第１コンデンサ（１４）の第１電極と、前記第３コンデンサ（２４）の第１電極とに、第１抽出電圧を印加する段階；
前記第２コンデンサ（１６）の第２電極と、前記第４コンデンサ（２６）の第２電極とに、第１復元電圧を印加する段階；
前記第１コンデンサ（１４）の第１電極と、前記第３コンデンサ（２４）の第１電極とに、第２抽出電圧を印加する段階；
前記第２コンデンサ（１６）の第２電極と、前記第４コンデンサ（２６）の第２電極とに、第２復元電圧を印加する段階；および
前記第１コンデンサの第２電極と、前記第３コンデンサの第２電極とを、印加電圧レベルから分離し、前記不揮発性レジスタ内にデータを記憶する段階；
から成ることを特徴とする方法。 - 不揮発性レジスタ（１０）からデータを読み出す方法であって：
第１電極と第２電極とを有し、分極を保持する第１コンデンサ（１４）と、第１電極と第２電極とを有し、分極を保持する第２コンデンサ（１６）と、第１電極と第２電極とを有し、分極を保持する第３コンデンサ（２４）と、第１電極と第２電極とを有し、分極を保持する第４コンデンサ（２６）とを用意する段階であって、前記第１コンデンサ（１４）の第２電極は前記第２コンデンサ（１６）の第１電極に結合され、前記第３コンデンサ（２４）の第２電極は前記第４コンデンサ（２６）の第１電極に結合される、段階；
前記第１コンデンサの第１電極と前記第２コンデンサの第２電極との間、および前記第３コンデンサの第１電極と前記第４コンデンサの第２電極との間に、第１電圧を発生する段階；
前記第２コンデンサ間の電圧から前記第４コンデンサ間の電圧を減算することによって、第１差電圧を発生する段階；
前記第１コンデンサの第２電極に第１データ値電圧を印加し、前記第３コンデンサの第２電極に第２データ値電圧を印加する段階であって、前記第１データ値電圧から前記第２データ値電圧を減算することによって発生する第２差電圧の極性を、前記第１差電圧の極性と同一とする段階；
前記第１データ値電圧と前記第２データ値電圧とを検出し、前記不揮発性レジスタから論理値を読み出す段階；
前記第１コンデンサの第１電極と前記第３コンデンサの第１電極とに、第１抽出電圧を印加する段階；
前記第２コンデンサの第２電極と、前記第４コンデンサの第２電極とに、第１復元電圧を印加する段階；
前記第１コンデンサの第１電極と、前記第３コンデンサの第１電極とに、第２抽出電圧を印加する段階；
前記第２コンデンサの第２電極と、前記第４コンデンサの第２電極とに、第２復元電圧を印加する段階；および
前記第１コンデンサの第２電極に印加された前記第１データ値電圧を除去し、前記第３コンデンサの第２電極に印加された前記第２データ値電圧を除去する段階；
から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US552156 | 1995-11-02 | ||
| US08/552,156 US5592411A (en) | 1995-11-02 | 1995-11-02 | Non-volatile register and method for accessing data therein |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09147578A JPH09147578A (ja) | 1997-06-06 |
| JP4328390B2 true JP4328390B2 (ja) | 2009-09-09 |
Family
ID=24204156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30589696A Expired - Fee Related JP4328390B2 (ja) | 1995-11-02 | 1996-10-30 | 不揮発性レジスタおよびデ−タにアクセスする方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5592411A (ja) |
| EP (1) | EP0772199A3 (ja) |
| JP (1) | JP4328390B2 (ja) |
| KR (1) | KR100476483B1 (ja) |
| SG (1) | SG42440A1 (ja) |
| TW (1) | TW307867B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3518936B2 (ja) * | 1995-08-23 | 2004-04-12 | ローム株式会社 | プログラム可能な機能装置 |
| KR100231404B1 (ko) * | 1996-02-22 | 1999-11-15 | 가네꼬 히사시 | 다수의 값을 갖는 소형 반도체 메모리 디바이스 |
| US5737260A (en) * | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
| US6594195B2 (en) | 2001-09-17 | 2003-07-15 | Cascade Semiconductor Corporation | Low-power, high-density semiconductor memory device |
| WO2003044953A1 (fr) * | 2001-11-19 | 2003-05-30 | Rohm Co., Ltd. | Appareil de maintien de donnees et procede de lecture de donnees |
| JP4091301B2 (ja) * | 2001-12-28 | 2008-05-28 | 富士通株式会社 | 半導体集積回路および半導体メモリ |
| US6788567B2 (en) * | 2002-12-02 | 2004-09-07 | Rohm Co., Ltd. | Data holding device and data holding method |
| KR100583090B1 (ko) * | 2003-05-30 | 2006-05-23 | 주식회사 하이닉스반도체 | 강유전체 레지스터의 캐패시터 제조방법 |
| WO2004112044A1 (ja) * | 2003-06-13 | 2004-12-23 | Fujitsu Limited | 半導体記憶装置 |
| US7630228B2 (en) * | 2007-08-30 | 2009-12-08 | Intel Corporation | Methods and apparatuses for operating memory |
| KR100915072B1 (ko) * | 2008-01-30 | 2009-09-02 | 주식회사 하이닉스반도체 | 비휘발성 래치 회로 |
| JP5856799B2 (ja) | 2011-10-17 | 2016-02-10 | ピクストロニクス，インコーポレイテッド | ラッチ回路および表示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832789B2 (ja) * | 1980-07-18 | 1983-07-15 | 富士通株式会社 | 半導体メモリ |
| US4873664A (en) * | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
| US4809225A (en) * | 1987-07-02 | 1989-02-28 | Ramtron Corporation | Memory cell with volatile and non-volatile portions having ferroelectric capacitors |
| US4893272A (en) * | 1988-04-22 | 1990-01-09 | Ramtron Corporation | Ferroelectric retention method |
| US4888733A (en) * | 1988-09-12 | 1989-12-19 | Ramtron Corporation | Non-volatile memory cell and sensing method |
| US4974204A (en) * | 1989-08-28 | 1990-11-27 | National Semiconductor Corporation | Non-volatile programmable interconnection circuit |
| KR930006620B1 (ko) * | 1990-11-06 | 1993-07-21 | 재단법인 한국전자통신연구소 | 저잡음 특성을 갖는 다이내믹 램 |
| US5031143A (en) * | 1990-11-21 | 1991-07-09 | National Semiconductor Corporation | Preamplifier for ferroelectric memory device sense amplifier |
| US5198706A (en) * | 1991-10-15 | 1993-03-30 | National Semiconductor | Ferroelectric programming cell for configurable logic |
| KR930015015A (ko) * | 1991-12-20 | 1993-07-23 | 윌리엄 이. 힐러 | 강유전성 캐패시터를 갖는 메모리 셀 |
| JP3270765B2 (ja) * | 1992-03-03 | 2002-04-02 | ローム株式会社 | 不揮発性記憶素子 |
| US5309391A (en) * | 1992-10-02 | 1994-05-03 | National Semiconductor Corporation | Symmetrical polarization enhancement in a ferroelectric memory cell |
| US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
| US5406510A (en) * | 1993-07-15 | 1995-04-11 | Symetrix Corporation | Non-volatile memory |
| US5487030A (en) * | 1994-08-26 | 1996-01-23 | Hughes Aircraft Company | Ferroelectric interruptible read memory |
| JP2692641B2 (ja) * | 1995-03-24 | 1997-12-17 | 日本電気株式会社 | 不揮発性メモリセル |
-
1995
- 1995-11-02 US US08/552,156 patent/US5592411A/en not_active Expired - Fee Related
-
1996
- 1996-09-06 SG SG1996010611A patent/SG42440A1/en unknown
- 1996-10-17 EP EP96116663A patent/EP0772199A3/en not_active Withdrawn
- 1996-10-30 JP JP30589696A patent/JP4328390B2/ja not_active Expired - Fee Related
- 1996-11-02 KR KR1019960051645A patent/KR100476483B1/ko not_active IP Right Cessation
- 1996-11-13 TW TW085113874A patent/TW307867B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG42440A1 (en) | 1997-08-15 |
| EP0772199A3 (en) | 1998-10-21 |
| EP0772199A2 (en) | 1997-05-07 |
| TW307867B (ja) | 1997-06-11 |
| US5592411A (en) | 1997-01-07 |
| JPH09147578A (ja) | 1997-06-06 |
| KR100476483B1 (ko) | 2005-06-23 |
| KR970029861A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621680A (en) | Data storage element and method for reading data therefrom | |
| US5579257A (en) | Method for reading and restoring data in a data storage element | |
| US3431433A (en) | Digital storage devices using field effect transistor bistable circuits | |
| US4247791A (en) | CMOS Memory sense amplifier | |
| US4103185A (en) | Memory cells | |
| US4039861A (en) | Cross-coupled charge transfer sense amplifier circuits | |
| JP4328390B2 (ja) | 不揮発性レジスタおよびデ−タにアクセスする方法 | |
| JPH07147094A (ja) | ビット線容量分離を含む強誘電体を用いたｒａｍ検出構成 | |
| US4943952A (en) | Semiconductor memory circuit with improved bit lane precharge circuit | |
| US4150311A (en) | Differential amplifier circuit | |
| US4112296A (en) | Data latch | |
| EP0085436B1 (en) | Buffer circuits | |
| US4336465A (en) | Reset circuit | |
| CA1065056A (en) | Memory cell | |
| WO1994003900A1 (en) | Six transistor dynamic content addressable memory circuit | |
| US3936810A (en) | Sense line balancing circuit | |
| US4787066A (en) | Non-volatile shadow storage cell with improved level shifting circuit and reduced tunnel device count for improved reliability | |
| US6795330B2 (en) | Method of reading and restoring data stored in a ferroelectric memory cell | |
| US5168464A (en) | Nonvolatile differential memory device and method | |
| EP0302780B1 (en) | Improved non-volatile shadow storage cell with reduced tunnel device count for improved reliability | |
| US5844848A (en) | Integrated circuit memory devices having improved data masking capability | |
| JPS5942400B2 (ja) | 基準波形回路 | |
| JP2692641B2 (ja) | 不揮発性メモリセル | |
| JPH02285593A (ja) | 不揮発性半導体記憶装置 | |
| JPH0574158B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |