JP4091301B2 - 半導体集積回路および半導体メモリ - Google Patents
半導体集積回路および半導体メモリ Download PDFInfo
- Publication number
- JP4091301B2 JP4091301B2 JP2001400507A JP2001400507A JP4091301B2 JP 4091301 B2 JP4091301 B2 JP 4091301B2 JP 2001400507 A JP2001400507 A JP 2001400507A JP 2001400507 A JP2001400507 A JP 2001400507A JP 4091301 B2 JP4091301 B2 JP 4091301B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- plate
- line
- voltage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体キャパシタを使用したラッチ回路を有する半導体集積回路および半導体メモリに関する。
【０００２】
【従来の技術】
一般に、半導体集積回路に形成されるラッチ回路は、揮発性であるため、電源が遮断された後、保持しているデータが失われる。近年、強誘電体膜を可変容量キャパシタとして使用することでラッチ回路を形成し、このラッチ回路をメモリセルに適用した不揮発性SRAM（Nonvolatile Static Random Access Memory）が提案されている（T.Miwa et al. in Proc. of CICC, May 2000, pp65-68）。
図１９は、この種の半導体メモリのメモリセルを示している。
【０００３】
メモリセルは、入力と出力とを互いに接続した２つのCMOSインバータ１ａ、１ｂで構成されたラッチ回路２と、CMOSインバータ１ａ、１ｂの入力ノードN、NXにそれぞれ接続された強誘電体キャパシタ３ａ、３ｂと、入力ノードN、NXをビット線BL、BLXにそれぞれ接続する転送トランジスタ４ａ、４ｂとを有している。転送トランジスタ４ａ、４ｂのゲートは、ワード線WLに接続されている。
【０００４】
このメモリセルでは、ラッチ回路２に書き込まれたデータは、強誘電体キャパシタ３ａ、３ｂの残留分極として電源の遮断後も保持される。電源の投入時に、CMOSインバータ１ａ、１ｂの入力電圧は、残留分極に対応するノードN、NXの容量差によってアンバランスにされる。すなわち、強誘電体キャパシタ３ａ、３ｂの残留分極を利用して、電源の遮断前に保持されていたデータがラッチ回路２に再び書き込まれる。この動作は、リコール動作と称されている。
【０００５】
以下、電源の投入時の詳細を説明する。まず、強誘電体キャパシタ３ａ、３ｂのプレート電圧PLが、接地電圧VSS（0V）に固定され、ラッチ回路２を構成するCMOSインバータ１ａ、１ｂに電源電圧VDDおよび接地電圧VSSが供給される。強誘電体キャパシタ３ａ、３ｂは、分極状態に対応して容量値が異なっている。
容量値が大きい強誘電体キャパシタ３ａは、容量値の小さい強誘電体キャパシタ３ｂに比べて電圧の上昇に時間がかかる。このため、ノードN、NX間に微少な電圧差が生じる。この電圧差は、電源の供給とともにラッチ回路２の差動増幅作用で電圧増幅される。そして、ノードN、NXは、最終的に電源電圧VDDまたは接地電圧VSSに固定される。すなわち、電源の遮断前のデータが再現される。
【０００６】
【発明が解決しようとする課題】
電源の投入時に電源電圧VDDが上昇すると、ラッチ回路２のノードN、NXは、CMOSインバータ１ａ、１ｂのpMOSトランジスタを介して電源線VDDからそれぞれ充電される。一方、ノードN、NXの電荷は、CMOSインバータ１ａ、１ｂのnMOSトランジスタを介して接地線VSSにそれぞれ放電される。
電源電圧VDDが低いとき、ノードN、NXの電圧は、pMOSトランジスタおよびnMOSトランジスタのリーク電流と、ノードN、NXの容量により決まる。例えば、CMOSインバータ１ａ、１ｂのpMOSトランジスタの閾値電圧が、ΔVth＝80mVばらついているとする。このとき、両pMOSトランジスタのリーク電流は、一桁相違する（Ｓファクタ＝80mVを仮定）。CMOSインバータ１ａ、１ｂのnMOSトランジスタの閾値電圧が同じとすると、ノードN、NXの充電電流は、それぞれpMOSトランジスタのリーク電流に対応した値になる。
【０００７】
ノードN、NXの容量（ノードN、NXにそれぞれ接続されている強誘電体キャパシタ３ａ、３ｂを含む）を充電する正味の電流を、それぞれIn=1nA、Inx=0.1nAとする。ここで、正味の電流とは、各CMOSインバータ１ａ、１ｂにおけるpMOSトランジスタのリーク電流とnMOSトランジスタのリーク電流の差である。また、ノードN、NXの容量（強誘電体キャパシタ３ａ、３ｂを含む）を、それぞれCn=200fF、Cnx=50fFとする。
【０００８】
このとき、電源の投入から0.5ms後のノードN、NXの電圧Vn、Vnxは、次式（１）、（２）で表される。
Vn=Qn/Cn=(In×0. 5E-3)/Cn=0.25[V] ‥‥‥（１）
Vnx=Qnx/Cnx=(Inx×0. 5E-3)/Cnx=0.1[V] ‥‥‥（２）
実際には、ラッチ回路２は増幅機能を有するため、電圧Vn、Vnxの差はさらに大きくなる。上記の例では、電源電圧の上昇により、最終的にノードNは電源電圧VDD（論理"H"）になり、ノードNXは接地電圧VSS（論理"L"）になる。
【０００９】
しかしながら、本来、寄生容量の大きいノードNは、充電時間が長いため、論理"L"になるべきである。寄生容量の小さいノードNXは、充電時間が短いため、論理"H"になるべきである。すなわち、図１９に示したメモリセルでは、pMOSトランジスタの閾値電圧のばらつきにより、誤ったデータが再現されてしまう。
なお、誤ったリコール動作は、nMOSトランジスタの閾値電圧のばらつきによっても発生する。この種の誤動作は、メモリセルに限らず、強誘電体キャパシタの残留分極を利用したラッチ回路でも発生する。
【００１０】
本発明の目的は、強誘電体キャパシタの残留分極を利用したメモリセルおよびラッチ回路のリコール動作を確実に行うことにある。
【００１１】
【課題を解決するための手段】
請求項１、請求項４の半導体集積回路および請求項７の半導体メモリでは、２つのバッファ回路の入力と出力とが互いに接続され、ラッチ回路が形成されている。一対の強誘電体キャパシタの一端は、バッファ回路の入力にそれぞれ接続されている。強誘電体キャパシタの他端は、第１プレート線に接続されている。電源の遮断前にラッチ回路に保持されていたデータは、強誘電体キャパシタの残留分極として保持されている。本発明のラッチ回路および強誘電体キャパシタは、例えば、マスタラッチ回路とスレーブラッチ回路とを縦続接続した記憶回路における少なくとも一方、あるいは、半導体メモリのメモリセルに適用される。
【００１２】
第１プレート電圧発生回路は、第１プレート線に供給する第１プレート電圧を生成する。電源の投入後、第１プレート電圧の上昇とともに、強誘電体キャパシタの他端の電圧が上昇する。強誘電体キャパシタの一端の電圧は、強誘電体キャパシタの容量カップリング効果により、強誘電体キャパシタの分極に対応する容量値に応じて上昇する。すなわち、２つのバッファ回路に電源が供給される前に、これ等バッファ回路の入力の電圧は、互いに相違する。
【００１３】
スイッチ制御回路は、電源の投入後、第１プレート電圧が所定電圧まで上昇したときに、スイッチ制御信号を活性化する。スイッチ回路は、スイッチ制御信号の活性化に応答してオンし、バッファ回路の電源端子を電源線に接続する。このとき、バッファ回路の入力電圧は相違しているため、ラッチ回路には両入力電圧に応じて論理データが書き込まれる。この結果、電源の遮断前にラッチ回路に保持されていたデータが再現される。すなわち、正常なリコール動作が行われる。
【００１４】
請求項２、請求項５の半導体集積回路および請求項８の半導体メモリでは、２つのバッファ回路の入力と出力とが互いに接続され、ラッチ回路が形成されている。一対の第１強誘電体キャパシタは、第１プレート線と第２プレート線との間に直列に接続されている。２つの第１強誘電体キャパシタを接続する中間ノードは、バッファ回路の一方の入力に接続されている。一対の第２強誘電体キャパシタは、第１プレート線と第２プレート線との間に直列に接続されている。２つの第２強誘電体キャパシタを接続する中間ノードは、バッファ回路の他方の入力に接続されている。電源の遮断前にラッチ回路に保持されていたデータは、強誘電体キャパシタの残留分極として保持されている。本発明のラッチ回路および強誘電体キャパシタは、例えば、マスタラッチ回路とスレーブラッチ回路とを縦続接続した記憶回路における少なくとも一方、あるいは、半導体メモリのメモリセルに適用される。
【００１５】
第１プレート電圧発生回路は、第１プレート線に供給する第１プレート電圧を生成する。第２プレート電圧発生回路は、電源の投入から所定の期間、第２プレート線に供給する第２プレート電圧を生成する。この期間、第２プレート電圧は、第１プレート電圧より低く、例えば、接地電圧に固定されている。電源の投入後、第１プレート電圧の上昇とともに、第１強誘電体キャパシタの中間ノードの電圧および第２強誘電体キャパシタの中間ノードの電圧は、これ等強誘電体キャパシタの容量分割に応じて上昇する。すなわち、２つのバッファ回路に電源が供給される前に、これ等バッファ回路の入力の電圧は、互いに相違する。
【００１６】
スイッチ制御回路は、電源の投入後、第１プレート電圧が所定電圧まで上昇したときに、スイッチ制御信号を活性化する。スイッチ回路は、スイッチ制御信号の活性化に応答してオンし、バッファ回路の電源端子を電源線に接続する。このとき、バッファ回路の入力電圧は相違しているため、ラッチ回路には両入力電圧に応じて論理データが書き込まれる。この結果、電源の遮断前にラッチ回路に保持されていたデータが再現される。すなわち、正常なリコール動作が行われる。
【００１７】
請求項３、請求項６の半導体集積回路および請求項９の半導体メモリでは、各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成されている。pMOSトランジスタのソースは、スイッチ回路を介して電源線に接続され、pMOSトランジスタの基板は、電源線に接続されている。nMOSトランジスタのソースは、スイッチ回路を介して接地線に接続され、nMOSトランジスタの基板は、接地線に接続されている。このため、電源の投入時に基板がフローティングになることが防止され、トランジスタの誤動作（ラッチアップ等）が防止される。
【００１８】
請求項１０の半導体メモリでは、スイッチ回路は、複数のメモリセルに共通に形成されている。スイッチ回路の総数が減るため、半導体メモリのチップサイズを小さくなる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第１の実施形態を示している。この実施形態は、請求項１および請求項３に対応している。この半導体集積回路は、シリコン基板上にCMOSプロセスを使用して形成されている。
半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および不揮発性ラッチ回路１４を有している。第１プレート電圧発生回路１０は、電源電圧VDDに応じて第１プレート電圧PL1を生成する。スイッチ制御回路１２は、第１プレート電圧PL1に応じて相補のスイッチ制御信号ENX、ENを生成する。末尾に"X"が付く信号は、負論理を表している。
【００２０】
不揮発性ラッチ回路１４は、入力と出力とを互いに接続した２つのCMOSインバータ（バッファ回路）１４ａ、１４ｂを有するラッチ回路１４ｃ、pMOSトランジスタからなるスイッチ回路１４ｄ、nMOSトランジスタからなるスイッチ回路１４ｅ、強誘電体キャパシタ１４ｆ、１４ｇ、およびCMOSスイッチ１４ｈ、１４ｉを有している。CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板は、それぞれ電源線VDDおよび接地線VSSに接続されている。
【００２１】
スイッチ回路１４ｄは、CMOSインバータ１４ａ、１４ｂのpMOSトランジスタのソース（電源端子）を電源線VDDに接続する。スイッチ回路１４ｅは、CMOSインバータ１４ａ、１４ｂのnMOSトランジスタのソース（電源端子）を接地線VSSに接続する。強誘電体キャパシタ１４ｆは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端がプレート線PL1に接続されている。強誘電体キャパシタ１４ｇは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端がプレート線PL1に接続されている。強誘電体キャパシタ１４ｆ、１４ｇに付加した矢印の向きは、分極状態を示している。矢印の先端側の電極は、正にチャージされている。
【００２２】
CMOSスイッチ１４ｈは、不揮発性ラッチ回路１４の入力INをCMOSインバータ１４ａの入力ノードNに接続する。CMOSスイッチ１４ｈは、クロック信号CKが低レベル（＝クロック信号CKXが高レベル）のときにオンする。CMOSスイッチ１４ｉは、CMOSインバータ１４ｂの出力をCMOSインバータ１４ａの入力に接続する。CMOSスイッチ１４ｉは、クロック信号CKが高レベル（＝クロック信号CKXが低レベル）のときにオンする。
【００２３】
図２は、第１の実施形態の半導体集積回路の動作を示している。この例では、図１に示した不揮発性ラッチ回路１４は、予め論理"H"を保持している。このとき、CMOSインバータ１４ａは、高レベルを出力し、CMOSインバータ１４ｂは、低レベルを出力している。そして、電源の遮断前に、第１プレート電圧PL1が低レベル、高レベル、低レベルに変化することで、ノードNの低レベルおよびノードNXの高レベルが、それぞれ強誘電体キャパシタ１４ｆ、１４ｇの残留分極として書き込まれる。この結果、強誘電体キャパシタ１４ｆ、１４ｇは、図１に示したように、分極状態（矢印の向き）は、互いに反対になる。この例では、強誘電体キャパシタ１４ｆ、１４ｇの分極状態に対応する平均容量を、それぞれ50fF、200fFとし、ノードN、NXの寄生容量を、ともに5fFとする。
【００２４】
電源の投入時、クロック信号CK、CKXは、高レベル、低レベルにそれぞれ固定されている。すなわち、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂはフィードバックループを形成している。
第１プレート電圧発生回路１０は、電源電圧VDDに追従して第１プレート電圧PL1を生成する。第１プレート電圧PL1は、所定の電源電圧VDD（例えば、3.3V）まで上昇する。スイッチ制御回路１２は、第１プレート電圧PL1が上昇している期間、高レベルのスイッチ制御信号ENXと低レベルのスイッチ制御信号ENを出力する。高レベルのスイッチ制御信号ENXおよび低レベルのスイッチ制御信号ENにより、スイッチ回路１４ｄ、１４ｅはオフする。このため、電源電圧VDDおよび接地電圧VSSは、ラッチ回路１４ｃに供給されず、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂは非活性化される。したがって、ノードN、NXはフローティングになる。
【００２５】
CMOSインバータ１４ａ、１４ｂのpMOSトランジスタおよびnMOSトランジスタの基板には、それぞれ電源電圧VDDおよび接地電圧VSSが直接供給されている。このため、スイッチ回路１４ｄ、１４ｅがオフしている期間にラッチアップが発生することが防止される。
強誘電体キャパシタ１４ｆ、１４ｇの容量カップリング効果により、ノードN、NXの電圧は、第１プレート電圧PL1の上昇とともに上昇する。第１プレート電圧PL1が電源電圧VDD（3.3V）まで上昇したときに、ノードNの電圧は、3V（3.3V×50fF／（5fF＋50fF))になり、ノードNXの電圧は、3.22V（3.3V×200fF／（5fF＋200fF))になる。
【００２６】
スイッチ制御回路１２は、第１プレート電圧PL1が電源電圧VDDまで上昇した後、スイッチ制御信号EN、ENXをそれぞれ高レベル、低レベルに変化する。この変化により、電源電圧VDDおよび接地電圧VSSが、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂに供給され、CMOSインバータ１４ａ、１４ｂが活性化する。CMOSインバータ１４ａ、１４ｂの入力ノードN、NXは、上述したように220mVの電圧差（オフセット電圧）を有している。ラッチ回路１４ｃは、この電圧差を増幅する。最終的に、ノードNの電圧は接地電圧VSS（論理"L"）になり、NXの電圧は、電源電圧VDD（論理"H"）になる。この結果、強誘電体キャパシタ１４ｆ、１４ｇの残留分極に応じたデータがラッチ回路１４ｃに読み込まれる。すなわち、リコール動作により、電源の遮断前にラッチ回路１４ｃに保持されていたデータが再現される。
【００２７】
図３は、第１の実施形態の半導体集積回路の別の動作を示している。この例では、第１プレート電圧発生回路１０は、電源電圧VDD（3.3V）より高い第１プレート電圧PL1（VDDH=3.6V）を生成する。このため、CMOSインバータ１４ａ、１４ｂが活性化する前の入力ノードN、NXのオフセット電圧は、図２の場合より大きくなる。第１プレート電圧PL1を10%高く設定すると、オフセット電圧も10%増加する。このため、リコール動作をより確実に行うことができる。
【００２８】
なお、複数の不揮発性ラッチ回路１４が、半導体集積回路内に形成される場合、これ等不揮発性ラッチ回路１４に共通のスイッチ回路１４ｄ、１４ｅを形成することで、半導体集積回路のチップサイズを小さくできる。
以上、本実施形態では、強誘電体キャパシタ１４ｆ、１４ｇの容量カップリング効果を利用して、ラッチ回路１４ｃを構成する２つのCMOSインバータ１４ａ、１４ｂの入力に互いに異なる電圧を与えた後、電源電圧VDDおよび接地電圧VSSをCMOSインバータ１４ａ、１４ｂに供給した。このため、電源の遮断前にラッチ回路１４ｃに保持されていたデータを確実に再現できる。すなわち、リコール動作を確実に実行できる。
【００２９】
CMOSインバータ１４ａ、１４ｂのpMOSトランジスタおよびnMOSトランジスタ基板を、それぞれ電源線VDDおよび接地線VSSに接続した。このため、電源の投入時に基板がフローティングになることが防止され、トランジスタの誤動作（ラッチアップ等）を防止できる。
図４は、本発明の第２の実施形態を示している。この実施形態は、請求項２および請求項３に対応している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００３０】
この実施形態では、第１の実施形態の不揮発性ラッチ回路１４に強誘電体キャパシタ１６ａ、１６ｂが追加されて、不揮発性ラッチ回路１６が形成されている。また、第２プレート電圧PL2を生成する第２プレート電圧生成回路１８が形成されている。その他の構成は、第１の実施形態と同一である。すなわち、不揮発性ラッチ回路１６は、CMOSインバータ１４ａ、１４ｂで構成されたラッチ回路１４ｃ、スイッチ回路１４ｄ、１４ｅ、強誘電体キャパシタ１４ｆ、１４ｇ、およびCMOSスイッチ１４ｈ、１４ｉを有している。CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板は、それぞれ電源線VDDおよび接地線VSSに接続されている。
【００３１】
強誘電体キャパシタ１６ａは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端が第２プレート線PL2に接続されている。強誘電体キャパシタ１６ｂは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端が第２プレート線PL2に接続されている。
図５は、図４に示した不揮発性ラッチ回路１６の容量の等価回路を示している。この例では、不揮発性ラッチ回路１６は、予め論理"H"を保持している。このとき、CMOSインバータ１４ａは、高レベルを出力し、CMOSインバータ１４ｂは、低レベルを出力している。電源の遮断前に、第１プレート電圧発生回路１０は、第１プレート電圧PL1を、低レベル、高レベル、低レベルに変化する。第２プレート電圧発生回路１８は、第２プレート電圧PL2を、低レベル、高レベル、低レベルに変化する。そして、ノードNの低レベルおよびノードNXの高レベルが、それぞれ強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの残留分極として書き込まれる。
【００３２】
この例では、強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの分極状態に対応する平均容量は、それぞれ50fF、200fF、200fF、50fFとする。第２プレート電圧PL2を接地したときのノードN、NXの寄生容量は、第１の実施形態と同様に5fFとする。
図６は、第２の実施形態の半導体集積回路の動作を示している。電源の投入時、クロック信号CK、CKXは、高レベル、低レベルにそれぞれ固定されている。すなわち、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂはフィードバックループを形成している。
【００３３】
第１プレート電圧発生回路１０は、電源電圧に追従して第１プレート電圧PL1を生成する。第１プレート電圧PL1は、所定の電源電圧VDD（例えば、3.3V）まで上昇する。第２プレート電圧発生回路１８は、接地電圧VSSを第２プレート電圧PL2として出力する。すなわち、第２プレート電圧発生回路１８は、電源の投入から少なくとも第１プレート電圧PL1が電源電圧VDDに到達するまでの期間、接地電圧VSSを第２プレート電圧PL2として出力する。
【００３４】
スイッチ制御回路１２は、第１プレート電圧PL1が上昇している期間、高レベルのスイッチ制御信号ENXと低レベルのスイッチ制御信号ENを出力する。高レベルのスイッチ制御信号ENXおよび低レベルのスイッチ制御信号ENにより、スイッチ回路１４ｄ、１４ｅはオフし、CMOSインバータ１４ａ、１４ｂは非活性化される。したがって、ノードN、NXはフローティングになる。
【００３５】
CMOSインバータ１４ａ、１４ｂのpMOSトランジスタおよびnMOSトランジスタの基板には、それぞれ電源電圧VDDおよび接地電圧VSSが直接供給されている。このため、スイッチ回路１４ｄ、１４ｅがオフしている期間にラッチアップが発生することが防止される。
ノードNの電圧は、強誘電体キャパシタ１４ｆ、１６ａ（一対の第１強誘電体キャパシタ）の容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。ノードNXの電圧は、強誘電体キャパシタ１４ｇ、１６ｂ（一対の第２強誘電体キャパシタ）の容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。第１プレート電圧PL1が電源電圧VDD（3.3V）まで上昇したときに、ノードNの電圧は、0.65V（3.3V×50fF／（5fF＋50fF＋200fF))になり、ノードNXの電圧は、2.59V（3.3V×200fF／（5fF＋50fF＋200fF))になる。すなわち、強誘電体キャパシタ１４ｆ、１６ａおよび強誘電体キャパシタ１４ｇ、１６ｂをそれぞれ直列に接続し、その中間ノードをノードN、NXにそれぞれ接続することで、ノードN、NXの電圧差（オフセット電圧）は、1.84Vと大幅に大きくなる。
【００３６】
この後、第１の実施形態と同様に、スイッチ制御信号EN、ENXをそれぞれ高レベル、低レベルに変化して、CMOSインバータ１４ａ、１４ｂが活性化される。ラッチ回路１４ｃは、1.84Vの電圧差を増幅し、ノードNの電圧は接地電圧VSSになり、NXの電圧は、電源電圧VDDになる。この結果、強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの残留分極に応じたデータがラッチ回路１４ｃに読み込まれる。すなわち、リコール動作により、電源の遮断前にラッチ回路１４ｃに保持されていたデータが再現される。
【００３７】
図７は、上述した半導体集積回路の別の動作を示している。この例では、第１プレート電圧発生回路１０は、電源電圧VDD（3.3V）より高い第１プレート電圧PL1（VDDH=3.6V）を生成する。このため、CMOSインバータ１４ａ、１４ｂが活性化する前の入力ノードN、NXのオフセット電圧は、図６より大きくでき、リコール動作をより確実に行うことができる。
【００３８】
なお、複数の不揮発性ラッチ回路１６が、半導体集積回路内に形成される場合、これ等不揮発性ラッチ回路１６に共通のスイッチ回路１４ｄ、１４ｅを形成することで、半導体集積回路のチップサイズを小さくできる。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、直列に接続された強誘電体キャパシタ１４ｆ、１６ａ（一対の第１強誘電体キャパシタ）および強誘電体キャパシタ１４ｇ、１６ｂ（一対の第２強誘電体キャパシタ）をそれぞれ直列に接続し、その中間ノードをそれぞれCMOSインバータ１４ａ、１４ｂの入力に接続した。このため、容量分割によりノードN、NXのオフセット電圧を大きくでき、電源の遮断前にラッチ回路１４ｃに保持されていたデータをさらに確実に再現できる。
【００３９】
図８は、本発明の第３の実施形態を示している。この実施形態は、請求項４および請求項６に対応している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および揮発性ラッチ回路２０と不揮発性ラッチ回路１４とが縦続接続されたＤフリップフロップ回路を有している。揮発性ラッチ回路２０は、ラッチ回路２０ａ、CMOSスイッチ２０ｂ、およびCMOSスイッチ２０ｃを有している。
【００４０】
ラッチ回路２０ａは、２つのCMOSインバータの入力と出力とを互いに接続して形成されている。CMOSスイッチ２０ｂは、入力信号INをラッチ回路２０ａに転送する。CMOSスイッチ２０ｃは、ラッチ回路２０ｂのフィードバックループを接続する。揮発性ラッチ回路２０は、マスタラッチ回路として動作し、不揮発性ラッチ回路１４は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のスレーブラッチ回路のデータが、電源の投入後に有効になる。
【００４１】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
図９は、本発明の第４の実施形態を示している。この実施形態は、請求項４および請求項６に対応している。第１および第３の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００４２】
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および不揮発性ラッチ回路１４と揮発性ラッチ回路２０とが縦続接続されたＤフリップフロップ回路を有している。不揮発性ラッチ回路１４は、マスタラッチ回路として動作し、揮発性ラッチ回路２０は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のマスタラッチ回路のデータが、電源の投入後に有効になる。この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００４３】
図１０は、本発明の第５の実施形態を示している。この実施形態は、請求項４および請求項６に対応している。第１および第３の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および２つの不揮発性ラッチ回路１４が縦続接続されたＤフリップフロップ回路を有している。すなわち、電源の遮断前のマスタラッチ回路およびスレーブラッチ回路のデータが、電源の投入後にともに有効になる。この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００４４】
図１１は、本発明の第６の実施形態を示している。この実施形態は、請求項５および請求項６に対応している。第２および第３の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および揮発性ラッチ回路２０と不揮発性ラッチ回路１６とが縦続接続されたＤフリップフロップ回路を有している。揮発性ラッチ回路２０は、マスタラッチ回路として動作し、不揮発性ラッチ回路１６は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のスレーブラッチ回路のデータが、電源の投入後に有効になる。
【００４５】
第２プレート電圧発生回路１８は、電源の投入から少なくとも第１プレート電圧PL1が電源電圧VDDに到達するまでの期間、接地電圧VSSを第２プレート電圧PL2として出力する。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００４６】
図１２は、本発明の第７の実施形態を示している。この実施形態は、請求項５および請求項６に対応している。第２および第６の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および不揮発性ラッチ回路１６と揮発性ラッチ回路２０とが縦続接続されたＤフリップフロップ回路を有している。不揮発性ラッチ回路１６は、マスタラッチ回路として動作し、揮発性ラッチ回路２０は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のマスタラッチ回路のデータが、電源の投入後に有効になる。この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
【００４７】
図１３は、本発明の第８の実施形態を示している。この実施形態は、請求項５および請求項６に対応している。第２および第６の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および２つの不揮発性ラッチ回路１６が縦続接続されたＤフリップフロップ回路を有している。すなわち、電源の遮断前のマスタラッチ回路およびスレーブラッチ回路のデータが、電源の投入後にともに有効になる。この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
【００４８】
図１４は、本発明の第９の実施形態を示している。この実施形態は、請求項７および請求項９に対応している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、本発明は、不揮発性SRAMに適用されている。不揮発性SRAMは、第１プレート電圧発生回路１０、スイッチ制御回路１２、および複数のメモリセルMCを有するメモリセルアレイを有している。特に図示していないが、不揮発性SRAMは、アドレス信号および制御信号の入力回路、データの入出力回路、制御信号をデコードするコマンドデコーダ、タイミング生成回路、ワードデコーダ、コラムデコーダ、センスアンプ等の回路を有している。
【００４９】
メモリセルMCは、入力と出力とを互いに接続した２つのCMOSインバータ（反転回路）１４ａ、１４ｂを有するラッチ回路１４ｃ、pMOSトランジスタからなるスイッチ回路１４ｄ、nMOSトランジスタからなるスイッチ回路１４ｅ、強誘電体キャパシタ１４ｆ、１４ｇ、および転送スイッチ２２ａ、２２ｂを有している。CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板は、それぞれ電源線VDDおよび接地線VSSに接続されている。
【００５０】
スイッチ回路１４ｄは、CMOSインバータ１４ａ、１４ｂのpMOSトランジスタのソース（電源端子）を電源線VDDに接続する。スイッチ回路１４ｅは、CMOSインバータ１４ａ、１４ｂのnMOSトランジスタのソース（電源端子）を接地線VSSに接続する。強誘電体キャパシタ１４ｆは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端がプレート線PL1に接続されている。強誘電体キャパシタ１４ｇは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端がプレート線PL1に接続されている。
【００５１】
転送スイッチ２２ａは、ノードNをビット線BLに接続する。転送スイッチ２２ｂは、ノードNXをビット線BLXに接続する。転送スイッチ２２ａ、２２ｂは、ワード線WLが高レベルのときにオンする。
上述した不揮発性SRAMでは、書き込み動作時に、相補のビット線BL、BLXに書き込みデータが供給され、ワード線WLが高レベルにされる。相補の書き込みデータは、転送スイッチ２２ａ、２２ｂを介してラッチ回路１４ｃに書き込まれる。電源電圧VDDが不揮発性SRAMに供給されている間、ラッチ回路１４ｃに書き込まれたデータは保持される。
【００５２】
電源の遮断前に、第１プレート電圧PL1が低レベル、高レベル、低レベルに変化することで、例えば、ノードNの高レベル（論理"H"）およびノードNXの低レベル（論理"L"）が、それぞれ強誘電体キャパシタ１４ｆ、１４ｇの残留分極として書き込まれる。そして、電源が遮断される。
電源を再度投入する際に、電源の投入から所定の期間、ワード線WLは低レベルに固定される。すなわち、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂはフィードバックループを形成する。この後、第１の実施形態と同様に、第１プレート電圧発生回路１０は、電源電圧に追従して第１プレート電圧PL1を生成する。強誘電体キャパシタ１４ｆ、１４ｇの容量カップリング効果により、ノードN、NXの電圧は、第１プレート電圧PL1の上昇とともに上昇する。
【００５３】
スイッチ制御回路１２は、第１プレート電圧PL1が電源電圧VDDまで上昇した後、スイッチ制御信号EN、ENXをそれぞれ高レベル、低レベルに変化する。この変化により、CMOSインバータ１４ａ、１４ｂが活性化する。ラッチ回路１４ｃは、ノードN、NXの電圧差を増幅し、電源の遮断前にメモリセルMCに保持されていたデータを再現する。
【００５４】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
図１５は、本発明の第１０の実施形態を示している。この実施形態は、請求項７、請求項９、請求項１０に対応している。第１および第９の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００５５】
この実施形態では、本発明は、不揮発性SRAMに適用されている。不揮発性SRAMは、ワードデコーダWLD、第１プレート電圧発生回路１０、スイッチ制御回路１２、スイッチ回路１４ｄ、１４ｅ、複数のメモリセルMCを有するメモリセルアレイALY、およびデータ入出力回路I/Oを有している。
本発明は、スイッチ回路１４ｄ、１４ｅが複数のメモリセルMCで共有されていることに特徴を有している。スイッチ回路１４ｄ、１４ｅのドレインは、それぞれ電源供給線NDD、NSSに接続されている。ワード線WL、第１プレート電圧PL1の供給線、および電源供給線NDD、NSSは、図の横方向に沿ってメモリセルMCに配線されている。不揮発性SRAMは、図示した以外にもアドレス信号および制御信号の入力回路、制御信号をデコードするコマンドデコーダ、タイミング生成回路、コラムデコーダ、センスアンプ等の回路を有している。
【００５６】
図１６は、メモリセルMCの詳細を示している。メモリセルMCは、入力と出力とを互いに接続した２つのCMOSインバータ（反転回路）１４ａ、１４ｂを有するラッチ回路１４ｃ、強誘電体キャパシタ１４ｆ、１４ｇ、および転送スイッチ２２ａ、２２ｂを有している。本実施形態のメモリセルMCは、スイッチ回路１４ｄ、１４ｅを有していない。このため、メモリセルMCのレイアウトサイズは小さくなり、メモリセルアレイALYのレイアウトサイズは小さくなる。この結果、不揮発性SRAMのチップサイズを小さくできる。
【００５７】
不揮発性SRAMの動作は、上述した第９の実施形態と同じであるため、説明を省略する。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、スイッチ回路１４ｄ、１４ｅを複数のメモリセルMCで共有した。このため、メモリセルMCのレイアウトサイズを小さくでき、不揮発性SRAMのチップサイズを小さくできる。
【００５８】
図１７は、本発明の第１１の実施形態を示している。この実施形態は、請求項８および請求項９に対応している。第２および第９の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、本発明は、不揮発性SRAMに適用されている。不揮発性SRAMは、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および複数のメモリセルMCを有するメモリセルアレイを有している。特に図示していないが、不揮発性SRAMは、アドレス信号および制御信号の入力回路、データの入出力回路、制御信号をデコードするコマンドデコーダ、タイミング生成回路、ワードデコーダ、コラムデコーダ、センスアンプ等の回路を有している。
【００５９】
メモリセルMCは、第９の実施形態（図１４）のメモリセルMCに強誘電体キャパシタ１６ａ、１６ｂを追加して形成されている。強誘電体キャパシタ１６ａは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端が第２プレート線PL2に接続されている。強誘電体キャパシタ１６ｂは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端が第２プレート線PL2に接続されている。その他の構成は、第９の実施形態と同一である。
【００６０】
上述した不揮発性SRAMでは、書き込み動作時に、第９の実施形態と同様に相補のビット線BL、BLXに書き込みデータが供給され、ワード線WLが高レベルにされる。相補の書き込みデータは、転送スイッチ２２ａ、２２ｂを介してラッチ回路１４ｃに書き込まれる。電源電圧VDDが不揮発性SRAMに供給されている間、ラッチ回路１４ｃに書き込まれたデータは保持される。
【００６１】
電源の遮断前に、第１プレート電圧PL1および第２プレート電圧PL2が低レベル、高レベル、低レベルにそれぞれ変化することで、ノードNの高レベルおよびノードNXの低レベルが、それぞれ強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの残留分極として書き込まれる。そして、電源が遮断される。
電源を再度投入する際に、電源の投入から所定の期間、ワード線WLは低レベルに固定され、CMOSインバータ１４ａ、１４ｂはフィードバックループを形成する。この後、第２の実施形態と同様に、第２プレート電圧PL2を接地電圧VSSに固定した状態で、第１プレート電圧PL1が上昇される。すなわち、第２プレート電圧発生回路１８は、電源の投入から少なくとも第１プレート電圧PL1が電源電圧VDDに到達するまでの期間、接地電圧VSSを第２プレート電圧PL2として出力する。ノードNの電圧は、強誘電体キャパシタ１４ｆ、１６ａの容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。ノードNXの電圧は、強誘電体キャパシタ１４ｇ、１６ｂの容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。
【００６２】
第１プレート電圧PL1が電源電圧VDDまで上昇した後、スイッチ制御信号EN、ENXがそれぞれ高レベル、低レベルに変化される。この変化により、CMOSインバータ１４ａ、１４ｂが活性化し、ラッチ回路１４ｃは、ノードN、NXの電圧差を増幅し、電源の遮断前にメモリセルMCに保持されていたデータを再現する。
この実施形態においても、上述した第２の実施形態と同様の効果を得ることができる。
【００６３】
図１８は、本発明の第１２の実施形態を示している。この実施形態は、請求項８ないし請求項１０に対応している。第２および第１０の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、メモリセルMCの構造を除いて、上述した第１０の実施形態と同一である。すなわち、不揮発性SRAMは、特に図示していないが、図１５に示したワードデコーダWLD、第１プレート電圧発生回路１０、スイッチ制御回路１２、スイッチ回路１４ｄ、１４ｅ、複数のメモリセルMCを有するメモリセルアレイALY、およびデータ入出力回路I/Oを有している。
【００６４】
メモリセルMCは、第１０の実施形態（図１６）のメモリセルMCに強誘電体キャパシタ１６ａ、１６ｂを追加して形成されている。強誘電体キャパシタ１６ａは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端が第２プレート線PL2に接続されている。強誘電体キャパシタ１６ｂは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端が第２プレート線PL2に接続されている。
【００６５】
本実施形態の不揮発性SRAMの動作は、上述した第１１の実施形態と同様であるため、説明を省略する。この実施形態においても、上述した第２および第１０の実施形態と同様の効果を得ることができる。
なお、上述した実施形態では、CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板を、それぞれ電源線VDDおよび接地線VSSに接続した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、半導体基板の拡散層の構造が、ラッチアップを発生しない構造である場合、CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板を、それぞれpMOSトランジスタのソースおよびnMOSトランジスタのソースに接続してもよい。
【００６６】
上述した第９ないし第１２の実施形態では、本発明を、２つのCMOSインバータ（反転回路）１４ａ、１４ｂを有するメモリセルMC（いわゆる６トランジスタタイプ）に適用した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、nMOSトランジスタと高抵抗からなる一対の反転回路を有するメモリセル（いわゆる４トランジスタタイプ）に適用してもよい。
【００６７】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） 入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
一端が前記バッファ回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００６８】
（付記２） 入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００６９】
（付記３） 付記２記載の半導体集積回路において、
前記第２プレート電圧発生回路は、少なくとも前記所定の期間、接地電圧を前記第２プレート電圧として出力することを特徴とする半導体集積回路。
（付記４） 付記１または付記２記載の半導体集積回路において、
前記各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体集積回路。
【００７０】
（付記５） マスタラッチ回路とスレーブラッチ回路とが縦続接続された記憶回路を有する半導体集積回路であって、
前記マスタラッチ回路およびスレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
一端が前記バッファ回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００７１】
（付記６） マスタラッチ回路とスレーブラッチ回路とが縦続接続された記憶回路を有する半導体集積回路であって、
前記マスタラッチ回路およびスレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路とを、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００７２】
（付記７） 付記６記載の半導体集積回路において、
前記第２プレート電圧発生回路は、少なくとも前記所定の期間、接地電圧を前記第２プレート電圧として出力することを特徴とする半導体集積回路。
（付記８） 付記５または付記６の記載の半導体集積回路において、
前記各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体集積回路。
【００７３】
（付記９） 入力と出力とを互いに接続した２つの反転回路を有するラッチ回路と、一端が前記反転回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタとを有する複数のメモリセルと、
前記反転回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体メモリ。
【００７４】
（付記１０） 入力と出力とを互いに接続した２つの反転回路を有するラッチ回路と、第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記反転回路の他方の入力に接続された一対の第２強誘電体キャパシタとを有する複数のメモリセルと、
前記反転回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体メモリ。
【００７５】
（付記１１） 付記１０記載の半導体メモリにおいて、
前記第２プレート電圧発生回路は、少なくとも前記所定の期間、接地電圧を前記第２プレート電圧として出力することを特徴とする半導体メモリ。
（付記１２） 付記９または付記１０記載の半導体メモリにおいて、
前記各反転回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体メモリ。
【００７６】
（付記１３） 付記９または付記１０記載の半導体メモリにおいて、
前記スイッチ回路は、複数の前記メモリセルに共通に形成されていることを特徴とする半導体メモリ。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【００７７】
【発明の効果】
請求項１、請求項４の半導体集積回路および請求項７の半導体メモリでは、ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、強誘電体キャパシタの容量カップリング効果により異なる電圧を受ける。このため、電源の遮断前にラッチ回路に保持されていたデータを確実に再現できる。
請求項２、請求項５の半導体集積回路および請求項８の半導体メモリでは、ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、第１強誘電体キャパシタの容量分割および第２強誘電体キャパシタの容量分割により異なる電圧を受ける。このため、電源の遮断前にラッチ回路に保持されていたデータを確実に再現できる。
【００７８】
請求項３、請求項６の半導体集積回路および請求項９の半導体メモリでは、電源の投入時に基板がフローティングになることを防止でき、ラッチアップ等のトランジスタの誤動作を防止できる。
請求項１０の半導体メモリでは、スイッチ回路の総数が減るため、半導体メモリのチップサイズを小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体集積回路を示すブロック図である。
【図２】第１の実施形態の半導体集積回路の動作を示す波形図である。
【図３】第１の実施形態の半導体集積回路の動作を示す別の波形図である。
【図４】本発明の第２の実施形態の半導体集積回路を示すブロック図である。
【図５】図４に示した不揮発性ラッチ回路の容量の等価回路図である。
【図６】第２の実施形態の半導体集積回路の動作を示す波形図である。
【図７】第２の実施形態の半導体集積回路の動作を示す別の波形図である。
【図８】本発明の第３の実施形態の半導体集積回路を示すブロック図である。
【図９】本発明の第４の実施形態の半導体集積回路を示すブロック図である。
【図１０】本発明の第５の実施形態の半導体集積回路を示すブロック図である。
【図１１】本発明の第６の実施形態の半導体集積回路を示すブロック図である。
【図１２】本発明の第７の実施形態の半導体集積回路を示すブロック図である。
【図１３】本発明の第８の実施形態の半導体集積回路を示すブロック図である。
【図１４】本発明の第９の実施形態の半導体メモリを示すブロック図である。
【図１５】本発明の第１０の実施形態の半導体メモリを示すブロック図である。
【図１６】図１５のメモリセルの詳細を示す回路図である。
【図１７】本発明の第１１の実施形態の半導体メモリを示すブロック図である。
【図１８】本発明の第１２の実施形態のメモリセルを示す回路図である。
【図１９】 従来の強誘電体キャパシタを利用したメモリセルを示す回路図である。
【符号の説明】
１０ 第１プレート電圧発生回路
１２ スイッチ制御回路
１４ 不揮発性ラッチ回路
１４ａ、１４ｂ CMOSインバータ
１４ｃ ラッチ回路
１４ｄ、１４ｅ スイッチ回路
１４ｆ、１４ｇ 強誘電体キャパシタ
１４ｈ、１４ｉ CMOSスイッチ
１６ａ、１６ｂ 強誘電体キャパシタ
１８ 第２プレート電圧生成回路
２０ 揮発性ラッチ回路
２０ａ ラッチ回路
２０ｂ、２０ｃ CMOSスイッチ
２２ａ、２２ｂ 転送スイッチ
ALY メモリセルアレイ
BL、BLX ビット線
CK、CKX クロック信号
ENX、EN スイッチ制御信号
I/O データ入出力回路
MC メモリセル
NDD、NSS 電源供給線
PL1 第１プレート電圧
PL2 第２プレート電圧
VDD 電源電圧、電源線
VSS 接地電圧、接地線
WL ワード線
WLD ワードデコーダ
【発明の属する技術分野】
本発明は、強誘電体キャパシタを使用したラッチ回路を有する半導体集積回路および半導体メモリに関する。
【０００２】
【従来の技術】
一般に、半導体集積回路に形成されるラッチ回路は、揮発性であるため、電源が遮断された後、保持しているデータが失われる。近年、強誘電体膜を可変容量キャパシタとして使用することでラッチ回路を形成し、このラッチ回路をメモリセルに適用した不揮発性SRAM（Nonvolatile Static Random Access Memory）が提案されている（T.Miwa et al. in Proc. of CICC, May 2000, pp65-68）。
図１９は、この種の半導体メモリのメモリセルを示している。
【０００３】
メモリセルは、入力と出力とを互いに接続した２つのCMOSインバータ１ａ、１ｂで構成されたラッチ回路２と、CMOSインバータ１ａ、１ｂの入力ノードN、NXにそれぞれ接続された強誘電体キャパシタ３ａ、３ｂと、入力ノードN、NXをビット線BL、BLXにそれぞれ接続する転送トランジスタ４ａ、４ｂとを有している。転送トランジスタ４ａ、４ｂのゲートは、ワード線WLに接続されている。
【０００４】
このメモリセルでは、ラッチ回路２に書き込まれたデータは、強誘電体キャパシタ３ａ、３ｂの残留分極として電源の遮断後も保持される。電源の投入時に、CMOSインバータ１ａ、１ｂの入力電圧は、残留分極に対応するノードN、NXの容量差によってアンバランスにされる。すなわち、強誘電体キャパシタ３ａ、３ｂの残留分極を利用して、電源の遮断前に保持されていたデータがラッチ回路２に再び書き込まれる。この動作は、リコール動作と称されている。
【０００５】
以下、電源の投入時の詳細を説明する。まず、強誘電体キャパシタ３ａ、３ｂのプレート電圧PLが、接地電圧VSS（0V）に固定され、ラッチ回路２を構成するCMOSインバータ１ａ、１ｂに電源電圧VDDおよび接地電圧VSSが供給される。強誘電体キャパシタ３ａ、３ｂは、分極状態に対応して容量値が異なっている。
容量値が大きい強誘電体キャパシタ３ａは、容量値の小さい強誘電体キャパシタ３ｂに比べて電圧の上昇に時間がかかる。このため、ノードN、NX間に微少な電圧差が生じる。この電圧差は、電源の供給とともにラッチ回路２の差動増幅作用で電圧増幅される。そして、ノードN、NXは、最終的に電源電圧VDDまたは接地電圧VSSに固定される。すなわち、電源の遮断前のデータが再現される。
【０００６】
【発明が解決しようとする課題】
電源の投入時に電源電圧VDDが上昇すると、ラッチ回路２のノードN、NXは、CMOSインバータ１ａ、１ｂのpMOSトランジスタを介して電源線VDDからそれぞれ充電される。一方、ノードN、NXの電荷は、CMOSインバータ１ａ、１ｂのnMOSトランジスタを介して接地線VSSにそれぞれ放電される。
電源電圧VDDが低いとき、ノードN、NXの電圧は、pMOSトランジスタおよびnMOSトランジスタのリーク電流と、ノードN、NXの容量により決まる。例えば、CMOSインバータ１ａ、１ｂのpMOSトランジスタの閾値電圧が、ΔVth＝80mVばらついているとする。このとき、両pMOSトランジスタのリーク電流は、一桁相違する（Ｓファクタ＝80mVを仮定）。CMOSインバータ１ａ、１ｂのnMOSトランジスタの閾値電圧が同じとすると、ノードN、NXの充電電流は、それぞれpMOSトランジスタのリーク電流に対応した値になる。
【０００７】
ノードN、NXの容量（ノードN、NXにそれぞれ接続されている強誘電体キャパシタ３ａ、３ｂを含む）を充電する正味の電流を、それぞれIn=1nA、Inx=0.1nAとする。ここで、正味の電流とは、各CMOSインバータ１ａ、１ｂにおけるpMOSトランジスタのリーク電流とnMOSトランジスタのリーク電流の差である。また、ノードN、NXの容量（強誘電体キャパシタ３ａ、３ｂを含む）を、それぞれCn=200fF、Cnx=50fFとする。
【０００８】
このとき、電源の投入から0.5ms後のノードN、NXの電圧Vn、Vnxは、次式（１）、（２）で表される。
Vn=Qn/Cn=(In×0. 5E-3)/Cn=0.25[V] ‥‥‥（１）
Vnx=Qnx/Cnx=(Inx×0. 5E-3)/Cnx=0.1[V] ‥‥‥（２）
実際には、ラッチ回路２は増幅機能を有するため、電圧Vn、Vnxの差はさらに大きくなる。上記の例では、電源電圧の上昇により、最終的にノードNは電源電圧VDD（論理"H"）になり、ノードNXは接地電圧VSS（論理"L"）になる。
【０００９】
しかしながら、本来、寄生容量の大きいノードNは、充電時間が長いため、論理"L"になるべきである。寄生容量の小さいノードNXは、充電時間が短いため、論理"H"になるべきである。すなわち、図１９に示したメモリセルでは、pMOSトランジスタの閾値電圧のばらつきにより、誤ったデータが再現されてしまう。
なお、誤ったリコール動作は、nMOSトランジスタの閾値電圧のばらつきによっても発生する。この種の誤動作は、メモリセルに限らず、強誘電体キャパシタの残留分極を利用したラッチ回路でも発生する。
【００１０】
本発明の目的は、強誘電体キャパシタの残留分極を利用したメモリセルおよびラッチ回路のリコール動作を確実に行うことにある。
【００１１】
【課題を解決するための手段】
請求項１、請求項４の半導体集積回路および請求項７の半導体メモリでは、２つのバッファ回路の入力と出力とが互いに接続され、ラッチ回路が形成されている。一対の強誘電体キャパシタの一端は、バッファ回路の入力にそれぞれ接続されている。強誘電体キャパシタの他端は、第１プレート線に接続されている。電源の遮断前にラッチ回路に保持されていたデータは、強誘電体キャパシタの残留分極として保持されている。本発明のラッチ回路および強誘電体キャパシタは、例えば、マスタラッチ回路とスレーブラッチ回路とを縦続接続した記憶回路における少なくとも一方、あるいは、半導体メモリのメモリセルに適用される。
【００１２】
第１プレート電圧発生回路は、第１プレート線に供給する第１プレート電圧を生成する。電源の投入後、第１プレート電圧の上昇とともに、強誘電体キャパシタの他端の電圧が上昇する。強誘電体キャパシタの一端の電圧は、強誘電体キャパシタの容量カップリング効果により、強誘電体キャパシタの分極に対応する容量値に応じて上昇する。すなわち、２つのバッファ回路に電源が供給される前に、これ等バッファ回路の入力の電圧は、互いに相違する。
【００１３】
スイッチ制御回路は、電源の投入後、第１プレート電圧が所定電圧まで上昇したときに、スイッチ制御信号を活性化する。スイッチ回路は、スイッチ制御信号の活性化に応答してオンし、バッファ回路の電源端子を電源線に接続する。このとき、バッファ回路の入力電圧は相違しているため、ラッチ回路には両入力電圧に応じて論理データが書き込まれる。この結果、電源の遮断前にラッチ回路に保持されていたデータが再現される。すなわち、正常なリコール動作が行われる。
【００１４】
請求項２、請求項５の半導体集積回路および請求項８の半導体メモリでは、２つのバッファ回路の入力と出力とが互いに接続され、ラッチ回路が形成されている。一対の第１強誘電体キャパシタは、第１プレート線と第２プレート線との間に直列に接続されている。２つの第１強誘電体キャパシタを接続する中間ノードは、バッファ回路の一方の入力に接続されている。一対の第２強誘電体キャパシタは、第１プレート線と第２プレート線との間に直列に接続されている。２つの第２強誘電体キャパシタを接続する中間ノードは、バッファ回路の他方の入力に接続されている。電源の遮断前にラッチ回路に保持されていたデータは、強誘電体キャパシタの残留分極として保持されている。本発明のラッチ回路および強誘電体キャパシタは、例えば、マスタラッチ回路とスレーブラッチ回路とを縦続接続した記憶回路における少なくとも一方、あるいは、半導体メモリのメモリセルに適用される。
【００１５】
第１プレート電圧発生回路は、第１プレート線に供給する第１プレート電圧を生成する。第２プレート電圧発生回路は、電源の投入から所定の期間、第２プレート線に供給する第２プレート電圧を生成する。この期間、第２プレート電圧は、第１プレート電圧より低く、例えば、接地電圧に固定されている。電源の投入後、第１プレート電圧の上昇とともに、第１強誘電体キャパシタの中間ノードの電圧および第２強誘電体キャパシタの中間ノードの電圧は、これ等強誘電体キャパシタの容量分割に応じて上昇する。すなわち、２つのバッファ回路に電源が供給される前に、これ等バッファ回路の入力の電圧は、互いに相違する。
【００１６】
スイッチ制御回路は、電源の投入後、第１プレート電圧が所定電圧まで上昇したときに、スイッチ制御信号を活性化する。スイッチ回路は、スイッチ制御信号の活性化に応答してオンし、バッファ回路の電源端子を電源線に接続する。このとき、バッファ回路の入力電圧は相違しているため、ラッチ回路には両入力電圧に応じて論理データが書き込まれる。この結果、電源の遮断前にラッチ回路に保持されていたデータが再現される。すなわち、正常なリコール動作が行われる。
【００１７】
請求項３、請求項６の半導体集積回路および請求項９の半導体メモリでは、各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成されている。pMOSトランジスタのソースは、スイッチ回路を介して電源線に接続され、pMOSトランジスタの基板は、電源線に接続されている。nMOSトランジスタのソースは、スイッチ回路を介して接地線に接続され、nMOSトランジスタの基板は、接地線に接続されている。このため、電源の投入時に基板がフローティングになることが防止され、トランジスタの誤動作（ラッチアップ等）が防止される。
【００１８】
請求項１０の半導体メモリでは、スイッチ回路は、複数のメモリセルに共通に形成されている。スイッチ回路の総数が減るため、半導体メモリのチップサイズを小さくなる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第１の実施形態を示している。この実施形態は、請求項１および請求項３に対応している。この半導体集積回路は、シリコン基板上にCMOSプロセスを使用して形成されている。
半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および不揮発性ラッチ回路１４を有している。第１プレート電圧発生回路１０は、電源電圧VDDに応じて第１プレート電圧PL1を生成する。スイッチ制御回路１２は、第１プレート電圧PL1に応じて相補のスイッチ制御信号ENX、ENを生成する。末尾に"X"が付く信号は、負論理を表している。
【００２０】
不揮発性ラッチ回路１４は、入力と出力とを互いに接続した２つのCMOSインバータ（バッファ回路）１４ａ、１４ｂを有するラッチ回路１４ｃ、pMOSトランジスタからなるスイッチ回路１４ｄ、nMOSトランジスタからなるスイッチ回路１４ｅ、強誘電体キャパシタ１４ｆ、１４ｇ、およびCMOSスイッチ１４ｈ、１４ｉを有している。CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板は、それぞれ電源線VDDおよび接地線VSSに接続されている。
【００２１】
スイッチ回路１４ｄは、CMOSインバータ１４ａ、１４ｂのpMOSトランジスタのソース（電源端子）を電源線VDDに接続する。スイッチ回路１４ｅは、CMOSインバータ１４ａ、１４ｂのnMOSトランジスタのソース（電源端子）を接地線VSSに接続する。強誘電体キャパシタ１４ｆは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端がプレート線PL1に接続されている。強誘電体キャパシタ１４ｇは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端がプレート線PL1に接続されている。強誘電体キャパシタ１４ｆ、１４ｇに付加した矢印の向きは、分極状態を示している。矢印の先端側の電極は、正にチャージされている。
【００２２】
CMOSスイッチ１４ｈは、不揮発性ラッチ回路１４の入力INをCMOSインバータ１４ａの入力ノードNに接続する。CMOSスイッチ１４ｈは、クロック信号CKが低レベル（＝クロック信号CKXが高レベル）のときにオンする。CMOSスイッチ１４ｉは、CMOSインバータ１４ｂの出力をCMOSインバータ１４ａの入力に接続する。CMOSスイッチ１４ｉは、クロック信号CKが高レベル（＝クロック信号CKXが低レベル）のときにオンする。
【００２３】
図２は、第１の実施形態の半導体集積回路の動作を示している。この例では、図１に示した不揮発性ラッチ回路１４は、予め論理"H"を保持している。このとき、CMOSインバータ１４ａは、高レベルを出力し、CMOSインバータ１４ｂは、低レベルを出力している。そして、電源の遮断前に、第１プレート電圧PL1が低レベル、高レベル、低レベルに変化することで、ノードNの低レベルおよびノードNXの高レベルが、それぞれ強誘電体キャパシタ１４ｆ、１４ｇの残留分極として書き込まれる。この結果、強誘電体キャパシタ１４ｆ、１４ｇは、図１に示したように、分極状態（矢印の向き）は、互いに反対になる。この例では、強誘電体キャパシタ１４ｆ、１４ｇの分極状態に対応する平均容量を、それぞれ50fF、200fFとし、ノードN、NXの寄生容量を、ともに5fFとする。
【００２４】
電源の投入時、クロック信号CK、CKXは、高レベル、低レベルにそれぞれ固定されている。すなわち、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂはフィードバックループを形成している。
第１プレート電圧発生回路１０は、電源電圧VDDに追従して第１プレート電圧PL1を生成する。第１プレート電圧PL1は、所定の電源電圧VDD（例えば、3.3V）まで上昇する。スイッチ制御回路１２は、第１プレート電圧PL1が上昇している期間、高レベルのスイッチ制御信号ENXと低レベルのスイッチ制御信号ENを出力する。高レベルのスイッチ制御信号ENXおよび低レベルのスイッチ制御信号ENにより、スイッチ回路１４ｄ、１４ｅはオフする。このため、電源電圧VDDおよび接地電圧VSSは、ラッチ回路１４ｃに供給されず、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂは非活性化される。したがって、ノードN、NXはフローティングになる。
【００２５】
CMOSインバータ１４ａ、１４ｂのpMOSトランジスタおよびnMOSトランジスタの基板には、それぞれ電源電圧VDDおよび接地電圧VSSが直接供給されている。このため、スイッチ回路１４ｄ、１４ｅがオフしている期間にラッチアップが発生することが防止される。
強誘電体キャパシタ１４ｆ、１４ｇの容量カップリング効果により、ノードN、NXの電圧は、第１プレート電圧PL1の上昇とともに上昇する。第１プレート電圧PL1が電源電圧VDD（3.3V）まで上昇したときに、ノードNの電圧は、3V（3.3V×50fF／（5fF＋50fF))になり、ノードNXの電圧は、3.22V（3.3V×200fF／（5fF＋200fF))になる。
【００２６】
スイッチ制御回路１２は、第１プレート電圧PL1が電源電圧VDDまで上昇した後、スイッチ制御信号EN、ENXをそれぞれ高レベル、低レベルに変化する。この変化により、電源電圧VDDおよび接地電圧VSSが、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂに供給され、CMOSインバータ１４ａ、１４ｂが活性化する。CMOSインバータ１４ａ、１４ｂの入力ノードN、NXは、上述したように220mVの電圧差（オフセット電圧）を有している。ラッチ回路１４ｃは、この電圧差を増幅する。最終的に、ノードNの電圧は接地電圧VSS（論理"L"）になり、NXの電圧は、電源電圧VDD（論理"H"）になる。この結果、強誘電体キャパシタ１４ｆ、１４ｇの残留分極に応じたデータがラッチ回路１４ｃに読み込まれる。すなわち、リコール動作により、電源の遮断前にラッチ回路１４ｃに保持されていたデータが再現される。
【００２７】
図３は、第１の実施形態の半導体集積回路の別の動作を示している。この例では、第１プレート電圧発生回路１０は、電源電圧VDD（3.3V）より高い第１プレート電圧PL1（VDDH=3.6V）を生成する。このため、CMOSインバータ１４ａ、１４ｂが活性化する前の入力ノードN、NXのオフセット電圧は、図２の場合より大きくなる。第１プレート電圧PL1を10%高く設定すると、オフセット電圧も10%増加する。このため、リコール動作をより確実に行うことができる。
【００２８】
なお、複数の不揮発性ラッチ回路１４が、半導体集積回路内に形成される場合、これ等不揮発性ラッチ回路１４に共通のスイッチ回路１４ｄ、１４ｅを形成することで、半導体集積回路のチップサイズを小さくできる。
以上、本実施形態では、強誘電体キャパシタ１４ｆ、１４ｇの容量カップリング効果を利用して、ラッチ回路１４ｃを構成する２つのCMOSインバータ１４ａ、１４ｂの入力に互いに異なる電圧を与えた後、電源電圧VDDおよび接地電圧VSSをCMOSインバータ１４ａ、１４ｂに供給した。このため、電源の遮断前にラッチ回路１４ｃに保持されていたデータを確実に再現できる。すなわち、リコール動作を確実に実行できる。
【００２９】
CMOSインバータ１４ａ、１４ｂのpMOSトランジスタおよびnMOSトランジスタ基板を、それぞれ電源線VDDおよび接地線VSSに接続した。このため、電源の投入時に基板がフローティングになることが防止され、トランジスタの誤動作（ラッチアップ等）を防止できる。
図４は、本発明の第２の実施形態を示している。この実施形態は、請求項２および請求項３に対応している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００３０】
この実施形態では、第１の実施形態の不揮発性ラッチ回路１４に強誘電体キャパシタ１６ａ、１６ｂが追加されて、不揮発性ラッチ回路１６が形成されている。また、第２プレート電圧PL2を生成する第２プレート電圧生成回路１８が形成されている。その他の構成は、第１の実施形態と同一である。すなわち、不揮発性ラッチ回路１６は、CMOSインバータ１４ａ、１４ｂで構成されたラッチ回路１４ｃ、スイッチ回路１４ｄ、１４ｅ、強誘電体キャパシタ１４ｆ、１４ｇ、およびCMOSスイッチ１４ｈ、１４ｉを有している。CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板は、それぞれ電源線VDDおよび接地線VSSに接続されている。
【００３１】
強誘電体キャパシタ１６ａは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端が第２プレート線PL2に接続されている。強誘電体キャパシタ１６ｂは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端が第２プレート線PL2に接続されている。
図５は、図４に示した不揮発性ラッチ回路１６の容量の等価回路を示している。この例では、不揮発性ラッチ回路１６は、予め論理"H"を保持している。このとき、CMOSインバータ１４ａは、高レベルを出力し、CMOSインバータ１４ｂは、低レベルを出力している。電源の遮断前に、第１プレート電圧発生回路１０は、第１プレート電圧PL1を、低レベル、高レベル、低レベルに変化する。第２プレート電圧発生回路１８は、第２プレート電圧PL2を、低レベル、高レベル、低レベルに変化する。そして、ノードNの低レベルおよびノードNXの高レベルが、それぞれ強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの残留分極として書き込まれる。
【００３２】
この例では、強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの分極状態に対応する平均容量は、それぞれ50fF、200fF、200fF、50fFとする。第２プレート電圧PL2を接地したときのノードN、NXの寄生容量は、第１の実施形態と同様に5fFとする。
図６は、第２の実施形態の半導体集積回路の動作を示している。電源の投入時、クロック信号CK、CKXは、高レベル、低レベルにそれぞれ固定されている。すなわち、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂはフィードバックループを形成している。
【００３３】
第１プレート電圧発生回路１０は、電源電圧に追従して第１プレート電圧PL1を生成する。第１プレート電圧PL1は、所定の電源電圧VDD（例えば、3.3V）まで上昇する。第２プレート電圧発生回路１８は、接地電圧VSSを第２プレート電圧PL2として出力する。すなわち、第２プレート電圧発生回路１８は、電源の投入から少なくとも第１プレート電圧PL1が電源電圧VDDに到達するまでの期間、接地電圧VSSを第２プレート電圧PL2として出力する。
【００３４】
スイッチ制御回路１２は、第１プレート電圧PL1が上昇している期間、高レベルのスイッチ制御信号ENXと低レベルのスイッチ制御信号ENを出力する。高レベルのスイッチ制御信号ENXおよび低レベルのスイッチ制御信号ENにより、スイッチ回路１４ｄ、１４ｅはオフし、CMOSインバータ１４ａ、１４ｂは非活性化される。したがって、ノードN、NXはフローティングになる。
【００３５】
CMOSインバータ１４ａ、１４ｂのpMOSトランジスタおよびnMOSトランジスタの基板には、それぞれ電源電圧VDDおよび接地電圧VSSが直接供給されている。このため、スイッチ回路１４ｄ、１４ｅがオフしている期間にラッチアップが発生することが防止される。
ノードNの電圧は、強誘電体キャパシタ１４ｆ、１６ａ（一対の第１強誘電体キャパシタ）の容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。ノードNXの電圧は、強誘電体キャパシタ１４ｇ、１６ｂ（一対の第２強誘電体キャパシタ）の容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。第１プレート電圧PL1が電源電圧VDD（3.3V）まで上昇したときに、ノードNの電圧は、0.65V（3.3V×50fF／（5fF＋50fF＋200fF))になり、ノードNXの電圧は、2.59V（3.3V×200fF／（5fF＋50fF＋200fF))になる。すなわち、強誘電体キャパシタ１４ｆ、１６ａおよび強誘電体キャパシタ１４ｇ、１６ｂをそれぞれ直列に接続し、その中間ノードをノードN、NXにそれぞれ接続することで、ノードN、NXの電圧差（オフセット電圧）は、1.84Vと大幅に大きくなる。
【００３６】
この後、第１の実施形態と同様に、スイッチ制御信号EN、ENXをそれぞれ高レベル、低レベルに変化して、CMOSインバータ１４ａ、１４ｂが活性化される。ラッチ回路１４ｃは、1.84Vの電圧差を増幅し、ノードNの電圧は接地電圧VSSになり、NXの電圧は、電源電圧VDDになる。この結果、強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの残留分極に応じたデータがラッチ回路１４ｃに読み込まれる。すなわち、リコール動作により、電源の遮断前にラッチ回路１４ｃに保持されていたデータが再現される。
【００３７】
図７は、上述した半導体集積回路の別の動作を示している。この例では、第１プレート電圧発生回路１０は、電源電圧VDD（3.3V）より高い第１プレート電圧PL1（VDDH=3.6V）を生成する。このため、CMOSインバータ１４ａ、１４ｂが活性化する前の入力ノードN、NXのオフセット電圧は、図６より大きくでき、リコール動作をより確実に行うことができる。
【００３８】
なお、複数の不揮発性ラッチ回路１６が、半導体集積回路内に形成される場合、これ等不揮発性ラッチ回路１６に共通のスイッチ回路１４ｄ、１４ｅを形成することで、半導体集積回路のチップサイズを小さくできる。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、直列に接続された強誘電体キャパシタ１４ｆ、１６ａ（一対の第１強誘電体キャパシタ）および強誘電体キャパシタ１４ｇ、１６ｂ（一対の第２強誘電体キャパシタ）をそれぞれ直列に接続し、その中間ノードをそれぞれCMOSインバータ１４ａ、１４ｂの入力に接続した。このため、容量分割によりノードN、NXのオフセット電圧を大きくでき、電源の遮断前にラッチ回路１４ｃに保持されていたデータをさらに確実に再現できる。
【００３９】
図８は、本発明の第３の実施形態を示している。この実施形態は、請求項４および請求項６に対応している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および揮発性ラッチ回路２０と不揮発性ラッチ回路１４とが縦続接続されたＤフリップフロップ回路を有している。揮発性ラッチ回路２０は、ラッチ回路２０ａ、CMOSスイッチ２０ｂ、およびCMOSスイッチ２０ｃを有している。
【００４０】
ラッチ回路２０ａは、２つのCMOSインバータの入力と出力とを互いに接続して形成されている。CMOSスイッチ２０ｂは、入力信号INをラッチ回路２０ａに転送する。CMOSスイッチ２０ｃは、ラッチ回路２０ｂのフィードバックループを接続する。揮発性ラッチ回路２０は、マスタラッチ回路として動作し、不揮発性ラッチ回路１４は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のスレーブラッチ回路のデータが、電源の投入後に有効になる。
【００４１】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
図９は、本発明の第４の実施形態を示している。この実施形態は、請求項４および請求項６に対応している。第１および第３の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００４２】
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および不揮発性ラッチ回路１４と揮発性ラッチ回路２０とが縦続接続されたＤフリップフロップ回路を有している。不揮発性ラッチ回路１４は、マスタラッチ回路として動作し、揮発性ラッチ回路２０は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のマスタラッチ回路のデータが、電源の投入後に有効になる。この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００４３】
図１０は、本発明の第５の実施形態を示している。この実施形態は、請求項４および請求項６に対応している。第１および第３の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、および２つの不揮発性ラッチ回路１４が縦続接続されたＤフリップフロップ回路を有している。すなわち、電源の遮断前のマスタラッチ回路およびスレーブラッチ回路のデータが、電源の投入後にともに有効になる。この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００４４】
図１１は、本発明の第６の実施形態を示している。この実施形態は、請求項５および請求項６に対応している。第２および第３の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および揮発性ラッチ回路２０と不揮発性ラッチ回路１６とが縦続接続されたＤフリップフロップ回路を有している。揮発性ラッチ回路２０は、マスタラッチ回路として動作し、不揮発性ラッチ回路１６は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のスレーブラッチ回路のデータが、電源の投入後に有効になる。
【００４５】
第２プレート電圧発生回路１８は、電源の投入から少なくとも第１プレート電圧PL1が電源電圧VDDに到達するまでの期間、接地電圧VSSを第２プレート電圧PL2として出力する。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００４６】
図１２は、本発明の第７の実施形態を示している。この実施形態は、請求項５および請求項６に対応している。第２および第６の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および不揮発性ラッチ回路１６と揮発性ラッチ回路２０とが縦続接続されたＤフリップフロップ回路を有している。不揮発性ラッチ回路１６は、マスタラッチ回路として動作し、揮発性ラッチ回路２０は、スレーブラッチ回路として動作する。すなわち、電源の遮断前のマスタラッチ回路のデータが、電源の投入後に有効になる。この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
【００４７】
図１３は、本発明の第８の実施形態を示している。この実施形態は、請求項５および請求項６に対応している。第２および第６の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、半導体集積回路は、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および２つの不揮発性ラッチ回路１６が縦続接続されたＤフリップフロップ回路を有している。すなわち、電源の遮断前のマスタラッチ回路およびスレーブラッチ回路のデータが、電源の投入後にともに有効になる。この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。
【００４８】
図１４は、本発明の第９の実施形態を示している。この実施形態は、請求項７および請求項９に対応している。第１の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、本発明は、不揮発性SRAMに適用されている。不揮発性SRAMは、第１プレート電圧発生回路１０、スイッチ制御回路１２、および複数のメモリセルMCを有するメモリセルアレイを有している。特に図示していないが、不揮発性SRAMは、アドレス信号および制御信号の入力回路、データの入出力回路、制御信号をデコードするコマンドデコーダ、タイミング生成回路、ワードデコーダ、コラムデコーダ、センスアンプ等の回路を有している。
【００４９】
メモリセルMCは、入力と出力とを互いに接続した２つのCMOSインバータ（反転回路）１４ａ、１４ｂを有するラッチ回路１４ｃ、pMOSトランジスタからなるスイッチ回路１４ｄ、nMOSトランジスタからなるスイッチ回路１４ｅ、強誘電体キャパシタ１４ｆ、１４ｇ、および転送スイッチ２２ａ、２２ｂを有している。CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板は、それぞれ電源線VDDおよび接地線VSSに接続されている。
【００５０】
スイッチ回路１４ｄは、CMOSインバータ１４ａ、１４ｂのpMOSトランジスタのソース（電源端子）を電源線VDDに接続する。スイッチ回路１４ｅは、CMOSインバータ１４ａ、１４ｂのnMOSトランジスタのソース（電源端子）を接地線VSSに接続する。強誘電体キャパシタ１４ｆは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端がプレート線PL1に接続されている。強誘電体キャパシタ１４ｇは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端がプレート線PL1に接続されている。
【００５１】
転送スイッチ２２ａは、ノードNをビット線BLに接続する。転送スイッチ２２ｂは、ノードNXをビット線BLXに接続する。転送スイッチ２２ａ、２２ｂは、ワード線WLが高レベルのときにオンする。
上述した不揮発性SRAMでは、書き込み動作時に、相補のビット線BL、BLXに書き込みデータが供給され、ワード線WLが高レベルにされる。相補の書き込みデータは、転送スイッチ２２ａ、２２ｂを介してラッチ回路１４ｃに書き込まれる。電源電圧VDDが不揮発性SRAMに供給されている間、ラッチ回路１４ｃに書き込まれたデータは保持される。
【００５２】
電源の遮断前に、第１プレート電圧PL1が低レベル、高レベル、低レベルに変化することで、例えば、ノードNの高レベル（論理"H"）およびノードNXの低レベル（論理"L"）が、それぞれ強誘電体キャパシタ１４ｆ、１４ｇの残留分極として書き込まれる。そして、電源が遮断される。
電源を再度投入する際に、電源の投入から所定の期間、ワード線WLは低レベルに固定される。すなわち、ラッチ回路１４ｃのCMOSインバータ１４ａ、１４ｂはフィードバックループを形成する。この後、第１の実施形態と同様に、第１プレート電圧発生回路１０は、電源電圧に追従して第１プレート電圧PL1を生成する。強誘電体キャパシタ１４ｆ、１４ｇの容量カップリング効果により、ノードN、NXの電圧は、第１プレート電圧PL1の上昇とともに上昇する。
【００５３】
スイッチ制御回路１２は、第１プレート電圧PL1が電源電圧VDDまで上昇した後、スイッチ制御信号EN、ENXをそれぞれ高レベル、低レベルに変化する。この変化により、CMOSインバータ１４ａ、１４ｂが活性化する。ラッチ回路１４ｃは、ノードN、NXの電圧差を増幅し、電源の遮断前にメモリセルMCに保持されていたデータを再現する。
【００５４】
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
図１５は、本発明の第１０の実施形態を示している。この実施形態は、請求項７、請求項９、請求項１０に対応している。第１および第９の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００５５】
この実施形態では、本発明は、不揮発性SRAMに適用されている。不揮発性SRAMは、ワードデコーダWLD、第１プレート電圧発生回路１０、スイッチ制御回路１２、スイッチ回路１４ｄ、１４ｅ、複数のメモリセルMCを有するメモリセルアレイALY、およびデータ入出力回路I/Oを有している。
本発明は、スイッチ回路１４ｄ、１４ｅが複数のメモリセルMCで共有されていることに特徴を有している。スイッチ回路１４ｄ、１４ｅのドレインは、それぞれ電源供給線NDD、NSSに接続されている。ワード線WL、第１プレート電圧PL1の供給線、および電源供給線NDD、NSSは、図の横方向に沿ってメモリセルMCに配線されている。不揮発性SRAMは、図示した以外にもアドレス信号および制御信号の入力回路、制御信号をデコードするコマンドデコーダ、タイミング生成回路、コラムデコーダ、センスアンプ等の回路を有している。
【００５６】
図１６は、メモリセルMCの詳細を示している。メモリセルMCは、入力と出力とを互いに接続した２つのCMOSインバータ（反転回路）１４ａ、１４ｂを有するラッチ回路１４ｃ、強誘電体キャパシタ１４ｆ、１４ｇ、および転送スイッチ２２ａ、２２ｂを有している。本実施形態のメモリセルMCは、スイッチ回路１４ｄ、１４ｅを有していない。このため、メモリセルMCのレイアウトサイズは小さくなり、メモリセルアレイALYのレイアウトサイズは小さくなる。この結果、不揮発性SRAMのチップサイズを小さくできる。
【００５７】
不揮発性SRAMの動作は、上述した第９の実施形態と同じであるため、説明を省略する。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、スイッチ回路１４ｄ、１４ｅを複数のメモリセルMCで共有した。このため、メモリセルMCのレイアウトサイズを小さくでき、不揮発性SRAMのチップサイズを小さくできる。
【００５８】
図１７は、本発明の第１１の実施形態を示している。この実施形態は、請求項８および請求項９に対応している。第２および第９の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、本発明は、不揮発性SRAMに適用されている。不揮発性SRAMは、第１プレート電圧発生回路１０、スイッチ制御回路１２、第２プレート電圧発生回路１８、および複数のメモリセルMCを有するメモリセルアレイを有している。特に図示していないが、不揮発性SRAMは、アドレス信号および制御信号の入力回路、データの入出力回路、制御信号をデコードするコマンドデコーダ、タイミング生成回路、ワードデコーダ、コラムデコーダ、センスアンプ等の回路を有している。
【００５９】
メモリセルMCは、第９の実施形態（図１４）のメモリセルMCに強誘電体キャパシタ１６ａ、１６ｂを追加して形成されている。強誘電体キャパシタ１６ａは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端が第２プレート線PL2に接続されている。強誘電体キャパシタ１６ｂは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端が第２プレート線PL2に接続されている。その他の構成は、第９の実施形態と同一である。
【００６０】
上述した不揮発性SRAMでは、書き込み動作時に、第９の実施形態と同様に相補のビット線BL、BLXに書き込みデータが供給され、ワード線WLが高レベルにされる。相補の書き込みデータは、転送スイッチ２２ａ、２２ｂを介してラッチ回路１４ｃに書き込まれる。電源電圧VDDが不揮発性SRAMに供給されている間、ラッチ回路１４ｃに書き込まれたデータは保持される。
【００６１】
電源の遮断前に、第１プレート電圧PL1および第２プレート電圧PL2が低レベル、高レベル、低レベルにそれぞれ変化することで、ノードNの高レベルおよびノードNXの低レベルが、それぞれ強誘電体キャパシタ１４ｆ、１４ｇ、１６ａ、１６ｂの残留分極として書き込まれる。そして、電源が遮断される。
電源を再度投入する際に、電源の投入から所定の期間、ワード線WLは低レベルに固定され、CMOSインバータ１４ａ、１４ｂはフィードバックループを形成する。この後、第２の実施形態と同様に、第２プレート電圧PL2を接地電圧VSSに固定した状態で、第１プレート電圧PL1が上昇される。すなわち、第２プレート電圧発生回路１８は、電源の投入から少なくとも第１プレート電圧PL1が電源電圧VDDに到達するまでの期間、接地電圧VSSを第２プレート電圧PL2として出力する。ノードNの電圧は、強誘電体キャパシタ１４ｆ、１６ａの容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。ノードNXの電圧は、強誘電体キャパシタ１４ｇ、１６ｂの容量分割に応じて、第１プレート電圧PL1の上昇とともに上昇する。
【００６２】
第１プレート電圧PL1が電源電圧VDDまで上昇した後、スイッチ制御信号EN、ENXがそれぞれ高レベル、低レベルに変化される。この変化により、CMOSインバータ１４ａ、１４ｂが活性化し、ラッチ回路１４ｃは、ノードN、NXの電圧差を増幅し、電源の遮断前にメモリセルMCに保持されていたデータを再現する。
この実施形態においても、上述した第２の実施形態と同様の効果を得ることができる。
【００６３】
図１８は、本発明の第１２の実施形態を示している。この実施形態は、請求項８ないし請求項１０に対応している。第２および第１０の実施形態で説明した回路・信号と同一の回路・信号については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、メモリセルMCの構造を除いて、上述した第１０の実施形態と同一である。すなわち、不揮発性SRAMは、特に図示していないが、図１５に示したワードデコーダWLD、第１プレート電圧発生回路１０、スイッチ制御回路１２、スイッチ回路１４ｄ、１４ｅ、複数のメモリセルMCを有するメモリセルアレイALY、およびデータ入出力回路I/Oを有している。
【００６４】
メモリセルMCは、第１０の実施形態（図１６）のメモリセルMCに強誘電体キャパシタ１６ａ、１６ｂを追加して形成されている。強誘電体キャパシタ１６ａは、一端がCMOSインバータ１４ａの入力ノードNに接続され、他端が第２プレート線PL2に接続されている。強誘電体キャパシタ１６ｂは、一端がCMOSインバータ１４ｂの入力ノードNXに接続され、他端が第２プレート線PL2に接続されている。
【００６５】
本実施形態の不揮発性SRAMの動作は、上述した第１１の実施形態と同様であるため、説明を省略する。この実施形態においても、上述した第２および第１０の実施形態と同様の効果を得ることができる。
なお、上述した実施形態では、CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板を、それぞれ電源線VDDおよび接地線VSSに接続した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、半導体基板の拡散層の構造が、ラッチアップを発生しない構造である場合、CMOSインバータ１４ａ、１４ｂを構成するpMOSトランジスタおよびnMOSトランジスタの基板を、それぞれpMOSトランジスタのソースおよびnMOSトランジスタのソースに接続してもよい。
【００６６】
上述した第９ないし第１２の実施形態では、本発明を、２つのCMOSインバータ（反転回路）１４ａ、１４ｂを有するメモリセルMC（いわゆる６トランジスタタイプ）に適用した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、nMOSトランジスタと高抵抗からなる一対の反転回路を有するメモリセル（いわゆる４トランジスタタイプ）に適用してもよい。
【００６７】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） 入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
一端が前記バッファ回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００６８】
（付記２） 入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００６９】
（付記３） 付記２記載の半導体集積回路において、
前記第２プレート電圧発生回路は、少なくとも前記所定の期間、接地電圧を前記第２プレート電圧として出力することを特徴とする半導体集積回路。
（付記４） 付記１または付記２記載の半導体集積回路において、
前記各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体集積回路。
【００７０】
（付記５） マスタラッチ回路とスレーブラッチ回路とが縦続接続された記憶回路を有する半導体集積回路であって、
前記マスタラッチ回路およびスレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
一端が前記バッファ回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００７１】
（付記６） マスタラッチ回路とスレーブラッチ回路とが縦続接続された記憶回路を有する半導体集積回路であって、
前記マスタラッチ回路およびスレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路とを、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。
【００７２】
（付記７） 付記６記載の半導体集積回路において、
前記第２プレート電圧発生回路は、少なくとも前記所定の期間、接地電圧を前記第２プレート電圧として出力することを特徴とする半導体集積回路。
（付記８） 付記５または付記６の記載の半導体集積回路において、
前記各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体集積回路。
【００７３】
（付記９） 入力と出力とを互いに接続した２つの反転回路を有するラッチ回路と、一端が前記反転回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタとを有する複数のメモリセルと、
前記反転回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体メモリ。
【００７４】
（付記１０） 入力と出力とを互いに接続した２つの反転回路を有するラッチ回路と、第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記反転回路の他方の入力に接続された一対の第２強誘電体キャパシタとを有する複数のメモリセルと、
前記反転回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体メモリ。
【００７５】
（付記１１） 付記１０記載の半導体メモリにおいて、
前記第２プレート電圧発生回路は、少なくとも前記所定の期間、接地電圧を前記第２プレート電圧として出力することを特徴とする半導体メモリ。
（付記１２） 付記９または付記１０記載の半導体メモリにおいて、
前記各反転回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体メモリ。
【００７６】
（付記１３） 付記９または付記１０記載の半導体メモリにおいて、
前記スイッチ回路は、複数の前記メモリセルに共通に形成されていることを特徴とする半導体メモリ。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【００７７】
【発明の効果】
請求項１、請求項４の半導体集積回路および請求項７の半導体メモリでは、ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、強誘電体キャパシタの容量カップリング効果により異なる電圧を受ける。このため、電源の遮断前にラッチ回路に保持されていたデータを確実に再現できる。
請求項２、請求項５の半導体集積回路および請求項８の半導体メモリでは、ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、第１強誘電体キャパシタの容量分割および第２強誘電体キャパシタの容量分割により異なる電圧を受ける。このため、電源の遮断前にラッチ回路に保持されていたデータを確実に再現できる。
【００７８】
請求項３、請求項６の半導体集積回路および請求項９の半導体メモリでは、電源の投入時に基板がフローティングになることを防止でき、ラッチアップ等のトランジスタの誤動作を防止できる。
請求項１０の半導体メモリでは、スイッチ回路の総数が減るため、半導体メモリのチップサイズを小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体集積回路を示すブロック図である。
【図２】第１の実施形態の半導体集積回路の動作を示す波形図である。
【図３】第１の実施形態の半導体集積回路の動作を示す別の波形図である。
【図４】本発明の第２の実施形態の半導体集積回路を示すブロック図である。
【図５】図４に示した不揮発性ラッチ回路の容量の等価回路図である。
【図６】第２の実施形態の半導体集積回路の動作を示す波形図である。
【図７】第２の実施形態の半導体集積回路の動作を示す別の波形図である。
【図８】本発明の第３の実施形態の半導体集積回路を示すブロック図である。
【図９】本発明の第４の実施形態の半導体集積回路を示すブロック図である。
【図１０】本発明の第５の実施形態の半導体集積回路を示すブロック図である。
【図１１】本発明の第６の実施形態の半導体集積回路を示すブロック図である。
【図１２】本発明の第７の実施形態の半導体集積回路を示すブロック図である。
【図１３】本発明の第８の実施形態の半導体集積回路を示すブロック図である。
【図１４】本発明の第９の実施形態の半導体メモリを示すブロック図である。
【図１５】本発明の第１０の実施形態の半導体メモリを示すブロック図である。
【図１６】図１５のメモリセルの詳細を示す回路図である。
【図１７】本発明の第１１の実施形態の半導体メモリを示すブロック図である。
【図１８】本発明の第１２の実施形態のメモリセルを示す回路図である。
【図１９】 従来の強誘電体キャパシタを利用したメモリセルを示す回路図である。
【符号の説明】
１０ 第１プレート電圧発生回路
１２ スイッチ制御回路
１４ 不揮発性ラッチ回路
１４ａ、１４ｂ CMOSインバータ
１４ｃ ラッチ回路
１４ｄ、１４ｅ スイッチ回路
１４ｆ、１４ｇ 強誘電体キャパシタ
１４ｈ、１４ｉ CMOSスイッチ
１６ａ、１６ｂ 強誘電体キャパシタ
１８ 第２プレート電圧生成回路
２０ 揮発性ラッチ回路
２０ａ ラッチ回路
２０ｂ、２０ｃ CMOSスイッチ
２２ａ、２２ｂ 転送スイッチ
ALY メモリセルアレイ
BL、BLX ビット線
CK、CKX クロック信号
ENX、EN スイッチ制御信号
I/O データ入出力回路
MC メモリセル
NDD、NSS 電源供給線
PL1 第１プレート電圧
PL2 第２プレート電圧
VDD 電源電圧、電源線
VSS 接地電圧、接地線
WL ワード線
WLD ワードデコーダ
Claims (12)
- 入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
一端が前記バッファ回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
電源の投入後に上昇する電源電圧とともに上昇し、前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。 - 入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
電源の投入後に上昇する電源電圧とともに上昇し、前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。 - 請求項１または請求項２記載の半導体集積回路において、
前記各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体集積回路。 - マスタラッチ回路とスレーブラッチ回路とが縦続接続された記憶回路を有する半導体集積回路であって、
前記マスタラッチ回路およびスレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
一端が前記バッファ回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
電源の投入後に上昇する電源電圧とともに上昇し、前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。 - マスタラッチ回路とスレーブラッチ回路とが縦続接続された記憶回路を有する半導体集積回路であって、
前記マスタラッチ回路およびスレーブラッチ回路の少なくとも一方は、
入力と出力とを互いに接続した２つのバッファ回路を有するラッチ回路と、
第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、
前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の他方の入力に接続された一対の第２強誘電体キャパシタと、
前記バッファ回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路とを、
電源の投入後に上昇する電源電圧とともに上昇し、前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体集積回路。 - 請求項４または請求項５の記載の半導体集積回路において、
前記各バッファ回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体集積回路。 - 入力と出力とを互いに接続した２つの反転回路を有するラッチ回路と、一端が前記反転回路の入力にそれぞれ接続され、他端が第１プレート線に接続された一対の強誘電体キャパシタとを有する複数のメモリセルと、
前記反転回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
電源の投入後に上昇する電源電圧とともに上昇し、前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体メモリ。 - 入力と出力とを互いに接続した２つの反転回路を有するラッチ回路と、第１プレート線と第２プレート線との間に直列に接続され、中間ノードが前記バッファ回路の一方の入力に接続された一対の第１強誘電体キャパシタと、前記第１プレート線と前記第２プレート線との間に直列に接続され、中間ノードが前記反転回路の他方の入力に接続された一対の第２強誘電体キャパシタとを有する複数のメモリセルと、
前記反転回路の電源端子をスイッチ制御信号に応じて電源線に接続するスイッチ回路と、
電源の投入後に上昇する電源電圧とともに上昇し、前記第１プレート線に供給する第１プレート電圧を生成する第１プレート電圧発生回路と、
電源の投入から所定の期間、前記第２プレート線に供給する、前記第１プレート電圧より低い第２プレート電圧を生成する第２プレート電圧発生回路と、
電源の投入後、前記第１プレート電圧が所定電圧まで上昇したときに、前記スイッチ制御信号を活性化し、前記スイッチ回路をオンさせるスイッチ制御回路とを備えていることを特徴とする半導体メモリ。 - 請求項７または請求項８記載の半導体メモリにおいて、
前記各反転回路は、pMOSトランジスタおよびnMOSトランジスタからなるCMOSインバータで構成され、
前記pMOSトランジスタのソースは、前記スイッチ回路を介して電源線に接続され、
前記nMOSトランジスタのソースは、前記スイッチ回路を介して接地線に接続され、
前記pMOSトランジスタの基板は、前記電源線に接続され、
前記nMOSトランジスタの基板は、前記接地線に接続されていることを特徴とする半導体メモリ。 - 請求項７または請求項８記載の半導体メモリにおいて、
前記スイッチ回路は、複数の前記メモリセルに共通に形成されていることを特徴とする半導体メモリ。 - 請求項１、請求項２、請求項４、請求項５のいずれか１項記載の半導体集積回路において、
前記第１プレート電圧発生回路は、前記電源電圧より高い前記第１プレート電圧を生成することを特徴とする半導体集積回路。 - 請求項７または請求項８記載の半導体メモリにおいて、
前記第１プレート電圧発生回路は、前記電源電圧より高い前記第１プレート電圧を生成することを特徴とする半導体メモリ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400507A JP4091301B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体集積回路および半導体メモリ |
| TW091123505A TW565929B (en) | 2001-12-28 | 2002-10-11 | Semiconductor integrated circuit and semiconductor memory |
| US10/269,858 US6738281B2 (en) | 2001-12-28 | 2002-10-15 | Semiconductor integrated circuit and semiconductor memory |
| KR1020020063757A KR100839550B1 (ko) | 2001-12-28 | 2002-10-18 | 반도체 집적 회로 및 반도체 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400507A JP4091301B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体集積回路および半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203475A JP2003203475A (ja) | 2003-07-18 |
| JP4091301B2 true JP4091301B2 (ja) | 2008-05-28 |
Family
ID=19189623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400507A Expired - Fee Related JP4091301B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体集積回路および半導体メモリ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6738281B2 (ja) |
| JP (1) | JP4091301B2 (ja) |
| KR (1) | KR100839550B1 (ja) |
| TW (1) | TW565929B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8205237B2 (en) | 2000-09-14 | 2012-06-19 | Cox Ingemar J | Identifying works, using a sub-linear time search, such as an approximate nearest neighbor search, for initiating a work-based action, such as an action on the internet |
| JP3986393B2 (ja) * | 2002-08-27 | 2007-10-03 | 富士通株式会社 | 不揮発性データ記憶回路を有する集積回路装置 |
| WO2004049346A1 (ja) * | 2002-11-25 | 2004-06-10 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリセルおよびその制御方法 |
| US20040190322A1 (en) * | 2003-03-28 | 2004-09-30 | Baumann Robert C | Circuit and method for reducing the effects of memory imprinting |
| US7145370B2 (en) * | 2003-09-05 | 2006-12-05 | Impinj, Inc. | High-voltage switches in single-well CMOS processes |
| JP2005092922A (ja) | 2003-09-12 | 2005-04-07 | Fujitsu Ltd | 強誘電体メモリ |
| US6963222B1 (en) * | 2003-12-16 | 2005-11-08 | Xilinx, Inc. | Non-volatile product term (pterm) cell |
| CN1629978A (zh) * | 2003-12-19 | 2005-06-22 | 精工爱普生株式会社 | 存储电路、半导体装置、电子设备以及驱动方法 |
| CN1637930B (zh) * | 2003-12-24 | 2011-03-30 | 精工爱普生株式会社 | 存储电路、半导体装置及电子设备 |
| US7242614B2 (en) * | 2004-03-30 | 2007-07-10 | Impinj, Inc. | Rewriteable electronic fuses |
| US7388420B2 (en) * | 2004-03-30 | 2008-06-17 | Impinj, Inc. | Rewriteable electronic fuses |
| US7177182B2 (en) * | 2004-03-30 | 2007-02-13 | Impinj, Inc. | Rewriteable electronic fuses |
| US7283390B2 (en) * | 2004-04-21 | 2007-10-16 | Impinj, Inc. | Hybrid non-volatile memory |
| US8111558B2 (en) | 2004-05-05 | 2012-02-07 | Synopsys, Inc. | pFET nonvolatile memory |
| US7257033B2 (en) | 2005-03-17 | 2007-08-14 | Impinj, Inc. | Inverter non-volatile memory cell and array system |
| US7679957B2 (en) | 2005-03-31 | 2010-03-16 | Virage Logic Corporation | Redundant non-volatile memory cell |
| KR100682218B1 (ko) * | 2005-05-30 | 2007-02-12 | 주식회사 하이닉스반도체 | 비휘발성 반도체 메모리 장치 |
| US20070103961A1 (en) * | 2005-11-07 | 2007-05-10 | Honeywell International Inc. | RAM cell with soft error protection using ferroelectric material |
| US7864561B2 (en) * | 2006-07-28 | 2011-01-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure with buried capacitor for soft error rate improvement |
| US8122307B1 (en) | 2006-08-15 | 2012-02-21 | Synopsys, Inc. | One time programmable memory test structures and methods |
| US7719896B1 (en) | 2007-04-24 | 2010-05-18 | Virage Logic Corporation | Configurable single bit/dual bits memory |
| JP4560073B2 (ja) * | 2007-09-18 | 2010-10-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7894261B1 (en) | 2008-05-22 | 2011-02-22 | Synopsys, Inc. | PFET nonvolatile memory |
| US7961502B2 (en) * | 2008-12-04 | 2011-06-14 | Qualcomm Incorporated | Non-volatile state retention latch |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| EP2510541A4 (en) * | 2009-12-11 | 2016-04-13 | Semiconductor Energy Lab | NON-VOLTAGE SHUTTER AND LOGIC SWITCHING AND SEMICONDUCTOR DEVICE THEREWITH |
| CN102668377B (zh) * | 2009-12-18 | 2015-04-08 | 株式会社半导体能源研究所 | 非易失性锁存电路和逻辑电路以及使用它们的半导体器件 |
| KR101809105B1 (ko) | 2010-08-06 | 2017-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 집적 회로 |
| US8508276B2 (en) | 2010-08-25 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including latch circuit |
| JP2013009285A (ja) | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
| TWI525614B (zh) | 2011-01-05 | 2016-03-11 | 半導體能源研究所股份有限公司 | 儲存元件、儲存裝置、及信號處理電路 |
| JP5859839B2 (ja) | 2011-01-14 | 2016-02-16 | 株式会社半導体エネルギー研究所 | 記憶素子の駆動方法、及び、記憶素子 |
| TWI567735B (zh) | 2011-03-31 | 2017-01-21 | 半導體能源研究所股份有限公司 | 記憶體電路，記憶體單元，及訊號處理電路 |
| JP5886128B2 (ja) | 2011-05-13 | 2016-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI552150B (zh) * | 2011-05-18 | 2016-10-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
| KR102093909B1 (ko) | 2011-05-19 | 2020-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로 및 회로의 구동 방법 |
| KR102081792B1 (ko) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
| TWI570730B (zh) | 2011-05-20 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| JP5856799B2 (ja) | 2011-10-17 | 2016-02-10 | ピクストロニクス，インコーポレイテッド | ラッチ回路および表示装置 |
| US8754693B2 (en) | 2012-03-05 | 2014-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Latch circuit and semiconductor device |
| US9058892B2 (en) | 2012-03-14 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and shift register |
| US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| CN104769842B (zh) | 2012-11-06 | 2017-10-31 | 株式会社半导体能源研究所 | 半导体装置以及其驱动方法 |
| US8797783B1 (en) * | 2013-01-30 | 2014-08-05 | Texas Instruments Incorporated | Four capacitor nonvolatile bit cell |
| US8854858B2 (en) * | 2013-01-30 | 2014-10-07 | Texas Instruments Incorporated | Signal level conversion in nonvolatile bitcell array |
| US8817520B2 (en) * | 2013-01-30 | 2014-08-26 | Texas Instruments Incorporated | Two capacitor self-referencing nonvolatile bitcell |
| KR102112367B1 (ko) | 2013-02-12 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2014157019A1 (en) | 2013-03-25 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6333028B2 (ja) * | 2013-04-19 | 2018-05-30 | 株式会社半導体エネルギー研究所 | 記憶装置及び半導体装置 |
| JP6329843B2 (ja) | 2013-08-19 | 2018-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6442321B2 (ja) | 2014-03-07 | 2018-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法、並びに電子機器 |
| FR3045982B1 (fr) * | 2015-12-18 | 2019-06-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cellule logique a faible consommation |
| US9858979B1 (en) | 2016-10-05 | 2018-01-02 | Micron Technology, Inc. | Reprogrammable non-volatile ferroelectric latch for use with a memory controller |
| US9812204B1 (en) * | 2016-10-28 | 2017-11-07 | AUCMOS Technologies USA, Inc. | Ferroelectric memory cell without a plate line |
| WO2019005002A1 (en) * | 2017-06-27 | 2019-01-03 | Intel Corporation | DEVICE FOR OFFSETTING LEVELS |
| JP2019194931A (ja) * | 2018-05-01 | 2019-11-07 | ローム株式会社 | 半導体記憶装置 |
| US11074956B1 (en) * | 2020-03-02 | 2021-07-27 | Micron Technology, Inc. | Arbitrated sense amplifier |
| WO2023141906A1 (zh) * | 2022-01-27 | 2023-08-03 | 华为技术有限公司 | 共轭逻辑门电路、集成电路、电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2647321B2 (ja) * | 1991-12-19 | 1997-08-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた記憶システム |
| JPH08279299A (ja) * | 1995-04-04 | 1996-10-22 | Toshiba Microelectron Corp | 半導体集積回路および半導体メモリ |
| US5592411A (en) | 1995-11-02 | 1997-01-07 | Motorola, Inc. | Non-volatile register and method for accessing data therein |
| GB9614800D0 (en) * | 1996-07-13 | 1996-09-04 | Plessey Semiconductors Ltd | Programmable logic arrays |
| JP2000048576A (ja) | 1998-07-24 | 2000-02-18 | Toshiba Corp | 半導体集積回路装置 |
| JP2000077982A (ja) | 1998-08-27 | 2000-03-14 | Kobe Steel Ltd | 半導体集積回路 |
| JP3642559B2 (ja) * | 1998-11-06 | 2005-04-27 | ローム株式会社 | 信号保持回路、半導体装置、ゲートアレイおよびｉｃカード |
| US6141237A (en) * | 1999-07-12 | 2000-10-31 | Ramtron International Corporation | Ferroelectric non-volatile latch circuits |
| JP2001195893A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
| JP2002269969A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | メモリセル、不揮発性メモリ装置、及びその制御方法 |
-
2001
- 2001-12-28 JP JP2001400507A patent/JP4091301B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-11 TW TW091123505A patent/TW565929B/zh not_active IP Right Cessation
- 2002-10-15 US US10/269,858 patent/US6738281B2/en not_active Expired - Lifetime
- 2002-10-18 KR KR1020020063757A patent/KR100839550B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6738281B2 (en) | 2004-05-18 |
| US20030123276A1 (en) | 2003-07-03 |
| KR20030057294A (ko) | 2003-07-04 |
| KR100839550B1 (ko) | 2008-06-20 |
| JP2003203475A (ja) | 2003-07-18 |
| TW565929B (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091301B2 (ja) | 半導体集積回路および半導体メモリ | |
| US7447058B2 (en) | Write margin of SRAM cells improved by controlling power supply voltages to the inverters via corresponding bit lines | |
| US8144526B2 (en) | Method to improve the write speed for memory products | |
| KR101369093B1 (ko) | 캐패시터로 절연된 미스매치 보상 센스 증폭기 | |
| US6487134B2 (en) | Single-event upset tolerant latch for sense amplifiers | |
| US6625056B1 (en) | Semiconductor memory device having memory cells requiring no refresh operations | |
| US20130148439A1 (en) | Memory circuits, systems, and operating methods thereof | |
| US7535753B2 (en) | Semiconductor memory device | |
| US7158428B2 (en) | Semiconductor memory device having hierarchical bit line structure | |
| US20120243287A1 (en) | Semiconductor memory device capable of improving disturbability and writability | |
| JP2003288785A (ja) | 半導体記憶装置 | |
| JPS60211693A (ja) | Ｍｏｓ増幅回路 | |
| US6292418B1 (en) | Semiconductor memory device | |
| US6570799B1 (en) | Precharge and reference voltage technique for dynamic random access memories | |
| CN115457997B (zh) | 一种感测放大器及其控制方法、存储器 | |
| KR100295301B1 (ko) | 데이터비트의파괴없이입/출력마스킹기능을갖는반도체메모리장치 | |
| KR20000004478A (ko) | 비휘발성 강유전체 메모리 | |
| JPH04113587A (ja) | 半導体記憶装置 | |
| JP2937719B2 (ja) | 半導体記憶装置 | |
| US8867264B2 (en) | SRAM read-write memory cell having ten transistors | |
| TW201826274A (zh) | 六電晶體靜態隨機存取記憶體單元及其操作方法 | |
| US6356495B2 (en) | Memory array architecture, method of operating a dynamic random access memory, and method of manufacturing a dynamic random access memory | |
| US6590812B2 (en) | Memory cells incorporating a buffer circuit and memory comprising such a memory cell | |
| JPH07254288A (ja) | 半導体記憶装置 | |
| KR100436065B1 (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4091301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |