[go: up one dir, main page]

KR960042367A - 메모리디바이스의 메모리셀 억세스방법 및 억세스회로 - Google Patents

메모리디바이스의 메모리셀 억세스방법 및 억세스회로 Download PDF

Info

Publication number
KR960042367A
KR960042367A KR1019960018860A KR19960018860A KR960042367A KR 960042367 A KR960042367 A KR 960042367A KR 1019960018860 A KR1019960018860 A KR 1019960018860A KR 19960018860 A KR19960018860 A KR 19960018860A KR 960042367 A KR960042367 A KR 960042367A
Authority
KR
South Korea
Prior art keywords
burr
mode signal
memory
row
address
Prior art date
Application number
KR1019960018860A
Other languages
English (en)
Other versions
KR100416919B1 (ko
Inventor
씨. 파리스 미카엘
비. 버틀러 더글라스
씨. 하르디 킴
Original Assignee
로버트 엘. 고워
유나이티드 메모리즈 인코포레이티드
이와자끼 에이히꼬
닛데쯔 세미콘닥타 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 엘. 고워, 유나이티드 메모리즈 인코포레이티드, 이와자끼 에이히꼬, 닛데쯔 세미콘닥타 가부시끼가이샤 filed Critical 로버트 엘. 고워
Publication of KR960042367A publication Critical patent/KR960042367A/ko
Application granted granted Critical
Publication of KR100416919B1 publication Critical patent/KR100416919B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은, 신호의 전압레벨이나 온도를 높게 하지 아니하고, 메모리디바이스의 메모리셀을 높은 속도로 스트레스가능하게 하는 메모리디바이스의 메모리셀억세스방법 및 억세스회로를 제공하는 것을 목적으로 한다.
어드레스회로는 어드레스버퍼(14), 행프리디코더(16) 및 행디코더(18)을 가진다. 이 어드레스회로에 의하여 메모리어레이(12)의 복수의 메모리셀의 소정의 행을 어드레스선택신호에 응하여 어드레스함과 동시에, 버언인모드신호제너레이터(22)로부터 버언인모드신호가 출력되는 때에는, 어드레스되는 메모리셀의 행을 적어도 하나 증가시킨다.

Description

메모리디바이스의 메모리셀 억세스방법 및 억세스회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메모리디바이스의 메모리셀 억세스방법 및 억세스회로의 실시형태를 나타내는 블록도, 제2도는 제1도의 회로의 동작을 설명하기 위한 파형도, 제3도는 제1도의 회로의 동작을 설명하기 위한 파형도, 제4도는 제1도의 회로의 동작을 설명하기 위한 파형도, 제5도는 제1도의 회로의 동작을 설명하기 위한 파형도.

Claims (5)

  1. 행열배치된 복수의 메모리셀의 소정의 행을 어드레스선택기호에 응하여 어드레스하는 수단과, 상기 어드레스선택신호에 더하여 버언인모드신호가 공급될 때에, 어드레스되는 메모리셀의 행을 적어도 하나 증가시키는 수단을 구비하는 메모리디바이스의 메모리셀억세스방법.
  2. 행열배치된 복수의 메모리셀을 가지는 메모리어레이와, 버언인모드신호를 출력하는 버언인모드신호제너레이터와, 어드레스선택신호가 공급되고, 이 어드레스선택신호에 응하여 상기 메모리어레이의 메모리셀의 소정의 행을 어드레스함과 동시에, 상기 버언인모드신호제너레이터로부터 버언인모드신호가 출력될 때는 어드레스되는 행을 적어도 하나 증가시키는 어드레스회로를 구비하는 메모리디바이스의 메모리셀억세스회로.
  3. 제2항에 있어서, 어드레스회로는 복수의 행프리디코더엘리먼트를 가지고, 버언인모드신호제너레이터로부터 버언인모드신호가 출력될 때는, 복수의 행프리디코더엘리먼트로부터 신호가 생성되는 것을 특징으로 하는 메모리디바이스의 메모리셀억세스회로.
  4. 제2항에 있어서, 버언인모드신호제너레이터는, 복수의 신호가 특정의 순으로 입력될때에 버언인모드신호를 출력하는 것을 특징으로 하는 메모리디바이스의 메모리셀억세스회로.
  5. 제2항에 있어서, 어드레스회로는 메모리셀의 행을 어드레스하는 워드라인을 차례로 선택하는 것을 특징으로 하는 메모리디바이스의 메모리셀억세스회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018860A 1995-05-31 1996-05-30 메모리디바이스의메모리셀억세스방법및억세스회로 KR100416919B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US45605995A 1995-05-31 1995-05-31
US08/456,059 1995-05-31

Publications (2)

Publication Number Publication Date
KR960042367A true KR960042367A (ko) 1996-12-21
KR100416919B1 KR100416919B1 (ko) 2004-04-28

Family

ID=23811260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018860A KR100416919B1 (ko) 1995-05-31 1996-05-30 메모리디바이스의메모리셀억세스방법및억세스회로

Country Status (5)

Country Link
US (1) US5680362A (ko)
EP (1) EP0745998B1 (ko)
JP (1) JP3914283B2 (ko)
KR (1) KR100416919B1 (ko)
DE (1) DE69532376T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047352A (en) * 1996-10-29 2000-04-04 Micron Technology, Inc. Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure
TW360873B (en) * 1996-11-20 1999-06-11 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and decoding circuit of memory
US5996106A (en) 1997-02-04 1999-11-30 Micron Technology, Inc. Multi bank test mode for memory devices
US5913928A (en) 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
KR100268434B1 (ko) * 1997-12-29 2000-10-16 윤종용 반도체 메모리 장치 및 그것의 번-인 테스트방법
JPH11328997A (ja) * 1998-05-19 1999-11-30 Nec Ic Microcomput Syst Ltd 半導体メモリ装置及びバーイン試験方法
KR100287191B1 (ko) * 1999-04-07 2001-04-16 윤종용 웨이퍼 번인시 워드라인들을 충분히 구동시키는 반도체 메모리장치
JP4558186B2 (ja) * 1999-12-27 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置
US6549470B2 (en) 2000-08-31 2003-04-15 United Memories, Inc. Small signal, low power read data bus driver for integrated circuit devices incorporating memory arrays
KR20050050343A (ko) * 2003-11-25 2005-05-31 가부시키가이샤 버팔로 메모리 모듈 및 메모리용 보조모듈
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
KR100899392B1 (ko) * 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
KR101069672B1 (ko) * 2009-04-20 2011-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 어드레스 제어회로
US10497426B1 (en) * 2018-09-21 2019-12-03 Nanya Technology Corporation Target row generator, DRAM, and method for determining a target row

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073754B2 (ja) * 1988-03-08 1995-01-18 三菱電機株式会社 半導体記憶装置
US5327380B1 (en) * 1988-10-31 1999-09-07 Texas Instruments Inc Method and apparatus for inhibiting a predecoder when selecting a redundant row line
US5131018A (en) * 1990-07-31 1992-07-14 Texas Instruments Incorporated Counter circuit with two tri-state latches
WO1992009084A1 (en) * 1990-11-16 1992-05-29 Fujitsu Limited Semiconductor memory having high-speed address decoder
KR950014099B1 (ko) * 1992-06-12 1995-11-21 가부시기가이샤 도시바 반도체 기억장치
JP3199862B2 (ja) * 1992-08-12 2001-08-20 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
US5406526A (en) * 1992-10-01 1995-04-11 Nec Corporation Dynamic random access memory device having sense amplifier arrays selectively activated when associated memory cell sub-arrays are accessed
KR960000681B1 (ko) * 1992-11-23 1996-01-11 삼성전자주식회사 반도체메모리장치 및 그 메모리쎌 어레이 배열방법
US5331601A (en) * 1993-02-04 1994-07-19 United Memories, Inc. DRAM variable row select

Also Published As

Publication number Publication date
JPH08339698A (ja) 1996-12-24
DE69532376T2 (de) 2004-06-09
DE69532376D1 (de) 2004-02-05
KR100416919B1 (ko) 2004-04-28
EP0745998A1 (en) 1996-12-04
EP0745998B1 (en) 2004-01-02
US5680362A (en) 1997-10-21
JP3914283B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
KR960008833A (ko) 반도체 기억 장치
KR960042367A (ko) 메모리디바이스의 메모리셀 억세스방법 및 억세스회로
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR850000125A (ko) Mos 기억장치
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR970051182A (ko) 반도체 기억 장치
KR870010551A (ko) 다이나믹 ram
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR950020713A (ko) 다이나믹 반도체기억장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR890005748A (ko) 더미셀어레이를 구비한 반도체기억장치
KR930011242A (ko) 스태틱형 메모리
KR870009392A (ko) 반도체 기억장치
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR960015230A (ko) 반도체 기억 장치
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR910020720A (ko) 랜덤 액세스 메모리내의 행 캐쉬용장치
KR970012694A (ko) 고속 판독 반도체 메모리
KR960009174A (ko) 고속테스트 기능을 갖는 메모리 소자
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
KR100395975B1 (ko) 판독전용메모리및이메모리를주소지정하는방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960530

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010524

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960530

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031203

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20061109

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20071128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20081120

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20091204

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20111226

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20121226

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20131218

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20141216

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20141216

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150921

Start annual number: 13

End annual number: 13

PC1801 Expiration of term