[go: up one dir, main page]

KR960012737A - 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 - Google Patents

순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 Download PDF

Info

Publication number
KR960012737A
KR960012737A KR1019950028693A KR19950028693A KR960012737A KR 960012737 A KR960012737 A KR 960012737A KR 1019950028693 A KR1019950028693 A KR 1019950028693A KR 19950028693 A KR19950028693 A KR 19950028693A KR 960012737 A KR960012737 A KR 960012737A
Authority
KR
South Korea
Prior art keywords
clock signal
frequency
feedback
global
signal
Prior art date
Application number
KR1019950028693A
Other languages
English (en)
Other versions
KR100379766B1 (ko
Inventor
시. 로저스 아란
Original Assignee
리 페치
썬 마이크로시스템스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 페치, 썬 마이크로시스템스 인코퍼레이티드 filed Critical 리 페치
Publication of KR960012737A publication Critical patent/KR960012737A/ko
Application granted granted Critical
Publication of KR100379766B1 publication Critical patent/KR100379766B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지틀 시스템을 위한 위상 락 루프(PLL) 클럭 발생기를 제공한다. PLL 클럭 발생기는 액티브 모드와 슬로우 모드에 대응하는 높은 주파수와 낮은 주파수 사이의 즉각적인 변환, 및 그 반대로의 변환이 가능하다. PLL 클럭 발생기는 위상 고정 회로, 위상 고정 회로의 출력에 결합된 주파수 변환기, 및 주파수 변환기에 결합된 주파수 제어기를 포함한다. 주파수 변환기는 위상 고정 회로로부터 수신된 제1클럭 신호의 주파수를 즉시 변환시킬 수 있다. 주파수 제어기는 주파수 변환기의 출력에서 주파수를 제어를 담당한다. 주파수 제어기는 액티브 모드에서 슬로우 모드로 및 그 반대로의 PLL 클럭 발생기의 변환이 사용되는 제어 신호에 응답한다. 일실시예에서, 위상 고정 회로는 기준 클럭 신호 및 피드백 클럭 신호에 응답하여 제1클럭 신호를 발생한다. 주파수 변환기는 제1클럭 신호에 응답하여 글로벌 클럭 신호를 발생하기 위한 제1분배기, 글로벌 클럭 신호에 응답하여 주변 클럭 신호 및 피드백 신호를 발생하기 위한 제2분배기를 포함한다. 주파수 제어기는, 제1 및 제2분배기의 인수를 동시에 바꾸기 위하여 사용되는 제어 신호에 응답하여 액티브 모드와 슬로우 모드 사이에서 PLL 회로를 즉시 변환시킨다.

Description

순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(PLL) 시스템 클럭 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라 즉시 주파수 쉬프트가 가능한 PLL 클럭 발생기를 나타내는 블럭도.

Claims (17)

  1. 기준 클럭 신호 및 피드백 클럭 신호에 응답하여 제1클럭 신호를 발생하기 위한 위상 고정 회로; 및 상기 제1클럭 신호에 응답하여 글로벌 클럭 신호 및 상기 피드백 클럭 신호를 발생하며, 상기 피드백 클럭 신호를 일정한 주파수로 유지하는 동안 제어 신호에 응답하여 상기 글로벌 클럭 신호의 주파수를 변환하기 위한 주파수 변환기를 구비하는 것을 특징으로 하는 위상 동기 회로 클럭 발생기.
  2. 제1항에 있어서, 상기 주파수 변환기는, 상기 글로벌 클럭 신호를 생성하기 위해 상기 제1클럭 신호를 분할하기 위한 제1분배기, 및 상기 피드백 클럭 신호를 생성하기 위해 상기 글로벌 클럭 신호를 분할하기 위해 상기 제1분배기에 결합되는 제2분배기를 구비하는 것을 특징으로 하는 위상 동기 회로 클럭 발생기.
  3. 제2항에 있어서, 상기 제1 및 제2분배기의 각 인수를 동시에 변환하기 위한 상기 제1 및 제2분배기에 결합된 주파수 제어기를 더 구비하는 것을 특징으로 하는 위상 동기 회로 클럭 발생기.
  4. 제1항에 있어서, 상기 주파수 변환기는 주변 클럭 신호를 제공하는 것을 특징으로 하는 위상 동기 회로 클럭 발생기.
  5. 제1클럭 신호에 응답하여 글로벌 클럭 신호 및 피드백 클럭 신호를 발생하고, 상기 피드백 클럭 신호를 일정한 주파수로 유지하는 동안 제어 신호에 응답하여 상기 글로벌 클럭 신호의 주파수를 변환하기 위한 주파수 변환기를 구비하는 시스템 클럭 발생기와 연관된 위상 고정 피드백 회로.
  6. 제5항에 있어서, 상기 주파수 변환기는, 상기 글로벌 클럭 신호를 생성하기 위해 상기 제1클럭 신호를 분할하기 위한 제1분배기, 및 상기 피드백 클럭 신호를 생성하기 위해 상기 글로벌 클럭 신호를 분할하기 위해 상기 제1분배기에 결합되는 제2분배기를 구비하는 것을 특징으로 하는 피드백 회로.
  7. 제6항에 있어서, 상기 제1 및 제2분배기의 각 인수를 동시에 변환하기 위한 상기 제1 및 제2분배기에 결합된 주파수 제어기를 더 구비하는 것을 특징으로 하는 피드백 회로.
  8. 기준 클럭 신호 및 피드백 클럭 신호에 응답하여 제1클럭 신호를 발생하는 단계; 및 상기 제1클럭 신호에 응답하여 글로벌 클럭 신호 및 상기 피드백 신호를 발생하고, 상기 피드백 신호의 주파수를 유지하는 동안 외부 제어 신호에 응답하여 상기 글로벌 클럭 신호의 주파수가 변화하는 단계를 구비하는 것을 특징으로 하는 글로벌 클럭 신호를 발생하기 위한 방법.
  9. 제8항에 있어서, 상기 글로벌 클럭 신호를 발생하는 단계는, 글로벌 클럭 신호를 생성하기 위해 제1클럭 신호를 분할하는 단계를 구비하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 피드백 신호를 발생하는 단계는, 상기 피드백 클럭 신호를 생성하기 위해 상기 글로벌 클럭 신호를 분할하는 단계를 구비하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 글로벌 클럭 신호의 주파수를 변환하기 위해 제1 및 제2분배기의 각 인수를 변환하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  12. 제8항에 있어서, 상기 피드백 신호를 발생하는 단계는, 주변 클럭 신호를 제공하는 단계를 구비하는 것을 특징으로 하는 방법.
  13. 직렬로 연결된 제1 및 제2분배기를 가짐으로써 발생된느 글로벌 클럭 신호의 주파수를 변환시키는 방법에 있어서, 상기 제1분배기의 출력 노드에서 생성되는 상기 글로벌 클럭 신호의 상기 주파수를 쉬프트시키기 위해 상기 제1분배기의 인수를 변환하는 단계; 및 제2분배기의 출력 노드에서 피드백 클럭 신호의 일정한 주파수를 유지하기 위해 상기 제2분배기의 인수를 동시에 변환하는 단계를 구비하는 것을 특징으로 방법.
  14. 제13항에 있어서, 상기 글로벌 클럭 신호를 발생하는 단계는, 글로벌 클럭 신호를 생성하기 위해 제1클럭 신호를 분할하는 단계를 구비하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 피드백 신호를 발생하는 단계는, 상기 피드백 클럭 신호를 생성하기 위해 상기 글로벌 클럭 신호를 분할하는 단계를 구비하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 글로벌 클럭 신호의 주파수를 변환하기 위해 상기 제1 및 제2분배기의 각 인수를 변환하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  17. 즉각적으로 변환하는 주파수를 가지는 글로벌 클럭 신호를 생성하기 위해 위상 동기 회로를 사용하는 방법에 있어서, 입력 클럭 신호를 PLL(phase locked loop) 피드백 신호와 비교하는 단계; 상기 비교 단계에 응답하여 제1클럭 신호를 발생하는 단계; 상기 글로벌 클럭 신호를 생성하기 위해 상기 제1클럭 신호를 분할하는 단계; 상기 PLL 피드백 신호를 생성하기 위해 상기 글로벌 클럭 신호를 분할하는 단계; 상기 글로벌 클럭 신호의 주파수를 즉시 변환하기 위해 상기 제1분할단계의 인수를 변환하는 단계; 및 상기 PLL 피드백 신호의 상기 주파수를 일정한 값으로 유지하기 위해 상기 제2분배 단계의 인수를 동시에 변환하는 단계를 구비하는 것을 특징으로 하는 방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950028693A 1994-09-02 1995-09-02 순간클럭주파수시프트기능을구비한pll시스템클럭발생기 KR100379766B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/300028 1994-09-02
US08/300,028 1994-09-02
US08/300,028 US5982210A (en) 1994-09-02 1994-09-02 PLL system clock generator with instantaneous clock frequency shifting

Publications (2)

Publication Number Publication Date
KR960012737A true KR960012737A (ko) 1996-04-20
KR100379766B1 KR100379766B1 (ko) 2003-06-09

Family

ID=23157370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028693A KR100379766B1 (ko) 1994-09-02 1995-09-02 순간클럭주파수시프트기능을구비한pll시스템클럭발생기

Country Status (3)

Country Link
US (1) US5982210A (ko)
JP (1) JPH08181609A (ko)
KR (1) KR100379766B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
US6157694A (en) * 1998-12-09 2000-12-05 Lucent Technologies, Inc. Fractional frequency divider
JP4091195B2 (ja) * 1999-02-08 2008-05-28 富士通株式会社 インタフェース制御装置及びインタフェース制御方法
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6700421B1 (en) 2000-09-26 2004-03-02 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6728890B1 (en) 2000-09-26 2004-04-27 Sun Microsystems, Inc. Method and apparatus for controlling a bus clock frequency in response to a signal from a requesting component
US6836824B1 (en) 2000-09-26 2004-12-28 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a cache memory system
US6718473B1 (en) 2000-09-26 2004-04-06 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6608476B1 (en) 2000-09-26 2003-08-19 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6691215B1 (en) 2000-09-26 2004-02-10 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US20030030878A1 (en) * 2001-08-13 2003-02-13 Jyh-Ming Jong Optical receiver for receiving a plurality of input signals
US7039323B2 (en) * 2001-08-13 2006-05-02 Sun Microsystems, Inc. Optical transmitter for transmitting a plurality of output signals
US6809564B2 (en) * 2002-07-17 2004-10-26 Stmicroelectronics, Inc. Clock generator for an integrated circuit with a high-speed serial interface
US7085993B2 (en) * 2002-07-29 2006-08-01 International Business Machine Corporation System and method for correcting timing signals in integrated circuits
US7096433B2 (en) * 2003-11-10 2006-08-22 Intel Corporation Method for power consumption reduction
US6956793B2 (en) * 2003-11-20 2005-10-18 International Business Machines Corporation Phase clock selector for generating a non-integer frequency division
US7265588B2 (en) * 2005-08-17 2007-09-04 Digi International, Inc. Dynamic clock change circuit
TWI277858B (en) * 2005-09-29 2007-04-01 Via Tech Inc Circuit of dynamically adjusting the basic clock signal for the front-side bus and its method
US20070150713A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Methods and arrangements to dynamically modify the number of active processors in a multi-node system
KR100762257B1 (ko) 2006-07-24 2007-10-02 충북대학교 산학협력단 태그 칩을 위한 태리 길이 판독장치 및 방법
US7849339B2 (en) * 2007-03-23 2010-12-07 Silicon Image, Inc. Power-saving clocking technique
US20090132837A1 (en) * 2007-11-15 2009-05-21 Mcm Portfolio Llc System and Method for Dynamically Selecting Clock Frequency
US8866556B2 (en) 2009-02-27 2014-10-21 Analog Bits, Inc. Phase shift phase locked loop
US8242818B2 (en) * 2009-12-22 2012-08-14 Massachusetts Institute Of Technology Phase-locked loop frequency synthesizer
US8510487B2 (en) 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
WO2012083086A1 (en) 2010-12-15 2012-06-21 Analog Bits, Inc. Encoder/decoder for balanced transmission of variables over few multi-variable channels
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8760188B2 (en) 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US8885435B2 (en) 2012-09-18 2014-11-11 Silicon Image, Inc. Interfacing between integrated circuits with asymmetric voltage swing
US9306563B2 (en) 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
JP5748132B2 (ja) 2013-03-23 2015-07-15 ヤマハ株式会社 Ｐｌｌ回路
EP2869160B1 (en) * 2013-10-30 2020-09-09 EM Microelectronic-Marin SA Electronic circuit with a sleep mode
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10623006B2 (en) 2017-06-28 2020-04-14 Analog Devices, Inc. Apparatus and methods for compensation of signal path delay variation
US11392165B2 (en) 2019-07-31 2022-07-19 Texas Instruments Incorporated Synchronization of a clock generator divider setting and multiple independent component clock divider settings

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898579A (en) * 1974-01-02 1975-08-05 Motorola Inc Frequency control circuits for phase locked loop frequency synthesizers
US4043438A (en) * 1976-04-27 1977-08-23 Litton Business Systems, Inc. Printing control circuit
US4357527A (en) * 1978-01-31 1982-11-02 Tokyo Shibaura Denki Kabushiki Kaisha Programmable divider
JPS5718129A (en) * 1980-07-07 1982-01-29 Nec Corp Pulse swallow frequency divider
JPS57118444A (en) * 1981-01-14 1982-07-23 Toshiba Corp Processor of transmitted signal
US4668922A (en) * 1985-07-17 1987-05-26 Hughes Aircraft Company Fast phase-lock frequency synthesizer
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US4829258A (en) * 1987-09-03 1989-05-09 Intel Corporation Stabilized phase locked loop
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
US5052031A (en) * 1990-08-14 1991-09-24 At&T Bell Laboratories Phase locked loop including non-integer multiple frequency reference signal
JPH04371024A (ja) * 1991-06-19 1992-12-24 Sony Corp Ｐｌｌ周波数シンセサイザ
US5144254A (en) * 1991-09-30 1992-09-01 Wilke William G Dual synthesizer including programmable counters which are controlled by means of calculated input controls

Also Published As

Publication number Publication date
US5982210A (en) 1999-11-09
KR100379766B1 (ko) 2003-06-09
JPH08181609A (ja) 1996-07-12

Similar Documents

Publication Publication Date Title
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
KR930005352A (ko) 반도체 집적회로
KR970013772A (ko) 주파수 합성기
US5349310A (en) Digitally controlled fractional frequency synthesizer
SE9504165L (sv) Frekvensnormal-generator
JPH06132816A (ja) 位相ロックループ回路
US20050146366A1 (en) High-resolution digital pulse width modulator and method for generating a high-resolution pulse width modulated signal
KR940003189A (ko) 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR960016812B1 (ko) 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer)
KR960700568A (ko) 무지터 위상동기루프 주파수합성용 재트리거형 발진기
KR920020855A (ko) 초고주파 위상동기루프용 디지탈 부호 위상 주파수 변환기
JP3305587B2 (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
CA2192881A1 (en) PLL Circuit and Noise Reduction Means for PLL Circuit
KR950007297A (ko) 위상 동기 루프 및 동작 방법
JP2000236241A (ja) 半導体集積回路
JP2000148281A (ja) クロック選択回路
KR960006299A (ko) 위상 동기 루프 장치
JPH0832350A (ja) 周波数シンセサイザ
JPH0548453A (ja) 周波数シンセサイザ
JPS62146020A (ja) Ｐｌｌ周波数シンセサイザ
JPH0267031A (ja) 周波数ホッピング装置
RU2081510C1 (ru) Синтезатор частот
JPH05175729A (ja) 正弦波発生回路
JPH02252316A (ja) ジッタシミュレーション機能付きｐｌｌ回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950902

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000901

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950902

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030114

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030328

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030331

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060313

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20070313

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20070313

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090210