JPH05175729A - 正弦波発生回路 - Google Patents
正弦波発生回路Info
- Publication number
- JPH05175729A JPH05175729A JP35452891A JP35452891A JPH05175729A JP H05175729 A JPH05175729 A JP H05175729A JP 35452891 A JP35452891 A JP 35452891A JP 35452891 A JP35452891 A JP 35452891A JP H05175729 A JPH05175729 A JP H05175729A
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- frequency
- cpu
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 水晶発振器２の出力クロック10の周波数を変
えずに、正弦波出力信号13の周波数範囲を広げることが
できる正弦波発生回路を提供する。 【構成】 出力周波数を設定するＣＰＵ１と、ＣＰＵ１
の設定にしたがって分周されたクロック信号11を入力す
るＮ進カウンタ４と、入力信号12に応じて（２π／Ｎ）
の整数倍の間隔ずつ増加する位相に対応した正弦波振幅
値を出力する正弦波テーブル５とを備えた正弦波発生回
路において、正弦波テーブル５では、入力信号12に応じ
て増加する位相の間隔として、複数の異なる幅の間隔を
採ることができるようにし、この間隔の選択をＣＰＵ１
によって行なっている。この回路では、クロック信号10
の分周比率を変えることによるだけでなく、正弦波テー
ブル５における入力信号12に対応する位相間隔を変更す
ることによっても発生する正弦波の周波数を変えること
ができる。
えずに、正弦波出力信号13の周波数範囲を広げることが
できる正弦波発生回路を提供する。 【構成】 出力周波数を設定するＣＰＵ１と、ＣＰＵ１
の設定にしたがって分周されたクロック信号11を入力す
るＮ進カウンタ４と、入力信号12に応じて（２π／Ｎ）
の整数倍の間隔ずつ増加する位相に対応した正弦波振幅
値を出力する正弦波テーブル５とを備えた正弦波発生回
路において、正弦波テーブル５では、入力信号12に応じ
て増加する位相の間隔として、複数の異なる幅の間隔を
採ることができるようにし、この間隔の選択をＣＰＵ１
によって行なっている。この回路では、クロック信号10
の分周比率を変えることによるだけでなく、正弦波テー
ブル５における入力信号12に対応する位相間隔を変更す
ることによっても発生する正弦波の周波数を変えること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＧＰＳ（汎地球測位シ
ステム）受信機などに利用する正弦波発生回路に関し、
特に、広範囲の周波数の正弦波を発生できるように構成
したものである。
ステム）受信機などに利用する正弦波発生回路に関し、
特に、広範囲の周波数の正弦波を発生できるように構成
したものである。
【０００２】
【従来の技術】従来のＧＰＳ受信機で使用されている正
弦波発生回路は、図６に示すように、出力周波数を設定
するＣＰＵ１と、一定の周波数のクロック信号を出力す
る水晶発振器２と、水晶発振器２のクロックをＣＰＵ１
によって設定された分周比で分周する数値制御分周器３
と、入力クロックにより０〜Ｎまでの数を繰り返しカウ
ントするＮ進カウンタ４と、０〜２πの位相を（２π／
Ｎ）間隔で表わしたときの各位相における正弦波振幅デ
ータを持つ正弦波テーブル７とを備えている。
弦波発生回路は、図６に示すように、出力周波数を設定
するＣＰＵ１と、一定の周波数のクロック信号を出力す
る水晶発振器２と、水晶発振器２のクロックをＣＰＵ１
によって設定された分周比で分周する数値制御分周器３
と、入力クロックにより０〜Ｎまでの数を繰り返しカウ
ントするＮ進カウンタ４と、０〜２πの位相を（２π／
Ｎ）間隔で表わしたときの各位相における正弦波振幅デ
ータを持つ正弦波テーブル７とを備えている。
【０００３】この回路は、次のように動作する。
【０００４】ＣＰＵ１が数値制御分周器３の分周比を設
定する分周比データ８を送出すると、数値制御分周器３
は、設定された分周比で水晶発振器２の出力クロック10
を分周してＮ進カウンタ４の入力クロック11を形成す
る。
定する分周比データ８を送出すると、数値制御分周器３
は、設定された分周比で水晶発振器２の出力クロック10
を分周してＮ進カウンタ４の入力クロック11を形成す
る。
【０００５】Ｎ進カウンタ４では、入力クロック11が入
力する毎に、その入力クロック11の立ち上がりに同期し
て、＋１した数値を出力する。この出力信号12は、Ｎま
で達すると、次の入力クロックで０に戻る。Ｎ進カウン
タ４の出力信号12は、正弦波の１周期における位相を表
しており、この出力信号12が入力された正弦波テーブル
７では、図７に示すように、Ｎ進カウンタの出力信号12
に対応して、(２π／Ｎ)・(カウント値)における位相の
正弦波振幅値を正弦波出力信号16として出力する。した
がって、正弦波出力信号16は、Ｎクロックで１周期とな
る正弦波を構成している。
力する毎に、その入力クロック11の立ち上がりに同期し
て、＋１した数値を出力する。この出力信号12は、Ｎま
で達すると、次の入力クロックで０に戻る。Ｎ進カウン
タ４の出力信号12は、正弦波の１周期における位相を表
しており、この出力信号12が入力された正弦波テーブル
７では、図７に示すように、Ｎ進カウンタの出力信号12
に対応して、(２π／Ｎ)・(カウント値)における位相の
正弦波振幅値を正弦波出力信号16として出力する。した
がって、正弦波出力信号16は、Ｎクロックで１周期とな
る正弦波を構成している。
【０００６】この正弦波発生回路では、ＣＰＵ１の設定
する分周比データ８を変えることにより、Ｎ進カウンタ
４の入力クロック11の周波数が変わり、それにより、Ｎ
進カウンタ４の入力クロック周波数の１／Ｎの周波数を
有する正弦波出力信号16の周波数を変えることができ
る。
する分周比データ８を変えることにより、Ｎ進カウンタ
４の入力クロック11の周波数が変わり、それにより、Ｎ
進カウンタ４の入力クロック周波数の１／Ｎの周波数を
有する正弦波出力信号16の周波数を変えることができ
る。
【０００７】
【発明が解決しようとする課題】しかし、従来の正弦波
発生回路では、Ｎ進カウンタ入力クロック11の周波数の
みによって正弦波出力信号16の周波数を変えているた
め、周波数変換の幅をそれ程広く取ることができず、正
弦波出力信号16の周波数範囲を更に広げるためには、Ｎ
進カウンタ４の入力クロック11の基となる水晶発振器２
の出力クロック10の周波数を上げなければならないとい
う問題点を備えている。
発生回路では、Ｎ進カウンタ入力クロック11の周波数の
みによって正弦波出力信号16の周波数を変えているた
め、周波数変換の幅をそれ程広く取ることができず、正
弦波出力信号16の周波数範囲を更に広げるためには、Ｎ
進カウンタ４の入力クロック11の基となる水晶発振器２
の出力クロック10の周波数を上げなければならないとい
う問題点を備えている。
【０００８】本発明は、このような従来の問題点を解決
するものであり、水晶発振器２の出力クロックの周波数
を変えずに、正弦波出力信号16の周波数範囲を広げるこ
とができる正弦波発生回路を提供することを目的として
いる。
するものであり、水晶発振器２の出力クロックの周波数
を変えずに、正弦波出力信号16の周波数範囲を広げるこ
とができる正弦波発生回路を提供することを目的として
いる。
【０００９】
【課題を解決するための手段】そこで、本発明では、出
力周波数を設定するＣＰＵと、ＣＰＵの設定にしたがっ
て分周されたクロック信号を入力するＮ進カウンタと、
入力信号に応じて（２π／Ｎ）の整数倍の間隔ずつ増加
する位相に対応した正弦波振幅値を出力する正弦波テー
ブルとを備える正弦波発生回路において、正弦波テーブ
ルでは、入力信号に応じて増加する位相の間隔として、
複数の異なる幅の間隔を採ることができるようにし、こ
の間隔の選択をＣＰＵによって行なっている。
力周波数を設定するＣＰＵと、ＣＰＵの設定にしたがっ
て分周されたクロック信号を入力するＮ進カウンタと、
入力信号に応じて（２π／Ｎ）の整数倍の間隔ずつ増加
する位相に対応した正弦波振幅値を出力する正弦波テー
ブルとを備える正弦波発生回路において、正弦波テーブ
ルでは、入力信号に応じて増加する位相の間隔として、
複数の異なる幅の間隔を採ることができるようにし、こ
の間隔の選択をＣＰＵによって行なっている。
【００１０】また、出力周波数を設定するＣＰＵと、Ｃ
ＰＵの設定にしたがって分周されたクロック信号を入力
するＮ進カウンタと、入力信号に応じて（２π／Ｎ）の
整数倍の間隔ずつ増加する位相に対応した正弦波振幅値
を出力する正弦波テーブルとを備える正弦波発生回路に
おいて、Ｎ進カウンタの出力を、ＣＰＵの設定する設定
値にしたがって、正弦波テーブルへの入力に変換するデ
コーダを新たに設けている。
ＰＵの設定にしたがって分周されたクロック信号を入力
するＮ進カウンタと、入力信号に応じて（２π／Ｎ）の
整数倍の間隔ずつ増加する位相に対応した正弦波振幅値
を出力する正弦波テーブルとを備える正弦波発生回路に
おいて、Ｎ進カウンタの出力を、ＣＰＵの設定する設定
値にしたがって、正弦波テーブルへの入力に変換するデ
コーダを新たに設けている。
【００１１】
【作用】そのため、本発明の正弦波発生回路によると、
クロック信号の分周比率を変えることによるだけでな
く、正弦波テーブルにおける入力信号に対応する位相間
隔を変更することによっても発生する正弦波の周波数を
変えることができる。
クロック信号の分周比率を変えることによるだけでな
く、正弦波テーブルにおける入力信号に対応する位相間
隔を変更することによっても発生する正弦波の周波数を
変えることができる。
【００１２】また、デコーダを設けた正弦波発生回路で
は、デコーダでの変換の比率を変えることにより発生す
る正弦波の周波数を変更することができる。
は、デコーダでの変換の比率を変えることにより発生す
る正弦波の周波数を変更することができる。
【００１３】
【実施例】（第１実施例）第１実施例の正弦波発生回路
は、図１に示すように、出力周波数を設定するＣＰＵ１
と、一定の周波数のクロック信号10を出力する水晶発振
器２と、水晶発振器２のクロック10をＣＰＵ１によって
設定された分周比で分周する数値制御分周器３と、入力
クロック11により０〜Ｎまでの数を繰り返しカウントす
るＮ進カウンタ４と、位相に対応する正弦波振幅データ
を内蔵する正弦波テーブル５とにより構成されており、
この正弦波テーブル５は、０〜２πの位相間を(２π／
Ｎ)の整数倍間隔で位相を進めたときの各位相における
正弦波振幅データについて、複数のモードを備えてい
る。このモードは、モード別に(２π／Ｎ)に掛け合わせ
る整数を違えており、それにより位相間隔の幅はモード
毎に相違している。また、ＣＰＵ１と正弦波テーブル５
との間には、ＣＰＵ１から正弦波テーブル５に対して、
モード切り替えの周波数切替信号９を送出するための経
路が設けられている。
は、図１に示すように、出力周波数を設定するＣＰＵ１
と、一定の周波数のクロック信号10を出力する水晶発振
器２と、水晶発振器２のクロック10をＣＰＵ１によって
設定された分周比で分周する数値制御分周器３と、入力
クロック11により０〜Ｎまでの数を繰り返しカウントす
るＮ進カウンタ４と、位相に対応する正弦波振幅データ
を内蔵する正弦波テーブル５とにより構成されており、
この正弦波テーブル５は、０〜２πの位相間を(２π／
Ｎ)の整数倍間隔で位相を進めたときの各位相における
正弦波振幅データについて、複数のモードを備えてい
る。このモードは、モード別に(２π／Ｎ)に掛け合わせ
る整数を違えており、それにより位相間隔の幅はモード
毎に相違している。また、ＣＰＵ１と正弦波テーブル５
との間には、ＣＰＵ１から正弦波テーブル５に対して、
モード切り替えの周波数切替信号９を送出するための経
路が設けられている。
【００１４】次に、この第１実施例の正弦波発生回路の
動作について説明する。
動作について説明する。
【００１５】ＣＰＵ１が数値制御分周器３の分周比を設
定する分周比データ８を送出すると、数値制御分周器３
は、設定された分周比で水晶発振器２の出力クロック10
を分周してＮ進カウンタ４の入力クロック11を形成す
る。
定する分周比データ８を送出すると、数値制御分周器３
は、設定された分周比で水晶発振器２の出力クロック10
を分周してＮ進カウンタ４の入力クロック11を形成す
る。
【００１６】Ｎ進カウンタ４は、図６の場合と同様に、
入力クロック11に応じて、順次＋１ずつ増加してＮまで
達する数値を出力信号12として、繰り返し出力する。
入力クロック11に応じて、順次＋１ずつ増加してＮまで
達する数値を出力信号12として、繰り返し出力する。
【００１７】正弦波テーブル５は、図２に示すように、
(２π／Ｎ)間隔の位相に対応する正弦波振幅データを出
力する０モードと、(４π／Ｎ)間隔の位相に対応する正
弦波振幅データを出力する１モードとを有している。Ｃ
ＰＵ１からモードを選択する周波数切替信号９が送出さ
れると、その選択に応じて正弦波テーブル５のモードが
切り替わり、０モードの場合には、Ｎ進カウンタ４の出
力信号12に応じて、(２π／Ｎ)・(カウント値)の位相に
対応する正弦波振幅値を出力し、また、１モードの場合
には、Ｎ進カウンタ４の出力信号12に応じて、(４π／
Ｎ)・(カウント値)の位相に対応する正弦波振幅値を出
力する。したがって、正弦波出力信号13は、０モードの
ときは、Ｎクロックで１周期の正弦波となり、その周波
数はＮ進カウンタ４の入力クロック11の周波数の１／Ｎ
となる。また、１モードのときは、Ｎ／２クロックで１
周期の正弦波となり、その周波数はＮ進カウンタ４の入
力クロック周波数の２／Ｎとなる。
(２π／Ｎ)間隔の位相に対応する正弦波振幅データを出
力する０モードと、(４π／Ｎ)間隔の位相に対応する正
弦波振幅データを出力する１モードとを有している。Ｃ
ＰＵ１からモードを選択する周波数切替信号９が送出さ
れると、その選択に応じて正弦波テーブル５のモードが
切り替わり、０モードの場合には、Ｎ進カウンタ４の出
力信号12に応じて、(２π／Ｎ)・(カウント値)の位相に
対応する正弦波振幅値を出力し、また、１モードの場合
には、Ｎ進カウンタ４の出力信号12に応じて、(４π／
Ｎ)・(カウント値)の位相に対応する正弦波振幅値を出
力する。したがって、正弦波出力信号13は、０モードの
ときは、Ｎクロックで１周期の正弦波となり、その周波
数はＮ進カウンタ４の入力クロック11の周波数の１／Ｎ
となる。また、１モードのときは、Ｎ／２クロックで１
周期の正弦波となり、その周波数はＮ進カウンタ４の入
力クロック周波数の２／Ｎとなる。
【００１８】この正弦波発生回路では、従来の正弦波発
生回路と同じように、ＣＰＵ１の設定する分周比データ
８を変えることにより、Ｎ進カウンタ４の入力クロック
11の周波数を変え、それにより、正弦波テーブル５の各
モードの正弦波出力信号13の周波数を変調することもで
きる。
生回路と同じように、ＣＰＵ１の設定する分周比データ
８を変えることにより、Ｎ進カウンタ４の入力クロック
11の周波数を変え、それにより、正弦波テーブル５の各
モードの正弦波出力信号13の周波数を変調することもで
きる。
【００１９】ＧＰＳ受信機では、正弦波出力信号13は、
サンプリング周波数ｆｓでサンプリングされた正弦波信
号と掛け合わされる。周波数がｆｓ／Ｎの正弦波信号
は、各サンプル点毎に位相が２π／Ｎ進み、周波数が２
ｆｓ／Ｎの正弦波信号は、各サンプル点毎に位相が４π
／Ｎ進む。したがって、正弦波出力信号13の周波数を２
ｆｓ／Ｎ以上に設定しておけば、位相を４π／Ｎづつ進
めても充分な位相分解能を得ることができ、周波数切替
信号９により正弦波出力信号13の周波数を２倍に設定す
ることが可能となる。
サンプリング周波数ｆｓでサンプリングされた正弦波信
号と掛け合わされる。周波数がｆｓ／Ｎの正弦波信号
は、各サンプル点毎に位相が２π／Ｎ進み、周波数が２
ｆｓ／Ｎの正弦波信号は、各サンプル点毎に位相が４π
／Ｎ進む。したがって、正弦波出力信号13の周波数を２
ｆｓ／Ｎ以上に設定しておけば、位相を４π／Ｎづつ進
めても充分な位相分解能を得ることができ、周波数切替
信号９により正弦波出力信号13の周波数を２倍に設定す
ることが可能となる。
【００２０】このように、第１実施例の正弦波発生回路
によれば、ＣＰＵ１で分周比を設定することにより、Ｎ
進カウンタ４の入力クロック11の周波数を変えて正弦波
出力信号13の周波数を変調することができ、さらに、Ｃ
ＰＵ１からの周波数切替信号９によってＮ進カウンタ入
力クロック11の１／Ｎの周波数の正弦波、またはその整
数倍の周波数の正弦波を発生させることができる。
によれば、ＣＰＵ１で分周比を設定することにより、Ｎ
進カウンタ４の入力クロック11の周波数を変えて正弦波
出力信号13の周波数を変調することができ、さらに、Ｃ
ＰＵ１からの周波数切替信号９によってＮ進カウンタ入
力クロック11の１／Ｎの周波数の正弦波、またはその整
数倍の周波数の正弦波を発生させることができる。
【００２１】（第２実施例）第２実施例の正弦波発生回
路は、図３に示すように、出力周波数を設定するＣＰＵ
１と、一定の周波数のクロック信号10を出力する水晶発
振器２と、水晶発振器２のクロック10をＣＰＵ１によっ
て設定された分周比で分周する数値制御分周器３と、入
力クロック11により０〜Ｎまでの数を繰り返しカウント
するＮ進カウンタ４と、Ｎ進カウンタ４の出力信号12を
変換するデコーダ６と、０〜２πの位相を（２π／Ｎ）
間隔で表わしたときの各位相における正弦波振幅データ
(図５)を内蔵する正弦波テーブル７とにより構成されて
おり、デコーダ６は、図４に示すように、Ｎ進カウンタ
４の出力信号12を異なる形態で変換する複数のモードを
備えており、また、ＣＰＵ１とデコーダ６との間には、
ＣＰＵ１の指令でデコーダ６のモードを切り替える周波
数切替信号９の送出経路が設けられている。
路は、図３に示すように、出力周波数を設定するＣＰＵ
１と、一定の周波数のクロック信号10を出力する水晶発
振器２と、水晶発振器２のクロック10をＣＰＵ１によっ
て設定された分周比で分周する数値制御分周器３と、入
力クロック11により０〜Ｎまでの数を繰り返しカウント
するＮ進カウンタ４と、Ｎ進カウンタ４の出力信号12を
変換するデコーダ６と、０〜２πの位相を（２π／Ｎ）
間隔で表わしたときの各位相における正弦波振幅データ
(図５)を内蔵する正弦波テーブル７とにより構成されて
おり、デコーダ６は、図４に示すように、Ｎ進カウンタ
４の出力信号12を異なる形態で変換する複数のモードを
備えており、また、ＣＰＵ１とデコーダ６との間には、
ＣＰＵ１の指令でデコーダ６のモードを切り替える周波
数切替信号９の送出経路が設けられている。
【００２２】この第２実施例の正弦波発生回路では、Ｎ
進カウンタ４の出力信号12がデコーダ６に入力すると、
デコーダ６では、選択されたモードに応じて、０モード
のときは、Ｎ進カウンタ４の出力信号12と同一周期で０
〜Ｎを繰り返す正弦波テーブル７の入力信号14を出力
し、また、１モードのときは、Ｎ進カウンタ４の出力信
号12の１／２の周期で０〜Ｎを繰り返す正弦波テーブル
入力信号14を出力する。
進カウンタ４の出力信号12がデコーダ６に入力すると、
デコーダ６では、選択されたモードに応じて、０モード
のときは、Ｎ進カウンタ４の出力信号12と同一周期で０
〜Ｎを繰り返す正弦波テーブル７の入力信号14を出力
し、また、１モードのときは、Ｎ進カウンタ４の出力信
号12の１／２の周期で０〜Ｎを繰り返す正弦波テーブル
入力信号14を出力する。
【００２３】したがって、正弦波テーブル７からの正弦
波出力信号15は、デコーダ６の０モードを選択した場合
は、Ｎ進カウンタ４の出力信号12がＮクロックのときに
１周期を示す正弦波となり、その周波数はＮ進カウンタ
入力クロック11の周波数の１／Ｎとなる。また、デコー
ダ６の１モードを選択した場合は、Ｎ進カウンタ４の出
力信号12がＮ／２クロックのときに１周期を示す正弦波
となり、その周波数はＮ進カウンタ４の入力クロック11
の周波数の２／Ｎとなる。
波出力信号15は、デコーダ６の０モードを選択した場合
は、Ｎ進カウンタ４の出力信号12がＮクロックのときに
１周期を示す正弦波となり、その周波数はＮ進カウンタ
入力クロック11の周波数の１／Ｎとなる。また、デコー
ダ６の１モードを選択した場合は、Ｎ進カウンタ４の出
力信号12がＮ／２クロックのときに１周期を示す正弦波
となり、その周波数はＮ進カウンタ４の入力クロック11
の周波数の２／Ｎとなる。
【００２４】この場合も、第１実施例と同様に、周波数
が２ｆｓ／Ｎ以上の正弦波出力信号13の位相を４π／Ｎ
ずつ進めても充分な位相分解能が得られる。
が２ｆｓ／Ｎ以上の正弦波出力信号13の位相を４π／Ｎ
ずつ進めても充分な位相分解能が得られる。
【００２５】このように、第２実施例の正弦波発生回路
では、ＣＰＵ１からの周波数切替信号９によってデコー
ダ６のモードを切り替えることにより、Ｎ進カウンタ４
の入力クロック11の１／Ｎの周波数の正弦波、またはそ
の整数倍の周波数の正弦波を発生させることができ、ま
た、ＣＰＵ１で分周比を変えることにより、それらの周
波数を変調することができる。
では、ＣＰＵ１からの周波数切替信号９によってデコー
ダ６のモードを切り替えることにより、Ｎ進カウンタ４
の入力クロック11の１／Ｎの周波数の正弦波、またはそ
の整数倍の周波数の正弦波を発生させることができ、ま
た、ＣＰＵ１で分周比を変えることにより、それらの周
波数を変調することができる。
【００２６】
【発明の効果】以上の実施例に基づく説明から明らかな
ように、本発明の正弦波発生回路では、水晶発振器の周
波数を変えなくとも、広い範囲の周波数を持つ正弦波を
発生させることが可能であり、同じ周波数の水晶発振器
を使用して、位相分解能を落とすことなく、正弦波出力
信号の周波数を整数倍に変化させることができる。
ように、本発明の正弦波発生回路では、水晶発振器の周
波数を変えなくとも、広い範囲の周波数を持つ正弦波を
発生させることが可能であり、同じ周波数の水晶発振器
を使用して、位相分解能を落とすことなく、正弦波出力
信号の周波数を整数倍に変化させることができる。
【図１】本発明の正弦波発生回路の第１実施例を示すブ
ロック図、
ロック図、
【図２】図１に示す回路の正弦波テーブルの入出力表、
【図３】本発明の正弦波発生回路の第２実施例を示すブ
ロック図、
ロック図、
【図４】図３に示す回路のデコーダの入出力表、
【図５】図３に示す回路の正弦波テーブルの入出力表、
【図６】従来の正弦波発生回路の一例を示すブロック
図、
図、
【図７】従来の正弦波発生回路の正弦波テーブルの入出
力表である。
力表である。
１ ＣＰＵ ２ 水晶発振器 ３ 数値制御分周器 ４ Ｎ進カウンタ ５、７ 正弦波テーブル ６ デコーダ ８ 分周比データ ９ 周波数切替信号 10 出力クロック 11 Ｎ進カウンタ入力クロック 12 Ｎ進カウンタ出力信号 13、15、16 正弦波出力信号 14 デコーダ出力信号
Claims (2)
- 【請求項１】 出力周波数を設定するＣＰＵと、該ＣＰ
Ｕの設定にしたがって分周されたクロック信号を入力す
るＮ進カウンタと、入力信号に応じて（２π／Ｎ）の整
数倍の間隔ずつ増加する位相に対応した正弦波振幅値を
出力する正弦波テーブルとを備える正弦波発生回路にお
いて、前記正弦波テーブルは、入力信号に応じて増加す
る前記位相の間隔として、複数の異なる幅の間隔を採る
ことができ、該間隔の選択を前記ＣＰＵにより設定する
ことを特徴とする正弦波発生回路。 - 【請求項２】 出力周波数を設定するＣＰＵと、該ＣＰ
Ｕの設定にしたがって分周されたクロック信号を入力す
るＮ進カウンタと、入力信号に応じて（２π／Ｎ）の整
数倍の間隔ずつ増加する位相に対応した正弦波振幅値を
出力する正弦波テーブルとを備える正弦波発生回路にお
いて、前記Ｎ進カウンタの出力を、前記ＣＰＵにより設
定された設定値にしたがって、前記正弦波テーブルへの
入力に変換するデコーダを具備することを特徴とする正
弦波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35452891A JPH05175729A (ja) | 1991-12-20 | 1991-12-20 | 正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35452891A JPH05175729A (ja) | 1991-12-20 | 1991-12-20 | 正弦波発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175729A true JPH05175729A (ja) | 1993-07-13 |
Family
ID=18438163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35452891A Pending JPH05175729A (ja) | 1991-12-20 | 1991-12-20 | 正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175729A (ja) |
-
1991
- 1991-12-20 JP JP35452891A patent/JPH05175729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
| US5781054A (en) | Digital phase correcting apparatus | |
| KR960702233A (ko) | 다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit) | |
| US20030189464A1 (en) | Spurious-free fractional-n frequency synthesizer with multi-phase network circuit | |
| US5656976A (en) | Hybrid frequency synthesizer | |
| JP3737800B2 (ja) | 同期化回路 | |
| US5815694A (en) | Apparatus and method to change a processor clock frequency | |
| JPH05175729A (ja) | 正弦波発生回路 | |
| JP2000341100A (ja) | 多相クロック信号発生回路、移相クロック信号発生回路及び逓倍クロック信号発生回路 | |
| JPH1032489A (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPH0267031A (ja) | 周波数ホッピング装置 | |
| JPH04268841A (ja) | 相互同期装置 | |
| US6298106B1 (en) | Frequency synthesiser | |
| KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
| KR960006299A (ko) | 위상 동기 루프 장치 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 | |
| JPH08102660A (ja) | 信号変調回路 | |
| JPH07120941B2 (ja) | デイジタルｐｌｌ回路 | |
| JP2772611B2 (ja) | 従属クロック発生回路 | |
| JP2856570B2 (ja) | クロック作成回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 |