[go: up one dir, main page]

KR960702233A - 다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit) - Google Patents

다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit) Download PDF

Info

Publication number
KR960702233A
KR960702233A KR1019950704676A KR19950704676A KR960702233A KR 960702233 A KR960702233 A KR 960702233A KR 1019950704676 A KR1019950704676 A KR 1019950704676A KR 19950704676 A KR19950704676 A KR 19950704676A KR 960702233 A KR960702233 A KR 960702233A
Authority
KR
South Korea
Prior art keywords
clock signal
signal
phase
bias
externally generated
Prior art date
Application number
KR1019950704676A
Other languages
English (en)
Other versions
KR100311445B1 (ko
Inventor
윌리암 데이비드 르웰린
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR960702233A publication Critical patent/KR960702233A/ko
Application granted granted Critical
Publication of KR100311445B1 publication Critical patent/KR100311445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

다중 위상 동기(phase-lock-koop:PLL) 클럭 븍원 회로는 제1PLL 및 제2PLL를 이용하여 각각 외부 발생 제1클럭 신호와 외부 발생 제2클럭 신호의 함수인 크기를 갖는 제1바이어스 신호와 제2바이어스 신호를 각각 발생한다. 복원된 발진기와 디지탈/아날로그 변환기는 DSP(디지탈 신호 프로세서)에 연결되어 입력 데이터신호로부터 클럭신호를 복원하는 PLL를 형성한다. 복원된 발진기와 디지탈/아날로그 변환기에 의해 발생된 위상 편차 신호의 크기의 함수인 중심 주파수를 갖는 복원된 클럭 신호를 발생한다. 제1바이어스 신호와 제2바이어스 신호가 디지탈/아날로그 변환기의 안밖으로 전환되어 복원된 발진기가 특정 중심 주파수를 구동하도록 디지탈/아날로그 변환기를 신속하게 바이어스 할 수 있다.

Description

다중 위상 동기 클럭 복원 회로(A MULTIPLE PHASE-LOCK-LOOP CLOCK RECOVERY CIRCUIT)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 하드 디스크 드라이브 구성에서 DSP(디지탈 신호 프로세서)(112) 및 프로세서(114)에 연결된 다중 PLL 클럭복원회로(110)를 나타내는 블럭도.

Claims (23)

  1. 복수개의 선택 가능한 중심 주파수를 갖는 복원된 클럭 신호를 발생하는 위상 동기 회로에 있어서, 외부발생 제1클럭 신호의 제1주파수의 함수인 크기를 갖는 제1바이어스 신호를 발생하는 제1바이어스 PLL수단, 외부 발생 제2클럭 신호의 제2주파수의 함수인 크기를 갖는 제2바이어스 신호를 발생하는 제2바이어스 PLL수단, 외부 발생 선택 신호에 응답하여 상기 제1바이어스 신호 혹은 상기 제2바이어스 신호중 어느 하나를 선택하므로써 선택된 바이어스 신호를 발생하는 멀티플렉서 수단, 위상 편차 신호에 응답하여 복원된 클럭 신호를 발생하는 주 제어 발진기 수단으로서, 상기 복원된 클럭 신호의 중심 주파수가 상기 위상 편차 신호 크기의 함수인 주 제어 발진기 수단, 상기 선택된 바이어스 신호를 외부 발생 디지탈 편차 워드로 변경하여 상기 위상편차 신호를 발생하는 승산 디지탈/아날로그 변환기 수단을 구비하고, 상기 복원된 클럭 신호의 중심 주파수는 주로 상기 선택된 바이어스 신호에 의해 결정되고, 상기 복원된 클럭 신호는 입력 데이터 신호로부터 추출된 타이밍 데이터로, 상기 복원된 클럭 신호와 상기 데이터 사이의 위상 차에 응답하여 상기 디지탈 편차 워드를 발생하는 디지탈 신호 프로세서에 의하여 동기 될 수 있고, 그에 따라 상기 복원된 클럭 신호의 위상은 상기 복원된 클럭 신호와 상기 데이터 사이의 어떠한 위상차도 감소시키도록 조정되는 것을 특징으로 하는 복수개의 선택 가능한 중심 주파수를 갖는 복원된 클럭 신호를 발생하는 위상 동기 회로.
  2. 제1항에 있어서, 상기 제1바이어스 PLL수단은 상기 제1바이어스 신호에 응답하여 제1국부 클럭 신호를 발생하는 제1제어 발진기 수단, 상기 제1국부 클럭 신호의 위상을 상기 외부 발생 제1클럭 신호의 위상과 비교하고 그에 응답하여 제1바이어스 신호를 발생하는 제1위상 검출기 수단을 구비하고, 상기 제1국부 클럭 신호의위상은 상기 제1바이어스 신호에 의해 조정되어 상기 제1국부 클럭 신호의 위상과 상기 외부 발생 제1클럭신호의 위상 사이의 어떠한 위상 차도 감소시키고, 상기 제1국부 클럭 신호의 위상이 상기 외부 발생 제1클럭신호의 위상과 실질적으로 일치할 때, 상기 제1바이어스 신호는 상기 제1제어 발진기 흑은 실질적으로 동일한 제어 발진기를 구동하여 상기 제1주파수의 상기 제1국부 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기회로.
  3. 제2항에 있어서, 상기 제2바이어스 PLL수단은 상기 제2바이어스 신호에 응답하여 제2국부 클럭 신호를 발생하는 제2제어 발진기 수단, 상기 제2국부 클럭 신호의 위상을 상기 외부 발생 제2클럭 신호의 위상과 비교하고 그에 응답하여 제2바이어스 신호를 발생하는 제2위상 검출기 수단을 구비하고, 상기 제2국부 클럭 신호의위상은 상기 제2바이어스 신호에 의해 조정되어 상기 제2국부 클럭 신호의 위상과 상기 외부 발생 제2클럭신호의 위상 사이의 어떠한 위상 차도 감소시키고, 상기 제2국부 클럭 신호의 위상이 상기 외부 발생 제2클럭신호의 위상과 실질적으로 일치할 때, 상기 제2바이어스 신호는 상기 제2제어 발진기 혹은 실질적으로 동일한 제어 발진기를 구동하여 상기 제2주파수의 상기 제2국부 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기회로.
  4. 제3항에 있어서, 상기 주 제어 발진기 수단, 상기 제1제어 발진기 수단, 및 상기 제2제어 발진기 수단은 실질적으로 동일하게 형성되는 것을 특징으로 하는 위상 동기 회로.
  5. 제4항에 있어서, 상기 주 제어 발진기 수단단, 상기 제1제어 발진기 수단, 및 상기 제2제어 발진기 수단은 전류제어 발진기 임을 특징으로 하는 위상 동기 회로.
  6. 제4항에 있어서, 상기 주 제어 발진기 수단, 상기 제1제어 발진기 수단, 및 상기 제2제어 발진기 수단은 전압 제어 발진기임을 특징으로 하는 위상 동기 회로.
  7. 제2항에 있어서, 상기 제2바이어스 PLL수단은 상기 제2바이어스 신호에 응답하여 제2국부 클럭 신호를 발생하는 제2제어 발진기 수단, 외부 발생 N분주 신호에 응답하여 상기 제2국부 클럭 신호의 주파수를 분주하여 분주된 제2국부 클럭 신호를 생성하는 N분주 수단, 외부 발생 M분주 신호에 응답하여 상기 외부 발생 제2클럭 신호의 주파수를 분주하여 분주된 제2클럭 신호를 생성하는 M분주 수단, 상기 분주된 제2국부 클럭 신호의 위상과 상기 외부 발생 분주된 제2클럭 신호의 위상을 비교하고 그에 응답하여 상기 제2바이어스 신호를 발생하는 제2위상 검출기 수단을 구비하며, 상기 제2국부 클럭 신호의 위상이 상기 제2바이어스 신호에 의해 조정되어 상기 분주된 제2국부 클럭 신호의 위상과 상기 외부 발생 분주된 제2클럭 신호의 위상 사이의 어떠한 위상 차도 감소시키고, 상기 분주된 제2국부 클럭 신호의 위상이 외부 발생 분주된 제2클럭 신호의 위상과 실질적으로 일치할 때, 상기 제2바이어스 신호는 상기 제2제어 발진기 수단 혹은 실질적으로 동일한 제어 발진기를 구동하여 상기 분주된 제2국부 클럭 신호 및 상기 외부 발생 분주된 제2클럭 신호의 값들에 의해 정의된 합성 주파수의 상기 제2국부 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기 회로.
  8. 제2항에 있어서, 상기 제2바이어스, PLL수단은 대응하는 복수개의 외부 발생 제2클럭 신호에 응답하여 복수개의 제2바이어스 신호를 발생하는 것을 특징으로 하는 위상 동기 회로.
  9. 제1항에 있어서, 상기 위상 편차 신호는 상기 선택된 바이어스 신호를 상기 디지탈 편차 워드의 값으로 승산 하는 것에 의해 발생되는 것을 특징으로 하는 위상 동기 회로.
  10. 제1항에 있어서, 상기 디지탈 편차 워드의 값은 오프셋 값을 포함하는 것을 특징으로 하는 위상 동기회로.
  11. 복수개의 선택 가능한 중심 주파수를 갖는 복원된 클럭 신호를 발생하는 방법에 있어서, 외부 발생 제1클럭 신호 주파수의 함수인 크기를 갖는 제1바이어스 신호를 발생하는 단계, 외부 발생 제2클럭 신호 주파수의 함수인 크기를 갖는 제2바이어스 신호를 발생하는 단계, 외부 발생 선택 신호에 응답하여 상기 제1바이어스신호 혹은 상기 제2바이어스 신호중 어느 하나를 선택하므로써 선택된 바이어스 신호를 발생하는 단계, 위상편차 신호에 응답하여 복원된 클럭 신호를 발생하는 단계로서, 상기 복원된 클럭 신호의 중심 주파수가 위상편차 신호 크기의 함수인 단계, 상기 선택된 바이어스 신호를 외부 발생 디지탈 편차 워드로 변경하여 상기 위상 편차 신호를 발생하는 단계를 구비하고, 상기 복원된 클럭 신호의 중심 주파수는 주로 상기 선택된 바이어스 신호에 의해 결정되고, 상기 복원된 클럭 신호는 입력 데이터 신호로부터 추출된 타이밍 데이터로 상기 복원된 클럭 신호와 상기 데이터 사이의 위상 차에 응답하여 상기 디지탈 편차 워드를 발생하는 디지탈 신호 프로세서에 의하여 동기될 수 있고, 그에 따라 상기 복원된 클럭 신호의 위상은 상기 복원된 클럭 신호와 상기 데이터 사이의 어떠한 위상 차도 감소시키도록 조정되는 것을 특징으로 하는 복수개의 선택 가능한 중심 주파수를 갖는 복원된 클럭 신호를 발생하는 방법.
  12. 복수개의 선택 가능한 중심 주파수를 갖는 복원된 클럭 신호를 발생하는 위상 동기 회로에 있어서, 외부발생 제1클럭 신호의 제1주파수의 함수인 크기를 갖는 제1바이어스 신호를 발생하는 제1바이어스 PLL, 외부발생 제2클럭 신호의 제2주파수의 함수인 크기를 갖는 제2바이어스 신호를 발생하는 제2바이어스 PLL, 외부발생 선택 신호에 응답하여 상기 제1바이어스 신호 흑은 상기 제2바이어스 신호중 어느 하나를 선택하므로써 선택된 바이어스 신호를 발생하는 멀티플렉서, DSP 재시작 신호와 위상 편차 신호에 응답하여 복원된 클럭신호를 발생하는 주 제어 발진기로서, 상기 복원된 클럭 신호의 중심 주파수가 상기 위상 편차 신호 크기의 함수인 주 제어 발진기, 상기 선택된 바이어스 신호를 외부 발생 디지탈 편차 워드로 변경하여 상기 위상 편차신호를 발생하는 디지탈/아날로그 변환기를 구비하고, 상기 복원된 클럭 신호의 중심 주파수는 주로 상기 선택된 바이어스 신호에 의해 결정되고, 상기 복원된 클럭 신호는 입력 데이터 신호로부터 추출된 타이밍 데이터로, 상기 입력 데이터 신호가 수신될 때 재시작 신호를 발생하고 상기 복원된 클럭 신호와 상기 데이터 사이의 위상차에 응답하여 상기 디지탈 편차 워드를 발생하는 디지탈 신호 프로세서에 의하여 동기될 수 있고, 그에 따라 상기 복원된 클럭신호의 위상은 상기 복원된 클럭 신호와 상기 데이터 사이의 어떠한 위상차도 감소시키도록 조정되는 것을 특징으로 하는 복수개의 선택 가능한 중심 주파수를 갖는 복원된 클럭 신호를 발생하는 위상 동기 회로.
  13. 제12항에 있어서, 상기 제1바이어스 PLL은 상기 제1바이어스 신호에 응답하여 제1국부 클럭신호를 발생하는 제1제어 발진기, 상기 제1국부 클럭신호의 위상을 상기 외부 발생 제1클럭 신호의 위상과 비교하고 그에 응답하여 제1바이어스 신호를 발생하는 제1위상 검출기를 구비하고, 상기 제1국부 클럭신호의 위상은 상기 제1바이어스 신호에 의해 조정되어 상기 제1국부 클럭 신호의 위상과 상기 외부 발생 제1클럭 신호의 위상 사이의 어떠한 위상 차도 감소시키고 상기 제1국부 클럭 신호의 위상이 상기 외부 발생 제1클럭 신호의 위상과 실질적으로 일치할 때, 상기 제1바이어스 신호는 상기 제1제어 발진기 혹은 실질적으로 동일한 제어발진기를 구동하여 상기 제1주파수의 제1국부 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기 회로.
  14. 제13항에 있어서, 상기 제2바이어스 PLL은 상기 제2바이어스 신호에 응답하여 제2국부 클럭 신호를 발생하는 제2제어 발진기, 상기 제2국부 클럭 신호의 위상을 상기 외부 발생 제2클럭 신호의 위상과 비교하고 그에 응답하여 제2바이어스 신호를 발생하는 제2위상 검출기를 구비하고, 상기 제2국부 클럭 신호의 위상은 상기 제2바이어스 신호에 의해 조정되어 상기 제2국부 클럭 신호의 위상과 상기 외부 발생 제2클럭 신호의 위상 사이의 어떠한 위상 차도 감소시키고, 상기 제2국부 클럭 신호의 위상이 상기 외부 발생 제2클럭 신호의 위상과 실질적으로 일치할 때, 상기 제2바이어스 신호는 상기 제2제어 발진기 혹은 실질적으로 동일한 제어발진기를 구동하여 상기 제2주파수의 상기 제2국부 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기 회로.
  15. 제14항에 있어서, 상기 주 제어 발진기기, 상기 제1제어 발진기, 및 상기 제2제어 발진기는 실질적으로 동일하게 형성되는 것을 특징으로 하는 위상 동기 회로.
  16. 제15항에 있어서, 상기 주 제어발진기, 상기 제1제어 발진기 및 상기 제2제어 발진기는 전류 제어 발진기임을 특징으로 하는 위상 동기 회로.
  17. 제15항에 있어서, 상기 주 제어발진기, 상기 제1제어 발진기 및 상기 제2제어 발진기는 전압 제어 발진기임을 특징으로 하는 위상 동기 회로.
  18. 제13항에 있어서, 상기 제2바이어스 PLL은 상기 제2바이어스 신호에 응답하여 제2국부 클럭 신호를 발생하는 제2제어 발진기, 외부 발생 N분주 신호에 응답하여 상기 제2국부 클럭 신호의 주파수를 분주기하여 분주된 제2국부 클럭 신호를 생성하는 N분주부, 외부 발생 M분주 신호에 응답하여 상기 외부 발생 제2클럭신호의 주파수를 분주하여 분주된 제2클럭신호를 생성하는 M분주부, 상기 분주된 제2국부 클럭 신호의 위상과 상기 외부 발생 분주된 제2클럭 신호의 위상을 비교하고 그에 응답하여 상기 제2바이어스 신호를 발생하는 제2위상 검출기를 구비하며, 상기 제2국부 클럭 신호의 위상이 상기 제2바이어스 신호에 의해 조정되어 상기 분주된 제2국부 클럭 신호의 위상과 외부 발생 분주된 제2클럭 신호의 위상 사이에 어떠한 위상차도 감소시키고, 상기 분주된 제2국부 클럭 신호의 위상이 외부 발생 분주된 제2클럭 신호의 위상과 실질적으로 일치할 때, 상기 제2바이어스 신호는 상기 제2제어 발진기 혹은 실질적으로 동일한 제어발진기를 구동하여 상기 분주된 제2국부 클럭 신호 및 상기 외부 발생 분주된 제2클럭 신호의 값들에 의해 정의된 합성 주파수의 상기 제2국부 클럭 신호를 생성하는 것을 특징으로 하는 위상 동기 회로.
  19. 제13항에 있어서, 상기 제2바이어스 PLL은 대응하는 복수개의 외부 발생 제2클럭 신호에 응답하여 복수개의 제2바이어스 신호를 발생하는 것을 특징으로 하는 위상 동기 회로.
  20. 제12항에 있어서, 상기 위상 편차 신호는 상기 선택된 바이어스 신호를 상기 디지탈 편차 워드의 값으로 승산하는 것에 의해 발생되는 것을 특징으로 하는 위상 동기 회로.
  21. 제12항에 있어서, 상기 디지탈 편차 워드의 값은 오프셋 값을 포함하는 것을 특징으로 하는 위상 동기회로.
  22. 제1항에 있어서, 상기 주 제어 발진기 수단은 상기 위상 편차 신호 및 DSP 발생 재시작 신호 모두에 응답하여 복원된 클럭 신호를 발생하는 것을 특징으로 하는 위상 동기 회로.
  23. 제12항에 있어서, 상기 제1바이어스 PLL은 상기 제1바이어스 신호에 응답하여 제1국부 클럭 신호를 발생하는 제1제어 발진기, 외부 발생 N분주 신호에 응답하여 상기 제1국부 클럭 신호의 주파수를 분주하여 분주된 제1국부 클럭 신호를 생성하는 N분주부, 외부 발생 M분주 신호에 응답하여 상기 외부 발생 제1클럭 신호의 주파수를 분주하여 분주된 제1클럭신호를 생성하는 M분주부, 상기 분주된 제1국부 클럭 신호의 위상과 상기 외부 발생 분주된 제1클럭 신호의 위상을 비고하고 그에 응답하여 상기 제1바이어스 신호를 발생하는 제1위상검출기를 구비하며, 상기 제1국부 클럭 신호의 위상이 상기 제1바이어스 신호에 의해 조정되어 상기 분주된 제1국부 클럭 신호의 위상과 상기 외부 발생 분주된 제2클럭 신호의 위상 사이에 어떠한 위상차도 감소시키고,상기 분주된 제1국부 클럭 신호의 위상이 외부 발생 분주된 제1클럭 신호의 위상과 실질적으로 일치할 때, 상기 제1바이어스 신호는 상기 제1제어 발진기 혹은 실질적으로 동일한 제어발진기를 구동하여 상기 분주된 제1국부 클럭 신호 및 상기 외부 발생 분주된 제1클럭 신호의 값들에 의해 정의된 합성 주파수의 상기 제1국부클럭 신호를 생성하는 것을 특징으로 하는 위상 동기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950704676A 1993-04-28 1994-04-12 복수개의선택가능한중심주파수를갖는복원된클럭신호를발생하는위상동기루프회로및방법 KR100311445B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/055,137 US5329251A (en) 1993-04-28 1993-04-28 Multiple biasing phase-lock-loops controlling center frequency of phase-lock-loop clock recovery circuit
US08/055,137 1993-04-28
US08/055137 1993-04-28
PCT/US1994/003974 WO1994026047A1 (en) 1993-04-28 1994-04-12 A multiple phase-lock-loop clock recovery circuit

Publications (2)

Publication Number Publication Date
KR960702233A true KR960702233A (ko) 1996-03-28
KR100311445B1 KR100311445B1 (ko) 2001-12-17

Family

ID=21995867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704676A KR100311445B1 (ko) 1993-04-28 1994-04-12 복수개의선택가능한중심주파수를갖는복원된클럭신호를발생하는위상동기루프회로및방법

Country Status (6)

Country Link
US (1) US5329251A (ko)
EP (1) EP0696396B1 (ko)
JP (1) JP3379959B2 (ko)
KR (1) KR100311445B1 (ko)
DE (1) DE69424666T2 (ko)
WO (1) WO1994026047A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852570B1 (ko) * 2000-11-20 2008-08-18 에이저 시스템즈 가디언 코포레이션 클록 복원 회로 및 클록 신호 복원 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625506A (en) * 1994-06-17 1997-04-29 International Business Machines Corporation Method and apparatus for reducing readback errors by controlling the phase locked loop
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
US5414390A (en) * 1994-09-12 1995-05-09 Analog Devices, Inc. Center frequency controlled phase locked loop system
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
US5999571A (en) * 1995-10-05 1999-12-07 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
US5610558A (en) * 1995-11-03 1997-03-11 Motorola, Inc. Controlled tracking of oscillators in a circuit with multiple frequency sensitive elements
US5790332A (en) * 1995-11-07 1998-08-04 Pc Peripherals Inc. Method and apparatus for generating clock signals having count closure and deterministically optimized phase closure
US5809397A (en) * 1996-02-29 1998-09-15 Motorola, Inc. Method and apparatus for system synchronization in a messaging system
US5703850A (en) * 1996-06-18 1997-12-30 Cirrus Logic, Inc. Data retrieval system and method within a constant angular velocity CD-ROM
WO1998048514A2 (en) * 1997-04-24 1998-10-29 Koninklijke Philips Electronics N.V. Frequency synthesizer, particularly for use in a channel ic for hard disks
TW501354B (en) * 1999-05-25 2002-09-01 Sony Corp Digital signal processing device and method, digital signal processing system
US7253047B2 (en) * 1999-09-01 2007-08-07 Micron Technology, Inc. Semiconductor processing methods of forming transistors, semiconductor processing methods of forming dynamic random access memory circuitry, and related integrated circuitry
US7027525B2 (en) * 1999-12-07 2006-04-11 Josef Dirr Digital transmission method for bandwidth and bit rate flexibility
GB2363268B (en) * 2000-06-08 2004-04-14 Mitel Corp Timing circuit with dual phase locked loops
US7571359B2 (en) * 2000-07-31 2009-08-04 Massachusetts Institute Of Technology Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals
US6693987B1 (en) 2000-10-05 2004-02-17 Pericom Semiconductor Corp. Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages
JP4213359B2 (ja) * 2001-05-11 2009-01-21 富士通マイクロエレクトロニクス株式会社 信号生成回路、タイミングリカバリｐｌｌ，信号生成システム及び信号生成方法
GB2387494B (en) * 2002-04-12 2005-02-09 Nec Technologies Mobile radio communications device and method of operation
US7720448B2 (en) * 2003-12-30 2010-05-18 Freescale Semiconductor, Inc. Signal generation power management control system for portable communications device and method of using same
JP4628440B2 (ja) * 2008-03-31 2011-02-09 富士通株式会社 クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法
US9379540B2 (en) * 2010-12-23 2016-06-28 Texas Instruments Incorporated Controllable circuits, processes and systems for functional ESD tolerance
EP4078814B1 (en) 2019-12-20 2025-04-16 Telefonaktiebolaget LM Ericsson (publ) Multiple pll system with common and difference mode loop filters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590602A (en) * 1983-08-18 1986-05-20 General Signal Wide range clock recovery circuit
US4980652A (en) * 1988-09-02 1990-12-25 Nippon Telegraph And Telephone Corporation Frequency synthesizer having compensation for nonlinearities
JPH02244820A (ja) * 1989-03-16 1990-09-28 Oki Electric Ind Co Ltd Ｐｌｌ回路
US5072195A (en) * 1990-04-05 1991-12-10 Gazelle Microcircuits, Inc. Phase-locked loop with clamped voltage-controlled oscillator
US5043677A (en) * 1990-06-29 1991-08-27 Texas Instruments Incorporated Time reference signal generation system
US5170297A (en) * 1990-07-13 1992-12-08 Standard Microsystems Corporation Current averaging data separator
JPH0529932A (ja) * 1991-07-24 1993-02-05 Matsushita Electric Ind Co Ltd クロツク切り換え装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852570B1 (ko) * 2000-11-20 2008-08-18 에이저 시스템즈 가디언 코포레이션 클록 복원 회로 및 클록 신호 복원 방법

Also Published As

Publication number Publication date
WO1994026047A1 (en) 1994-11-10
US5329251A (en) 1994-07-12
DE69424666T2 (de) 2001-01-25
EP0696396B1 (en) 2000-05-24
DE69424666D1 (de) 2000-06-29
JPH08510366A (ja) 1996-10-29
EP0696396A1 (en) 1996-02-14
KR100311445B1 (ko) 2001-12-17
JP3379959B2 (ja) 2003-02-24

Similar Documents

Publication Publication Date Title
KR960702233A (ko) 다중 위상 동기 클럭 복원 회로(a multiple phase-lock-loop clock recovery circuit)
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
JP3320353B2 (ja) 可変速度位相ロック・ループ・システムおよびその方法
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
EP0800276B1 (en) A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages
KR960012738A (ko) 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
US5731743A (en) Frequency synthesizer having phase error feedback for waveform selection
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
KR930018947A (ko) 2중 루프 pll회로
JP3305587B2 (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
US5559477A (en) Pulse generator having controlled delay to control duty cycle
KR100604783B1 (ko) 지연동기루프 모드를 갖는 위상동기루프 회로
KR950007297A (ko) 위상 동기 루프 및 동작 방법
JP2000148281A (ja) クロック選択回路
JPH04316234A (ja) クロック切替回路
JPH09307432A (ja) Ｐｌｌ回路
JP2776334B2 (ja) 位相同期回路
JPH07170584A (ja) クロック切替回路
JP2806661B2 (ja) 二重ループ形ｐｌｌ回路
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JP3260567B2 (ja) クロック生成回路
KR100236329B1 (ko) 클럭 복구회로
JP2619663B2 (ja) フェーズ・ロックド・ループ
JPH10261956A (ja) クロック生成回路

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19951026

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981008

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001031

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010820

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010926

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050923

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060921

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070921

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080924

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090921

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100908

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110907

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120830

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20141012

Termination category: Expiration of duration