[go: up one dir, main page]

KR950025568A - 패러렐·시리얼 변환 장치 및 이것을 이용한 선형 변환 장치 - Google Patents

패러렐·시리얼 변환 장치 및 이것을 이용한 선형 변환 장치 Download PDF

Info

Publication number
KR950025568A
KR950025568A KR1019950002204A KR19950002204A KR950025568A KR 950025568 A KR950025568 A KR 950025568A KR 1019950002204 A KR1019950002204 A KR 1019950002204A KR 19950002204 A KR19950002204 A KR 19950002204A KR 950025568 A KR950025568 A KR 950025568A
Authority
KR
South Korea
Prior art keywords
memory cell
selecting
memory
data
word lines
Prior art date
Application number
KR1019950002204A
Other languages
English (en)
Other versions
KR0173356B1 (ko
Inventor
데쯔 나가마쯔
마사따가 마쯔이
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR950025568A publication Critical patent/KR950025568A/ko
Application granted granted Critical
Publication of KR0173356B1 publication Critical patent/KR0173356B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 점유 면적을 가급적 작게하는 것을 가능하게 하는 것을 목적으로 한다.
각각이 제1 메모리셀과, 출력단이 상기 제1 메모리셀의 출력단에 공통으로 접속된 제2 메모리셀(3)으로 이루어진 메모리셀 쌍을 동수개 갖고 있는 메모리셀 블록(Mij)이 매트릭스상으로 배열된 메모리부와, 메모리셀 블록 열 내의 대응하는 메모리셀 쌍마다 설치된 데이타를 상기 메모리셀 쌍에 입력하기 위한 데이타 입력 비트선(BLj)와, 메모리셀 블록 행마다 설치되고, 메모리 블록 행 내의 제1 및 제2 메모리셀을 데이타 기록시에 각각 선택하기 위한 제1 및 제2 기록용 워드선(WAi, WBi)와, 메모리셀 블록 열마다 설치되고, 메모리셀 블록 열 내에서 제1 및 제2 메모리셀을 데이타 판독시에 각각 선택하기 위한 제1 및 제2 판독용 워드선((102j-1, 102j)와, 메모리셀 블록 행 내의 메모리셀 쌍마다 설치된 데이타 판독용 비트선(20i, 21i, 22i, 23i)와, 데이타 기록시에 디코드 신호에 의거하여 복수의 기록용 워드선 중에서 1라인의 워드선을 선택하는 제1 워드선 선택 수단(40)과, 데이타 판독시에 디코드 신호에 의거하여 복수의 판독용 워드선 중에서 1라인의 워드선을 선택하는 제2 워드선 선택 수단(50)을 구비하고 있다.

Description

패러렐·시리얼 변환 장치 및 이것을 이용한 선형 변환 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 패러렐·시리얼 변환 장치의 메모리셀 블럭의 구성을 도시한 회로도,
제2도는 본 발명에 의한 패러렐·시리얼 변환 장치의 한 실시예의 구성을 도시한 블럭도,
제3도는 종래의 패러렐·시리얼 변환 장치의 구성을 도시한 모식도.

Claims (4)

  1. 각각이 제1 메모리셀(1, 2)와, 출력단이 상기 제1 메모리셀의 출력단에 공통으로 접속된 제2 메모리셀(3, 4)으로 이루어진 메모리셀 쌍을 동수개 갖고 있는 메모리셀 블록(Mij)이 매트릭스상으로 배열된 메모리부와, 메모리셀 블록 열 내의 대응하는 메모리셀 쌍마다 설치된 데이타를 상기 메모리셀 쌍에 입력하기 위한 데이타 입력 비트선(BLj)와, 메모리셀 블럭 행마다 설치되고, 메모리 블럭 행 내의 제1 및 제2 메모리셀을 데이타 기록시에 각각 선택하기 위한 제1 및 제2 기록용 워드선(WAi, WBi)와, 메모리셀 블럭 열마다 설치되고, 메모리셀 블록 얼 내에서 제1 및 제2 메모리셀을 데이타 판독시에 각각 선택하기 위한 제1 및 제2 판독용 워드선((102j-1, 102j)와, 메모리셀 블럭 행 내의 메모리셀 쌍마다 설치된 데이타 판독용 비트선(20i, 21i, 22i, 23i)와, 데이타 기록시에 디코드 신호에 의거하여 복수의 기록용 워드선 중에서 1라인의 워드선을 선택하는 제1워드선 선택 수단(40)과, 데이타 판독시에 디코드 신호에 의거하여 복수의 상기 판독용 워드선 중에서 1라인의 워드선을 선택하는 제2워드선 선택 수단(50)을 구비하고 있는 것을 특징으로 하는 패러렐·시리얼 변환 장치.
  2. 패러벨·시리얼 변환을 행하는 데이타 입력 장치에 제1항 기재의 패러럴·시리얼 변환 장치를 이용한 것을 특징으로 하는 분산 연산 방식을 이용한 선형 변환 장치.
  3. 제2항에 있어서, 선형 변환 장치가 이산 코사인 변환 장치인 것을 특징으로 하는 선형 변환 장치.
  4. 제2항에 있어서, 선형 변환 장치가 이산 푸리에 변환 장치인 것을 특징으로 하는 선형 변환 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002204A 1994-02-09 1995-02-08 패러렐.시리얼 변환 장치 및 이것을 이용한 선형 변환 장치 및 패러렐.시리얼 데이타 변환 방법 KR0173356B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-015218 1994-02-09
JP06015218A JP3133601B2 (ja) 1994-02-09 1994-02-09 パラレル・シリアル変換装置及びこれを用いた線形変換装置

Publications (2)

Publication Number Publication Date
KR950025568A true KR950025568A (ko) 1995-09-18
KR0173356B1 KR0173356B1 (ko) 1999-04-01

Family

ID=11882738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002204A KR0173356B1 (ko) 1994-02-09 1995-02-08 패러렐.시리얼 변환 장치 및 이것을 이용한 선형 변환 장치 및 패러렐.시리얼 데이타 변환 방법

Country Status (5)

Country Link
US (1) US5680127A (ko)
EP (1) EP0667681B1 (ko)
JP (1) JP3133601B2 (ko)
KR (1) KR0173356B1 (ko)
DE (1) DE69526531T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9723705D0 (en) * 1997-11-11 1998-01-07 Hewlett Packard Co Data routing devices
US6173388B1 (en) 1998-04-09 2001-01-09 Teranex Inc. Directly accessing local memories of array processors for improved real-time corner turning processing
WO2000025431A1 (en) * 1998-10-23 2000-05-04 Octave Communications, Inc. Serial-to-parallel/parallel-to-serial conversion engine
KR100595169B1 (ko) * 1999-03-16 2006-07-03 엘지전자 주식회사 멀티 인터페이스 장치
US20020156822A1 (en) * 2001-01-10 2002-10-24 Masaharu Tanai High-speed FFT processing method and FFT processing system
GB0405283D0 (en) * 2004-03-09 2004-04-21 Aspex Technology Ltd Multi-port memory for flexible and space efficient corner turning networks in associative processors
JP2006164183A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体信号処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080599A (en) * 1976-07-28 1978-03-21 Westinghouse Electric Corporation Memory addressing apparatus and method
US4125877A (en) * 1976-11-26 1978-11-14 Motorola, Inc. Dual port random access memory storage cell
US4193127A (en) * 1979-01-02 1980-03-11 International Business Machines Corporation Simultaneous read/write cell
US5243349A (en) * 1981-03-17 1993-09-07 Westinghouse Electric Corp. High resolution synthetic aperture radar having rectilinear output image format
US4791598A (en) * 1987-03-24 1988-12-13 Bell Communications Research, Inc. Two-dimensional discrete cosine transform processor
US5111436A (en) * 1990-10-17 1992-05-05 Subotic Nikola S 2D charge coupled device memory with acoustic charge transport multiplexer
DE4323521A1 (de) * 1993-07-14 1995-01-19 Sel Alcatel Ag Verfahren zum Umsetzen eines parallelisierten, zeitlich gemultiplexten Datenstroms in einzelne serielle Datenströme und umgekehrt, sowie Umsetzer dafür

Also Published As

Publication number Publication date
EP0667681A2 (en) 1995-08-16
DE69526531T2 (de) 2002-10-31
EP0667681A3 (en) 1998-11-04
KR0173356B1 (ko) 1999-04-01
US5680127A (en) 1997-10-21
EP0667681B1 (en) 2002-05-02
JP3133601B2 (ja) 2001-02-13
JPH07226082A (ja) 1995-08-22
DE69526531D1 (de) 2002-06-06

Similar Documents

Publication Publication Date Title
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR910010516A (ko) 반도체 메모리장치
KR960008833A (ko) 반도체 기억 장치
KR950030151A (ko) 반도체 기억장치
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR890004319A (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
KR950020713A (ko) 다이나믹 반도체기억장치
KR860003611A (ko) 반도체 메모리 장치
EP0107387A2 (en) Semiconductor memory device
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR930020678A (ko) 반도체 기억 장치
DK264287A (da) Pagineret lager til en databehandlingsenhed
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR950025568A (ko) 패러렐·시리얼 변환 장치 및 이것을 이용한 선형 변환 장치
KR860003605A (ko) 반도체 메모리 장치
KR870002583A (ko) 반도체 기억장치
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR960026781A (ko) 반도체 기억장치
KR890016568A (ko) 교차식 메모리 구조 장치
KR900017171A (ko) 반도체집적회로
KR970017610A (ko) 반도체 메모리 장치
KR960038971A (ko) 트리플 포트 반도체 메모리장치
KR910019059A (ko) 반도체 불휘발성 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950208

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950208

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980912

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981029

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20030930

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20050709