[go: up one dir, main page]

KR970051152A - 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치 - Google Patents

고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치 Download PDF

Info

Publication number
KR970051152A
KR970051152A KR1019950066057A KR19950066057A KR970051152A KR 970051152 A KR970051152 A KR 970051152A KR 1019950066057 A KR1019950066057 A KR 1019950066057A KR 19950066057 A KR19950066057 A KR 19950066057A KR 970051152 A KR970051152 A KR 970051152A
Authority
KR
South Korea
Prior art keywords
data bus
data
sense amplifier
bit line
memory device
Prior art date
Application number
KR1019950066057A
Other languages
English (en)
Other versions
KR100224769B1 (ko
Inventor
서정원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066057A priority Critical patent/KR100224769B1/ko
Priority to JP35673596A priority patent/JP3185694B2/ja
Priority to US08/777,178 priority patent/US5822261A/en
Priority to GB9627043A priority patent/GB2308702B/en
Priority to GB0020807A priority patent/GB2349968B/en
Publication of KR970051152A publication Critical patent/KR970051152A/ko
Application granted granted Critical
Publication of KR100224769B1 publication Critical patent/KR100224769B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 다수의 데이타 버스를 셀 어레이 및 센스 앰프 어레이 위로 지나도록 배치하여 동시에 많은 수의 센스 앰프의 데이타를 지역 데이타 버스 센스 앰프에 프리페치함으로써 고속 버스트 리드/리이트 동작이 가능하도록 한 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 장치에 관한 것이다.

Description

고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 의한 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 DRAM의 회로도
제4도는 본 발명의 제2실시예에 의한 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 DRAM의 회로도.

Claims (17)

  1. 반도체 메모리 장치에 있어서, 컬럼 방향으로 2n개씩 나누어진 K개의 비트라인 센스앰프로 구성된 비트라인센스앰프 어레이와, 상기 동일한 컬럼 방향의 비트라인센스앰프 어레이에 공유되며 셀 어레이 및 상기 비트라인센스앰프 어레이 위를 지나도록 배치된 모두 K/2n개의 지역데이타버스라인과, 상기 각 비트라인센스앰프어레이에서 2n개마다 한 개의 비트라인센스앰프가 상기 지역데이타버스라인과 연결되도록 상기 비트라인센스 앰프 어레이에 연결된 서브 컬럼 디코더 수단과, 상기 비트라인센스앰프 어레이마다 2n개씩의 서브 컬럼 디코더 출력에 의하여 선택된 비트라인센스앰프가 상기 지역데이타버스라인과 연결되도록 하는 스위치 수단과, 상기 칼럼 디코더 출력에 의해 선택된 K/2n개의 비트라인센스앰프 데이타를 동시에 미리 읽어내기 위해 상기 K/2n지역데이타라인에 연결된 K/2n개의 데이타버스센스앰프를 구비하는 것을 특징으로 하는 고속 버스 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 K개의 비트라인센스앰프로 구성된 비트라인센스앰프 어레이를 컬럼 방향으로 2n개씩 나눌 때, n이 0이상의 정수인 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스라인 구조를 갖는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 서브 컬럼 디코더 수단은, 상기 K개의 비트라인센스앰프로 구성된 비트라인센스앰프 어레이를 컬럼 방향으로 2n개씩 나눌 때, 블럭 선택 신호에 의하여 선택되고, 입력으로 n개의 컬럼 어드레스를 받아 디코딩하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 스위치 수단은, 상기 K개의 비트라인센스앰프로 구성된 비트라인센스앰프 어레이를 컬럼 방향으로 2n개씩 나눌 때, 블럭 선택 신호에 의하여 선택되고, 입력으로 n개의 컬럼 어드레스가 디코딩 된 2n개의 신호를 받고, 서브컬럼 디코더마다 디코딩된 2n개의 신호를 공유하는 것을 특징으로 하는 고속버스 트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 서브 컬럼 디코더 수단은, 상기 비트라인센스앰프 어레이에 연결된 서브 칼럼 디코더중에서 한개의 서브 컬럼 디코더만이 활성화되는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  6. 반도체 메모리 장치에 있어서, 칼럼 방향으로 2n개씩 나누어진 K개의 비트라인 센스앰프로 구성된 비트라인센스앰프 어레이와, 동일한 칼럼 방향의 비트라인 센스앰프의 그룹을 상기 비트라인센스앰프 어레이마다 하나씩 건너 공유되며 셀 어레이 및 상기 비트라이니센스앰프 어레이 위를 지나도록 배치된 모두 2K/2n개의 지역데이타버스라인과, 상기 각 비트라인센스앰프 어레이에서 2n개마다 한개의 비트라인센스앰프가 상기 지역데이타버스라인과 연결되도록 상기 셀 어레이의 양쪽에 연결된 서브 칼럼 디코더 수단과, 상기 각 비트라인센스앰프 어레이마다 2n개씩의 서브 컬럼 디코더 출력에 의하여 선택된 비트라인센스앰프가 상기 지역데이타버스라인과 연결되도록하는 스위치 수단과,상기 컬럼 디코더 출력에 의해 선택된 2K/2n개의 비트라인센스앰프 데이타를 동시에 미리 읽어내기 위해 상기 2K/2n지역데이타링에 연결된 2K/2n개의 데이타버스센스앰프 데이타를 구비하는 것 을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 K개의 비트라인센스앰프로 구성된 비트라인센스앰프 어레이를 컬럼 방향으로 2n개씩 나눌 때, n이 0이상의 정수인 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 서브 컬럼 디코더 수단은, 상기 K개의 비트라인센스앰프로 구성된 비트라인센스앰프 어레이를 컬럼 방향으로 2n개씩 나눌때, 블럭 선택 신호에 의하여 선택되고, 입력으로 n개의 컬럼 어드레스를 받아 디코딩하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  9. 제6항에 있어서, 상기 스위치 수단은, 상기 K개의 비트라인센스앰프로 구성된 비트라인센스앰프 어레이를 컬럼 방향으로 2n개씩 나눌 때, 블럭 선택 신호에 의하여 선택되고, 입력으로 n개의 컬럼 어드레스가 디코딩 된 2n개의 신호를 받고, 서브 컬럼 디코더마다 디코딩된 2n개의 신호를 공유하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  10. 제6항에 있어서, 상기 서브 컬럼 디코더 수단은, 상기 엑세스하는 워드 라인 이 속한 셀 어레이의 양쪽의 비트라인센스앰프 어레이에 연결된 서브 컬럼 디코더가 모두 활성화되는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  11. 2개의 연속적인 로우 어드레스에 대한 버스트 리드 동작을 위한 반도체 메모리 장치에 있어서, 앞선 로우 어드레스와 다음 로우 어드레스에 의한 버스트 데이타 사이에 중단없이 연속적으로 버스트 리드 동작이 가능하도록 하기 위하여, 앞선 로오 어드레스의 데이타를 데이타버스세스앰프에 미리 읽어내고 버스트 리드 동작을 하는 동안 바로 프리차지 상태를 거쳐, 다음 로우 어드레스의 데이타를 액세스함으로써 처음 버스트 리드 후에 중단없이 다음 버스트 리드 동작을 수행하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  12. m×n개의 데이타버스센스앰프로 구성된 데이타버스센스앰프 어레이를 포함하는 반도체 메모리 장치에 있어서, 컬럼 디코더의 출력을 공유하는 2n개의 데이타버스라센스앰프를 한 개의 블럭으로 하여 m개의 데이타버스센스앰프를 블럭으로 나누고, 이 데이타버스센스앰프 블럭에 속한 n개의 비트라인센스엠프는 상기 컬럼 디 코더의 출력에 의하여 동시에 n개의 글로벌 데이타 버스에 연결되어 저장된 데이타를 전달하고, 이 전달된 데이타는 리드 데이타 버퍼에 입력된 후, 데이타 출력 드라이어를 거쳐 데이타 핀으로 출력되는 데이타 리드 경로를 구비하는 것을 특징으로 하느 고속 버스트 리드/라이드 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  13. m×2n개의 데이타버스센스앰프로 구성된 데이타버스센스앰프 어레이를 포함하는 반도체 메모리 장치에 있어서, 컬럼 디코더의 출력을 공유하는 2n개의 데이타버스라센스앰프를 한 개의 블럭으로 하여 m개의 데이타버스센스앰프를 블럭으로 나누고, 이 데이타버스센스앰프 블럭에 속한 2n개의 비트라인센스앰프중에서 n개의 데이타버스센스앰프는 상기 컬럼 디코더의 출력과 출력 선택기의 출력에 의하여 동시에 n개의 글로벌 데이타 버스에 연결되어 저장된 데이타를 전달하고, 이 전달된 데이타는 리드 데이타 버퍼에 입력된 후, 데이타 출력 드라이어를 거쳐 데이타 핀으로 출력되는 데이타 리드 경로를 구비하는 것을 특징으로 하느 고속 버스트 리드/라이드 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  14. 제13항에 있어서, 상기 데이타버스센스앰프 블럭 중 2개의 데이타버스센스앰프 그룹은, 한쪽 데이타센스 앰프 그룹이 컬럼 디코더의 출려과 출력 선택기의 출력으로 n개의 글로벌 데이타 버스와 연결되어 버스트 리드 동작이 수행되는 것과, 다른 데이타버스센스앰프 그룹은 입력 선택기의 출력에 의하여 m×n개의 지역데이타버스에 연결되어 선택된 m×n개의 비트라인센스앰프의 데이타를 받는 것을 동시에 수행하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  15. 제13항에 있어서, 상기 데이타버스센스앰프 블럭은, 상기 데이타버스센스앰프 블럭의 각각의 데이타버스센스앰프마다 래치가 2개씩 있고, 입력 선택기에 의하여 각 데이타버스센스앰프와 2개중의 한 래치가 연결되어 데이타버스센스앰프에 의해 센싱된 데이타를 래칭하는 것과, 출력 선택기의 출력과 컬럼 디코더의 출력에 의하여 나머지 래치가 글로벌 데이타 버스와 연결되어 버스트 리드 동작을 동시에 수행하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  16. 제13항에 있어서, 상기 데이타버스센스앰프 블럭은, 상기 데이타버스센스앰프 블럭의 각각의 데이타버스센스앰프마다 래치가 4개씩 있고, 입력 선택기에 의하여 각 데이타버스센스앰프와 4개중의 한 래치가 연결되어 데이타버스센스앰프에 의해 센싱된 데이타를 래칭하는 것과, 출력 선택기의 출력과 컬럼 디코더의 출력에 의하여 나머지 3개중의 한 래치가 클로벌 데이타 버스와 연결되어 버스트 리드 동작을 동시에 수행하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
  17. m×n개의 지역 데이타버스에 대하여 m×n개의 라이트 데이타 드라이버를 포함하는 반도체 메모리 장치에 있어서, 컬럼 디코더의 출력을 공유하는 n개의 라이트 데이타 드라이버가 한 개의 블럭이 되어 m개의 라이트데이타드라이버 블럭으로 나누어지고, 이 라이트데이타드라이버 블럭에 속한 n개의 라이트데이타드라이버는 상기 컬럼 디코더의 출력에 의하여 동시에 글로벌 데이타 버스에 연결되어 데이타 핀에서 글로벌 데이타 버스를 거쳐 전달된 데이타를 지역 데이타버스로 드라이빙하여 라이트 동작을 연속적으로 수행하는 것을 특징으로 하는 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치.
    참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066057A 1995-12-29 1995-12-29 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치 KR100224769B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950066057A KR100224769B1 (ko) 1995-12-29 1995-12-29 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
JP35673596A JP3185694B2 (ja) 1995-12-29 1996-12-27 高速バーストリード／ライトのため帯域幅を増加させたデータバスライン構造を有する半導体メモリ装置
US08/777,178 US5822261A (en) 1995-12-29 1996-12-27 Semiconductor memory device with increased bandwidth
GB9627043A GB2308702B (en) 1995-12-29 1996-12-30 A semiconductor memory device with increased bandwidth
GB0020807A GB2349968B (en) 1995-12-29 1996-12-30 A semiconductor memory device with increased bandwidth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066057A KR100224769B1 (ko) 1995-12-29 1995-12-29 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970051152A true KR970051152A (ko) 1997-07-29
KR100224769B1 KR100224769B1 (ko) 1999-10-15

Family

ID=19447228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066057A KR100224769B1 (ko) 1995-12-29 1995-12-29 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US5822261A (ko)
JP (1) JP3185694B2 (ko)
KR (1) KR100224769B1 (ko)
GB (1) GB2308702B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280430B1 (ko) * 1998-01-20 2001-02-01 김영환 데이터버퍼를이용하여데이터를읽는방법
KR100457745B1 (ko) * 1997-12-27 2005-01-17 주식회사 하이닉스반도체 다중로오 구동장치
KR100642636B1 (ko) * 2004-07-30 2006-11-10 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라인 배치 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300026B1 (ko) * 1997-11-08 2001-09-03 김영환 블록디코드칼럼선택장치
JP4197755B2 (ja) 1997-11-19 2008-12-17 富士通株式会社 信号伝送システム、該信号伝送システムのレシーバ回路、および、該信号伝送システムが適用される半導体記憶装置
US6351427B1 (en) * 1997-12-10 2002-02-26 Texas Instruments Incorporated Stored write scheme for high speed/wide bandwidth memory devices
JP3248617B2 (ja) 1998-07-14 2002-01-21 日本電気株式会社 半導体記憶装置
JP2000100156A (ja) 1998-09-25 2000-04-07 Fujitsu Ltd 半導体記憶装置のセル情報書き込み方法及び半導体記憶装置
JP3856596B2 (ja) * 1999-05-28 2006-12-13 富士通株式会社 半導体記憶装置
CA2331244C (en) * 2000-01-21 2009-06-30 Anchor Coin, Inc. Method and apparatus for awarding and redeeming promotional points at an electronic game
KR100372247B1 (ko) * 2000-05-22 2003-02-17 삼성전자주식회사 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법
JP4877894B2 (ja) * 2001-07-04 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
KR100557637B1 (ko) * 2004-01-06 2006-03-10 주식회사 하이닉스반도체 저전력 반도체 메모리 장치
US7283418B2 (en) * 2005-07-26 2007-10-16 Micron Technology, Inc. Memory device and method having multiple address, data and command buses
FR2972838B1 (fr) * 2011-03-18 2013-04-12 Soitec Silicon On Insulator Memoire a semi-conducteurs comportant des amplificateurs de lecture decales associes a un decodeur de colonne local
US9965415B2 (en) * 2015-12-18 2018-05-08 Intel Corporation DRAM data path sharing via a split local data bus and a segmented global data bus
US10083140B2 (en) 2015-12-18 2018-09-25 Intel Corporation DRAM data path sharing via a segmented global data bus
US9934827B2 (en) 2015-12-18 2018-04-03 Intel Corporation DRAM data path sharing via a split local data bus
US11755685B2 (en) 2020-09-30 2023-09-12 Piecemakers Technology, Inc. Apparatus for data processing in conjunction with memory array access
US11250904B1 (en) * 2020-09-30 2022-02-15 Piecemakers Technology, Inc. DRAM with inter-section, page-data-copy scheme for low power and wide data access

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766666B2 (ja) * 1988-08-29 1995-07-19 三菱電機株式会社 半導体記憶装置
JP2938511B2 (ja) * 1990-03-30 1999-08-23 三菱電機株式会社 半導体記憶装置
US5291444A (en) * 1991-12-23 1994-03-01 Texas Instruments Incorporated Combination DRAM and SRAM memory array
US5325336A (en) * 1992-09-10 1994-06-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having power line arranged in a meshed shape
JP3002073B2 (ja) * 1993-03-18 2000-01-24 松下電器産業株式会社 半導体記憶装置
JP3004177B2 (ja) * 1993-09-16 2000-01-31 株式会社東芝 半導体集積回路装置
JPH07130163A (ja) * 1993-11-01 1995-05-19 Matsushita Electron Corp 半導体メモリ
KR970003337B1 (ko) * 1994-07-07 1997-03-17 현대전자산업 주식회사 데이타 버스 라인 부하 감소 장치를 포함한 메모리 소자
JPH08167290A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp 半導体記憶装置
JPH08180688A (ja) * 1994-12-26 1996-07-12 Nec Corp 半導体記憶装置
US5535172A (en) * 1995-02-28 1996-07-09 Alliance Semiconductor Corporation Dual-port random access memory having reduced architecture
KR0186094B1 (ko) * 1995-10-12 1999-05-15 구본준 메모리 소자내의 메인앰프의 배치구조
US5636174A (en) * 1996-01-11 1997-06-03 Cirrus Logic, Inc. Fast cycle time-low latency dynamic random access memories and systems and methods using the same
US5671188A (en) * 1996-06-26 1997-09-23 Alliance Semiconductor Corporation Random access memory having selective intra-bank fast activation of sense amplifiers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457745B1 (ko) * 1997-12-27 2005-01-17 주식회사 하이닉스반도체 다중로오 구동장치
KR100280430B1 (ko) * 1998-01-20 2001-02-01 김영환 데이터버퍼를이용하여데이터를읽는방법
KR100642636B1 (ko) * 2004-07-30 2006-11-10 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라인 배치 방법

Also Published As

Publication number Publication date
KR100224769B1 (ko) 1999-10-15
JP3185694B2 (ja) 2001-07-11
GB2308702A (en) 1997-07-02
JPH09223394A (ja) 1997-08-26
US5822261A (en) 1998-10-13
GB9627043D0 (en) 1997-02-19
GB2308702B (en) 2000-10-18

Similar Documents

Publication Publication Date Title
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR0180929B1 (ko) 반도체 기억장치
US5818786A (en) Layout method of semiconductor memory and content-addressable memory
KR100237131B1 (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
JP3721035B2 (ja) カラム多重化を伴う連想記憶装置アーキテクチャ
JPH1186534A (ja) 半導体記憶装置
JPH07282581A (ja) 半導体記憶装置
US6366526B2 (en) Static random access memory (SRAM) array central global decoder system and method
US4763302A (en) Alternatively addressed semiconductor memory array
US4837743A (en) Architecture for memory multiplexing
EP0570977B1 (en) Semiconductor memory device
KR960006272B1 (ko) 반도체 메모리장치의 플레시라이트 회로
US5588133A (en) Register block circuit for central processing unit of microcomputer
KR970023401A (ko) 디램(dram) 어레이
US6603692B2 (en) Semiconductor memory device improving data read-out access
US6426913B1 (en) Semiconductor memory device and layout method thereof
JPS5954096A (ja) ダイナミツク型ｍｏｓｒａｍ
KR920020501A (ko) 반도체 기억 장치
KR100341343B1 (ko) 고속 액세스가 가능한 다이렉트형 감지 증폭기를 구비한 반도체 메모리
JPH08255479A (ja) 半導体記憶装置
US6219296B1 (en) Multiport memory cell having a reduced number of write wordlines
KR950002042A (ko) 서로 분리된 제 1 및 제 2 입출력선 그룹을 가지는 다이나믹랜덤 엑세스 메모리장치
US5337287A (en) Dual port semiconductor memory device
US6735147B2 (en) Semiconductor memory device and a method for generating a block selection signal of the same
KR0172352B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951229

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951229

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980930

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990426

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990715

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990715

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020618

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030620

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040618

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050621

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060619

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070622

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080619

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090624

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100624

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110627

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20120625

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130624

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150609