KR940020127A - 반도체 집적회로 및 그 테스트방법 - Google Patents

Abstract

본 발명은 고속 클록을 공급할 수 없는 비교적 저가의 IC 테스터를 사용하더라도, 실동작 레벨 이상의 고속 클록으로 테스트될 수 있는 반도체 집적회로 및 그의 테스트 방법에 관한 것이다.

반도체 집적회로는 제1의 테스트용 클록(TCLK1)을 1의 테스트 클록 입력핀(P1)을 통하여 제1입력으로 받아들이고 제2의 테스트용 클록(TCLK2)을 제2의 테스트용 클록 입력핀(P2)을 통하여 제2의 입력으로 받아들여서, 테스트용 클록으로 인한 고속 클록(SCLK)을 셀렉터(3)의 A입력을 출력한다. 따라서, 반도체 집적회로는 내부회로를 동작하기 위한 테스트용 클록의 주파수보다 높은 주파수를 가지는 고속 클록을 내부적으로 생성함으로써, 비교적 저가의 IC 테스터로 실동작 레벨 이상의 클록 주파수로 테스트될 수 있게 된다.

Description

반도체 집적회로 및 그 테스트방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1~제4의 실시예에 사용되는 IC의 내부 구성을 설명하는 도면이다,

제2도는 본 발명의 제1~제3도의 실시예에 따라 IC 테스트 방법을 행할 때의 IC(DUT)와 IC 테스터 사이의 접속을 표시하는 설명도이다,

제3도 및 제4도는 제1실시예의 테스트 동작을 표시하는 타이밍차트이다,

제5도 및 제6도는 제2실시예의 테스트 동작을 표시하는 타이밍차트이다.

Claims (8)

1. 동일한 테스트용 주파수 및 테스트용 파형과 상이한 테스트용 위상을 갖는 제1~제n의 테스트용 클록들을 각각 받는 제1~제n(정수 n≥2)의 테스트용 클록 입력 단자들과; 통상 클록을 받는 통상 클록 입력단자와; 테스트 모드 신호를 받는 테스트 모드 입력 단자와; 입력 데이터를 받는 데이터 입력단자와; 데이터 출력 단자와; 상기 제1~제n의 테스트용 클록 입력 단자들을 통해서 얻어지는 상기 제1~제n의 테스트용 클록들을 제1~제n의 입력들로 각각 받아들여서, 상기 제1~제n의 테스트용 클록들의 각각의 위상차의 기능으로써 상기 테스트용 주파수보다 높은 주파수를 가지는 고속 클록을 출력하는 고주파 변환수단과; 상기 고속 클록을 제1입력으로 받고, 상기 통상 클록 입력 단자를 통해서 얻어지는 상기 통상 클록을 제2입력으로 받고 상기 테스트 모드 신호를 제3입력으로 받아서, 상기 테스트 모드 신호에 따라 상기 고속 클록이나 상기 통상 클록중의 하나를 선택 클록으로써 출력하는 선택 수단과; 출력 데이터를 상기 데이터 출력 단자를 통해서 외부에 출력하기 위해서 상기 데이터 입력 단자를 통해서 얻어지는 상기 선택 클록과 상기 입력 데이터를 받아 상기 선택 클록이 동작 클록으로 사용되도록 동작하는 내부회로를 구비하는 것을 특징으로 하는 반도체 집적회로.
2. 제1항에 있어서, 상기 정수 n은 2이며; 상기 제1 및 제2(n=2)의 테스트용 클록들은 각각이 H-레벨과 L-레벨을 구성하고 동일한 듀티를 가지는 신호들이며, 상기 고주파 변환수단은 제1입력이 상기 제1의 테스트용 클록 입력 단자에 접속되고 제2입력이 상기 제2의 테스트용 클록 입력 단자에 접속되는 배타 논리합 게이트를 구비하는 것을 특징으로 하는 반도체 집적회로.
3. 제1항에 있어서, 상기 정수 n은 4이고; 상기 제1~제n(n=4)의 테스트용 클록들은 각각이 H-레벨과 L-레벨을 구성하고 동일한 듀티를 가지며, 상기 제1의 테스트용 클록 및 상기 제2의 테스트용 클록사이의 위상차가 상기 제3의 테스트용 클록 및 상기 제4의 테스트용 클록 사이의 위상차와 같은 신호들이며; 상기 고주파 변환수단은 제1입력이 상기 제1의 테스트용 클록 입력 단자에 접속되고 제2입력이 상기 제2의 테스트용 클록 입력 단자에 접속되는 제1의 베타 논리합 게이트와; 제1입력이 상기 제3의 테스트용 클록 입력 단자에 접속되고 제4입력이 상기 제4의 테스트용 클록 입력 단자에 접속되는 제2의 배타 논리합 게이트와; 제1입력이 상기 제1의 배타 논리합 게이트의 출력에 접속되고 제2입력이 상기 제2의 배타 논리합 게이트의 출력에 접속되는 제3의 배타 논리합 게이트를 구비하는 것을 특징으로 하는 반도체 집적회로.
4. IC 테스터에 의한 반도체 집적회로의 테스트 방법에 있어서, 상기 반도체 집적회로는; 동일한 테스트용 주파수 및 테스트용 파형과 상이한 테스트용 위상을 갖는 제1~제n의 테스트용 클록을 각각 받는 제1~제n(정수 n≥2)의 테스트용 클록 입력 단자들과; 통상 클록을 받는 통상 클록 입력 단자와; 테스트 모드 신호를 받는 테스트 모드 입력 단자와; 이력 데이터를 받는 데이터 입력 단자와; 데이터 출력 단자와; 상기 제1~제n의 테스트용 클록 입력 단자들을 통해서 얻어지는 상기 제1~제n의 테스트용 클록을 제1~제n의 입력으로 각각 받아들여서, 상기 테스트용 주파수보다 높은 주파수를 가지는 고속 클록을 상기 제1~제n의 테스트용 클록의 각각의 위상차의 기능으로써 출력하는 고주파 변환수단과; 상기 고속 클록을 제1입력으로 받고, 상기 통상 클록 입력 단자를 통해서 얻어지는 상기 통상 클록을 제2입력으로 받고 상기 테스트 모드 신호를 제3입력으로 받아서, 상기 테스트 모드 신호에 따라 상기 고속 클록이나 상기 통상클록중의 하나를 선택 클록으로써 출력하는 선택수단과; 상기 데이터 입력 단자를 통해서 얻어지는 상기 선택 클록과 상기 입력 데이터를 받고난 후 상기 선택 클록이 동작 클록으로 사용되도록 동작하여 상기 데이터 출력 단자를 통해서 출력 데이터를 외부로 출력하는 내부회로를 구비하며, 또한 반도체 집적회로의 테스트 방법에 있어서, 상기 IC 테스터는 : 동일한 주파수 및 파형과 상이한 위상을 갖는 상기 제1~제n의 테스트용 클록들을 출력하는 제1~제n의 클록 출력 단자들과; 상기 테스트 모드 신호를 출력하는 테스트 모드 출력 단자와; 상기 입력 데이터를 출력하는 테스트 데이터 출력 단자와; 상기 출력 데이터를 입력하는 테스트 데이터 입력 단자를 구비하며, 그리고 IC 테스터에 의한 반도체 집적회로의 테스트 방법에 있어서, 상기 IC 테스터는 상기 출력 데이터의 논리레벨을 판정함으로써 동작 테스트를 수행할 수 있고, 상기 테스트 방법은; (a) 상기 제1~제n의 테스트용 클록 입력 단자들과 상기 제1~제n의 클록 출력 단자들을 각각 접속하고, 상기 테스트 모드 입력 단자와 상기 테스트 모드 출력 단자를 접속하고, 상기 데이터 입력 단자와 상기 테스트 데이터 출력 단자를 접속하고 상기 데이터 출력 단자와 상기 테스트 데이터 입력 단자를 접속함으로써, 상기 반도체 집적회로와 상기 IC 테스터를 접속하는 스텝과; (b) 상기 IC 테스터에서 상기 고속 클록의 선택을 지시하는 상기 테스트 모드 신호를 출력하는 스텝과; (c) 상기 IC 테스터에서 상기 제1~제n의 테스트용 클록들을 출력하는 스텝과; (d) 상기 IC 테스터에서 상기 입력 데이터를 순서대로 출력하여 상기 반도체 집적회로로부터 얻어지는 상기 출력 데이터의 신호레벨을 판정함으로써 상기 반도체 집적회로의 동작 테스트를 행하는 스텝을 구비하는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
5. 제4항에 있어서, 상기 정수 n은 2이며; 상기 제1 및 제2(n=2)의 테스트용 클록들은 각각이 H-레벨 및 L-레벨을 구성하고 동일한 듀티를 가지는 신호들이며; 상기 고주파 변환수단은 제1입력이 상기 제1의 테스트용 클록 입력 단자에 접속되고 제2입력이 상기 제2의 테스트용 클록 입력 단자에 접속되는 배타 논리합 게이트를 구비하는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
6. 제5항에 있어서, 상기 반도체 집적회로는 상기 고속 클록의 에지가 변화할 때마다 응답하여 상기 출력 데이터를 변화시키고; 상기 IC 테스터는 상기 제1 및 제2의 테스트용 클록들의 1/2주기마다 상기 출력 데이터의 신호레벨을 판정하며; 상기 테스트 방법에 있어서, 상기 고속 클록의 H-레벨의 기간 및 L-레벨의 기간중 하나의 기간에 상기 출력 데이터의 판정 타이밍을 설정한 후 상기 스텝(b)~(d)을 실행함으로써 제1의 테스트를 수행하고; 상기 고속 클록의 타의 기간에 상기 출력 데이터의 판정 타이밍을 설정한 후 상기 스텝(b)~(d)을 실행함으로써 제2의 테스트를 수행하는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
7. 제6항에 있어서, 상기 반도체 집적회로는 상기 고속 클록의 에지가 변화할 때마다 응답하여 상기 출력 데이터를 변화시키고, 상기 IC 테스터는 상기 제1 및 제2의 테스트용 클록들의 1/2주기마다 상기 출력데이터의 신호레벨을 판정하고, 상기 스텝(a)은 제1 및 제2의 테스트 데이터 입력 단자들을 상기 데이터 출력 단자에 공통으로 접속하는 스텝을 포함하고, 상기 테스트 방법은 상기 고속 클록의 H-레벨의 기간 및 L-레벨의 기간중 하나의 기간에 상기 제1의 테스트용 데이터 단자에 의해서 받아들여지는 상기 출력데이터의 판정 타이밍을 설정하는 동시에, 상기 고속 클록의 타의 기간에 상기 제2의 테스트 데이터 단자에 의해서 받아들여지는 상기 출력 데이터의 판정 타이밍을 설정한 후, 상기 스텝(b)~(d)을 실행하는 스텝을 부가하여 포함하는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
8. IC 구동 수단으로 구동되는 반도체 집적회로의 테스트 방법에 있어서, 상기 반도체 집적회로는 동일한 테스트용 주파수 및 테스트용 파형과 상이한 테스트용 위상을 갖는 제1~제n의 테스트용 클록들을 각각 받는 제1~제n(정수 n≥2)의 테스트용 클록 입력 단자들과; 통상 클록을 받는 통상 클록 입력 단자와; 테스트 모드 신호를 받는 테스트 모드 입력 단자와; 입력 데이터를 받는 데이터 입력 단자와; 데이터 출력 단자와; 상기 제1~제n의 테스트용 클록 입력 단자들을 통해서 얻어지는 상기 제1~제n의 테스트용 클록을 제1~제n의 입력들로 각각 받아들여서, 상기 테스트용 주파수보다 높은 주파수를 가지는 고속 클록을 상기 제1~제n의 테스트용 클록들의 각각의 위상차의 기능으로써 출력하는 고주파 변환수단과; 상기 고속 클록을 제1입력으로 받고, 상기 통상 클록 입력 단자를 통해서 얻어지는 상기 통상 클록을 제2입력으로 받고, 상기 테스트 모드 신호를 제3입력으로 받아서, 상기 테스트 모드 신호에 따라 상기 고속 클록이나 상기 통상 클록중의 하나를 선택 클록으로 출력하는 선택 수단과; 상기 데이터 입력 단자를 통해서 얻어지는 상기 선택 클록 및 상기 입력 데이터를 받고 나서 상기 선택 클록이 동작 클록으로 사용되도록 동작하여 출력 데이터를 상기 데이터 출력 단자를 통하여 외부로 출력하는 내부회로를 포함하며, 또한 테스트 방법에 있어서, 상기 IC 구동 수단은 동일한 주파수 및 파형과 상이한 위상을 갖는 제1~제n의 테스트용 클록들을 출력하는 제1~제n의 클록 출력 단자들과; 상기 테스트 모드 신호를 출력하는 테스트 모드 출력 단자와; 상기 입력 데이터를 출력하는 테스트 데이터 출력 단자를 포함하며, 상기 테스트 방법은 : (a) 상기 제1~제n의 테스트용 클록 입력 단자들과 상기 제1~제n의 클록 출력 단자를 각각 접속하고, 상기 테스트 모드 입력 단자와 상기 테스트 모드 출력 단자를 접속하고, 상기 데이터 입력 단자와 상기 테스트 데이터 출력 단자를 접속함으로써, 상기 반도체 집적회로와 상기 IC 테스터를 접속하는 스텝과; (b) 상기 IC 구동수단에서 상기 고속 클록의 선택을 지시하는 상기 테스트 모드 신호를 출력하는 스텝과; (c) 상기 IC 구동 수단에서 상기 제1~제n의 테스트용 클록들을 출력하는 스텝과; (d) 상기 IC 구동 수단에서 상기 입력 데이터를 순서대로 출력하는 스텝을 포함하며, 또한 테스트 방법에 있어서, 상기 스텝(b)~(d)은 상기 반도체 집적회로의 실사용 상태 이상의 조건하에서 행해지는 것을 특징으로 하는 IC 구동 수단으로 구동되는 반도체 집적회로의 테스트 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.